KR890011088A - 소거 가능한 프로그래머블 메모리 - Google Patents

소거 가능한 프로그래머블 메모리 Download PDF

Info

Publication number
KR890011088A
KR890011088A KR1019880016323A KR880016323A KR890011088A KR 890011088 A KR890011088 A KR 890011088A KR 1019880016323 A KR1019880016323 A KR 1019880016323A KR 880016323 A KR880016323 A KR 880016323A KR 890011088 A KR890011088 A KR 890011088A
Authority
KR
South Korea
Prior art keywords
line
lines
semiconductor layer
erase
buried
Prior art date
Application number
KR1019880016323A
Other languages
English (en)
Other versions
KR920010850B1 (ko
Inventor
엘. 패터슨 제임스
디. 윌모스 데이비드
알. 리멘슈나이더 버트
Original Assignee
엔.라이스 머래트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.라이스 머래트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔.라이스 머래트
Publication of KR890011088A publication Critical patent/KR890011088A/ko
Application granted granted Critical
Publication of KR920010850B1 publication Critical patent/KR920010850B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

소거 가능한 프로그래머블 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 제 1 의 양호한 실시예의 EEPROM의 부분 평면도.
제2A-D도는 제 1 의 양호한 실시예의 셀의 평면도 및 정단면도.
제3A-F도는 제 1 의 양호한 실시예의 셀의 제 1 의 양호한 방법 실시예의 설명도.

Claims (11)

  1. 제1도전형의 반도체층, 상기 층의 표면에 있는 대응하는 절연 라인 아래에 각각 배치된, 상기 층내의 제2도전형의 다수의 병렬 제1매입 라인, 상기 매입 라인을 교차하고, 상기 표면과 상기 절연라인위에 있는 다수의 병렬 도전 라인, 상기 매입 라인에 평행하고, 상기 표면에서의 상기 층내에 있는 상기 제2도전형의 다수의 병렬 소거 라인, 및 각각 도전성 물질로 형성되고, 상기 도전 라인중의 한 라인 아래에 배치되며, 상기 한 절연 라인의 양 측상의 상기 표면으로 상기 절연 라인들 중의 한 라인위에 연장되고, 제1단부가 상기 절연라인들중의 한쌍의 인접라인들 사이의 표면의 일부분위에서 종료되고 매입 라인들 중의 대응하는 한쌍의 인접 라인들이 상기 표면의 일부분으로 까지 연장되어, 상기 인접한 매입 라인 쌍이 트랜지스터의 부동 게이트를 형성하는 게이트를 갖고 있고 트랜지스터의 제어 게이트를 형성하는 한 도전라인을 갖고 있는 병합 부동 게이트 트랜지스터의 소오스 및 드레인을 형성하며, 제2단부가 상기 제1단부로부터 원격 배치되고 터널가능한 절연체에 의해 상기 소거 라인중의 한 라인으로부터 분리된 다수의 분리 게이트로 구성된 메모리장치.
  2. 제 1 항에 있어서, 각각의 소거 라인이 상기 매입 라인중의 한 라인과 결합되는 것을 특징으로하는 메모리.
  3. 제 1 항에 있어서, 각각의 소거 라인이 제2절연 라인에 의해 상기 매입 라인중의 인접 라인으로부터 분리되는 것을 특징으로하는 메모리.
  4. 제 1 항에 있어서, 상기 반도체층이 P형 실리콘이고, 상기 절연 라인이 이산화실리콘이며, 상기 매입 라인이 n형 실리콘이고, 상기 도전라인이 폴리실리콘이며, 상기 분리 게이트가 폴리실리콘이고, 상기 터널가능한 절연체가 이산화실리콘인 것을 특징으로하는 메모리.
  5. 제 4 항에 있어서, 상기 매입 라인 및 대응하는 절연 라인이 n형 도프된 라인을 갖는 상기 반도체층의 산화에 의해 특성화되어, 상기 반도체층의 나머지보다 신속한 비율로 산화되고 산화물로부터 도팬트를 분리시키는 상기 도프된 라인이 상기 매입 라인을 형성하기 위해 성장되는 것을 특징으로하는 메모리.
  6. 제 4 항에 있어서, 각각의 매입 라인이 균일한 폭으로 되어 있고, 각각의 절연 라인이 균일한 폭으로 되어 있으며, 각각의 도전 라인이 균일한 폭으로 되어 있고, 상기 매입 라인이 상기 도전 라인에 수직인 것을 특징으로하는 메모리.
  7. 반도체층내의 다수의 비트라인, 상기 반도체층내의 다수의 소거 라인, 상기 층위에 있고 상기 비트라인 및 상기 소거라인을 교차하는 다수의 워드라인, 각각 상기 워드라인 중의 한 라인과 상기 반도체층 사이에 있고, 상기 비트라인중의 2개의 인접한 라인들 사이의 상기 반도체층의 일부분위에 부분적으로 배치되며, 상기 소거 라인중의 한 라인의 일부분위에 부분적으로 배치되고 터널가능한 유전체에 의해 이로부터 분리되는 다수의 부동 게이트, 및 상기 비트라인 및 상기 워드라인에 접속된 디코드 및 구동회로로 구성된 것을 특징으로하는 플래쉬 EEPROM.
  8. 제 7 항에 있어서, 각각의 소거 라인이 상기 비트라인중의 한 라인과 결합되는 것을 특징으로하는 플래쉬 EEPROM.
  9. 제 7 항에 있어서, 각각의 소거 라인이 제2절연라인에 의해 상기 비트 라인중의 인접 라인으로부터 분리된 것을 특징으로하는 플래쉬 EEPROM.
  10. 제 7 항에 있어서, 상기 반도체층이 P형 실리콘이고, 상기 비트라인이 상기 반도체층내의 n영역이며, 상기 워드라인이 폴리실리콘이고, 상기 부동 게이트가 폴리실리콘이며, 상기 터널가능한 유전체가 이산화실리콘인 것을 특징으로하는 플래쉬 EEPROM.
  11. 제10항에 있어서, 각각의 비트라인이 균일한 폭으로 되어 있고, 각각의 워드라인이 균일한 폭으로 되어 있으며, 상기 비트라인이 상기 워드라인에 수직인 것을 특징으로하는 플래쉬 EEPROM.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880016323A 1987-12-09 1988-12-08 소거가능한 프로그래머블 메모리 KR920010850B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/130,774 US4924437A (en) 1987-12-09 1987-12-09 Erasable programmable memory including buried diffusion source/drain lines and erase lines
US130,774 1987-12-09

Publications (2)

Publication Number Publication Date
KR890011088A true KR890011088A (ko) 1989-08-12
KR920010850B1 KR920010850B1 (ko) 1992-12-19

Family

ID=22446267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880016323A KR920010850B1 (ko) 1987-12-09 1988-12-08 소거가능한 프로그래머블 메모리

Country Status (5)

Country Link
US (1) US4924437A (ko)
EP (1) EP0320231B1 (ko)
JP (1) JP2833627B2 (ko)
KR (1) KR920010850B1 (ko)
DE (1) DE3850943T2 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047814A (en) * 1988-02-05 1991-09-10 Emanuel Hazani E2 PROM cell including isolated control diffusion
US5303185A (en) * 1988-02-05 1994-04-12 Emanuel Hazani EEPROM cell structure and architecture with increased capacitance and with programming and erase terminals shared between several cells
US5040036A (en) * 1988-02-05 1991-08-13 Emanuel Hazani Trench-isolated self-aligned split-gate EEPROM transistor and memory array
US5162247A (en) * 1988-02-05 1992-11-10 Emanuel Hazani Process for trench-isolated self-aligned split-gate EEPROM transistor and memory array
US5219774A (en) * 1988-05-17 1993-06-15 Xicor, Inc. Deposited tunneling oxide
US5047981A (en) * 1988-07-15 1991-09-10 Texas Instruments Incorporated Bit and block erasing of an electrically erasable and programmable read-only memory array
US5168335A (en) * 1988-07-15 1992-12-01 Texas Instruments Incorporated Electrically programmable, electrically erasable memory array cell with field plate
US5155055A (en) * 1988-07-15 1992-10-13 Texas Instruments Incorporated Method of making an electrically-erasable, electrically-programmable read-only memory cell with self-aligned tunnel
US5089433A (en) * 1988-08-08 1992-02-18 National Semiconductor Corporation Bipolar field-effect electrically erasable programmable read only memory cell and method of manufacture
US5262846A (en) * 1988-11-14 1993-11-16 Texas Instruments Incorporated Contact-free floating-gate memory array with silicided buried bitlines and with single-step-defined floating gates
JP2515009B2 (ja) * 1989-01-13 1996-07-10 株式会社東芝 不揮発性半導体メモリの製造方法
US5844842A (en) * 1989-02-06 1998-12-01 Hitachi, Ltd. Nonvolatile semiconductor memory device
IT1229131B (it) * 1989-03-09 1991-07-22 Sgs Thomson Microelectronics Matrice di memoria eprom con struttura a tovaglia e procedimento per la sua fabbricazione.
US5111430A (en) * 1989-06-22 1992-05-05 Nippon Telegraph And Telephone Corporation Non-volatile memory with hot carriers transmitted to floating gate through control gate
US5051795A (en) * 1989-11-21 1991-09-24 Texas Instruments Incorporated EEPROM with trench-isolated bitlines
US5173436A (en) * 1989-11-21 1992-12-22 Texas Instruments Incorporated Method of manufacturing an EEPROM with trench-isolated bitlines
US5215934A (en) * 1989-12-21 1993-06-01 Tzeng Jyh Cherng J Process for reducing program disturbance in eeprom arrays
US5010028A (en) * 1989-12-29 1991-04-23 Texas Instruments Incorporated Method of making hot electron programmable, tunnel electron erasable contactless EEPROM
US5060195A (en) * 1989-12-29 1991-10-22 Texas Instruments Incorporated Hot electron programmable, tunnel electron erasable contactless EEPROM
US5313432A (en) * 1990-05-23 1994-05-17 Texas Instruments Incorporated Segmented, multiple-decoder memory array and method for programming a memory array
EP0459164B1 (en) * 1990-06-01 1996-09-04 Texas Instruments Incorporated Erasable programmable memory
US5057446A (en) * 1990-08-06 1991-10-15 Texas Instruments Incorporated Method of making an EEPROM with improved capacitive coupling between control gate and floating gate
JPH04123471A (ja) 1990-09-14 1992-04-23 Oki Electric Ind Co Ltd 半導体記憶装置のデータ書込みおよび消去方法
US5147816A (en) * 1990-09-28 1992-09-15 Texas Instruments Incorporated Method of making nonvolatile memory array having cells with two tunelling windows
US5045491A (en) * 1990-09-28 1991-09-03 Texas Instruments Incorporated Method of making a nonvolatile memory array having cells with separate program and erase regions
US5216270A (en) * 1991-02-28 1993-06-01 Texas Instruments Incorporated Non-volatile memory cell with tunnel window structure and method
US5273926A (en) * 1991-06-27 1993-12-28 Texas Instruments Incorporated Method of making flash EEPROM or merged FAMOS cell without alignment sensitivity
US5225700A (en) * 1991-06-28 1993-07-06 Texas Instruments Incorporated Circuit and method for forming a non-volatile memory cell
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5138576A (en) * 1991-11-06 1992-08-11 Altera Corporation Method and apparatus for erasing an array of electrically erasable EPROM cells
US5218568A (en) * 1991-12-17 1993-06-08 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory cell, an array of such cells and methods for making and using the same
US5225362A (en) * 1992-06-01 1993-07-06 National Semiconductor Corporation Method of manufacturing a full feature high density EEPROM cell with poly tunnel spacer
FR2693308B1 (fr) * 1992-07-03 1994-08-05 Commissariat Energie Atomique Memoire eeprom a triples grilles et son procede de fabrication.
US5592415A (en) * 1992-07-06 1997-01-07 Hitachi, Ltd. Non-volatile semiconductor memory
US5357463A (en) * 1992-11-17 1994-10-18 Micron Semiconductor, Inc. Method for reverse programming of a flash EEPROM
DE4333978A1 (de) * 1993-10-05 1995-04-13 Gold Star Electronics Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
US5474947A (en) * 1993-12-27 1995-12-12 Motorola Inc. Nonvolatile memory process
KR0150050B1 (ko) * 1994-09-27 1998-10-01 김주용 플래쉬 이이피롬 셀 형성방법
US5716874A (en) * 1996-02-20 1998-02-10 United Microelectronics Corporation Method of fabricating EPROM memory by individually forming gate oxide and coupling insulator
KR100232200B1 (ko) * 1997-05-26 1999-12-01 김영환 비휘발성 메모리 소자 및 제조 방법
US20040021170A1 (en) * 1999-03-24 2004-02-05 Caywood John M. Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
US6384451B1 (en) 1999-03-24 2002-05-07 John Caywood Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
US6534816B1 (en) 1999-03-24 2003-03-18 John M. Caywood Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
DE19946883A1 (de) * 1999-09-30 2001-04-12 Micronas Gmbh Verfahren zur Herstellung eines integrierten CMOS-Halbleiterspeichers
JP2006054283A (ja) * 2004-08-11 2006-02-23 Nec Electronics Corp 不揮発性半導体記憶装置，及びその製造方法
US7502256B2 (en) * 2004-11-30 2009-03-10 Siliconsystems, Inc. Systems and methods for reducing unauthorized data recovery from solid-state storage devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2743422A1 (de) * 1977-09-27 1979-03-29 Siemens Ag Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
US4258466A (en) * 1978-11-02 1981-03-31 Texas Instruments Incorporated High density electrically programmable ROM
DE2916884C3 (de) * 1979-04-26 1981-12-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Programmierbare Halbleiterspeicherzelle
US4561004A (en) * 1979-10-26 1985-12-24 Texas Instruments High density, electrically erasable, floating gate memory cell
JPS5743470A (en) * 1980-08-29 1982-03-11 Fujitsu Ltd Semiconductor device
DE3136517C2 (de) * 1980-09-26 1985-02-07 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Nichtflüchtige Halbleiter-Speichervorrichtung
US4531203A (en) * 1980-12-20 1985-07-23 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory device and method for manufacturing the same
JPS58203697A (ja) * 1982-05-20 1983-11-28 Toshiba Corp 半導体記憶装置
JPS6045067A (ja) * 1983-08-23 1985-03-11 Toshiba Corp 不揮発性半導体メモリ装置
US4750024A (en) * 1986-02-18 1988-06-07 Texas Instruments Incorporated Offset floating gate EPROM memory cell

Also Published As

Publication number Publication date
DE3850943T2 (de) 1994-12-01
JP2833627B2 (ja) 1998-12-09
EP0320231B1 (en) 1994-08-03
US4924437A (en) 1990-05-08
EP0320231A3 (en) 1992-03-18
JPH022178A (ja) 1990-01-08
DE3850943D1 (de) 1994-09-08
KR920010850B1 (ko) 1992-12-19
EP0320231A2 (en) 1989-06-14

Similar Documents

Publication Publication Date Title
KR890011088A (ko) 소거 가능한 프로그래머블 메모리
KR100673020B1 (ko) 전계효과 소오스/드레인 영역을 가지는 반도체 장치
WO2002025733A3 (en) Non-volatile memory cell array and methods of forming
KR970060500A (ko) 반도체 장치 및 그 제조방법
KR940010357A (ko) 불휘발성 기억장치와 그 제조방법
TWI584469B (zh) 高密度分離閘記憶體單元
KR920015556A (ko) 불휘발성 메모리 셀 구조물 및 그 형성방법
KR910003661A (ko) 불휘발성 반도체장치
KR890012322A (ko) 소오스 라인 선택 트랜지스터를 구비한 플로팅게이트 eerrom 메모리
KR920020715A (ko) 불휘발성 기억장치
KR970008624A (ko) 플래쉬 메모리장치 및 그 제조방법
JPH07226490A (ja) 半導体装置
JP2008547198A (ja) 不揮発性、２トランジスタのプログラマブル論理セルおよびアレイのレイアウト
KR940006272A (ko) 고속액세스 ˝우회금속 가상접지(amg) 전기적으로 프로그램가능한 판독전용 메모리(eprom)˝를 제조하는 방법.
KR940006271A (ko) 세그먼트 소거가능한 섬광(閃光) ˝전기적으로 프로그램 가능한 판독 전용 메모리(eprom)˝
KR960012520A (ko) 과소거 동작 보상용으로서 측벽 분할 게이트를 갖는 비휘발성 반도체 장치
KR100585097B1 (ko) 이이피롬 소자 및 그 제조방법
KR900004018A (ko) 대규모 이피롬(eprom) 메모리
US5147816A (en) Method of making nonvolatile memory array having cells with two tunelling windows
US7511329B2 (en) NAND-type non-volatile memory
KR900008674A (ko) 반도체 비휘발성 메모리
KR970004074A (ko) 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법
TW200520105A (en) Method of making nonvolatile transistor pairs with shared control gate
KR900007118A (ko) 불휘발성 반도체기억장치 및 그 제조방법
EP0294989A3 (en) Non-volatile semi-conductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031106

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee