KR900003896A - 반도체 메모리와 그 제조방법 - Google Patents

반도체 메모리와 그 제조방법 Download PDF

Info

Publication number
KR900003896A
KR900003896A KR1019890011920A KR890011920A KR900003896A KR 900003896 A KR900003896 A KR 900003896A KR 1019890011920 A KR1019890011920 A KR 1019890011920A KR 890011920 A KR890011920 A KR 890011920A KR 900003896 A KR900003896 A KR 900003896A
Authority
KR
South Korea
Prior art keywords
forming
semiconductor substrate
semiconductor
layer
mis transistor
Prior art date
Application number
KR1019890011920A
Other languages
English (en)
Other versions
KR0142575B1 (ko
Inventor
다께시 마쯔시따
Original Assignee
오오가 노리오
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼 가이샤 filed Critical 오오가 노리오
Publication of KR900003896A publication Critical patent/KR900003896A/ko
Application granted granted Critical
Publication of KR0142575B1 publication Critical patent/KR0142575B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 메모리와 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 반도체 메모리의 일실시예를 나타내는 단면도.

Claims (2)

  1. MIS트랜지스터와 용량 소자로서 메로리 셀이 구성된 반도체 메모리에 있어서, 반도체 기판상의 절연층표면에 반도체 영역이 형성되며, 상기 반도체 영역의 표면부에 상기MIS트랜지스터가 형성되고, 상기 반도제 기판의 MIS트랜지스터의 하측부분에 반도체 기판을 제1전극으로 하고, 이것과 유전체막을 거쳐 대향하는 전극층을 제2전극으로 하는 상기 용량 소자가 형성되고, 상기 용량 소자의 제2전극을 이루는 전극층과, 상기 반도체 영역에 형성된 MIS트랜지스터가 절연층에 형성된 큰텍트홀을 통하여 전기적으로 접속되는 것을 특징으로 하는 반도체 메모리.
  2. 제1반도체 기판의 표면에 뒤에서 MIS트랜지스터가 형성되는 반도체 영역인 볼록부를 형성하는 공정과, 상기 반도체 기판의 표면에 절연층을 형성하는 공정과, 상기 절연층에 상기 반도체 기판의 볼록부 표면을 노출시키는 콘텍트홀을 형성하는 공정과, 상기 절연층상에 상기 콘텍트홀을 통하여 상기 반도체 기판의 볼록부표면에 접속되는 전극층을 형성하는 공정과, 상기 전극층 표면에 유전체막을 형성하는 공정과, 상기 전극층을 상기 유전체막을 거쳐 덮는 반도체 층을 절연층상에 형성하는 공정과, 상기 반도체층의 표면을 평탄화한 것에서 그 표면에 제2반도체 기판을 접착하는 공정과, 상기 제1반도체 기판을 그 이면측에서 상기 볼록부가 반도체 영역으로서 잔존하도록 제거하는 공정과, 상기 제1반도체 기판의 잔존한 반도체 영역에 MIS트랜지스터를 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 메모리 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890011920A 1988-08-25 1989-08-22 반도체 메모리와 그 제조방법 KR0142575B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63212159A JP2743391B2 (ja) 1988-08-25 1988-08-25 半導体メモリの製造方法
JP212159 1988-08-25

Publications (2)

Publication Number Publication Date
KR900003896A true KR900003896A (ko) 1990-03-27
KR0142575B1 KR0142575B1 (ko) 1998-08-17

Family

ID=16617877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011920A KR0142575B1 (ko) 1988-08-25 1989-08-22 반도체 메모리와 그 제조방법

Country Status (5)

Country Link
US (2) US5102819A (ko)
EP (1) EP0356218B1 (ko)
JP (1) JP2743391B2 (ko)
KR (1) KR0142575B1 (ko)
DE (1) DE68922254T2 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346834A (en) * 1988-11-21 1994-09-13 Hitachi, Ltd. Method for manufacturing a semiconductor device and a semiconductor memory device
JP3003188B2 (ja) * 1990-09-10 2000-01-24 ソニー株式会社 半導体メモリ及びその製造方法
US5244819A (en) * 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
JP3141486B2 (ja) * 1992-01-27 2001-03-05 ソニー株式会社 半導体装置
US5254502A (en) * 1992-03-27 1993-10-19 Principia Optics, Inc. Method for making a laser screen for a cathode-ray tube
JP2796012B2 (ja) * 1992-05-06 1998-09-10 株式会社東芝 半導体装置及びその製造方法
KR100289348B1 (ko) * 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
DE69329376T2 (de) * 1992-12-30 2001-01-04 Samsung Electronics Co Ltd Verfahren zur Herstellung einer SOI-Transistor-DRAM
JP2791260B2 (ja) * 1993-03-01 1998-08-27 株式会社東芝 半導体装置の製造方法
JP2796249B2 (ja) * 1993-07-02 1998-09-10 現代電子産業株式会社 半導体記憶装置の製造方法
JP3301170B2 (ja) * 1993-08-09 2002-07-15 ソニー株式会社 半導体装置の製法
JP3252578B2 (ja) * 1993-12-27 2002-02-04 ソニー株式会社 平面型絶縁ゲート電界効果トランジスタの製法
US5602052A (en) * 1995-04-24 1997-02-11 Harris Corporation Method of forming dummy island capacitor
US5606188A (en) * 1995-04-26 1997-02-25 International Business Machines Corporation Fabrication process and structure for a contacted-body silicon-on-insulator dynamic random access memory
US5776789A (en) * 1995-06-05 1998-07-07 Fujitsu Limited Method for fabricating a semiconductor memory device
US6831322B2 (en) * 1995-06-05 2004-12-14 Fujitsu Limited Semiconductor memory device and method for fabricating the same
US5592412A (en) * 1995-10-05 1997-01-07 Siemens Aktiengesellschaft Enhanced deep trench storage node capacitance for DRAM
GB2351582B (en) * 1996-03-01 2001-02-21 Sven E Wahlstrom Dynamic random access memory
US5796671A (en) 1996-03-01 1998-08-18 Wahlstrom; Sven E. Dynamic random access memory
US6093592A (en) * 1996-06-12 2000-07-25 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor apparatus having a silicon-on-insulator structure
US6035293A (en) * 1997-10-20 2000-03-07 Advanced Micro Devices, Inc. Validating process data in manufacturing process management
KR100260560B1 (ko) * 1998-03-18 2000-07-01 윤종용 실리콘-온 인슐레이터 구조를 이용한 반도체 메모리 장치 및 그제조 방법
KR100268419B1 (ko) * 1998-08-14 2000-10-16 윤종용 고집적 반도체 메모리 장치 및 그의 제조 방법
TW465101B (en) * 1998-09-04 2001-11-21 Canon Kk Semiconductor substrate and method for producing the same
KR20000045305A (ko) * 1998-12-30 2000-07-15 김영환 완전 공핍형 에스·오·아이 소자 및 그 제조방법
US6303956B1 (en) * 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
US6365465B1 (en) 1999-03-19 2002-04-02 International Business Machines Corporation Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
US6261876B1 (en) 1999-11-04 2001-07-17 International Business Machines Corporation Planar mixed SOI-bulk substrate for microelectronic applications
US6472702B1 (en) * 2000-02-01 2002-10-29 Winbond Electronics Corporation Deep trench DRAM with SOI and STI
US6982460B1 (en) 2000-07-07 2006-01-03 International Business Machines Corporation Self-aligned gate MOSFET with separate gates
US6642115B1 (en) 2000-05-15 2003-11-04 International Business Machines Corporation Double-gate FET with planarized surfaces and self-aligned silicides
US6465331B1 (en) * 2000-08-31 2002-10-15 Micron Technology, Inc. DRAM fabricated on a silicon-on-insulator (SOI) substrate having bi-level digit lines
US6468880B1 (en) * 2001-03-15 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method for fabricating complementary silicon on insulator devices using wafer bonding
US7253040B2 (en) 2003-08-05 2007-08-07 Sharp Kabushiki Kaisha Fabrication method of semiconductor device
JP2005150686A (ja) 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
JP4610982B2 (ja) * 2003-11-11 2011-01-12 シャープ株式会社 半導体装置の製造方法
EP2943980B1 (en) * 2013-01-09 2020-08-19 NXP USA, Inc. Electronic high frequency device
US10516207B2 (en) 2017-05-17 2019-12-24 Nxp B.V. High frequency system, communication link
US11296090B2 (en) * 2019-12-12 2022-04-05 HeFeChip Corporation Limited Semiconductor memory device with buried capacitor and fin-like electrodes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4193836A (en) * 1963-12-16 1980-03-18 Signetics Corporation Method for making semiconductor structure
KR920010461B1 (ko) * 1983-09-28 1992-11-28 가부시끼가이샤 히다찌세이사꾸쇼 반도체 메모리와 그 제조 방법
JPS60182161A (ja) * 1984-02-29 1985-09-17 Hitachi Ltd Ｍｏｓダイナミツクメモリ素子
JPS61207055A (ja) * 1985-03-11 1986-09-13 Nec Corp 半導体記憶装置
JPS6235668A (ja) * 1985-08-09 1987-02-16 Nec Corp 半導体記憶装置
JPS6249649A (ja) * 1985-08-28 1987-03-04 Nec Corp 半導体装置
US4649625A (en) * 1985-10-21 1987-03-17 International Business Machines Corporation Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor
JP2671899B2 (ja) * 1986-02-20 1997-11-05 株式会社東芝 半導体記憶装置
DE3780840T2 (de) * 1986-03-03 1993-03-25 Fujitsu Ltd Einen rillenkondensator enthaltender dynamischer speicher mit wahlfreiem zugriff.
JPS62259769A (ja) * 1986-05-02 1987-11-12 Nec Corp シリコンウエハの加工方法
JPS62293756A (ja) * 1986-06-13 1987-12-21 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH0650768B2 (ja) * 1986-07-31 1994-06-29 日本電気株式会社 半導体記憶装置
JPH0828470B2 (ja) * 1986-11-07 1996-03-21 キヤノン株式会社 半導体メモリ装置
JPS63142851A (ja) * 1986-12-05 1988-06-15 Matsushita Electronics Corp 半導体装置
JPS63158869A (ja) * 1986-12-23 1988-07-01 Oki Electric Ind Co Ltd 半導体メモリ装置
JPS63265464A (ja) * 1987-04-23 1988-11-01 Agency Of Ind Science & Technol 半導体装置の製造方法
JPH0235770A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd 半導体メモリ装置及びその製造方法
JP2664310B2 (ja) * 1992-06-29 1997-10-15 株式会社ピーエフユー 外部装置着脱時のコンピュータ保護装置
JPH0619597A (ja) * 1992-07-03 1994-01-28 Hitachi Ltd キーボード入力装置

Also Published As

Publication number Publication date
DE68922254T2 (de) 1995-08-24
DE68922254D1 (de) 1995-05-24
EP0356218B1 (en) 1995-04-19
US5892256A (en) 1999-04-06
US5102819A (en) 1992-04-07
EP0356218A3 (en) 1991-01-30
JP2743391B2 (ja) 1998-04-22
KR0142575B1 (ko) 1998-08-17
EP0356218A2 (en) 1990-02-28
JPH0260163A (ja) 1990-02-28

Similar Documents

Publication Publication Date Title
KR900003896A (ko) 반도체 메모리와 그 제조방법
KR890011107A (ko) 반도체 장치
KR850005733A (ko) 반도체 기억장치
KR910019237A (ko) 커패시터 dram 셀의 제조방법
KR930003329A (ko) 반도체집적회로장치 및 그 제조방법
KR940027149A (ko) 반도체 기억 장치 및 그 제조 방법
KR910019235A (ko) 반도체기억장치
KR970071090A (ko) 액티브 매트릭스 기판 및 그 제조 방법
KR960006012A (ko) 불휘발성 반도체 메모리 소자 및 그의 제조방법
KR910003813A (ko) 적층된 캐패시터 및 매립된 측방향 접촉부를 갖는 dram 셀
KR920008929A (ko) 반도체 기억장치와 그 제조방법
KR910001985A (ko) 반도체 메모리소자
KR900005463A (ko) 반도체 기억장치 및 그 제조방법
KR970072432A (ko) Mos 커패시터를 갖는 반도체 디바이스 및 제조 방법
KR900002321A (ko) 고저항층을 가지는 반도체장치
KR920013728A (ko) 반도체 기억장치 및 그 제조방법
KR920015464A (ko) 반도체 장치의 전극배선층 및 그 제조방법
KR910017656A (ko) 반도체장치
KR920020719A (ko) 반도체 메로리의 제조방법
KR920005814A (ko) 전계효과트랜지스터, 메모리셀, 반도체기억장치 및 전계효과트랜지스터의 제조방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR910010718A (ko) 반도체 기억 장치 및 그 제조방법
KR850004878A (ko) 반도체 기억장치
TW346679B (en) Semiconductor device with increased semiconductor capacitance and method of manufacturing the same
KR850700185A (ko) 반도체 집적 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050331

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee