KR900005463A - 반도체 기억장치 및 그 제조방법 - Google Patents

반도체 기억장치 및 그 제조방법 Download PDF

Info

Publication number
KR900005463A
KR900005463A KR1019890013062A KR890013062A KR900005463A KR 900005463 A KR900005463 A KR 900005463A KR 1019890013062 A KR1019890013062 A KR 1019890013062A KR 890013062 A KR890013062 A KR 890013062A KR 900005463 A KR900005463 A KR 900005463A
Authority
KR
South Korea
Prior art keywords
trench
conductive layer
semiconductor substrate
insulating film
forming
Prior art date
Application number
KR1019890013062A
Other languages
English (en)
Other versions
KR920011047B1 (ko
Inventor
쥼페이 구미가이
스스무 요시가와
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900005463A publication Critical patent/KR900005463A/ko
Application granted granted Critical
Publication of KR920011047B1 publication Critical patent/KR920011047B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

반도체 기억장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 반도체기억장치를 설명하기 위한 단면도.
제2도는 본 발명의 1실시예에 따른 반도체기억장치의 제조방법을 설명하기 위한 단면도.

Claims (2)

  1. 반도체기판(1)에 트렌치(2)가 형성되고, 이 트렌치(2)내면에 절연막(3)이 형성되며, 정보축적전극(5a,5b)과 게이트절연막(7) 및 대향전극(8)이 상기 트렌치(2)에 매립ㆍ설치된 셀캐패시터를 갖춘 반도체기억장치에 있어서, 상기 셀캐패시터의 정보축적전극(5a,5b)이 제1도전층(5a)과, 제1도전층(5a) 및 반도체기판(1)으로부터 선택적으로 에피택셜성장되어 형성되는 제2도전층(5b)으로 구성된 것을 특징으로 하는 반도체기억장치.
  2. 반도체기판(1)에 트렌치(2)를 형성시키는 공정과, 이 트렌치(2)내면에 절연막(3)을 형성시키는 공정, 상기 트렌치(2)내면에 제1도전층(5a)을 형성시킴과 더불어 상기 트렌치(2) 측면의 일부영역 또는 상기 트렌치(2)에 근접한 반도체기판(1)평면상의 일부 반도체기판(1)영역을 노출시키는 공정, 상기 제1도전층(5a) 및 노출된 반도체기판(1)에만 선택적으로 제2도전층(5b)을 일체화시키면서 에피택셜성장시키는 공정, 이 제2도전층(5b)의 표면에 게이터절연막(7)을 형성시키는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체기억장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890013062A 1988-09-09 1989-09-09 반도체 기억장치 및 그 제조방법 KR920011047B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63225912A JPH07109876B2 (ja) 1988-09-09 1988-09-09 半導体記憶装置の製造方法
JP88-225912 1988-09-09

Publications (2)

Publication Number Publication Date
KR900005463A true KR900005463A (ko) 1990-04-14
KR920011047B1 KR920011047B1 (ko) 1992-12-26

Family

ID=16836835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890013062A KR920011047B1 (ko) 1988-09-09 1989-09-09 반도체 기억장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5013679A (ko)
JP (1) JPH07109876B2 (ko)
KR (1) KR920011047B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010919A (ko) * 1990-11-28 1992-06-27 김광호 고집적 반도체 메모리장치
KR940002835B1 (ko) * 1991-04-17 1994-04-04 재단법인 한국전자통신연구소 접합전계형 다이내믹 램을 제조하는 방법 및 그 다이내믹 램의 구조
JP3146316B2 (ja) * 1991-05-17 2001-03-12 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
US5760452A (en) * 1991-08-22 1998-06-02 Nec Corporation Semiconductor memory and method of fabricating the same
DE59205665D1 (de) * 1991-10-02 1996-04-18 Siemens Ag Verfahren zur Herstellung einer Grabenstruktur in einem Substrat
US5363327A (en) * 1993-01-19 1994-11-08 International Business Machines Corporation Buried-sidewall-strap two transistor one capacitor trench cell
US6675361B1 (en) 1993-12-27 2004-01-06 Hyundai Electronics America Method of constructing an integrated circuit comprising an embedded macro
US5671397A (en) * 1993-12-27 1997-09-23 At&T Global Information Solutions Company Sea-of-cells array of transistors
JPH07254640A (ja) * 1993-12-30 1995-10-03 Texas Instr Inc <Ti> スタック・トレンチ・コンデンサ形成工程におけるトレンチ分離構造形成方法
US5677219A (en) * 1994-12-29 1997-10-14 Siemens Aktiengesellschaft Process for fabricating a DRAM trench capacitor
US6121651A (en) 1998-07-30 2000-09-19 International Business Machines Corporation Dram cell with three-sided-gate transfer device
JP2003092364A (ja) * 2001-05-21 2003-03-28 Mitsubishi Electric Corp 半導体記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5982761A (ja) * 1982-11-04 1984-05-12 Hitachi Ltd 半導体メモリ
JPS60136366A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体集積回路装置
DE3565339D1 (en) * 1984-04-19 1988-11-03 Nippon Telegraph & Telephone Semiconductor memory device and method of manufacturing the same
JPS61258468A (ja) * 1985-05-13 1986-11-15 Hitachi Ltd 半導体記憶装置およびその製造方法
JPH0793368B2 (ja) * 1985-06-14 1995-10-09 株式会社日立製作所 半導体記憶装置の製造方法
JP2671899B2 (ja) * 1986-02-20 1997-11-05 株式会社東芝 半導体記憶装置
JPS62247560A (ja) * 1986-04-18 1987-10-28 Fujitsu Ltd ダイナミツクランダムアクセスメモリセル
US4761385A (en) * 1987-02-10 1988-08-02 Motorola, Inc. Forming a trench capacitor
US4784964A (en) * 1987-10-19 1988-11-15 Motorola Inc. EPI defect reduction using rapid thermal annealing
US4927779A (en) * 1988-08-10 1990-05-22 International Business Machines Corporation Complementary metal-oxide-semiconductor transistor and one-capacitor dynamic-random-access memory cell and fabrication process therefor

Also Published As

Publication number Publication date
US5013679A (en) 1991-05-07
JPH07109876B2 (ja) 1995-11-22
KR920011047B1 (ko) 1992-12-26
JPH0274068A (ja) 1990-03-14

Similar Documents

Publication Publication Date Title
KR900003896A (ko) 반도체 메모리와 그 제조방법
KR840006873A (ko) 반도체 메모리
KR910019237A (ko) 커패시터 dram 셀의 제조방법
KR850005160A (ko) 적층형 반도체 기억장치
KR850005733A (ko) 반도체 기억장치
KR970008663A (ko) 반도체 기억장치 및 그 제조방법
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR850002680A (ko) 반도체 메모리와 그 제조방법
KR900010994A (ko) 반도체 장치
KR910003816A (ko) 반도체기억장치의 셀구조
KR910019235A (ko) 반도체기억장치
KR890013786A (ko) 비정질 실리콘 박막 트랜지스터 어레이 기판 및 그 제조방법
KR900005463A (ko) 반도체 기억장치 및 그 제조방법
KR890015417A (ko) 불휘발성 반도체기억장치와 그 동작방법 및 제조방법
KR920008927A (ko) 반도체 비휘발성 메모리 디바이스
KR910010722A (ko) 반도체기억장치
KR900019244A (ko) 반도체기억장치
KR890012400A (ko) 트랜치를 갖는 반도체 장치와 그의 제조방법
KR900002321A (ko) 고저항층을 가지는 반도체장치
KR850002683A (ko) 반도체 장치
KR840005929A (ko) Mos 트랜지스터 집적회로
KR920015464A (ko) 반도체 장치의 전극배선층 및 그 제조방법
KR900019236A (ko) 반도체 기억 장치 및 그 제조 방법
KR910010718A (ko) 반도체 기억 장치 및 그 제조방법
KR850004878A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031128

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee