KR960006012A - 불휘발성 반도체 메모리 소자 및 그의 제조방법 - Google Patents
불휘발성 반도체 메모리 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR960006012A KR960006012A KR1019940018891A KR19940018891A KR960006012A KR 960006012 A KR960006012 A KR 960006012A KR 1019940018891 A KR1019940018891 A KR 1019940018891A KR 19940018891 A KR19940018891 A KR 19940018891A KR 960006012 A KR960006012 A KR 960006012A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- conductive layer
- mask
- storage node
- insulating layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract 8
- 239000000758 substrate Substances 0.000 claims abstract 8
- 239000003990 capacitor Substances 0.000 claims abstract 5
- 238000000034 method Methods 0.000 claims abstract 2
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 메모리장치의 제조방법에 관한 것으로, 스토리지노드 콘택에서 손실되는 커패시터 면적을 극소화하여 커패시터 용량을 증대시키기 위한 것이다.
본 발명은 반도체기판상에 트랜지스터를 형성하는 단계와, 상기 트랜지스터가 형성된 기판 전면에 제1절연막을 형성하는 단계, 상기 제1절연막을 선택적으로 식각하여 스토리지노드 콘택을 위한 콘택홀을 형성하는 단계, 기판 전면에 제1도전층, 제2절 연막 및 제2도전층을 차례로 형성하는 단계, 상기 제2도전층상에 스토리지노드 콘택 내측의 적어도 한쪽방향으로 오프셋영역을 가지는 오프셋 콘택형성을 위한 제1 마스크패턴을 형성하는 단계, 상기 제1 마스크패턴을 마스크로 하여 상기 제2도전층을 식각하는 단계, 상기 제2절연막 및 제2도전층상에 스토리지노드 콘택 형성을 위한 제2 마스크패턴을 형성하는 단계, 상기 제2 마스크패턴을 마스크로 하여 상기 제2절연막을 식각하는 단계, 기판 전면에 제3도전층을 형성하여 상기 제1도전층과 제2도전층을 연결시키는 단계를 포함하는 것을 특징으로 하는 반도체 메모리장치 제조방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 불휘발성 반도체 메모리 소자의 단면도.
제2도는 본 발명의 실시예에 따라 불휘발성 반도체 메모리소자의 단면도.
제3도는 (a) - (g)는 제 3도의 불휘발성 반도체 메모리 소자의 제조공정도.
Claims (2)
- 반도체기판상에 트랜지스터를 형성하는 단계와, 상기 트랜지스터가 형성된 기판 전면에 제1절연막을 형성하는 단계, 상기 제1절연막을 선택적으로 식각하여 스토리지노드 콘택을 위한 콘택홀을 형성하는 단계, 기판 전면에 제1도전층, 제2절연막 및 제2도전층을 차례로 형성하는 단계, 상기 제2도전층상에 스토리지노드 콘택 내측의 적어도 한쪽방향으로 오프셋영역을 가지는 오프셋 콘택형성을 위한 제1마스크패턴을 형성하는 단계, 상기 제1마스크패턴을 마스크로 하여 상기 제2도전층을 식각하는 단계, 상기 제2절연막 및 제2도전층상에 스토리지노드 콘택 형성을 위한 제2 마스크패턴을 형성하는 단계, 상기 제2 마스크패턴을 마스크로 하여 상기 제2 절연막을 식각하는 단계, 기판 전면에 제3도전층을 형성하여 상기 제1도전층과 제2도전층을 연결시키는 단계를 포함하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제1항에 있어서, 상기 제3도전층을 형성하는 단계후에 상기 제3도전층상에 스토리지노드 형성을 위한 제3마스크패턴을 형성하는 단계와, 상기 제3마스크 패턴을 마스크로 하여 상기 제3도전층과 제2도전층을 식각하는 단계, 상기 제2절연막을 제거하는 단계, 상기 제3마스크패턴을 마스크로 하여 제1도전층을 식각하여 제1도전층과 제2도전층 및 제3도전층으로 이루어지는 커패시터 스토리지노드를 형성하는 단계, 상기 커패시터 스토리지노드 전표면에 유전체막을 형성하는 단계, 상기 유전체막 전면에 커패시터 플레이트전극을 형성하는 단계가 더 포함되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940018891A KR0136528B1 (ko) | 1994-07-30 | 1994-07-30 | 불휘발성 반도체 메모리장치의 제조방법 |
US08/418,283 US5583066A (en) | 1994-07-30 | 1995-04-07 | Method of fabricating nonvolatile semiconductor memory element having elevated source and drain regions |
JP21298695A JP2990493B2 (ja) | 1994-07-30 | 1995-07-31 | 不揮発性半導体のメモリ素子及びその製造方法 |
US08/698,247 US5729496A (en) | 1994-07-30 | 1996-08-15 | Nonvolatile semiconductor memory element and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940018891A KR0136528B1 (ko) | 1994-07-30 | 1994-07-30 | 불휘발성 반도체 메모리장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960006012A true KR960006012A (ko) | 1996-02-23 |
KR0136528B1 KR0136528B1 (ko) | 1998-09-15 |
Family
ID=19389535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940018891A KR0136528B1 (ko) | 1994-07-30 | 1994-07-30 | 불휘발성 반도체 메모리장치의 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5583066A (ko) |
KR (1) | KR0136528B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100741909B1 (ko) * | 2005-12-30 | 2007-07-24 | 동부일렉트로닉스 주식회사 | 폴리머를 이용한 반도체 소자의 게이트 형성 방법 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0166840B1 (ko) * | 1995-05-12 | 1999-01-15 | 문정환 | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 |
US5753525A (en) * | 1995-12-19 | 1998-05-19 | International Business Machines Corporation | Method of making EEPROM cell with improved coupling ratio |
US5707897A (en) * | 1996-05-16 | 1998-01-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Non-volatile-memory cell for electrically programmable read only memory having a trench-like coupling capacitors |
US5907775A (en) * | 1997-04-11 | 1999-05-25 | Vanguard International Semiconductor Corporation | Non-volatile memory device with high gate coupling ratio and manufacturing process therefor |
US5915177A (en) * | 1997-08-18 | 1999-06-22 | Vanguard International Semiconductor Corporation | EPROM manufacturing process having a floating gate with a large surface area |
US6002151A (en) * | 1997-12-18 | 1999-12-14 | Advanced Micro Devices, Inc. | Non-volatile trench semiconductor device |
US6008089A (en) * | 1997-12-24 | 1999-12-28 | United Semiconductor Corp. | Method of fabricating a split gate flash memory device |
US6319774B1 (en) * | 1998-02-27 | 2001-11-20 | Micron Technology, Inc. | Method for forming a memory cell |
US6147378A (en) * | 1998-03-30 | 2000-11-14 | Advanced Micro Devices, Inc. | Fully recessed semiconductor device and method for low power applications with single wrap around buried drain region |
US6147377A (en) * | 1998-03-30 | 2000-11-14 | Advanced Micro Devices, Inc. | Fully recessed semiconductor device |
US6611020B2 (en) | 1998-08-17 | 2003-08-26 | Micron Technology, Inc. | Memory cell structure |
US6593195B1 (en) | 1999-02-01 | 2003-07-15 | Agere Systems Inc | Stable memory device that utilizes ion positioning to control state of the memory device |
US6544844B2 (en) | 1999-10-08 | 2003-04-08 | Macronix International Co., Ltd. | Method for forming a flash memory cell having contoured floating gate surface |
US6413818B1 (en) * | 1999-10-08 | 2002-07-02 | Macronix International Co., Ltd. | Method for forming a contoured floating gate cell |
KR20010065022A (ko) * | 1999-12-20 | 2001-07-11 | 박종섭 | 플래시 메모리장치의 셀 구조 및 그 제조 방법 |
US6521944B1 (en) * | 2001-08-09 | 2003-02-18 | National Semiconductor Corporation | Split gate memory cell with a floating gate in the corner of a trench |
US6762093B2 (en) * | 2002-08-21 | 2004-07-13 | Micron Technology, Inc. | High coupling floating gate transistor |
KR100642901B1 (ko) * | 2003-10-22 | 2006-11-03 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 제조 방법 |
JP2005285935A (ja) * | 2004-03-29 | 2005-10-13 | Toshiba Corp | 半導体記憶装置 |
US7915664B2 (en) * | 2008-04-17 | 2011-03-29 | Sandisk Corporation | Non-volatile memory with sidewall channels and raised source/drain regions |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5424567A (en) * | 1991-05-15 | 1995-06-13 | North American Philips Corporation | Protected programmable transistor with reduced parasitic capacitances and method of fabrication |
US5496753A (en) * | 1992-05-29 | 1996-03-05 | Citizen Watch, Co., Ltd. | Method of fabricating a semiconductor nonvolatile storage device |
US5391508A (en) * | 1992-12-21 | 1995-02-21 | Sharp Kabushiki Kaisha | Method of forming semiconductor transistor devices |
US5480820A (en) * | 1993-03-29 | 1996-01-02 | Motorola, Inc. | Method of making a vertically formed neuron transistor having a floating gate and a control gate and a method of formation |
US5459091A (en) * | 1993-10-12 | 1995-10-17 | Goldstar Electron Co., Ltd. | Method for fabricating a non-volatile memory device |
US5460988A (en) * | 1994-04-25 | 1995-10-24 | United Microelectronics Corporation | Process for high density flash EPROM cell |
US5440158A (en) * | 1994-07-05 | 1995-08-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Electrically programmable memory device with improved dual floating gates |
-
1994
- 1994-07-30 KR KR1019940018891A patent/KR0136528B1/ko not_active IP Right Cessation
-
1995
- 1995-04-07 US US08/418,283 patent/US5583066A/en not_active Expired - Lifetime
-
1996
- 1996-08-15 US US08/698,247 patent/US5729496A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100741909B1 (ko) * | 2005-12-30 | 2007-07-24 | 동부일렉트로닉스 주식회사 | 폴리머를 이용한 반도체 소자의 게이트 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
US5729496A (en) | 1998-03-17 |
KR0136528B1 (ko) | 1998-09-15 |
US5583066A (en) | 1996-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960006012A (ko) | 불휘발성 반도체 메모리 소자 및 그의 제조방법 | |
KR900003896A (ko) | 반도체 메모리와 그 제조방법 | |
KR970024206A (ko) | 반도체 기억소자의 캐패시터 제조방법. | |
KR960002790A (ko) | 반도체 메모리 소자 및 그의 제조방법 | |
KR950024346A (ko) | 반도체 메모리장치 제조방법 | |
KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR960036058A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR960015906A (ko) | 반도체 메모리장치의 제조방법 | |
KR960039378A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
KR960036059A (ko) | 반도체 메모리장치의 금속배선 및 그 제조방법 | |
KR980005655A (ko) | 반도체 장치 제조방법 | |
KR970008606A (ko) | 반도체메모리셀 및 그 제조방법 | |
KR970024149A (ko) | 반도체 메모리 장치의 제조방법 | |
KR970067869A (ko) | 반도체 메모리 소자의 캐패시터 형성 방법 | |
KR970030807A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
KR970051931A (ko) | 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크 | |
KR980006321A (ko) | 디램 소자의 캐패시터 형성방법 | |
KR970053944A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR960006028A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960043152A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
KR970053995A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR970030806A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
KR970003965A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
KR950012728A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
KR980006358A (ko) | 디램의 캐패시터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |