KR850008563A - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR850008563A KR850008563A KR1019850003522A KR850003522A KR850008563A KR 850008563 A KR850008563 A KR 850008563A KR 1019850003522 A KR1019850003522 A KR 1019850003522A KR 850003522 A KR850003522 A KR 850003522A KR 850008563 A KR850008563 A KR 850008563A
- Authority
- KR
- South Korea
- Prior art keywords
- channel mis
- mis transistor
- turned
- memory device
- semiconductor memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Static Random-Access Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 등화회로를 갖는 반도체 메모리 장치.
제4도는 제3도에 도시된 등화신호에 의하여 비트선에서 발생하는 전위 변화의 파형도.
제5도는 어드레스 신호의 변화와 워드선의 선택 및 비선택의 변화에 대한 클록신호의 타이밍도.
제12도는 본 발명에 따라 등화 회로를 사용한 MOS스태틱(static)메로리의 개략적 블록도.
* 도면의 주요부분에 대한 부호의 설명
Ai : 어드레스신호, MC : 메로리셀, BL,BL,Di : 신호선, EQ : 등화회로, QP : P채널형 MIS트랜지스터, QN: N채널형 MIS트랜지스터
Claims (6)
- 어드레스 신호에 의하여 선택되는 메모리셀, 상기 메모리셀내에 기억된 정보에 대응하는 보상신호를 수신하는 적어도 한쌍의 신호선, 및 상기 신호선 전위를 등화하기 위하여 상기 각각의 신호선, 사이에 접속된 등화회로로 구성되어 있으며, 상기 등화회로는 각각이 병렬로 접속된 P채널형 MIS트랜지스터와 N채널형 MIS트랜지스터로 구성되어 있으며, 상기 P채널형 MIS트랜지스터 및 상기 N채널형 MIS트랜지스터는 상기 어드레스 신호의 변화에 응하여 일시적으로 온되는 것을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 상기 P채널 및 N채널형 MIS트랜지스터의 타이밍(timing)이 온(ON)되는데 있어서 상기 N채널형 MIS트랜지스터가 온되기전에 상기 P채널형 MIS트랜지스터가 온되는 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 P채널 및 N채널형 MIS트랜지스터의 타이밍이 오프(OFF)되는데 있어서 상기 N채널형 MIS트랜지스터가 오프되기전에 상기 P채널형 MIS트랜지스터가 오프되는 것을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 상기 한쌍의 신호선은 상기 메모리셀에 접속되는 한쌍의 비트선인 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 한쌍의 신호선은 한쌍의 데이터 버스선인 것을 특징으로 하는 반도체메모리장치.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59-110291 | 1984-05-30 | ||
JP59110291A JPS60253093A (ja) | 1984-05-30 | 1984-05-30 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR850008563A true KR850008563A (ko) | 1985-12-18 |
KR900004345B1 KR900004345B1 (en) | 1990-06-22 |
Family
ID=14531968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR8503522A KR900004345B1 (en) | 1984-05-30 | 1985-05-22 | Semiconductor memory device |
Country Status (5)
Country | Link |
---|---|
US (1) | US4656608A (ko) |
EP (1) | EP0166540B1 (ko) |
JP (1) | JPS60253093A (ko) |
KR (1) | KR900004345B1 (ko) |
DE (1) | DE3575225D1 (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4800552A (en) * | 1985-12-18 | 1989-01-24 | Fujitsu Limited | Semiconductor memory device with reset signal generating circuit |
JPS6342090A (ja) * | 1986-08-07 | 1988-02-23 | Fujitsu Ltd | ユニバーサルジョイント |
US4785427A (en) * | 1987-01-28 | 1988-11-15 | Cypress Semiconductor Corporation | Differential bit line clamp |
KR910003605B1 (ko) * | 1988-04-30 | 1991-06-07 | 삼성전자 주식회사 | Sram 센스앰프의 등화회로 |
US5046052A (en) * | 1988-06-01 | 1991-09-03 | Sony Corporation | Internal low voltage transformation circuit of static random access memory |
US5237534A (en) * | 1989-04-27 | 1993-08-17 | Kabushiki Kaisha Toshiba | Data sense circuit for a semiconductor nonvolatile memory device |
KR920001081B1 (ko) * | 1989-06-10 | 1992-02-01 | 삼성전자 주식회사 | 램 테스트시 고속기록회로 |
JP2963504B2 (ja) * | 1990-07-23 | 1999-10-18 | 沖電気工業株式会社 | 半導体記憶装置 |
US5155702A (en) * | 1990-11-30 | 1992-10-13 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
KR970011971B1 (ko) * | 1992-03-30 | 1997-08-08 | 삼성전자 주식회사 | 반도체 메모리 장치의 비트라인 프리차아지회로 |
US5268863A (en) * | 1992-07-06 | 1993-12-07 | Motorola, Inc. | Memory having a write enable controlled word line |
US5508964A (en) * | 1993-01-08 | 1996-04-16 | Texas Instruments Incorporated | Write recovery time minimization for Bi-CMOS SRAM |
JP3178946B2 (ja) * | 1993-08-31 | 2001-06-25 | 沖電気工業株式会社 | 半導体記憶装置及びその駆動方法 |
US6058041A (en) * | 1998-12-23 | 2000-05-02 | Honeywell Inc. | SEU hardening circuit |
US6928012B2 (en) * | 2002-09-27 | 2005-08-09 | Infineon Technologies Ag | Bitline equalization system for a DRAM integrated circuit |
KR100555534B1 (ko) * | 2003-12-03 | 2006-03-03 | 삼성전자주식회사 | 인액티브 위크 프리차아징 및 이퀄라이징 스킴을 채용한프리차아지 회로, 이를 포함하는 메모리 장치 및 그프리차아지 방법 |
US7888962B1 (en) | 2004-07-07 | 2011-02-15 | Cypress Semiconductor Corporation | Impedance matching circuit |
KR100649351B1 (ko) * | 2005-03-31 | 2006-11-27 | 주식회사 하이닉스반도체 | 저전압용 반도체 메모리 장치 |
US8036846B1 (en) | 2005-10-20 | 2011-10-11 | Cypress Semiconductor Corporation | Variable impedance sense architecture and method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4003035A (en) * | 1975-07-03 | 1977-01-11 | Motorola, Inc. | Complementary field effect transistor sense amplifier for one transistor per bit ram cell |
JPS5827915B2 (ja) * | 1978-07-28 | 1983-06-13 | 富士通株式会社 | リセット回路 |
JPS5619587A (en) * | 1979-07-27 | 1981-02-24 | Nec Corp | Memory circuit |
JPS6027113B2 (ja) * | 1980-02-13 | 1985-06-27 | 日本電気株式会社 | プリチャ−ジ装置 |
US4355377A (en) * | 1980-06-30 | 1982-10-19 | Inmos Corporation | Asynchronously equillibrated and pre-charged static ram |
JPS6051194B2 (ja) * | 1981-03-12 | 1985-11-12 | 富士通株式会社 | 非同期型スタティックメモリ |
JPS57203334A (en) * | 1981-06-08 | 1982-12-13 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
JPS58196693A (ja) * | 1982-05-12 | 1983-11-16 | Mitsubishi Electric Corp | 半導体集積回路 |
JPS60154393A (ja) * | 1984-01-24 | 1985-08-14 | Seiko Epson Corp | 半導体記憶装置 |
-
1984
- 1984-05-30 JP JP59110291A patent/JPS60253093A/ja active Granted
-
1985
- 1985-05-22 KR KR8503522A patent/KR900004345B1/ko not_active IP Right Cessation
- 1985-05-23 US US06/737,076 patent/US4656608A/en not_active Expired - Lifetime
- 1985-05-30 EP EP85303810A patent/EP0166540B1/en not_active Expired - Lifetime
- 1985-05-30 DE DE8585303810T patent/DE3575225D1/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0456399B2 (ko) | 1992-09-08 |
US4656608A (en) | 1987-04-07 |
EP0166540B1 (en) | 1990-01-03 |
JPS60253093A (ja) | 1985-12-13 |
EP0166540A3 (en) | 1987-08-19 |
EP0166540A2 (en) | 1986-01-02 |
KR900004345B1 (en) | 1990-06-22 |
DE3575225D1 (de) | 1990-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850008563A (ko) | 반도체 메모리 장치 | |
KR880008337A (ko) | 반도체 기억장치 | |
KR900010790A (ko) | 스태틱형 반도체메모리 | |
KR860003603A (ko) | 반도체 메모리 | |
KR860004409A (ko) | 반도체 기억장치 | |
EP0023847A2 (en) | Semiconductor circuit for a dynamic random access memory | |
KR880003328A (ko) | 반도체 메모리장치 | |
KR860003604A (ko) | 반도체 메모리 장치 | |
KR940012633A (ko) | 반도체 메모리 디바이스 | |
KR890008826A (ko) | 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법 | |
KR870008320A (ko) | 상이형 메모리셀로 구성되는 반도체 메모리장치 | |
WO1981001482A1 (en) | Quiet row select circuitry | |
KR860008562A (ko) | 비트선 구동기 및 트랜지스터 조합체 | |
KR910006994A (ko) | 센스 앰프회로 | |
KR920022306A (ko) | 메모리장치의 입출력 라인프리차아지 방법 | |
JPH0660665A (ja) | 半導体スタティックramのビット線負荷回路 | |
KR900008523A (ko) | 반도체 메모리 소자 | |
KR930018584A (ko) | 워드선(Word line)구동회로와 이를 이용한 반도체 기억장치 | |
KR850008238A (ko) | 반도체 기억장치 | |
KR900013515A (ko) | 세그먼트 비트 라인 sram 구조물 | |
KR900005447A (ko) | 반도체 정적 기억장치 | |
KR930020442A (ko) | 데이타의 고속 액세스가 이루어지는 비트라인 제어회로 | |
KR940007886A (ko) | 멀티포트 메모리 | |
KR970051310A (ko) | 싱글 에스램 셀을 사용한 이중 포트 에스램 | |
KR940003396B1 (ko) | 고속 억세스 동작을 가지는 반도체 메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030605 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |