KR890008826A - 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법 - Google Patents

다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법 Download PDF

Info

Publication number
KR890008826A
KR890008826A KR1019880004808A KR880004808A KR890008826A KR 890008826 A KR890008826 A KR 890008826A KR 1019880004808 A KR1019880004808 A KR 1019880004808A KR 880004808 A KR880004808 A KR 880004808A KR 890008826 A KR890008826 A KR 890008826A
Authority
KR
South Korea
Prior art keywords
sense amplifier
signal
signal line
random access
dynamic random
Prior art date
Application number
KR1019880004808A
Other languages
English (en)
Other versions
KR910006109B1 (ko
Inventor
요오이찌 도비다
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR890008826A publication Critical patent/KR890008826A/ko
Application granted granted Critical
Publication of KR910006109B1 publication Critical patent/KR910006109B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예인 다이나믹 랜덤 액세스메모리에 있어 센스앰프 구동장치의 구성표시도.
제2도는 본 발명의 일실시예인 센스앰프 구동장치를 동작시킨 경우의 각 신호선에 의한 전위변화를 표시한 파형도.
제3도는 본 발명의 일실시예인 전위변화 전달회로의 동작을 제어하기 위한 클럭신호를 발생하기 위한 회로구성의 일예시도.

Claims (11)

  1. 각각의 복수의 메모리 셀이 접속되는 제1 및 제2의 비트선 대를 이루도록 반복 배열하여 구성되는 복수의 비트선 대와 상기 복수의 비트선대의 각각에 설치되어 제1및 제2의 신호선을 통하여 전달되는 신호에 응답하여 활성화하고 대응의 비트선대의 신호를 차동적으로 증폭하는 복수의 센스 앰프와를 보유하는 다이나믹 랜덤 액세스 메모리에 있어 센스 앰프 구동장치로서 상기 제1 및 제2의 신호선의 사이에 설치되고 상기 제2의 신호선의 전위 변화를 상기 제1의 신호선에 전달하는 전위 변화 전달 수단과 상기 메모리 셀의 정보 판독 시간을 규정하는 제어신호에 응답하여 상기 전위변화 전달 수단의 동작을 제어하는 신호를 발생하는 제어신호 발생수단과를 구비한 다이나믹 랜덤액세스 메모리에 있어서의 센스 앰프 구동장치.
  2. 제1항에 있어서 상기 전위 변화 전달 수단은 상기 제어신호 발생수단 출력에 응답하여 상기 센스 앰프의 활성화 이전에 비활성화 되어 상기 제1의 신호선과 제2의 신호선을 전기적으로 분리하는 수단을 포함한 다이나믹 랜덤 액세스 메모리에 있어서의 센스 앰프 구동장치.
  3. 제2항에 있어서 상기 전기적 분리 수단은 선택된 메모리 셀의 정보가 상기 메모리 셀의 정보 판독 시간을 규정하는 제어 신호에 응답하여 대응하는 비트선상에 전달되기 이전에 활성화 되는 다이나믹 랜덤 액세스 메모리에 있어서의 센스 앰프 구동장치.
  4. 제1항에 있어서 상기 전위변화 전달 수단은 상기 제1의 신호선과 상기 제2의 신호선과를 용량적으로 결합하는 용량 결합 수단을 포함한 다이나믹 랜덤 액세스 메모리에 있어서의 센스 앰프 구동장치.
  5. 제1항에 있어서의 상기 전위변화 전달 수단은 상기 제어신호 발생수단 출력에 응답하여 오프 상태가 되는 스위칭 수단과 상기 스위칭 수단과 직렬로 접속되는 용량 수단과를 포함한 다이나믹 랜덤 액세스 메모리에 있어서의 센스 앰프 구동장치.
  6. 제1항에 있어서 상기 전위변화 전달 수단은 용량과, 상기 용량과 상기 제1의 신호선과의 사이에 설치되며 상기 제어신호 발생수단 출력에 응답하여 오프 상태가 되는 제1의 절연 게이트 전계효과 트랜지스터와 상기 용량과 상기 제2의 신호선과의 사이에 설치되며 상기 제어신호 발생 수단 출력에 응답하여 오프 상태가 되는 제2의 절연 게이트 전계효과 트랜지스터와를 구비한 다이나믹 랜덤 액세스 메모리에 있어서의 센스 앰프 구동장치.
  7. 제1항에 있어서 상기 전위변화 전달 수단은 상기 제1의 신호선에 결합되는 일방 전극과 타방 전극과를 보유하는 용량과, 상기 용량의 상기 타방 전극과 상기 제2의 신호선과의 사이에 설치되며 상기 제어신호 발생수단 출력에 응답하여 오프 상태가 되는 제3의 절연 게이트 전계효과 트랜지스터와를 구비한 다이나믹 랜덤 액세스 메모리에 있어서의 센스 앰프 구동장치.
  8. 제1항에 있어서 상기 전위변화 전달 수단은 상기 제2의 신호선에 결합되는 일방 전극과 타방 전극과를 보유하는 용량과, 상기 용량의 상기 타방 전극과 상기 제1의 신호선과의 사이에 설치되며 상기 제어신호 발생수단 출력에 응답하여 오프 상태가 되는 제4의 절연 게이트 전계효과 트랜지스터와를 구비한 다이나믹 랜덤 액세스 메모리에 있어서의 센스 앰프 구동장치.
  9. 제1항에 있어서 상기 센스 앰프는 상기 제1의 비트선과 상기 제2의 비트선과의 사이에 설치되며 그 일방 전극과 게이트 전극의 교차 접속하는 형태로 설치되고 타방 전극에 상기 제2의 신호선이 결합되는 1쌍의 n채널 절연 게이트 전계효과 트랜지스터와 상기 제1의 비트선과 상기 제2의 비트선과의 사이에 설치되어 그 일방 전극과 게이트 전극이 교차 접속하는 접속 형태로 설치되고 그 타방 전극이 상기 제1의 신호선이 결합되는 1쌍의 P채널 절연 게이트 전계효과 트랜지스터와를 구비하여 상기 제1의 신호선에는 상기 비트선의 프리차아지 기간중에 상기 제1의 신호선 전위를 프리 차아지 전위보다 상기 P채널 절연 게이트 전계효과 트랜지스터의 드레시 홀드치 전압의 절대치 보다고 높은 값에 유지하는 수단이 설치된 다이나믹 랜덤 액세스 메모리에 있어서의 센스 앰프 구동장치.
  10. 제1항에 있어서 상기 제1의 비트선 및 제2의 비트선의 각각에 접속되며 상기 복수의 메모리 셀의 각각이 보유하는 용량과 동일 용량의 용량치를 보유하는 더미셀을 다시 비치하는 다이나믹 랜덤 액세스 메모리에 있어서의 센스 앰프 구동장치.
  11. 각각 복수의 메모리가 접속된 제1 및 제2의 비트선대를 형성하도록 배열되어서 구성되는 복수의 비트선대와 상기 복수의 비트선대의 각각에 설치되며 제1 및 제2의 신호선을 개재하여 전달되는 신호에 응답하여 활성화 되며 대응의 비트선대의 신호를 차동적으로 증폭하는 복수의 센스 앰프와를 보유하는 다이나믹 랜덤 액세스 메모리의 센스 앰프 구동방법으로서 상기 제1의 신호선과 제2의 신호선과를 용량결합하는 스텝과 상기 복수의 메모리 셀에 액세스하여 선택된 메모리 셀이 보유한 정보를 대응의 비트선상에 전달하는 스텝과, 상기 제1의 신호선과 싱기 제2의 신호선과를 전기적으로 분리하여 상기 센스 앰프를 활성화하는 스텝과를 구비한 다이나믹 랜덤 액세스 메모리에 있어서의 센스 앰프 구동방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880004808A 1987-11-18 1988-04-27 다이나믹 랜덤 액세스메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법 KR910006109B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62292721A JPH07107798B2 (ja) 1987-11-18 1987-11-18 ダイナミックランダムアクセスメモリにおけるセンスアンプ駆動装置およびセンスアンプ駆動方法
JP62-292721 1987-11-18

Publications (2)

Publication Number Publication Date
KR890008826A true KR890008826A (ko) 1989-07-12
KR910006109B1 KR910006109B1 (ko) 1991-08-13

Family

ID=17785455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880004808A KR910006109B1 (ko) 1987-11-18 1988-04-27 다이나믹 랜덤 액세스메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법

Country Status (4)

Country Link
US (1) US4951256A (ko)
JP (1) JPH07107798B2 (ko)
KR (1) KR910006109B1 (ko)
DE (1) DE3838961A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920001325B1 (ko) * 1989-06-10 1992-02-10 삼성전자 주식회사 메모리 소자내의 센스 앰프 드라이버
JPH03142779A (ja) * 1989-10-27 1991-06-18 Nec Corp センスアンプ駆動回路
US5293338A (en) * 1990-02-22 1994-03-08 Sharp Kabushiki Kaisha Peripheral circuit in a dynamic semiconductor memory device enabling a time-saving and energy-saving data readout
GB9007789D0 (en) 1990-04-06 1990-06-06 Foss Richard C Method for dram sensing current control
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
GB9007791D0 (en) 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
KR950009234B1 (ko) * 1992-02-19 1995-08-18 삼성전자주식회사 반도체 메모리장치의 비트라인 분리클럭 발생장치
US5257232A (en) * 1992-03-05 1993-10-26 International Business Machines Corporation Sensing circuit for semiconductor memory with limited bitline voltage swing
US5291437A (en) * 1992-06-25 1994-03-01 Texas Instruments Incorporated Shared dummy cell
KR950014256B1 (ko) * 1993-04-06 1995-11-23 삼성전자주식회사 낮은 전원전압을 사용하는 반도체 메모리장치
KR0158476B1 (ko) * 1994-12-20 1999-02-01 김광호 반도체 메모리장치의 비트라인 감지회로
KR100265574B1 (ko) * 1996-06-29 2000-09-15 김영환 반도체 메모리장치의 감지증폭기
JP2000243082A (ja) * 1999-02-17 2000-09-08 Mitsubishi Electric Corp 半導体記憶装置
JP2002074992A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体記憶装置
KR100843139B1 (ko) * 2005-12-15 2008-07-02 삼성전자주식회사 오픈 비트 라인 구조를 갖는 멀티레벨 동적 메모리 장치 및그 구동 방법
JP2008269785A (ja) * 2008-07-04 2008-11-06 Renesas Technology Corp 半導体記憶装置
US8279686B2 (en) * 2009-02-10 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuits, systems, and methods for providing bit line equalization voltages
US8391094B2 (en) * 2009-02-10 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuits, systems, and operating methods thereof
JP5539916B2 (ja) * 2011-03-04 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4627033A (en) * 1984-08-02 1986-12-02 Texas Instruments Incorporated Sense amplifier with reduced instantaneous power
JPS6252790A (ja) * 1985-08-30 1987-03-07 Toshiba Corp 半導体メモリのセンスアンプ系
JPS62197990A (ja) * 1986-02-25 1987-09-01 Mitsubishi Electric Corp 半導体記憶回路

Also Published As

Publication number Publication date
DE3838961A1 (de) 1989-06-01
KR910006109B1 (ko) 1991-08-13
DE3838961C2 (ko) 1990-11-22
US4951256A (en) 1990-08-21
JPH07107798B2 (ja) 1995-11-15
JPH01133287A (ja) 1989-05-25

Similar Documents

Publication Publication Date Title
KR890008826A (ko) 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
US4965767A (en) Associative memory having simplified memory cell circuitry
KR880004479A (ko) 다이나믹형 반도체기억장치
KR920001549A (ko) 반도체기억장치 및 그 독출, 기록, 동작방법
KR890017706A (ko) 다이나믹형 반도체 기억장치
JP2002093153A5 (ko)
KR950006869A (ko) 반도체 기억장치
KR850008569A (ko) 반도체 메모리장치
KR930001226A (ko) 고속 센싱 동작을 수행하는 센스 앰프
KR900019038A (ko) 다이나믹형 랜덤억세스메모리
US5323345A (en) Semiconductor memory device having read/write circuitry
KR860003604A (ko) 반도체 메모리 장치
KR870004450A (ko) 반도체 기억장치
US5278799A (en) Semiconductor memory circuit
KR940012633A (ko) 반도체 메모리 디바이스
KR930003149A (ko) 공통 입출력선을 가지는 데이타 전송회로
KR840004292A (ko) Mos랜덤 엑세스 메모리
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
US4598389A (en) Single-ended CMOS sense amplifier
KR900019040A (ko) 다이나믹형 랜덤억세스메모리
US4380055A (en) Static RAM memory cell
US5428564A (en) Six transistor dynamic content addressable memory circuit
KR880006698A (ko) 씨모오스 반도체 메모리장치의 입출력 회로
KR860004410A (ko) 반도체 메모리
US4710901A (en) Driving circuit for a shared sense amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990729

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee