KR920022306A - 메모리장치의 입출력 라인프리차아지 방법 - Google Patents

메모리장치의 입출력 라인프리차아지 방법 Download PDF

Info

Publication number
KR920022306A
KR920022306A KR1019910008456A KR910008456A KR920022306A KR 920022306 A KR920022306 A KR 920022306A KR 1019910008456 A KR1019910008456 A KR 1019910008456A KR 910008456 A KR910008456 A KR 910008456A KR 920022306 A KR920022306 A KR 920022306A
Authority
KR
South Korea
Prior art keywords
input
precharge
output line
signal
address
Prior art date
Application number
KR1019910008456A
Other languages
English (en)
Other versions
KR940001644B1 (ko
Inventor
유제환
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910008456A priority Critical patent/KR940001644B1/ko
Priority to US07/724,803 priority patent/US5262995A/en
Priority to FR9108804A priority patent/FR2676854B1/fr
Priority to DE4124895A priority patent/DE4124895C2/de
Priority to ITMI912251A priority patent/IT1251009B/it
Priority to GB9117858A priority patent/GB2256071B/en
Priority to JP3231118A priority patent/JP2601583B2/ja
Publication of KR920022306A publication Critical patent/KR920022306A/ko
Application granted granted Critical
Publication of KR940001644B1 publication Critical patent/KR940001644B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

메모리장치의 입출력 라인프리차아지 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도의 (A) 및 (B)는 본 발명에 따른 입출력 라인 프리차아지 신호 발생회로도,
제3도의 (C)는 본 발명에 따른 동작타이밍도.

Claims (5)

  1. 소정의 어드레스에 의하여 선택된 워드라인에 따라 메모리셀에 기억된 정보를 비트라인을 통하여 독출하고, 상기 독출된 정보를 선택된 컬럼라인을 통하여 외부로 출력하며, 입출력라인쌍사이에 연결된 제1 및 제2프리 차아지회로를 이용하여 상기 입출력라인쌍을 소정의 레벨로 프리차아지 또는 등화시킬 수 있는 반도체메모리장치에 있어서, 워드라인을 선택할 수 있는 어드레스에 따르는 제1프리차아지신호를 상기 어드레스가 입력되기 전까지 상기 제1프리차아지회로로 공급하는 제1과정과, 컬럼라인을 선택할 수 있는 신호 및 상기 어드레스에 따르는 제2프리차아지신호를 상기 어드레스가 입력된 후부터 상기 컬럼라인을 선택할 수 있는 신호가 활성화되기 전까지 상기 제2프리차아지 회로로 공급하는 제2과정과, 상기 컬럼라인을 선택할 수 있는 신호에 따라 소정의 전위차를 가지는 비트라인쌍과 입출력라인쌍을 연결하는 제3과정과, 상기 컬럼라인을 선택할 수 있는 신호가 비활성화된 후부터 상기 제2프리차아지신호를 상기 제2프리차아지회로로 공급하는 제4과정과, 상기 어드레스의 입력이 끝날때 상기 제2프리차아지신호의 공급을 중단하고 상기 제1프리차아지신호를 상기 제1프리차아지 회로로 공급하는 제5과정이 연속적으로 이루어짐을 특징으로 하는 입출력라인프리챠아지 및 등화방법.
  2. 제1항에 있어서, 상기 제1과정 및 제5과정에서 상기 입출력라인 쌍이 제1전압레벨로 프리차아지 및 등화됨을 특징으로 하는 입출력라인프리챠아지 및 등화방법.
  3. 제1항에 있어서, 상기 제2과정 및 제4과정에서 상기 입출력라인 쌍이 제2전압레벨로 프리차아지 및 등화됨을 특징으로 하는 입출력라인프리챠아지 및 등화방법.
  4. 제1항, 제2항 또는 제3항에 있어서, 상기 제1전압레벨이 상기 제2전랍레벨보다 낮음을 특징으로 하는 입출력라인프리챠아지 및 등화방법.
  5. 제1항에 있어서, 상기 제3과정과 제4과정사이에서 상기 입출력라인쌍 상의 전위차가 증폭됨을 특징으로 하는 입출력라인프리챠아지 및 등화방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910008456A 1991-05-24 1991-05-24 메모리 장치의 입출력 라인 프리차아지 방법 KR940001644B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019910008456A KR940001644B1 (ko) 1991-05-24 1991-05-24 메모리 장치의 입출력 라인 프리차아지 방법
US07/724,803 US5262995A (en) 1991-05-24 1991-07-02 Method for precharging imput/output lines of a memory device
FR9108804A FR2676854B1 (fr) 1991-05-24 1991-07-12 Procede pour precharger des lignes d'entree/sortie d'un dispositif de memoire.
DE4124895A DE4124895C2 (de) 1991-05-24 1991-07-26 Verfahren zum Vorladen der Eingabe/Ausgabeleitungen einer Speichervorrichtung
ITMI912251A IT1251009B (it) 1991-05-24 1991-08-13 Procedimento per precaricare linee di ingresso/uscita di un dispositivo di memoria
GB9117858A GB2256071B (en) 1991-05-24 1991-08-19 Method for precharging input/output lines of a memory device
JP3231118A JP2601583B2 (ja) 1991-05-24 1991-08-20 メモリ装置の入出力ラインプリチャージ及び等化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910008456A KR940001644B1 (ko) 1991-05-24 1991-05-24 메모리 장치의 입출력 라인 프리차아지 방법

Publications (2)

Publication Number Publication Date
KR920022306A true KR920022306A (ko) 1992-12-19
KR940001644B1 KR940001644B1 (ko) 1994-02-28

Family

ID=19314874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008456A KR940001644B1 (ko) 1991-05-24 1991-05-24 메모리 장치의 입출력 라인 프리차아지 방법

Country Status (7)

Country Link
US (1) US5262995A (ko)
JP (1) JP2601583B2 (ko)
KR (1) KR940001644B1 (ko)
DE (1) DE4124895C2 (ko)
FR (1) FR2676854B1 (ko)
GB (1) GB2256071B (ko)
IT (1) IT1251009B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009234B1 (ko) * 1992-02-19 1995-08-18 삼성전자주식회사 반도체 메모리장치의 비트라인 분리클럭 발생장치
KR960006271B1 (ko) * 1993-08-14 1996-05-13 삼성전자주식회사 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
US5402379A (en) * 1993-08-31 1995-03-28 Sgs-Thomson Microelectronics, Inc. Precharge device for an integrated circuit internal bus
US5706237A (en) * 1996-10-08 1998-01-06 International Business Machines Corporation Self-restore circuit with soft error protection for dynamic logic circuits
TW419669B (en) * 1998-03-16 2001-01-21 Nippon Electric Co Semiconductor memory device
GB2338808B (en) * 1998-06-23 2002-02-27 Mitel Semiconductor Ltd Semiconductor memories
JP3447640B2 (ja) 1999-12-28 2003-09-16 日本電気株式会社 半導体記憶装置
KR100564569B1 (ko) * 2003-06-09 2006-03-28 삼성전자주식회사 셀 누설 전류에 강한 프리차지 제어 회로를 갖는 메모리장치 및 비트라인 프리차아지 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110394A (ja) * 1984-10-31 1986-05-28 Mitsubishi Electric Corp 半導体記憶装置
US4751680A (en) * 1986-03-03 1988-06-14 Motorola, Inc. Bit line equalization in a memory
KR890003488B1 (ko) * 1986-06-30 1989-09-22 삼성전자 주식회사 데이터 전송회로
JPS6376193A (ja) * 1986-09-19 1988-04-06 Fujitsu Ltd 半導体記憶装置
JPH07105137B2 (ja) * 1987-11-17 1995-11-13 日本電気株式会社 半導体メモリ
US4802129A (en) * 1987-12-03 1989-01-31 Motorola, Inc. RAM with dual precharge circuit and write recovery circuitry
JPH02146180A (ja) * 1988-11-28 1990-06-05 Nec Corp 半導体メモリ装置
EP0384673B1 (en) * 1989-02-18 1995-05-24 Sony Corporation Memory devices
JPH0814989B2 (ja) * 1989-05-09 1996-02-14 日本電気株式会社 内部同期型スタティックｒａｍ
US5043945A (en) * 1989-09-05 1991-08-27 Motorola, Inc. Memory with improved bit line and write data line equalization
JP2607697B2 (ja) * 1989-09-20 1997-05-07 株式会社日立製作所 エレベータの制御装置
JP2825291B2 (ja) * 1989-11-13 1998-11-18 株式会社東芝 半導体記憶装置
JP2534786B2 (ja) * 1989-11-27 1996-09-18 株式会社東芝 半導体集積回路
US5036492A (en) * 1990-02-15 1991-07-30 Advanced Micro Devices, Inc. CMOS precharge and equalization circuit
JP2781080B2 (ja) * 1991-04-09 1998-07-30 三菱電機株式会社 ランダムアクセスメモリ

Also Published As

Publication number Publication date
US5262995A (en) 1993-11-16
GB2256071B (en) 1995-08-02
GB2256071A (en) 1992-11-25
JP2601583B2 (ja) 1997-04-16
DE4124895C2 (de) 1995-01-19
FR2676854A1 (fr) 1992-11-27
ITMI912251A0 (it) 1991-08-13
DE4124895A1 (de) 1992-11-26
GB9117858D0 (en) 1991-10-09
KR940001644B1 (ko) 1994-02-28
JPH04349296A (ja) 1992-12-03
ITMI912251A1 (it) 1993-02-13
IT1251009B (it) 1995-04-28
FR2676854B1 (fr) 1997-05-16

Similar Documents

Publication Publication Date Title
USRE37176E1 (en) Semiconductor memory
KR900010790A (ko) 스태틱형 반도체메모리
KR100271626B1 (ko) 비트라인 센스앰프의 오버드라이빙방법
KR100295041B1 (ko) 프리차지제어회로를구비하는반도체장치및프리차지방법
KR920006976A (ko) 반도체 메모리 장치
KR920010639A (ko) 강유전성 메모리용 감지증폭기 및 그 감지방법
KR940006994B1 (ko) 다이나믹 랜덤액세스메모리와 그 데이터 기록방법
EP0449207A2 (en) Dynamic type semiconductor memory device
US5640355A (en) Semiconductor memory device
KR0175192B1 (ko) 반도체 기억 장치
KR0166044B1 (ko) 감지증폭기 어레이
KR920022306A (ko) 메모리장치의 입출력 라인프리차아지 방법
KR890013658A (ko) 반도체기억장치
KR880013070A (ko) 디지탈 신호처리장치
KR950010084A (ko) 반도체 메모리 장치
KR100333536B1 (ko) 센스앰프를이용하여테스트를수행하는메모리소자
US4768168A (en) Memory circuit having an improved writing scheme
KR20000020963A (ko) 반도체 메모리 장치의 어레이 내부 전원 전압 발생 회로
KR100249160B1 (ko) 반도체 메모리장치
KR100699875B1 (ko) 센스앰프 구조를 개선한 반도체 메모리 장치
KR950006856A (ko) 반도체 소자의 컬럼 디코더 인에이블 신호 발생회로
KR950009729A (ko) 반도체 메모리 장치 및 데이타 판독 방법
JPH0713865B2 (ja) 書込み動作を有する半導体メモリー装置
KR980004981A (ko) 다뱅크구조에서 데이터 입출력라인 로딩 축소장치
KR940001149A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee