KR20200091945A - 전도성 표면들 상에 차단 층들을 증착시키기 위한 방법들 - Google Patents

전도성 표면들 상에 차단 층들을 증착시키기 위한 방법들 Download PDF

Info

Publication number
KR20200091945A
KR20200091945A KR1020207021366A KR20207021366A KR20200091945A KR 20200091945 A KR20200091945 A KR 20200091945A KR 1020207021366 A KR1020207021366 A KR 1020207021366A KR 20207021366 A KR20207021366 A KR 20207021366A KR 20200091945 A KR20200091945 A KR 20200091945A
Authority
KR
South Korea
Prior art keywords
layer
alkyl
selectively depositing
selectively
substrate
Prior art date
Application number
KR1020207021366A
Other languages
English (en)
Other versions
KR102506509B1 (ko
Inventor
바스카르 지오티 부얀
마크 살리
웨니 리우
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Priority to KR1020237007255A priority Critical patent/KR102627240B1/ko
Publication of KR20200091945A publication Critical patent/KR20200091945A/ko
Application granted granted Critical
Publication of KR102506509B1 publication Critical patent/KR102506509B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Insulated Conductors (AREA)
  • Laminated Bodies (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

유전체 표면들에 대해 전도성 표면들 상에 차단 층들을 선택적으로 증착시키는 방법들이 설명된다. 일부 실시예들에서, 차단 층을 선택적으로 형성하기 위해 카르복실산이 기판에 노출된다. 일부 실시예들에서, 차단 층을 선택적으로 형성하기 위해 히드라지드가 기판에 노출된다. 일부 실시예들에서, 차단 층을 선택적으로 형성하기 위해 알킬 포스폰산이 기판에 노출된다. 일부 실시예들에서, 알킬 포스폰산은 인-시튜로 형성되고 기판에 노출된다. 일부 실시예들에서, 차단 층이 형성된 후 유전체 표면 상에 층이 선택적으로 증착된다.

Description

전도성 표면들 상에 차단 층들을 증착시키기 위한 방법들
본 개시내용의 실시예들은 전도성 표면들 상에 차단 층들을 증착시키기 위한 방법들에 관한 것이다. 더 구체적으로, 본 개시내용의 실시예들은 패터닝된 기판들의 유전체 표면들 상에의 막들의 증착을 용이하게 하기 위해 전도성 표면들 상에 차단 층들을 증착시키는 방법들에 관한 것이다.
반도체 산업은 나노규모 피쳐들의 급속한 크기조정을 수반하는 디바이스 소형화의 추구에 있어서 많은 도전과제들에 직면한다. 그러한 쟁점들은 고성능 물질들의 통합 및 다수의 리소그래피 단계들과 같은 복잡한 제조 단계들의 도입을 포함한다. 디바이스 소형화의 흐름을 유지하기 위해, 선택적 증착이 유망한데 이는 선택적 증착이, 집적 방식들을 단순화함으로써 고가의 리소그래피 단계들을 제거할 가능성을 갖기 때문이다.
물질들의 선택적 증착은 다양한 방식들로 달성될 수 있다. 화학 전구체는 다른 표면(금속성 또는 유전체)에 대해 하나의 표면과 선택적으로 반응할 수 있다. 프로세스 파라미터들, 예컨대, 압력, 기판 온도, 전구체 분압들 및/또는 가스 유동들은 특정 표면 반응의 화학 반응 속도론(chemical kinetics)을 조정하기 위해 조정될 수 있다. 다른 가능한 방식은, 관심 표면을 유입되는 막 증착 전구체에 대해 활성화 또는 비활성화하기 위해 사용될 수 있는 표면 전처리들을 수반한다.
관련 기술분야에서, 전도성 표면들을 비활성화하거나 차단하기 위한 처리 방법들에 대한 계속적인 필요성이 존재한다.
본 개시내용의 하나 이상의 실시예는 차단 층을 선택적으로 증착시키는 방법에 관한 것이다. 방법은, 제2 표면에 대해 제1 표면 상에 차단 층을 선택적으로 형성하고 차단된 제1 표면을 형성하기 위해, 제1 표면을 갖는 전도성 물질 및 제2 표면을 갖는 유전체 물질을 포함하는 기판을 카르복실산에 노출시키는 단계를 포함한다. 카르복실산은 화학식 RCOOH를 갖는 적어도 하나의 화합물을 포함하고, 여기서 R은 C4-C20 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기들로부터 선택된다.
본 개시내용의 추가적인 실시예들은 차단 층을 선택적으로 증착시키는 방법에 관한 것이다. 방법은, 제2 표면에 대해 제1 표면 상에 차단 층을 선택적으로 형성하고 차단된 제1 표면을 형성하기 위해, 제1 표면을 갖는 전도성 물질 및 제2 표면을 갖는 유전체 물질을 포함하는 기판을 히드라지드에 노출시키는 단계를 포함한다. 히드라지드는 화학식 RC(O)NHNR'2를 갖는 적어도 하나의 화합물을 포함하고, 여기서 R은 C4-C20 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기들로부터 선택되며 각각의 R'는 H 또는 C1-C4 알킬로부터 독립적으로 선택되거나, 2 내지 5개의 탄소 원자들을 포함하는 고리를 형성하기 위해 함께 연결될 수 있다.
본 개시내용의 추가의 실시예들은 차단 층을 선택적으로 증착시키는 방법에 관한 것이다. 방법은, 제2 표면에 대해 제1 표면 상에 차단 층을 선택적으로 형성하고 차단된 제1 표면을 형성하기 위해, 제1 표면을 갖는 전도성 물질 및 제2 표면을 갖는 유전체 물질을 포함하는 기판을 기체상 알킬 포스폰산에 노출시키는 단계를 포함한다. 알킬 포스폰산은 화학식 RP(O)(OR")2를 갖는 적어도 하나의 화합물을 포함하고, 여기서 R은 C4-C20 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기들로부터 선택되며 각각의 R"는 H, C1-C12 알킬 또는 아릴로부터 독립적으로 선택된다.
본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있도록, 위에 간략히 요약된 본 개시내용의 더 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이들 중 일부는 첨부 도면들에 예시되어 있다. 그러나, 본 개시내용은 동등한 효과의 다른 실시예들을 허용할 수 있기 때문에, 첨부 도면들은 본 개시내용의 전형적인 실시예들만을 예시하고 그러므로 본 개시내용의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
도면은 본 개시내용의 하나 이상의 실시예에 따른 처리 방법을 예시한다.
첨부 도면들에서, 유사한 구성요소들 및/또는 피쳐들은 동일한 참조 라벨을 가질 수 있다. 또한, 동일한 유형의 다양한 구성요소들은, 유사한 구성요소들을 구별하는 대시 및 제2 라벨을 참조 라벨 뒤에 둠으로써 구별될 수 있다. 제1 참조 라벨만이 본 명세서에 사용되는 경우, 본 설명은, 제2 참조 라벨에 관계없이, 동일한 제1 참조 라벨을 갖는 유사한 구성요소들 중 임의의 구성요소에 적용가능하다.
본 개시내용의 실시예들은 전도성 표면들 상에 차단 층들을 선택적으로 증착시키기 위한 방법들을 제공한다. 본 개시내용의 실시예들은 개별적으로 또는 함께 사용될 수 있는 차단 층들을 증착시키기 위한 방법들을 식별한다.
본원에서 사용되는 바와 같은 "기판 표면"은 기판의 임의의 부분 또는 기판 상에 형성된 물질 표면의 부분을 지칭하고 그 위에서 막 처리가 수행된다. 예를 들어, 처리가 수행될 수 있는 기판 표면은, 응용에 따라, 물질들, 예컨대, 규소, 산화규소, 질화규소, 도핑된 규소, 게르마늄, 비화갈륨, 유리, 사파이어, 및 임의의 다른 물질들, 예컨대, 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 물질들을 포함한다. 기판들은, 제한 없이, 반도체 웨이퍼들을 포함한다. 기판들은 기판 표면을 연마, 식각, 환원, 산화, 히드록실화, 어닐링, UV 경화, e-빔 경화 및/또는 베이킹하기 위해 전처리 프로세스에 노출될 수 있다. 본 개시내용에서, 기판 자체의 표면에 대한 직접적인 막 처리에 추가하여, 개시된 막 처리 단계들 중 임의의 단계는 또한, 아래에 더 상세히 개시되는 바와 같이 기판 상에 형성되는 하부 층에 대해 수행될 수 있으며, "기판 표면"이라는 용어는 문맥이 나타내는 바와 같이 그러한 하부 층을 포함하도록 의도된다. 따라서, 예를 들어, 막/층 또는 부분적인 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다. 기판들은 다양한 치수들, 예컨대, 200 mm 또는 300 mm 직경 웨이퍼들뿐만 아니라, 직사각형 또는 정사각형 판유리들을 가질 수 있다. 일부 실시예들에서, 기판은 강성의 불연속 물질을 포함한다.
본 개시내용의 실시예들은 유전체 표면에 대해 전도성 표면 상에 차단 층을 선택적으로 형성하기 위한 방법들을 유리하게 제공한다. 일부 실시예들은 유전체 표면 상에 층을 선택적으로 증착시키기 위한 추가의 방법들을 유리하게 제공한다.
본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "전도성 표면" 또는 "유전체 표면"이라는 문구는 그 표면이, 언급된 특성을 갖는 물질과 관련된다는 것을 의미한다. 이에 따라, 전도성 표면은 전도성 물질의 표면이지만 이 자체로는 표면의 전도율에 관해서는 어떠한 언급도 되고 있지 않다. 유사하게, 유전체 표면은 유전체 물질의 표면이다.
본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "다른 표면에 대해 하나의 표면 상에 막을 선택적으로 증착시키는" 등의 용어는 막의 제1 양이 제1 표면 상에 증착되고 막의 제2 양이 제2 표면 상에 증착되는 것을 의미하며, 여기서 막의 제2 양은 막의 제1 양 미만이거나, 제2 표면 상에 어떠한 막도 증착되지 않는다. 이와 관련하여 사용되는 "대해"라는 용어는, 다른 표면의 최상부 상의 하나의 표면의 물리적 배향을 의미하지 않으며, 오히려, 다른 표면과 비교해 하나의 표면과의 화학 반응의 열역학적 또는 동역학적 속성들의 관계를 의미한다. 예를 들어, 유전체 표면에 대해 구리 표면 상에 코발트 막을 선택적으로 증착시키는 것은, 코발트 막이 구리 표면 상에 증착되고 유전체 표면 상에는 더 적은 코발트 막이 증착되거나 어떤 코발트 막도 증착되지 않는 것; 또는 구리 표면 상에서의 코발트 막의 형성은 유전체 표면 상에서의 코발트 막의 형성과 비교해 열역학적으로 또는 동역학적으로 유리하다는 것을 의미한다. 일부 실시예들에서, "선택적으로"는 대상 물질이, 선택되지 않은 표면 상에의 형성의 속도의 약 10x, 15x, 20x, 25x, 30x, 35x, 40x, 45x, 또는 50x 이상의 속도로 선택적 표면 상에 형성되는 것을 의미한다. 달리 말하면, 선택되지 않은 표면에 대한 대상 물질의 선택도는 약 10:1, 15:1, 20:1, 25:1, 30:1, 35:1, 40:1, 45:1 또는 50:1 이상이다.
본 개시내용의 일부 실시예들은, 자기 조립 단층(SAM)으로 전형적으로 지칭되는 차단 층을 포함한다. 자기 조립 단층(SAM)은 표면 상에 흡착된 자발적으로 조립된 유기 분자들의 정렬된 배열로 구성된다. 이러한 분자들은 전형적으로, 기판에 대한 친화도를 갖는 하나 이상의 모이어티(머리기) 및 비교적 긴, 불활성 선형 탄화수소 모이어티(꼬리기)로 이루어진다.
이 경우에, SAM 형성은 표면에서의 분자 머리기들의 빠른 흡착 및 반데르발스 상호작용들을 통한 서로 간의 분자 꼬리기들의 느린 회합을 통해 발생한다. SAM 전구체들은, 머리기가, 증착 동안 차단될 기판 물질들과 선택적으로 반응하도록 선택된다. 그 다음, 증착이 수행되고, SAM들은 (임의의 부산물들의 탈착이 이루어지는) 열 분해를 통해 또는 집적-양립가능한 애싱 프로세스를 통해 제거될 수 있다.
본 개시내용의 하나 이상의 실시예는 기판의 제2 표면에 대해 제1 표면 상에 차단 층을 선택적으로 증착시키는 방법들에 관한 것이다. 제1 표면은 전도성 물질의 표면이다. 제2 표면은 유전체 물질의 표면이다.
기판의 전도성 물질은 임의의 적합한 물질일 수 있다. 적합한 전도성 물질들은 금속들, 금속 질화물들, 일부 금속 산화물들, 금속 합금들, 이들의 조합들 및 다른 전도성 물질들을 포함하지만, 이에 제한되지 않는다. 일부 실시예들에서, 전도성 물질은 크로뮴, 망가니즈, 철, 구리, 니켈, 코발트, 텅스텐, 루테늄, 산화탄탈럼, 질화탄탈럼, 산화티타늄 또는 질화티타늄 중 하나 이상을 포함한다. 일부 실시예들에서, 전도성 물질은 크로뮴, 망가니즈, 철, 구리, 니켈, 코발트, 텅스텐, 루테늄, 산화탄탈럼, 질화탄탈럼, 산화티타늄 또는 질화티타늄으로 본질적으로 구성된다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "본질적으로 구성"이라는 용어는 물질이 원자 기준으로, 언급된 물질의 약 95%, 98% 또는 99% 이상이라는 것을 의미한다.
본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "산화물" 등의 용어는 물질이, 명시된 원소(들)를 포함한다는 것을 의미한다. 용어는 원소들의 특정 비율을 암시하는 것으로 해석되어서는 안된다. 이에 따라, "산화물" 등은 원소들의 화학양론적 비율(stoichiometric ratio) 또는 원소들의 비-화학양론적 비율을 포함할 수 있다.
기판의 유전체 물질은 임의의 적합한 물질일 수 있다. 적합한 유전체 물질들은 산화규소들(예를 들어, SiO2), 질화규소들, 탄화규소들, 및 이들의 조합들(예를 들어, SiCON)을 포함하지만, 이에 제한되지 않는다. 일부 실시예들에서, 유전체 물질은 이산화규소(SiO2)로 본질적으로 구성된다. 일부 실시예들에서, 층은 질화규소를 포함한다. 일부 실시예들에서, 층은 질화규소로 본질적으로 구성된다.
도면을 참조하면, 일반화된 방법(100)은 제1 표면(112)을 갖는 전도성 물질(110) 및 제2 표면(122)을 갖는 유전체 물질(120)을 포함하는 기판(105)으로 시작한다. 기판(105)은 제2 표면(122)에 대해 제1 표면(112) 상에 차단 층(130)을 선택적으로 형성하고 차단된 제1 표면(132)을 형성하기 위해 차단 화합물(도시되지 않음)에 노출된다.
일부 실시예들에서, 방법(100)은 차단된 제1 표면(132)에 대해 제2 표면(122) 상에 층(125)을 선택적으로 증착시키는 것에 의해 계속된다. 일부 실시예들에서, 층(125)은 유전체 물질이다. 일부 실시예들에서, 층은 질화규소를 포함한다.
질화규소의 증착은 임의의 적합한 프로세스를 통해 수행될 수 있다. 적합한 프로세스들은 할로겐화규소 및 암모니아에 대한 기판의 노출을 포함할 수 있다. 적합한 할로겐화규소들은 디클로로실란(DCS), 트리클로로실란(TCS), 테트라클로로실란(SiCl4), 테트라브로모실란(SiBr4), 테트라아이오도실란(SiI4), 및 헥사클로로디실란(HCDS)을 포함하지만, 이에 제한되지 않는다.
일부 실시예들에서, 질화규소 층은 약 10 Å 내지 약 50 Å 범위, 또는 약 12 Å 내지 약 35 Å 범위, 또는 약 15 Å 내지 약 20 Å 범위의 두께로 증착된다. 일부 실시예들에서, 차단 층의 형성 및 층의 증착은 층이 약 50 Å 이상, 약 75 Å 이상, 약 100 Å 이상 또는 약 150 Å 이상의 두께를 가질 때까지 반복된다.
일부 실시예들에서, 방법(100)은 제1 표면(112)을 노출시키기 위해 차단 층(130)을 제거하는 것에 의해 계속된다. 일부 실시예들에서, 차단 층(130)은 선택적 식각 프로세스들을 사용하여 제거된다. 산소 기반 및 플루오린 기반 식각들은 본원에 개시된 차단 층과 유사한 탄소 기재 막들을 식각하는 것으로 알려져 있다.
하나의 비제한적인 예는 산소 기반 원격 플라즈마를 통해 차단 층을 제거하는 것이다. 이 예에서, 산소 기반 원격 플라즈마 식각은 차단 층을 제거할 뿐만 아니라 제1 표면을 산화시킨다. 본래의 표면 조성을 복구하기 위해, 표면이 환원될 수 있다. 적합한 환원 프로세스들은 수소 또는 암모니아를 포함하는 플라즈마들 및 수소 또는 암모니아를 포함하는 열적 어닐링들의 사용을 포함하지만, 이에 제한되지 않는다. 일부 실시예들에서, 산소 플라즈마, 플루오린 플라즈마, 수소 플라즈마 및 암모니아 플라즈마는 독립적으로 원격으로 또는 내부적으로 생성될 수 있고, 전도성 결합되거나 유도성 결합될 수 있다.
도면에 도시되지 않았지만, 본 개시내용의 방법들은 기판을 차단 화합물에 노출시키기 전에 제1 표면을 세정하는 단계를 더 포함할 수 있다. 일부 실시예들에서, 제1 표면을 세정하는 단계는 제1 표면을 아세트산 및 에탄올을 포함하는 용액에 노출시키는 것을 포함한다. 일부 실시예들에서, 용액은 10% 아세트산의 에탄올성 용액(즉, 에탄올 내 10% v/v 아세트산 또는 에탄올 내 10% w/w 아세트산)이다. 일부 실시예들에서, 제1 표면을 세정하는 단계는 제1 표면을 수소 가스(H2)의 플라즈마에 노출시키는 것을 포함한다. 일부 실시예들에서, 수소 플라즈마는 전도성 결합된 플라즈마(CCP)이다. 일부 실시예들에서, 수소 플라즈마는 유도성 결합된 플라즈마(ICP)이다. 이론에 얽매이지 않고, 제1 표면을 세정하는 것은 제1 표면 상에 H-종단들의 더 높은 출현율을 초래하는 것으로 여겨진다. 이러한 종단들은 차단 화합물에 대한 반응 부위들일 것으로 여겨진다.
일부 실시예들에서, 차단 화합물은 카르복실산을 포함한다. 일부 실시예들에서, 방법은, 제2 표면에 대해 제1 표면 상에 차단 층을 선택적으로 형성하고 차단된 제1 표면을 형성하기 위해, 제1 표면을 갖는 전도성 물질 및 제2 표면을 갖는 유전체 물질을 포함하는 기판을 카르복실산에 노출시키는 단계를 포함한다.
일부 실시예들에서, 카르복실산은 화학식 RCOOH를 갖는 적어도 하나의 화합물을 포함하고, 여기서 R은 C4-C20 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기들로부터 선택된다. 이러한 방식으로 사용된 바와 같이, 숫자가 뒤에 붙는 문자 "C"(예를 들어, "C4")는 치환기가, 명시된 개수의 탄소 원자들을 포함한다는 것을 의미한다(예를 들어, C4는 4개의 탄소 원자들을 포함한다). 일부 실시예들에서, C4-C20 알킬 기들은 C-C 단일 결합들 및 C-H 결합들로 본질적으로 구성된다. 일부 실시예들에서, C4-C20 퍼플루오로알킬 기들은 C-C 단일 결합들 및 C-F 결합들로 본질적으로 구성된다. 일부 실시예들에서, C4-C20 알케닐 기들은 C-C 단일 결합들, 적어도 하나의 C-C 이중 결합 및 C-H 결합들로 본질적으로 구성된다. 일부 실시예들에서, C4-C20 알키닐 기들은 C-C 단일 결합들, 적어도 하나의 C-C 삼중 결합 및 C-H 결합들로 본질적으로 구성된다. 일부 실시예들에서, C4-C20 기들은 하나 이상의 할로겐 원자 및/또는 다른 소수성 모이어티를 포함한다. 일부 실시예들에서, C4-C20 기들은 직쇄 기들(예를 들어, n-부틸), 분지형 기들(예를 들어, t-부틸) 또는 고리형 기들(예를 들어, 시클로헥실)일 수 있다. 일부 실시예들에서, 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기는 직쇄이다. 일부 실시예들에서, 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기는 분지형 쇄이다.
일부 실시예들에서, 카르복실산은 헵탄산, 옥탄산, 운데칸산 또는 옥타데칸산을 포함한다. 일부 실시예들에서, 카르복실산은 운데칸산으로 본질적으로 구성된다.
일부 실시예에서, 장쇄 카르복실산은 차단 분자로서 사용될 수 있고 (자연 산화물을 갖거나 갖지 않는) 금속 표면과 반응할 수 있다. 일부 실시예들에서, 카르복실산에 대한 노출은 용액에서 수행된다. 일부 실시예들에서, 카르복실산에 대한 노출은 증기상에서 수행된다.
일부 실시예들에서, 중소쇄 길이(< C12) 카르복실산들은 증기상으로 전달된다. 일부 실시예들에서, 긴 알킬 쇄(≥ C12) 카르복실산들은 용액상에서 차단 화합물로서 사용될 수 있다.
이론에 얽매이지 않고, 금속들(Cu, Co, W, Ru, TiN을 포함하지만 이에 제한되지 않음)은 통상적으로 친산소성이고, SiO2 또는 SiN 표면에 대해 RCOO-M으로서 카르복실산에 우선적으로 결합한다.
일부 실시예들에서, 질화규소의 층은 제1 차단된 표면에 대해 제2 표면 상에 선택적으로 증착된다. 일부 실시예들에서, 질화규소의 층의 두께는 약 30 Å 내지 약 40 Å 범위에 있다. 일부 실시예들에서, 질화규소의 층은 약 30:1 이상의 선택도로 증착된다. 일부 실시예들에서, 기판은 약 200 ℃ 이하의 온도로 유지된다.
일부 실시예들에서, 차단 화합물은 히드라지드를 포함한다. 일부 실시예들에서, 방법은, 제2 표면에 대해 제1 표면 상에 차단 층을 선택적으로 형성하고 차단된 제1 표면을 형성하기 위해, 제1 표면을 갖는 전도성 물질 및 제2 표면을 갖는 유전체 물질을 포함하는 기판을 히드라지드에 노출시키는 단계를 포함한다.
일부 실시예들에서, 히드라지드는 화학식 R-C(O)NHNR'2를 갖는 적어도 하나의 화합물을 포함하고, 여기서 R은 C4-C20 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기들로부터 선택되며 각각의 R'는 H 또는 C1-C4 알킬로부터 독립적으로 선택되거나, 2 내지 5개의 탄소 원자들을 포함하는 고리를 형성하기 위해 함께 연결될 수 있다.
이론에 얽매이지 않고, 히드라지드들은 열적으로 안정한 금속 착물들을 형성할 것으로 예상된다. 코발트-히드라지드 착물들, 예컨대, 비스(tert-부틸 카르보히드라지도)코발트는 비교적 덜 휘발성이고 최대 250 ℃까지 열적으로 안정하다. 더 긴 쇄 알킬 기를 사용하는 것은 증기압을 더 감소시킬 수 있고 전도성 표면의 차단으로 이어질 수 있다고 여겨진다.
일부 실시예들에서, R은 t-부틸 기이다. 일부 실시예들에서, 각각의 R'는 수소이다. 일부 실시예들에서, 각각의 R'는 메틸 기이다.
일부 실시예들에서, 차단 화합물은 기체상 알킬 포스폰산을 포함한다. 일부 실시예들에서, 방법은, 제2 표면에 대해 제1 표면 상에 차단 층을 선택적으로 형성하고 차단된 제1 표면을 형성하기 위해, 제1 표면을 갖는 전도성 물질 및 제2 표면을 갖는 유전체 물질을 포함하는 기판을 기체상 알킬 포스폰산에 노출시키는 단계를 포함한다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "기체상"이라는 기술어는 알킬 포스폰산이 증기상으로 공급되는 것을 의미한다.
일부 실시예들에서, 알킬 포스폰산은 화학식 R-P(O)(OR")2를 갖는 적어도 하나의 화합물을 포함하고, 여기서 R은 C4-C20 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기들로부터 선택되며 각각의 R"는 H, C1-C12 알킬 또는 아릴로부터 독립적으로 선택된다.
일부 실시예들에서, R"는 독립적으로 C1-C12 알킬 또는 아릴이다. 이론에 얽매이지 않고, 이러한 실시예들의 알킬 포스폰산들에서의 수소 결합의 결여는 이러한 차단 화합물들의 증기압을 증가시킨다.
일부 실시예들에서, 알킬 포스폰산은 옥타데실 포스폰산을 포함한다. 일부 실시예들에서, 알킬 포스폰산은 퍼플루오로옥틸 포스폰산을 포함한다.
일부 실시예들에서, 알킬 포스폰산은 디할로알킬포스폰산 및 알콜의 반응에 의해 인 시튜로 생성된다. 일부 실시예들에서, 디할로알킬포스폰산은 화학식 RP(O)X2를 갖는 적어도 하나의 화합물을 포함하고, 여기서 각각의 X는 독립적으로 선택된 할로겐이다. 일부 실시예들에서, 알콜은 화학식 R"OH를 갖는 적어도 하나의 화합물을 포함한다.
이론에 얽매이지 않고, 디할로알킬포스폰산 및 알콜은 이들이 생성하는 알킬 포스폰산보다 각각 더 휘발성이다. 이에 따라, 디할로알킬포스폰산 및 알콜 양쪽 모두를, 이들이 반응하여, 그렇지 않으면 휘발하기 어려울 알킬 포스폰산을 형성하도록 증기상으로 전달하는 것이 가능하다.
일부 실시예들에서, R"는 H이다. 이론에 얽매이지 않고, 이러한 실시예들의 알콜로서의 물의 사용은, 그렇지 않으면 수소 결합으로 인해 낮은 휘발성을 가질 알킬 포스폰산들을 인 시츄로 제공한다.
본원의 개시내용이 특정 실시예들을 참조하여 설명되었지만, 이러한 실시예들은 본 개시내용의 원리들 및 응용들을 단지 예시하는 것임을 이해해야 한다. 본 개시내용의 방법 및 장치에 대해 다양한 수정들 및 변형들이 본 개시내용의 사상 및 범위로부터 벗어나지 않고 이루어질 수 있다는 것이 관련 기술분야의 통상의 기술자에게 명백할 것이다. 따라서, 본 개시내용이, 첨부된 청구항들 및 그들의 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하는 것이 의도된다.

Claims (15)

  1. 차단 층을 선택적으로 증착시키는 방법으로서,
    제2 표면에 대해 제1 표면 상에 차단 층을 선택적으로 형성하고 차단된 제1 표면을 형성하기 위해, 상기 제1 표면을 갖는 전도성 물질 및 상기 제2 표면을 갖는 유전체 물질을 포함하는 기판을 카르복실산에 노출시키는 단계 ― 상기 카르복실산은 화학식 RCOOH를 갖는 적어도 하나의 화합물을 포함하고, 여기서 R은 C4-C20 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기들로부터 선택됨 ―; 및
    상기 차단된 제1 표면에 대해 상기 제2 표면 상에 층을 선택적으로 증착시키는 단계를 포함하는, 차단 층을 선택적으로 증착시키는 방법.
  2. 제1항에 있어서,
    상기 전도성 물질은 구리, 니켈, 코발트, 텅스텐, 루테늄, 산화탄탈럼, 질화탄탈럼, 산화티타늄 또는 질화티타늄 중 하나 이상을 포함하는, 차단 층을 선택적으로 증착시키는 방법.
  3. 제1항에 있어서,
    상기 기판을 상기 카르복실산에 노출시키기 전에 상기 제1 표면을 에탄올 내 아세트산으로 세정하는 단계를 더 포함하는, 차단 층을 선택적으로 증착시키는 방법.
  4. 제1항에 있어서,
    상기 차단 층을 제거하는 단계를 더 포함하는, 차단 층을 선택적으로 증착시키는 방법.
  5. 제1항에 있어서,
    상기 층은 유전체 물질을 포함하는, 차단 층을 선택적으로 증착시키는 방법.
  6. 제5항에 있어서,
    상기 유전체 물질은 질화규소를 포함하는, 차단 층을 선택적으로 증착시키는 방법.
  7. 차단 층을 선택적으로 증착시키는 방법으로서,
    제2 표면에 대해 제1 표면 상에 차단 층을 선택적으로 형성하고 차단된 제1 표면을 형성하기 위해, 상기 제1 표면을 갖는 전도성 물질 및 상기 제2 표면을 갖는 유전체 물질을 포함하는 기판을 히드라지드에 노출시키는 단계 ― 상기 히드라지드는 화학식 RC(O)NHNR'2를 갖는 적어도 하나의 화합물을 포함하고, 여기서 R은 C4-C20 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기들로부터 선택되며 각각의 R'는 H 또는 C1-C4 알킬로부터 독립적으로 선택되거나, 2 내지 5개의 탄소 원자들을 포함하는 고리를 형성하기 위해 함께 연결될 수 있음 ―; 및
    상기 차단된 제1 표면에 대해 상기 제2 표면 상에 층을 선택적으로 증착시키는 단계를 포함하는, 차단 층을 선택적으로 증착시키는 방법.
  8. 제7항에 있어서,
    상기 전도성 물질은 크로뮴, 망가니즈, 철, 구리, 니켈, 코발트, 텅스텐, 루테늄, 산화탄탈럼, 질화탄탈럼, 산화티타늄 또는 질화티타늄 중 하나 이상을 포함하는, 차단 층을 선택적으로 증착시키는 방법.
  9. 제7항에 있어서,
    상기 층은 유전체 물질을 포함하는, 차단 층을 선택적으로 증착시키는 방법.
  10. 차단 층을 선택적으로 증착시키는 방법으로서,
    제2 표면에 대해 제1 표면 상에 차단 층을 선택적으로 형성하고 차단된 제1 표면을 형성하기 위해, 상기 제1 표면을 갖는 전도성 물질 및 상기 제2 표면을 갖는 유전체 물질을 포함하는 기판을 기체상 알킬 포스폰산에 노출시키는 단계 ― 상기 알킬 포스폰산은 화학식 RP(O)(OR")2를 갖는 적어도 하나의 화합물을 포함하고, 여기서 R은 C4-C20 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기들로부터 선택되며 각각의 R"는 H, C1-C12 알킬 또는 아릴로부터 독립적으로 선택됨 ―; 및
    상기 차단된 제1 표면에 대해 상기 제2 표면 상에 층을 선택적으로 증착시키는 단계를 포함하는, 차단 층을 선택적으로 증착시키는 방법.
  11. 제10항에 있어서,
    각각의 R"는 독립적으로 C1-C12 알킬 또는 아릴인, 차단 층을 선택적으로 증착시키는 방법.
  12. 제10항에 있어서,
    상기 층은 유전체 물질을 포함하는, 차단 층을 선택적으로 증착시키는 방법.
  13. 제10항에 있어서,
    상기 기판을 상기 기체상 알킬 포스폰산에 노출시키는 단계는 상기 알킬 포스폰산을 형성하기 위해 디할로알킬포스폰산 및 알콜을 반응시키는 것을 포함하고, 상기 디할로알킬포스폰산은 화학식 RP(O)X2를 갖는 적어도 하나의 화합물을 포함하며 여기서 각각의 X는 독립적으로 선택된 할로겐이고, 상기 알콜은 화학식 R"OH를 갖는 적어도 하나의 화합물을 포함하는, 차단 층을 선택적으로 증착시키는 방법.
  14. 제13항에 있어서,
    R"는 H인, 차단 층을 선택적으로 증착시키는 방법.
  15. 제14항에 있어서,
    상기 층은 유전체 물질을 포함하는, 차단 층을 선택적으로 증착시키는 방법.
KR1020207021366A 2017-12-22 2018-12-21 전도성 표면들 상에 차단 층들을 증착시키기 위한 방법들 KR102506509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237007255A KR102627240B1 (ko) 2017-12-22 2018-12-21 전도성 표면들 상에 차단 층들을 증착시키기 위한 방법들

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762610147P 2017-12-22 2017-12-22
US62/610,147 2017-12-22
PCT/US2018/067108 WO2019126655A1 (en) 2017-12-22 2018-12-21 Methods for depositing blocking layers on conductive surfaces

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237007255A Division KR102627240B1 (ko) 2017-12-22 2018-12-21 전도성 표면들 상에 차단 층들을 증착시키기 위한 방법들

Publications (2)

Publication Number Publication Date
KR20200091945A true KR20200091945A (ko) 2020-07-31
KR102506509B1 KR102506509B1 (ko) 2023-03-06

Family

ID=66950648

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207021366A KR102506509B1 (ko) 2017-12-22 2018-12-21 전도성 표면들 상에 차단 층들을 증착시키기 위한 방법들
KR1020237007255A KR102627240B1 (ko) 2017-12-22 2018-12-21 전도성 표면들 상에 차단 층들을 증착시키기 위한 방법들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020237007255A KR102627240B1 (ko) 2017-12-22 2018-12-21 전도성 표면들 상에 차단 층들을 증착시키기 위한 방법들

Country Status (5)

Country Link
US (2) US10892157B2 (ko)
KR (2) KR102506509B1 (ko)
CN (1) CN111512430B (ko)
TW (2) TWI757565B (ko)
WO (1) WO2019126655A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023096270A1 (ko) * 2021-11-26 2023-06-01 솔브레인 주식회사 고유전율 박막용 가리움제, 이를 이용한 선택영역증착 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7109397B2 (ja) * 2019-03-13 2022-07-29 東京エレクトロン株式会社 成膜方法
JP6953480B2 (ja) 2019-07-31 2021-10-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US20220064784A1 (en) * 2020-09-03 2022-03-03 Applied Materials, Inc. Methods of selective deposition
EP4287240A4 (en) * 2021-02-01 2024-07-17 Central Glass Co Ltd SUBSTRATE, SELECTIVE FILM DEPOSITION PROCESS, ORGANIC MATERIAL DEPOSITION FILM AND ORGANIC MATERIAL
TW202248443A (zh) * 2021-02-28 2022-12-16 美商應用材料股份有限公司 選擇性沉積的表面處理
US11967523B2 (en) 2021-10-11 2024-04-23 Applied Materials, Inc. Self-assembled monolayer for selective deposition
WO2023076116A1 (en) 2021-10-27 2023-05-04 Applied Materials, Inc. Selective blocking of metal surfaces using bifunctional self-assembled monolayers
JP2023100428A (ja) * 2022-01-06 2023-07-19 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100137582A (ko) * 2008-04-29 2010-12-30 어플라이드 머티어리얼스, 인코포레이티드 구리 표면 상에 선택적인 코발트 증착
US20130162726A1 (en) * 2010-09-15 2013-06-27 Ricoh Company, Ltd. Electromechanical transducing device and manufacturing method thereof, and liquid droplet discharging head and liquid droplet discharging apparatus
KR20160095643A (ko) * 2015-02-03 2016-08-11 에이에스엠 아이피 홀딩 비.브이. 선택적 퇴적
US20170062210A1 (en) * 2015-09-01 2017-03-02 Applied Materials, Inc. Methods and apparatus for in-situ cleaning of copper surfaces and deposition and removal of self-assembled monolayers
US20170092533A1 (en) * 2015-09-29 2017-03-30 Applied Materials, Inc. Selective silicon dioxide deposition using phosphonic acid self assembled monolayers as nucleation inhibitor
KR20170074777A (ko) * 2015-12-18 2017-06-30 램 리써치 코포레이션 패터닝된 구조체들 상의 지향성 증착
KR20170135760A (ko) * 2016-05-31 2017-12-08 도쿄엘렉트론가부시키가이샤 표면 처리에 의한 선택적 퇴적

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323131B1 (en) 1998-06-13 2001-11-27 Agere Systems Guardian Corp. Passivated copper surfaces
US7301199B2 (en) * 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
EP1333323A3 (en) 2002-02-01 2004-10-06 Nikon Corporation Self-cleaning reflective optical elements for use in x-ray optical systems, and optical systems and microlithography systems comprising same
US6641899B1 (en) * 2002-11-05 2003-11-04 International Business Machines Corporation Nonlithographic method to produce masks by selective reaction, articles produced, and composition for same
US20050170650A1 (en) * 2004-01-26 2005-08-04 Hongbin Fang Electroless palladium nitrate activation prior to cobalt-alloy deposition
US20060102895A1 (en) * 2004-11-16 2006-05-18 Hendrix Bryan C Precursor compositions for forming tantalum-containing films, and tantalum-containing barrier films and copper-metallized semiconductor device structures
US8575021B2 (en) * 2004-11-22 2013-11-05 Intermolecular, Inc. Substrate processing including a masking layer
US7432201B2 (en) 2005-07-19 2008-10-07 Applied Materials, Inc. Hybrid PVD-CVD system
US20090151984A1 (en) * 2005-08-26 2009-06-18 Zeon Corporation Composite resin molded article, laminate, multi-layer circuit board, and electronic device
JP2007329461A (ja) * 2006-05-01 2007-12-20 Bridgestone Corp 光透過性電磁波シールド性窓材の製造方法、及び光透過性電磁波シールド性窓材、
US7947148B2 (en) * 2006-06-01 2011-05-24 The Regents Of The University Of Michigan Dry adhesion bonding
US8916232B2 (en) * 2006-08-30 2014-12-23 Lam Research Corporation Method for barrier interface preparation of copper interconnect
JP5541159B2 (ja) 2008-07-14 2014-07-09 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
EP2264460A1 (en) 2009-06-18 2010-12-22 Nxp B.V. Device having self-assembled-monolayer
JPWO2013077430A1 (ja) 2011-11-25 2015-04-27 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランクおよびその製造方法
JP6327442B2 (ja) * 2013-03-07 2018-05-23 Dic株式会社 導電性材料の製造方法及び導電性材料
US9663814B2 (en) * 2013-03-12 2017-05-30 Ventana Medical Systems, Inc. Proximity assay for in situ detection of targets
CN107406977A (zh) * 2015-02-26 2017-11-28 应用材料公司 使用自组装单层的选择性电介质沉积的方法
US10163629B2 (en) * 2015-11-16 2018-12-25 Applied Materials, Inc. Low vapor pressure aerosol-assisted CVD
KR102149907B1 (ko) * 2016-03-03 2020-08-31 어플라이드 머티어리얼스, 인코포레이티드 주기적 공기-물 노출에 의한 개선된 자기-조립 단분자층 차단
US11569088B2 (en) * 2020-10-27 2023-01-31 Applied Materials, Inc. Area-selective atomic layer deposition of passivation layers
US11621161B2 (en) * 2020-10-27 2023-04-04 Applied Materials, Inc. Selective deposition of a passivation film on a metal surface

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100137582A (ko) * 2008-04-29 2010-12-30 어플라이드 머티어리얼스, 인코포레이티드 구리 표면 상에 선택적인 코발트 증착
US20130162726A1 (en) * 2010-09-15 2013-06-27 Ricoh Company, Ltd. Electromechanical transducing device and manufacturing method thereof, and liquid droplet discharging head and liquid droplet discharging apparatus
KR20160095643A (ko) * 2015-02-03 2016-08-11 에이에스엠 아이피 홀딩 비.브이. 선택적 퇴적
US20170062210A1 (en) * 2015-09-01 2017-03-02 Applied Materials, Inc. Methods and apparatus for in-situ cleaning of copper surfaces and deposition and removal of self-assembled monolayers
US20170092533A1 (en) * 2015-09-29 2017-03-30 Applied Materials, Inc. Selective silicon dioxide deposition using phosphonic acid self assembled monolayers as nucleation inhibitor
KR20170074777A (ko) * 2015-12-18 2017-06-30 램 리써치 코포레이션 패터닝된 구조체들 상의 지향성 증착
KR20170135760A (ko) * 2016-05-31 2017-12-08 도쿄엘렉트론가부시키가이샤 표면 처리에 의한 선택적 퇴적

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Synthesis of phosphonic acids and their esters as possible substrates for reticular chemistry" ZON 등, RSC Publishing, Cambridge, UK, 2012 1부.* *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023096270A1 (ko) * 2021-11-26 2023-06-01 솔브레인 주식회사 고유전율 박막용 가리움제, 이를 이용한 선택영역증착 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Also Published As

Publication number Publication date
CN111512430B (zh) 2023-09-26
WO2019126655A1 (en) 2019-06-27
US20210134593A1 (en) 2021-05-06
CN111512430A (zh) 2020-08-07
KR102627240B1 (ko) 2024-01-23
TW202223135A (zh) 2022-06-16
TWI810808B (zh) 2023-08-01
TWI757565B (zh) 2022-03-11
TW201930627A (zh) 2019-08-01
KR102506509B1 (ko) 2023-03-06
US10892157B2 (en) 2021-01-12
KR20230035699A (ko) 2023-03-14
US20190198318A1 (en) 2019-06-27
US11515156B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
KR102506509B1 (ko) 전도성 표면들 상에 차단 층들을 증착시키기 위한 방법들
TWI819806B (zh) 基材上選擇性沉積金屬薄膜之方法
JP7290760B2 (ja) 選択的原子層堆積方法
TWI666336B (zh) 選擇性地在基板上沈積材料的方法
US10643840B2 (en) Selective deposition defects removal by chemical etch
US11515155B2 (en) Methods for enhancing selectivity in SAM-based selective deposition
TW201726965A (zh) 形成氮碳氧化矽薄膜的方法
TW202217055A (zh) 選擇性沉積的方法
US11702733B2 (en) Methods for depositing blocking layers on conductive surfaces
US20230002890A1 (en) Multiple surface and fluorinated blocking compounds

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant