CN111512430B - 在导电表面上沉积阻挡层的方法 - Google Patents

在导电表面上沉积阻挡层的方法 Download PDF

Info

Publication number
CN111512430B
CN111512430B CN201880082786.2A CN201880082786A CN111512430B CN 111512430 B CN111512430 B CN 111512430B CN 201880082786 A CN201880082786 A CN 201880082786A CN 111512430 B CN111512430 B CN 111512430B
Authority
CN
China
Prior art keywords
substrate
layer
barrier layer
selectively
alkyl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880082786.2A
Other languages
English (en)
Other versions
CN111512430A (zh
Inventor
巴斯卡尔·乔蒂·布雅
马克·沙丽
刘雯伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN111512430A publication Critical patent/CN111512430A/zh
Application granted granted Critical
Publication of CN111512430B publication Critical patent/CN111512430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Insulated Conductors (AREA)
  • Laminated Bodies (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

描述了优先于介电表面而在导电表面上选择性沉积阻挡层的方法。在一些实施方式中，将羧酸暴露于基板以选择性地形成阻挡层。在一些实施方式中，将酰肼暴露于基板，以选择性形成阻挡层。在一些实施方式中，将烷基膦酸暴露于基板，以选择性地形成阻挡层。在一些实施方式中，原位形成烷基膦酸且将该烷基膦酸暴露至基板。在一些实施方式中，在形成阻挡层之后，在介电表面上选择性地沉积层。

Description

在导电表面上沉积阻挡层的方法
技术领域
本公开内容的实施方式与在导电表面上沉积阻挡层的方法有关。尤其是，本公开内容的实施方式涉及在导电表面上沉积阻挡层以助膜沉积于图案化基板的介电表面上的方法。
背景技术
半导体工业在追求涉及纳米级特征的快速缩放器件的微型化时，面临许多挑战。这些问题包括，引入诸如多个光刻步骤之类的复杂的制造步骤和高效能材料的整合。为了维持器件微型化的节奏，选择性沉积已经展现前景，因为该选择性沉积有潜力通过简化整合方案而消除昂贵的光刻步骤。
能够以各种方式完成材料的选择性沉积。化学前驱物可以选择性与相对于另一表面的一个表面反应(金属或介电)。可调节工艺参数(例如压力、基板温度、前驱物分压、和/或气流)，以调节特定表面反应的化学动力学。另一种可能的方案涉及表面前处理，能够使用该表面前处理使关注表面对进入的膜沉积前驱物呈活化或去活化。
本领域中一直需要去活化或阻挡导电表面的处理方法。
发明内容
本公开内容的一或多个实施方式涉及选择性沉积阻挡层的方法。该方法包括，将基板暴露于羧酸，以优先于第二表面而在第一表面上选择性形成阻挡层且形成阻挡的第一表面，该基板包括导电材料与介电材料，该导电材料具有该第一表面，该介电材料具有该第二表面。该羧酸包括至少一种具有通式RCOOH的化合物，其中R选自C4至C20烷基、全氟烷基、烯基、或炔基基团。
本公开内容的额外实施方式涉及一种选择性沉积阻挡层的方法，该方法包括：将基板暴露于酰肼(hydrazide)，以优先于第二表面而在第一表面上选择性形成阻挡层且形成阻挡的第一表面，该基板包括导电材料与介电材料，该导电材料具有该第一表面，该介电材料具有该第二表面。该酰肼包括至少一种具有通式RC(O)NHNR’2的化合物，其中R选自C4至C20烷基、全氟烷基、烯基、或炔基基团，且每一R’独立地选自H或C1至C4烷基，或是能够接合在一起而形成包括2至5个碳原子的环。
本公开内容的额外实施方式涉及一种选择性沉积阻挡层的方法，该方法包括：将基板暴露于气态烷基膦酸(alkyl phosphonic acid)，以优先于第二表面而在第一表面上选择性形成阻挡层且形成阻挡的第一表面，该基板包括导电材料与介电材料，该导电材料具有该第一表面，该介电材料具有该第二表面。该烷基膦酸包括至少一种具有通式RP(O)(OR”)2的化合物，其中R选自C4至C20烷基、全氟烷基、烯基、或炔基基团，且每一R”独立地选自H、C1至C12烷基或芳基。
附图说明
以上简要概述本公开内容的上述详述特征可以被详细理解的方式、以及对本公开内容的更特定描述，可通过参照实施方式来获得一些实施方式绘示在附图中。然而，应注意，附图仅说明本公开内容的典型实施方式，因此不应认为是对本公开内容的范围的限制，因为本公开内容可容许其他等同有效的实施方式。
附图图示根据本公开内容的一或多个实施方式的处理方法。
在附图中，类似的部件和/或特征可具有相同的附图标号。另外，相同类型的各种部件可通过使附图标号后跟随连接号及第二标号而区分，该第二符号区分类似部件。若在说明书中仅使用第一附图标号，则该描述适用于具有相同第一附图标号而无论第二附图标号为何的任何一个类似部件。
具体实施方式
本公开内容的实施方式提供用于在导电表面上选择性沉积阻挡层的方法。本公开内容的实施方式确认用于沉积可单独使用或结合使用的数个阻挡层的多种方法。
如本文所用，“基板表面”意指上面执行膜处理的基板的任何部分或基板上形成的材料表面的部分。例如，视应用而定，可在上面执行处理的基板表面包括：材料，诸如：硅、氧化硅、氮化硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石；及任何其他材料，诸如金属、金属氮化物、金属合金、及其他导电材料。基板包括但不限于半导体晶片。可将基板暴露于前处理工艺，以抛光、蚀刻、还原、氧化、羟基化、退火、UV固化、电子束固化和/或烘烤基板表面。除了在基板本身的表面上直接执行膜处理之外，在本公开内容中，所公开的任何膜处理步骤也可以在基板上所形成的下层(underlayer)上进行，如下文更详细公开，且术语“基板表面”旨在包括上下文所指出的此下层。因此，举例而言，在已经将膜/层或部分膜/层沉积到基板表面上的情况中，新沉积的膜/层的暴露表面变成基板表面。基板可具有各种尺寸，例如直径为200mm或300mm的晶片，以及矩形或方形嵌板(pane)。在一些实施方式中，基板包括刚性、分立的材料。
本公开内容的实施方式有利地提供优先于介电表面而在导电表面上选择性形成阻挡层的方法。一些实施方式有利地提供了选择性地在介电表面上沉积层的进一步的方法。
如在本说明书和所附权利要求书中所使用的，短语“导电表面”或“介电表面”意味着，表面涉及具有所述的特性的材料。因此，导电表面是导电材料的表面，但是没有关于表面本身导电率的陈述。类似地，介电表面是介电材料的表面。
如在本说明书和所附权利要求书中所使用的，术语“优先于另一表面而在一个表面上选择性沉积膜”及类似术语意味着，第一量的膜沉积在第一表面上且第二量的膜沉积在第二表面上，其中该膜的该第二量小于该膜的该第一量，或者是没有膜沉积在第二表面上。在这方面使用的术语“优先于(over)”并不意味着一个表面在另一个表面上的物理定向，而是相对于另一个表面而与一个表面化学反应的热力学或动力学性质的关系。例如，将钴膜优先于介电表面而选择性沉积至铜表面上意味着，钴膜沉积在铜表面上，并且较少或没有钴膜沉积在该介电表面上；或者意味着，相对于在介电表面上形成钴膜，铜表面上钴膜的形成在热力学或动力学上是有利的。在一些实施方式中，“选择性”意味着，主体材料在选择的表面上以一速率形成，该速率大于或等于在非选择的表面上的形成速率的约10倍、15倍、20倍、25倍、30倍、35倍、40倍、45倍或50倍。换言之，主体材料相对于非选择的表面的选择性大于或等于约10：1、15：1、20：1、25：1、30：1、35：1、40：1、45：1、或50：1。
本公开内容的一些实施方式包含一般称作自组装单层(SAM)的阻挡层。自组装单层(SAM)由吸附在表面上的自发式组装的有机分子的有序排列所组成。这些分子一般包含对基板具有亲和力的一或多个部分(头部基团)和相对长、惰性、线性的碳氢化合物部分(尾部基团)。
在这种情况下，SAM的形成是以下述方式发生：经由在表面快速吸附分子头部基团，且经由范德华(van der Waals)相互作用分子尾部基团彼此缓慢联结。挑选SAM前驱物以使得在沉积期间头部基团选择性与待阻挡的基板材料反应。然后执行沉积，且SAM能够经由热分解(伴随任何副产物的脱附)或与整合兼容的灰化工艺而移除。
本公开内容的一或多个实施方式涉及优先于基板的第二表面而在基板的第一表面上选择性沉积阻挡层的方法。第一表面是导电材料的表面。第二表面是介电材料的表面。
基板的导电材料可为任何适合的材料。适合的导电材料包括但不限于金属、金属氮化物、一些金属氧化物、金属合金、上述材料的组合，及其他导电材料。在一些实施方式中，导电材料包括铬、锰、铁、铜、镍、钴、钨、钌、氧化钽、氮化钽、氧化钛、或氮化钛中的一或多种。在一些实施方式中，导电材料基本上由铬、锰、铁、铜、镍、钴、钨、钌、氧化钽、氮化钽、氧化钛、或氮化钛组成。如在本说明书和所附的权利要去书中所使用的，术语“基本上由……组成”意味着，在原子基础上，该材料大于或等于所述材料的约95％、98％或99％。
如在本说明书和所附的权利要求书中所使用的，术语“氧化物”或类似术语意味着，该材料含有指定的元素。该术语不应解释为暗示特定的元素比例。因此，“氧化物”或类似物可包括化学当量比的元素或非化学当量比的元素。
基板的介电材料可以是任何适合的材料。适合的介电材料包括但不限于氧化硅(例如SiO2)、氮化硅、碳化硅、及上述材料的组合(例如SiCON)。在一些实施方式中，介电材料基本上由二氧化硅(SiO2)组成。在一些实施方式中，该层包括氮化硅。在一些实施方式中，该层基本上由氮化硅组成。
参照该图，所归纳的方法100开始于基板105，基板105包括具有第一表面112的导电材料110和具有第二表面122的介电材料120。该基板105暴露于阻挡化合物(未示出)，以优先于第二表面122在第一表面112上选择性形成阻挡层130，且形成阻挡的第一表面132。
在一些实施方式中，方法100以如下方式继续：优先于阻挡的第一表面132而在第二表面122上选择性沉积层125。在一些实施方式中，层125是介电材料。在一些实施方式中，该层包括氮化硅。
能够经由任何适合的工艺执行氮化硅的沉积。适合的工艺可包括，将基板暴露于卤化硅和氨。适合的卤化硅包括但不限于：二氯硅烷(DCS)、三氯硅烷(TCS)、四氯硅烷(SiCl4)、四溴硅烷(SiBr4)、四碘硅烷(SiI4)、和六氯乙硅烷(HCDS)。
在一些实施方式中，沉积有一厚度的氮化硅层，该厚度在约至约/>的范围内，或在约/>至约/>的范围内，或者在约/>至约/>的范围内。在一些实施方式中，重复形成阻挡层和沉积该层，直到该层的厚度大于或等于约/>大于或等于约/>大于或等于约/>或大于或等于约/>
在一些实施方式中，方法100以如下方式继续：移除阻挡层130以暴露第一表面112。在一些实施方式中，使用选择性蚀刻工艺移除阻挡层130。已知基于氧及基于氟的蚀刻会蚀刻类似于本文公开的阻挡层的基于碳的膜。
一个非限制性实例是，经由基于氧的远程等离子体移除该阻挡层。在此实例中，基于氧的远程等离子体蚀刻移除阻挡层也氧化第一表面。为了恢复原始的表面组成，所述表面能够被还原。适合的还原工艺包括但不限于，使用包含氢或氨的等离子体和包含氢或氨的热退火。在一些实施方式中，能够独立地远程或内部生成(及导电耦合或感应耦合)氧等离子体、氟等离子体、氢等离子体、和氨等离子体。
尽管未在图中示出，但本公开内容的方法可进一步包括，在将基板暴露于阻挡化合物之前清洁第一表面。在一些实施方式中，清洁第一表面包括，将第一表面暴露于包含乙酸和乙醇的溶液。在一些实施方式中，溶液是10％的乙酸的乙醇溶液(即在乙醇中10％v/v的乙酸，或在乙醇中10％w/w的乙酸)。在一些实施方式中，清洁第一表面包括，将第一表面暴露于氢气(H2)的等离子体。在一些实施方式中，氢等离子体是导电耦合等离子体(CCP)。在一些实施方式中，氢等离子体是感应耦合等离子体(ICP)。不受理论束缚，相信清洁该第一表面造成第一表面上更高程度地普遍存在H封端(H-termination)。相信这些封端是阻挡化合物的反应位点。
在一些实施方式中，阻挡化合物包含羧酸。在一些实施方式中，该方法包括，将基板暴露于羧酸，以优先于第二表面而在第一表面上选择性形成阻挡层且形成阻挡的第一表面，该基板包括导电材料与介电材料，该导电材料具有该第一表面，该介电材料具有该第二表面。
在一些实施方式中，该羧酸包括至少一种具有通式为RCOOH的化合物，其中R选自C4-C20的烷基、全氟烷基、烯基或炔基。如以此方式所用，字母“C”后跟随数字(例如“C4”)意味着，取代基包含指定数目的碳原子(例如，C4包含四个碳原子)。一些实施方式中，C4-C20烷基基本上由C-C单键和C-H键组成。在一些实施方式中，C4-C20全氟烷基基本上由C-C单键和C-F键组成。在一些实施方式中，C4-C20烯基基本上由C-C单键、至少一个C-C双键和C-H键组成。在一些实施方式中，C4-C20炔基基本上由C-C单键、至少一个C-C三键、和C-H键组成。在一些实施方式中，C4-C20基团包括一个或多个卤素原子和/或其他疏水部分。在一些实施方式中，C4-C20基团可以是直链基团(例如正丁基)、支链(branched chain)基团(例如叔丁基)、或环状基团(例如环己基)。在一些实施方式中，烷基、全氟烷基、烯基、或炔基是直链。在一些实施方式中，烷基、全氟烷基、烯基、或炔基是支链。
在一些实施方式中，羧酸包括庚酸、辛酸、十一烷酸或十八烷酸。在一些实施方式中，羧酸基本上由十一烷酸组成。
在一些实施方式中，长链羧酸可用作阻挡分子且与金属表面(具有或不具有原生氧化物)反应。在一些实施方式中，暴露于羧酸是在溶液中执行。在一些实施方式中，暴露于羧酸于在气相中执行。
在一些实施方式中，小且中等链长(<C12)的羧酸以气相递送。在一些实施方式中，长烷基链(≥C12)的羧酸可用作溶液相中的阻挡化合物。
不受理论束缚，金属(包括但不限于Cu、Co、W、Ru、TiN)通常是亲氧的(oxophilic)并且优先地与羧酸结合而在SiO2或SiN表面上成为RCOO-M。
在一些实施方式中，优先于第一阻挡表面而在第二表面上选择性地沉积氮化硅层。在一些实施方式中，氮化硅层的厚度在约30埃至约40埃的范围内。在一些实施方式中，以大于或等于约30：1的选择性沉积氮化硅层。在一些实施方式中，将基板维持在小于或等于约200℃的温度。
在一些实施方式中，阻挡化合物包含酰肼。在一些实施方式中，该方法包括，将基板暴露至酰肼，以越过第二表面而在第一表面上选择性形成阻挡层且形成阻挡的第一表面，该基板包括导电材料与介电材料，该导电材料具有该第一表面，该介电材料具有该第二表面。
在一些实施方式中，该酰肼包括至少一种具有通式为RC(O)NHNR’2的化合物，其中R选自C4-C20烷基、全氟烷基、烯基或炔基，并且每个R’独立地选自H或C1-C4烷基，或可以连接在一起形成包含2至5个碳原子的环。
不受理论束缚，预期酰肼形成热稳定的金属配合物。钴-酰肼配合物如双(叔丁基碳酰基肼基)钴，相对地较不易挥发并且至高达250℃仍热稳定。相信使用较长链的烷基能够进一步降低蒸气压并导致导电表面的阻挡。
在一些实施方式中，R是叔丁基。在一些实施方式中，每个R’是氢。在一些实施方式中，每个R’是甲基。
在一些实施方式中，阻挡化合物包含气态烷基膦酸。在一些实施方式中，该方法包括，将基板暴露于气态烷基膦酸，以优先于第二表面而在第一表面上选择性形成阻挡层且形成阻挡的第一表面，该基板包括导电材料与介电材料，该导电材料具有该第一表面，该介电材料具有该第二表面。如本说明书和所附的权利要求书中所用，描述词“气态”意指烷基膦酸以气相供应。
在一些实施方式中，烷基膦酸包括至少一种具有通式为RP(O)(OR”)2的化合物，其中R选自C4-C20烷基、全氟烷基、烯基或炔基，并且每个R”独立地选自H、C1-C12烷基、或芳基。
在一些实施方式中，R”独立地为C1-C12烷基或芳基。不受理论束缚，这些实施方式的烷基膦酸中氢键的缺乏增加了这些阻挡化合物的蒸气压。
在一些实施方式中，烷基膦酸包括十八烷基膦酸。在一些实施方式中，烷基膦酸包括全氟辛基膦酸。
在一些实施方式中，烷基膦酸通过二卤代烷基膦酸(dihaloalkylphosphonicacid)与醇的反应而原位产生。在一些实施方式中，二卤代烷基膦酸包括至少一种具有通式RP(O)X2的化合物，其中每个X是独立选择的卤素。在一些实施方式中，醇包括至少一种具有通式R”OH的化合物。
不受理论束缚，二卤代烷基膦酸和醇各自比它们产生的烷基膦酸更易挥发。因此，有可能在气相中输送二卤代烷基膦酸和醇，使得它们反应形成原本会难以挥发的烷基膦酸。
在一些实施方式中，R”是H。不受理论束缚，使用水作为这些实施方式的醇，原位提供烷基膦酸，否则原本烷基膦酸会由于氢键而具有低挥发性。
尽管已经参考特定实施方式描述了本公开内容，但应了解，这些实施方式仅为对本公开内容的原理及应用的说明。对于发明所属技术领域的技术人员显而易见的是，在不背离本公开内容的精神与范围的情况下，可对本公开内容的方法和设备进行各种修改和变型。因此，意欲本公开内容包括在所附的权利要求书及其等效形式的范围内的修改与变型。

Claims (17)

1.一种选择性沉积阻挡层的方法，所述方法包括：
将基板暴露于气态烷基膦酸，以优先于第二表面而在第一表面上选择性形成阻挡层且形成阻挡的第一表面，所述基板包括导电材料与介电材料，所述导电材料具有所述第一表面，所述介电材料具有所述第二表面，所述烷基膦酸包括至少一种具有通式RP(O)(OR”)2的化合物，其中R选自C4至C20烷基、全氟烷基、烯基、或炔基基团，且每一R”独立地选自C1至C12烷基或芳基。
2.如权利要求1所述的方法，其中所述导电材料包括金属、金属合金、金属氧化物、金属氮化物、或上述材料的组合。
3.如权利要求2所述的方法，其中所述导电材料包括下述一或多种材料：铬、锰、铁、铜、镍、钴、钨、钌、氧化钽、氮化钽、氧化钛或氮化钛。
4.如权利要求1所述的方法，进一步包括：优先于所述阻挡的第一表面而在所述第二表面上选择性沉积一层。
5.如权利要求4所述的方法，其中选择性沉积在所述第二表面上的所述层包括介电材料。
6.如权利要求1所述的方法，其中将所述基板暴露于所述气态烷基膦酸包括：使二卤代烷基膦酸与醇反应而形成所述烷基膦酸，所述二卤代烷基膦酸包括至少一种具有通式RP(O)X2的化合物，其中每一X是独立选择的卤素，所述醇包括至少一种具有通式R”OH的化合物。
7.如权利要求6所述的方法，其中R”是H。
8.如权利要求6所述的方法，进一步包括：优先于所述阻挡的第一表面而在所述第二表面上选择性沉积一层。
9.如权利要求8所述的方法，其中选择性沉积在所述第二表面上的所述层包括介电材料。
10.一种选择性沉积阻挡层的方法，所述方法包括：
将基板暴露于酰肼，以优先于第二表面而在第一表面上选择性形成阻挡层且形成阻挡的第一表面，所述基板包括导电材料与介电材料，所述导电材料具有所述第一表面，所述介电材料具有所述第二表面，所述酰肼包括至少一种具有通式RC(O)NHNR’2的化合物，其中R选自C4至C20烷基、全氟烷基、烯基、或炔基基团，且每一R’独立地选自H或C1至C4烷基，或是接合在一起而形成包括2至5个碳原子的环。
11.如权利要求10所述的方法，其中所述导电材料包括金属、金属合金、金属氧化物、金属氮化物、或上述材料的组合。
12.如权利要求11所述的方法，其中所述导电材料包括下述一或多种材料：铬、锰、铁、铜、镍、钴、钨、钌、氧化钽、氮化钽、氧化钛或氮化钛。
13.如权利要求10所述的方法，进一步包括：优先于所述阻挡的第一表面而在所述第二表面上选择性沉积一层。
14.如权利要求13所述的方法，其中选择性沉积在所述第二表面上的所述层包括介电材料。
15.如权利要求10所述的方法，其中R是叔丁基基团。
16.如权利要求10所述的方法，其中每一R’是氢。
17.如权利要求10所述的方法，其中每一R’是甲基基团。
CN201880082786.2A 2017-12-22 2018-12-21 在导电表面上沉积阻挡层的方法 Active CN111512430B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762610147P 2017-12-22 2017-12-22
US62/610,147 2017-12-22
PCT/US2018/067108 WO2019126655A1 (en) 2017-12-22 2018-12-21 Methods for depositing blocking layers on conductive surfaces

Publications (2)

Publication Number Publication Date
CN111512430A CN111512430A (zh) 2020-08-07
CN111512430B true CN111512430B (zh) 2023-09-26

Family

ID=66950648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880082786.2A Active CN111512430B (zh) 2017-12-22 2018-12-21 在导电表面上沉积阻挡层的方法

Country Status (5)

Country Link
US (2) US10892157B2 (zh)
KR (2) KR102506509B1 (zh)
CN (1) CN111512430B (zh)
TW (2) TWI757565B (zh)
WO (1) WO2019126655A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7109397B2 (ja) * 2019-03-13 2022-07-29 東京エレクトロン株式会社 成膜方法
JP6953480B2 (ja) 2019-07-31 2021-10-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US20220064784A1 (en) * 2020-09-03 2022-03-03 Applied Materials, Inc. Methods of selective deposition
EP4287240A4 (en) * 2021-02-01 2024-07-17 Central Glass Co Ltd SUBSTRATE, SELECTIVE FILM DEPOSITION PROCESS, ORGANIC MATERIAL DEPOSITION FILM AND ORGANIC MATERIAL
TW202248443A (zh) * 2021-02-28 2022-12-16 美商應用材料股份有限公司 選擇性沉積的表面處理
US11967523B2 (en) 2021-10-11 2024-04-23 Applied Materials, Inc. Self-assembled monolayer for selective deposition
WO2023076116A1 (en) 2021-10-27 2023-05-04 Applied Materials, Inc. Selective blocking of metal surfaces using bifunctional self-assembled monolayers
WO2023096270A1 (ko) * 2021-11-26 2023-06-01 솔브레인 주식회사 고유전율 박막용 가리움제, 이를 이용한 선택영역증착 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
JP2023100428A (ja) * 2022-01-06 2023-07-19 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023944A1 (ja) * 2005-08-26 2007-03-01 Zeon Corporation 複合樹脂成形体、積層体、多層回路基板および電子機器
JP2007329461A (ja) * 2006-05-01 2007-12-20 Bridgestone Corp 光透過性電磁波シールド性窓材の製造方法、及び光透過性電磁波シールド性窓材、
WO2008027214A2 (en) * 2006-08-30 2008-03-06 Lam Research Corporation Methods and apparatus for barrier interface preparation of copper interconnect
JP2014196556A (ja) * 2013-03-07 2014-10-16 Dic株式会社 導電性材料の製造方法及び導電性材料
WO2016138284A1 (en) * 2015-02-26 2016-09-01 Applied Materials, Inc. Methods for selective dielectric deposition using self-assembled monolayers

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323131B1 (en) 1998-06-13 2001-11-27 Agere Systems Guardian Corp. Passivated copper surfaces
US7301199B2 (en) * 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
EP1333323A3 (en) 2002-02-01 2004-10-06 Nikon Corporation Self-cleaning reflective optical elements for use in x-ray optical systems, and optical systems and microlithography systems comprising same
US6641899B1 (en) * 2002-11-05 2003-11-04 International Business Machines Corporation Nonlithographic method to produce masks by selective reaction, articles produced, and composition for same
US20050170650A1 (en) * 2004-01-26 2005-08-04 Hongbin Fang Electroless palladium nitrate activation prior to cobalt-alloy deposition
US20060102895A1 (en) * 2004-11-16 2006-05-18 Hendrix Bryan C Precursor compositions for forming tantalum-containing films, and tantalum-containing barrier films and copper-metallized semiconductor device structures
US8575021B2 (en) * 2004-11-22 2013-11-05 Intermolecular, Inc. Substrate processing including a masking layer
US7432201B2 (en) 2005-07-19 2008-10-07 Applied Materials, Inc. Hybrid PVD-CVD system
US7947148B2 (en) * 2006-06-01 2011-05-24 The Regents Of The University Of Michigan Dry adhesion bonding
US20090269507A1 (en) * 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
JP5541159B2 (ja) 2008-07-14 2014-07-09 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
EP2264460A1 (en) 2009-06-18 2010-12-22 Nxp B.V. Device having self-assembled-monolayer
EP2617076B1 (en) * 2010-09-15 2014-12-10 Ricoh Company, Limited Electromechanical transducing device and manufacturing method thereof
JPWO2013077430A1 (ja) 2011-11-25 2015-04-27 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランクおよびその製造方法
US9663814B2 (en) * 2013-03-12 2017-05-30 Ventana Medical Systems, Inc. Proximity assay for in situ detection of targets
US9816180B2 (en) * 2015-02-03 2017-11-14 Asm Ip Holding B.V. Selective deposition
US9673042B2 (en) * 2015-09-01 2017-06-06 Applied Materials, Inc. Methods and apparatus for in-situ cleaning of copper surfaces and deposition and removal of self-assembled monolayers
US20170092533A1 (en) 2015-09-29 2017-03-30 Applied Materials, Inc. Selective silicon dioxide deposition using phosphonic acid self assembled monolayers as nucleation inhibitor
US10163629B2 (en) * 2015-11-16 2018-12-25 Applied Materials, Inc. Low vapor pressure aerosol-assisted CVD
US20170178899A1 (en) * 2015-12-18 2017-06-22 Lam Research Corporation Directional deposition on patterned structures
KR102149907B1 (ko) * 2016-03-03 2020-08-31 어플라이드 머티어리얼스, 인코포레이티드 주기적 공기-물 노출에 의한 개선된 자기-조립 단분자층 차단
KR20170135760A (ko) * 2016-05-31 2017-12-08 도쿄엘렉트론가부시키가이샤 표면 처리에 의한 선택적 퇴적
US11569088B2 (en) * 2020-10-27 2023-01-31 Applied Materials, Inc. Area-selective atomic layer deposition of passivation layers
US11621161B2 (en) * 2020-10-27 2023-04-04 Applied Materials, Inc. Selective deposition of a passivation film on a metal surface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023944A1 (ja) * 2005-08-26 2007-03-01 Zeon Corporation 複合樹脂成形体、積層体、多層回路基板および電子機器
JP2007329461A (ja) * 2006-05-01 2007-12-20 Bridgestone Corp 光透過性電磁波シールド性窓材の製造方法、及び光透過性電磁波シールド性窓材、
WO2008027214A2 (en) * 2006-08-30 2008-03-06 Lam Research Corporation Methods and apparatus for barrier interface preparation of copper interconnect
JP2014196556A (ja) * 2013-03-07 2014-10-16 Dic株式会社 導電性材料の製造方法及び導電性材料
WO2016138284A1 (en) * 2015-02-26 2016-09-01 Applied Materials, Inc. Methods for selective dielectric deposition using self-assembled monolayers

Also Published As

Publication number Publication date
KR20200091945A (ko) 2020-07-31
WO2019126655A1 (en) 2019-06-27
US20210134593A1 (en) 2021-05-06
CN111512430A (zh) 2020-08-07
KR102627240B1 (ko) 2024-01-23
TW202223135A (zh) 2022-06-16
TWI810808B (zh) 2023-08-01
TWI757565B (zh) 2022-03-11
TW201930627A (zh) 2019-08-01
KR102506509B1 (ko) 2023-03-06
US10892157B2 (en) 2021-01-12
KR20230035699A (ko) 2023-03-14
US20190198318A1 (en) 2019-06-27
US11515156B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
CN111512430B (zh) 在导电表面上沉积阻挡层的方法
TWI819806B (zh) 基材上選擇性沉積金屬薄膜之方法
JP7290760B2 (ja) 選択的原子層堆積方法
TWI772516B (zh) 藉由化學蝕刻去除選擇性沉積缺陷
US20200216949A1 (en) Methods For Selective Deposition Of Dielectric On Silicon Oxide
KR20190103495A (ko) 패터닝 애플리케이션들을 위한 선택적 증착을 위한 방식들
TW202217055A (zh) 選擇性沉積的方法
US11702733B2 (en) Methods for depositing blocking layers on conductive surfaces
US20230002890A1 (en) Multiple surface and fluorinated blocking compounds

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant