TW202217055A - 選擇性沉積的方法 - Google Patents

選擇性沉積的方法 Download PDF

Info

Publication number
TW202217055A
TW202217055A TW110131970A TW110131970A TW202217055A TW 202217055 A TW202217055 A TW 202217055A TW 110131970 A TW110131970 A TW 110131970A TW 110131970 A TW110131970 A TW 110131970A TW 202217055 A TW202217055 A TW 202217055A
Authority
TW
Taiwan
Prior art keywords
substrate
film
conductive material
dielectric
dielectric material
Prior art date
Application number
TW110131970A
Other languages
English (en)
Inventor
許文靜
沈剛
呼宇飛
陳楓
河泰泓
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202217055A publication Critical patent/TW202217055A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本文說明選擇性沉積的方法。此外，也說明包括氨電漿預清洗處理的改善選擇性的方法。在一些實施例中，矽烷基胺用以在介電表面上選擇性形成界面活性劑層。釕膜可接著選擇性沉積在導電表面上。在一些實施例中，氨電漿從導電表面移除氧化物污染物而不會不利地影響介電表面。

Description

選擇性沉積的方法
本發明的實施例大體上關於在導電或金屬表面上選擇性沉積膜的方法。本發明的某些實施例關於利用矽烷基胺以形成自組裝單層(SAM)的選擇性沉積方法。本發明的某些實施例關於包含使用氨電漿之預清洗處理的選擇性沉積方法。
半導體工業在追求包括奈米尺度特徵的快速縮放的裝置微型化中面對到許多挑戰。這些挑戰包括複雜裝置的製造，通常使用多個微影步驟及蝕刻處理。再者，半導體工業需要對於高成本EUV的低成本替代物以用於圖案化複雜架構。為了維持裝置微型化的步調及使得晶片製造成本降低，選擇性沉積已經顯示出未來性。選擇性沉積具有潛力以藉由簡化整合方案而移除昂貴的微影步驟。
可以各種方式達成材料的選擇性沉積。例如，某些處理可具有基於其表面化學的固有表面選擇性。這些處理對於所使用的反應物、所形成的材料及基板表面是獨特的且通常為特定的。
自組裝單層(SAM)是能夠在多個材料表面上進行選擇性沉積的方法。理想地，在SAM鈍化期間，SAM完美地形成覆蓋所有介電表面，及阻擋100%的來自後續沉積步驟的膜沉積，使得膜僅在導體/金屬表面上成長。
然而，SAM成長為沉積時間及循環次數的函數之漸近(asymptotic)厚度，使得達成提供膜的100%的阻擋的理想SAM是極度困難的。
此外，大多數的SAM前驅物包含長的疏水碳鏈以防止沉積。此鏈增加上方沉積有SAM的表面的疏水性，但也會減少蒸氣壓，使得前驅物更難以輸送進入處理腔室。
因此，有著對於提供良好選擇性且具有相對高蒸氣壓的新SAM前驅物的需求。
基於SAM選擇性沉積處理的選擇性通常也取決於SAM沉積之前的基板表面的狀態。例如，在含有將被沉積在其上方的金屬表面的基板上，在形成SAM及/或沉積膜之前，移除任何的原生金屬氧化物會是必要的。習知地，藉由氫電漿處理從金屬表面移除氧化物。但是使用氫電漿之含有介電表面的基板的處理會損害介電材料。
因此，有著對於增加選擇性而不損害介電材料的新基板處理製程的需求。
本發明的一或多個實施例關於選擇性沉積的方法。此方法包含將包含導電材料與介電材料的基板暴露至通式為((CH 3) 2N) xSi(CH 3) y((CH 2) zCH 3)的矽烷基胺，其中x是1～3，y是0～2，x+y等於3，及z是0～17，以在介電材料上選擇性形成界面活性劑層。膜選擇性沉積在導電材料上。
本發明的額外實施例關於改善選擇性的方法。此方法包含將包含具有氧化物污染物的導電材料與具有–OH表面終端(termination)的介電材料的基板暴露至由含氮氣體所形成的電漿，以移除氧化物污染物及在介電材料上形成–NH表面終端。
本發明的進一步實施例關於選擇性沉積的方法。此方法包含將包含具有氧化物污染物的導電材料與具有–OH表面終端(termination)的介電材料的基板暴露至由含氮氣體所形成的電漿，以移除氧化物污染物及在介電材料上形成–NH表面終端。此基板暴露至通式為(N(CH 3) 2) xSi(CH 3) y((CH 2) zCH 3)的矽烷基胺，其中x是1～3，y是0～2，x+y等於3，及z是0～5，以在介電材料上選擇性形成界面活性劑層。膜選擇性沉積在導電材料上。
在說明本發明的數個範例實施例之前，將理解到本發明不侷限於在接下來說明書中所述的架構或處理步驟的細節。本發明能夠為其他的實施例且可以各種方式實施或執行。
在本說明書與隨附申請專利範圍中使用時，用語「基板」與「晶圓」可互換地使用，兩者皆指稱其上方進行處理的表面或表面的一部分。本領域的通常知識者也將理解到關於基板也可僅指稱基板的一部分，除非上下文中清楚地指示並非如此。此外，關於在基板上沉積可意指裸基板及具有沉積或形成在其上的一或多個膜與特徵的基板兩者。
再者，在此所使用的「基板」指稱在其上方於製造處理期間執行膜沉積的任何基板或形成在基板上的材料表面。 例如，其上方可執行處理的基板表面包括材料，諸如，矽、氧化矽、應變矽、絕緣體上矽(SOI)、碳摻雜氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石、及任何其他材料，諸如，金屬、金屬氮化物、金屬合金、及其他導電材料，取決於應用。基板不受限地包括半導體晶圓。
基板可暴露至預處理製程以拋光、蝕刻、還原、氧化、烴基化(或者產生或嫁接目標化學部分(moiety)以給予化學功能性)、退火及/或烘烤基板表面。除了直接在基板本身表面上的膜處理之外，在本發明中，揭示的任何的膜處理步驟也可執行在如之後更詳細揭示的形成在基板上的下方層上，及用語「基板表面」意於包括如上下文所指示的此下方層。因此，例如，當膜/層或部分膜/層已經沉積至基板表面上時，新沉積的膜/層的暴露表面成為基板表面。給定的基板表面所包含的將取決於將被沉積的膜及所使用的特定化學品。
在此使用時，「圖案化基板」指稱具有複數個不同材料表面的基板。在某些實施例中，圖案化基板包含第一表面與第二表面。在某些實施例中，第一表面包含介電材料，而第二表面包含導電材料。在某些實施例中，第一表面包含導電材料，而第二表面包含介電材料。
在本說明書與隨附申請專利範圍中使用時，用語「反應氣體」、「處理氣體」、「前驅物」、「反應物」、及類似物可互換地使用以意指包括與基板表面反應的物種的氣體。例如，第一「反應氣體」可簡單地吸附至基板的表面上及可用於與第二反應氣體的進一步化學反應。
本發明的某些實施例提供利用基於矽烷基胺的SAM的選擇性沉積的方法。本發明的某些實施例提供增進基於SAM的選擇性沉積的有效選擇性的方法及設備。
在本說明書與隨附申請專利範圍中使用時，用語「相較於第二表面在第一表面上的選擇性沉積」及類似用語意指第一數量的膜或層沉積在第一表面上及第二數量的膜或層沉積在第二表面上，其中第二數量的膜小於第一數量的膜，或沒有膜沉積在第二表面上。以此方式所使用的用語「相較於(over)」不隱含在另一表面的頂部上的一表面的物理定向，而是一表面相對於其他表面的化學反應的熱力學或動力學性質的關係。例如，相較於介電表面將鈷膜選擇性沉積至銅表面上意指鈷膜沉積在銅表面上及較少或沒有鈷膜沉積在介電表面上；或在銅表面上的鈷膜的形成相對於在介電表面上的鈷膜的形成是熱力學或動力學上較偏好的。
在某些實施例中，「選擇性」意指主題材料以比起在非選定表面上的形成的速率為大於或等於約10倍、 15倍、20倍、25倍、30倍、35倍、40倍、45倍、或50倍的速率形成在目標表面上。換言之，目標材料表面相對於非選定表面的選擇性為大於或等於約10:1、15:1、20:1、25:1、30:1、35:1、40:1、45:1或50:1。
一種達成選擇性沉積的策略利用阻擋層的使用，其中阻擋層形成在基板材料上，藉由阻擋層避免沉積，使得沉積對於目標基板材料只有可忽視的影響。膜可沉積在目標基板材料上，而在其他基板材料上的沉積藉由阻擋層而「被阻擋」。阻擋層可被任選地移除，而無對於所沉積膜的淨負效果。
本發明的某些實施例併入通常被稱為自組裝單層(SAM)或SAM層的阻擋層。自組裝單層(SAM)由吸附在表面上的自發性組裝的有機分子(SAM分子)的一有序排列所組成。這些分子通常包含具有對於基板的親和性的一或多個部分(moiety)(頭端基)及相對長、惰性、線性碳氫部分(moiety)(尾端基)。SAM分子基本上是具有親水性功能頭端且帶有疏水性碳鏈尾端的界面活性劑。
透過分子頭端基在表面處的快速吸附及分子尾端基彼此透過凡得瓦交互作用的緩慢聯合來發生SAM形成。選擇SAM前驅物以使得頭端基選擇性地與將在沉積期間被阻擋的基板材料反應。接著執行沉積，及在某些實施例中，可移除SAM，例如透過熱分解(帶有任何副產物的脫附)或整合相容的灰化處理。
一種選擇性沉積的代表性處理流程可包括a)提供圖案化基板，b)成長SAM(藉由CVD、ALD的任一者、或浸泡)，及c)膜的選擇性沉積(例如，CVD或ALD)。在代表性處理流程中，SAM用於作為犧牲層而得以選擇性沉積。
基本上，在基板上成長SAM是化學吸收處理。藉由化學吸附動力學所決定，SAM層的覆蓋率遵循Elovich等式
Figure 02_image001
其中q是化學吸附的數目，t是時間，α是化學吸附的初始速率(mmol/g-min)及β是脫附常數(g/mmol)。因此，SAM層的覆蓋率作為遵循漸近(asymptotic)趨勢的時間函數。因此，基於SAM的沉積的選擇性也遵循類似趨勢(即，當覆蓋率增加，選擇性也增加)。
參照第1圖，本發明的一或多個實施例關於處理方法100。基板105被提供具有第一材料110與第二材料120。第一材料110具有第一表面112，及第二材料120具有第二表面122。第一表面112在第一材料110上，及第二表面122在第二材料120上，第二材料120與第一材料110不同。
在某些實施例中，第一材料110包含介電材料，及第二材料120包含導電材料。在某些實施例中，介電材料包含氧化矽、氮化矽、碳化矽、低k介電質、及前述物的組合的一或多者。在某些實施例中，導電材料包含銅、錳、鈷、鎢、釕、或鉬的一或多者。在某些實施例中，第一表面包含基本上由氧化矽所組成的介電材料，及第二表面包含基本上由銅所組成的導電材料。在本說明書與隨附申請專利範圍中使用時，用語「基本上由…所組成」意指大於或等於約95%、98%或99%的指明材料為所述材料。
基板105(包括第一表面112與第二表面122)暴露至SAM前驅物，以相較於第二材料(或第二表面122)在第一材料110(或第一表面112)上選擇性形成SAM層130。
基板可藉由任何合適處理暴露至SAM前驅物。在某些實施例中，基板藉由化學氣相沉積(CVD)處理暴露至SAM前驅物。在某些實施例中，基板藉由ALD處理暴露至SAM前驅物。在某些實施例中，基板藉由浸泡或「溼式」處理暴露至SAM前驅物。
SAM前驅物可為能夠相較於第二表面122在第一表面112上選擇性形成SAM層的任何化合物。通常，SAM前驅物包含至少一種阻擋分子。貫穿本說明書與隨附申請專利範圍，用語「阻擋分子」與「界面活性劑」可互換地使用。類似地，用語「SAM層」與「界面活性劑層」也可互換地使用。
阻擋分子具有通式A-L，其中A是反應頭端基，及L是尾端基。在某些實施例中，反應基可被包括在相反於頭端基的尾端基的末端處。
以此方式使用時，「頭端基」為與第一表面112聯合的任何化學部分(moiety)，及「尾端基」為延伸遠離第一表面112的任何化學部分(moiety)。
在某些實施例中，A為(R 2N) xR’ ySi-，其中R與R’各自獨立地選自C1～C6烷基、C1～C6環烷基及C1～C6芳基，x是1～3及y是0～2。在某些實施例中，x+y等於3。
某些反應頭端基包含在單一反應頭端基中多於一個反應部分(moiety)(例如，((R 2N) 3Si-可與表面鍵結高達3次)，單一反應頭端基附接至尾端基L。在某些實施例中，A包含連接至多於一個尾端基L的一反應基。在這些實施例中，每個尾端基可為相同或不同。
在某些實施例中，L為–(CH 2) nCH 3及n是0～17。在某些實施例中，L是–(CH 2) n–及n是從0至18的整數，及反應基在相反於頭端基的尾端基的末端上。在某些實施例中，尾端基可為分支的。在某些實施例中，尾端基可為取代的。在某些實施例中，尾端基可為未飽合的。在某些實施例中，尾端基可包含環烷基或芳基團。
在某些實施例中，尾端基透過相對緩慢的凡得瓦交互作用而彼此聯合。在某些實施例中，尾端基可為相同或不同的，使得可形成同質或異質SAM。在某些實施例中，SAM前驅物包含至少兩種不同阻擋分子，使得形成異質SAM。
在某些實施例中，阻擋化合物為矽烷基胺。在某些實施例中，阻擋化合物具有通式((CH 3) 2N) xSi(CH 3) y((CH 2) zCH 3)，其中x是1～3，y是0～2，x+y等於3，及z是0～17。在某些實施例中，z小於或等於5。在某些實施例中，z是0。
SAM前驅物可輸送至基板作為單一化合物或多個化合物的依序暴露，以形成SAM層130。在某些實施例中，第一表面112暴露至單一化合物，此單一化合物在表面上以有序的或半有序的方式組裝。
在SAM層130的形成之後，膜115沉積在第二表面122上。形成在第一表面112上的膜115的數量小於形成在第二表面122上的膜的數量。形成在表面上的膜115的數量的量測可為形成在各個表面上的膜的平均厚度。在某些實施例中，膜115在第一表面112上具有第一平均厚度，及在第二表面122上具有第二平均厚度。換言之，膜115的沉積可描述作為相較於第一表面112在第二表面122上選擇性沉積膜115。雖然描繪在第1圖中的膜115並未顯示在第一表面112上，但本領域的通常知識者將理解到可發生小數量的沉積。
在某些實施例中，膜115包含金屬膜。在某些實施例中，膜包含或基本上由釕所組成。在某些實施例中，在沉積基本上由釕所組成的膜115之後，鈷膜沉積在膜115上以在第二材料120上形成Ru-Co帽蓋層。
膜115可藉由任何合適處理沉積。在某些實施例中，膜115藉由CVD沉積。在某些實施例中，膜115藉由ALD沉積。在某些實施例中，膜115藉由將基板暴露至複數個反應物而沉積。在某些實施例中，複數個反應物分開地暴露至基板。在某些實施例中，複數個反應物被時間上地分開。在某些實施例中，複數個反應物被空間上地分開。
本發明的某些實施例提供改善選擇性沉積處理的選擇性的方法。本發明的某些實施例有利地提供從導電材料移除氧化物污染物的方法。不受理論所侷限，相信阻擋化合物的選擇性沉積仰賴於區分第一材料110與第二材料120之間的表面終端。此外，從導電表面移除氧化物污染物增加導電材料上的–H終端。
又移除氧化物污染物的典型清洗方法(H 2電漿)也會損害介電材料的–OH終端。本發明的某些實施例有利地移除氧化物污染物，且不減少介電材料的–OH終端。
參照第2圖，說明改善選擇性的清洗方法200。方法200開始於操作210，藉由提供圖案化基板。在某些實施例中，圖案化基板可為上述的基板105。圖案化基板包含導電材料與介電材料。導電材料的上方具有氧化物污染物。介電材料具有–OH表面終端。
在某些實施例中，導電材料包含銅，及氧化物污染物包含CuO。在某些實施例中，介電材料包含具有–OH表面終端的SiO 2。
在操作220，圖案化基板暴露至由含氮氣體所形成的電漿，以移除氧化物污染物及在介電材料上形成–NH表面終端。在某些實施例中，介電材料上的所有或幾乎所有的表面終端從–OH終端轉變為–NH終端。在某些實施例中，大於10%、大於25%、大於50%、大於80%或大於90%的–OH表面終端被轉變為–NH終端。
不受理論所侷限，相信–OH終端至–NH終端的轉變對於相較於第二表面用於第一表面之阻擋化合物的選擇性具有極小至沒有影響。相反地，仰賴基於氫的電漿之傳統氧化物移除處理將至少部分的–OH終端轉變成–H終端，因而不利地影響阻擋化合物及後面沉積的膜的選擇性。
含氮氣體可為從導電材料表面移除氧化物污染物的任何合適氣體。在某些實施例中，含氮氣體包含氨、二醯亞胺或氮氣(N 2)的一者或多者。在某些實施例中，含氮氣體基本上由氨(NH 3)所組成。以此方式使用時，基本上由所述氣體所組成的處理氣體包含在莫耳基礎上大於或等於95%、大於或等於98%、大於或等於99%、大於或等於99.5%的所述氣體，排除任何惰性稀釋劑或載體氣體。
可藉由任何合適方式產生電漿，包括但不限於遠 端電漿與直接電漿。電漿可為電感耦合電漿(ICP)或傳導耦合(conductively coupled)電漿(CCP)。電漿具有功率在範圍為200 W至1000 W、在範圍為300 W至800 W、在範圍為400 W至600 W、或在範圍為450 W至550 W。
基板可暴露至電漿持續足以從導電表面移除氧化物污染物的任何時間期間。在一些實施例中，基板藉由電漿清洗持續在0.5秒至30秒範圍中、在1秒至10秒範圍中、或在2秒至5秒範圍中的期間。
在一些實施例中，方法200藉由將基板暴露至阻擋化合物在操作230持續。阻擋化合物可為在基板的材料的一者上選擇性形成SAM層的任何合適化合物。在一些實施例中，阻擋化合物相較於導電材料在介電材料上選擇性形成SAM層。在一些實施例中，阻擋化合物是如上所述的矽烷基胺。在一些實施例中，阻擋化合物相較於介電材料在導電材料上選擇性形成SAM層。
在SAM層的形成之後，膜在操作240可選擇性沉積在未阻擋材料表面上。此膜可藉由任何合適方式沉積，包括但不限於CVD或ALD。在一些實施例中，此膜包含釕。
如上所述，由含氮氣體所形成的電漿改善所沉積膜的選擇性。在一些實施例中，此選擇性改善相對於未清洗基板是明顯的。在一些實施例中，此膜的選擇性相對於沒有清洗基板的類似處理增加大於或等於5%、大於或等於10%、大於或等於20%、或大於或等於25%。
在一些實施例中，此選擇性改善相對於利用氫電漿以清洗基板的處理是明顯的。在一些實施例中，在以含氮電漿清洗的基板上的膜的沉積速率相較於在以氫電漿清洗的基板上的沉積速率是大於至少5%、大於至少10%、大於至少20%、大於至少30%、大於至少40%、或大於至少50%。
在操作250，可移除界面活性劑層。在一些實施例中，藉由暴露至電漿或灰化處理來移除界面活性劑層。本發明的一些實施例有利地提供不負面地影響所完成裝置的導電性或電阻的界面活性劑層。此外，在一些實施例中，不移除界面活性劑層。
實例
提供帶有銅與氧化矽的交替線段的兩個圖案化基板以用於處理。第一基板藉由氫電漿清洗。第二基板以氨電漿清洗。兩個基板皆暴露至在3托下的400 W電漿持續10秒。兩個基板皆暴露至十二烷基-二甲基(二甲胺基)矽烷(Dodecyl-dimethyl(dimethylamino)silane)。兩個基板皆暴露至在175 °C與5托下的十二羰基三釕(triruthenium dodecacarbonyl)與氫氣，以在銅線段上選擇性沉積釕。
所完成基板的SEM影像顯示為第3A圖(氫電漿)與第3B圖(氨電漿)。藉由氫電漿清洗的基板顯示出釕沉積在更黑暗顏色的介電線段上，顯現出相對不佳的選擇性。相比之下，藉由氨電漿清洗的基板沒有顯示出任何釕沉積在介電線段上，因而顯現出優越的選擇性。
此外，藉由氨電漿清洗的基板顯現出對於所沉積釕膜的優越沉積速率。對於氨電漿清洗的基板，沉積速率為0.028 Å/s，相比較之氫電漿清洗的基板僅為0.018 Å/s。
本說明書中從頭到尾提及「一個實施例(one embodiment)」、「某些實施例」、「一或多個實施例」、或「一實施例(an embodiment)」意指關於實施例中所說明的特定特徵、結構、材料、或特性被包括在本發明的至少一個實施例中。因此，在本說明書中從頭到尾的各處出現的諸如「在一或多個實施例中」、「在某些實施例中」、「在一個實施例中(in one embodiment)」或「在一實施例中(in an embodiment)」的片語並不必然指稱本發明中相同的實施例。再者，特定的特徵、結構、材料、或特性可以任何合適的方式結合在一或多個實施例中。
儘管本發明在此已經參照特定實施例說明，但本領域的通常知識者將理解到這些實施例僅說明為本發明的原理與應用。在不背離本發明的精神與範疇下，可對本發明的方法與設備進行各種修改與變化，對於本領域的通常知識者是顯而易見的。因此，本發明可包括落在隨附申請專利範圍及其等效物的範疇內的修改與變化。
100:方法 105:基板 110:第一材料 112:第一表面 115:膜 120:第二材料 122:第二表面 130:SAM層 200:方法 210,220,230,240,250:操作
藉由參照實施例，其中一些實施例繪示在隨附圖式中，可獲得簡短總結於上之本發明的更具體的說明，而可詳細理解本發明的上述特徵所用方式。然而，將注意到隨附圖式僅繪示本發明的典型實施例且因而不當作限制本發明的範疇，本發明可容許其他等效實施例。
第1圖繪示根據本發明的一或多個實施例之在處理期間的範例基板；
第2圖繪示根據本發明的一或多個實施例之範例處理方法；
第3A圖繪示在按照包含氫電漿預清洗的處理之處理後的圖案化基板；及
第3B圖繪示在根據本發明的一或多個實施例之處理之後的圖案化基板。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
105:基板
110:第一材料
112:第一表面
115:膜
120:第二材料
122:第二表面
130:SAM層

Claims (20)

  1. 一種選擇性沉積方法，該方法包含以下步驟： 將包含一導電材料與一介電材料的一基板暴露至通式為((CH 3) 2N) xSi(CH 3) y((CH 2) zCH 3)之一矽烷基胺，其中x是1～3，y是0～2，x+y等於3，及z是0～17，以在該介電材料上選擇性形成一界面活性劑層；及 在該導電材料上選擇性沉積一膜。
  2. 如請求項1所述之方法，其中該導電材料包含銅、錳、鈷、鎢、釕、或鉬的一或多者。
  3. 如請求項1所述之方法，其中該介電材料包含氧化矽或低k介電質的一或多者。
  4. 如請求項1所述之方法，其中該矽烷基胺基本上由(N(CH 3) 2)Si(CH 3) 3所組成。
  5. 如請求項1所述之方法，其中z小於或等於5。
  6. 如請求項1所述之方法，其中選擇性沉積該膜包含一化學氣相沉積處理。
  7. 如請求項1所述之方法，其中該膜包含一金屬膜。
  8. 如請求項7所述之方法，其中該金屬基本上由釕所組成。
  9. 如請求項8所述之方法，其中一鈷帽蓋沉積在該膜上以形成一Ru-Co帽蓋層。
  10. 如請求項1所述之方法，其中在選擇性沉積該膜之後，不移除該界面活性劑層。
  11. 一種改善選擇性的方法，該方法包含將包含一導電材料與一介電材料的一基板暴露至由一含氮氣體形成的一電漿，該導電材料具有氧化物污染物及該介電材料具有–OH表面終端(termination)，以移除該氧化物污染物及在該介電材料上形成–NH表面終端。
  12. 如請求項11所述之方法，其中該導電材料包含銅及該氧化物污染物包含CuO。
  13. 如請求項11所述之方法，其中該含氮氣體包含NH 3、N 2H 2、或N 2的一或多者。
  14. 如請求項13所述之方法，其中該含氮氣體基本上由氨(NH 3)所組成。
  15. 如請求項11所述之方法，其中該電漿具有在300 W至800 W的一範圍中的一功率。
  16. 如請求項11所述之方法，其中藉由持續1秒至10秒之一期間的該電漿來清洗該基板。
  17. 如請求項11所述之方法，進一步包含將該基板暴露至一界面活性劑，以相較於該導電材料而在該介電材料上或相較於該介電材料而在該導電材料上選擇性形成一界面活性劑層，及分別地在該導電材料或該介電材料上選擇性沉積一膜。
  18. 如請求項17所述之方法，其中該膜的選擇性相對於沒有清洗該基板的類似處理增加大於或等於20百分比。
  19. 一種選擇性沉積方法，該方法包含以下步驟： 將包含一導電材料與一介電材料的一基板暴露至由一含氮氣體形成的一電漿，該導電材料具有氧化物污染物及該介電材料具有–OH表面終端(termination)，以移除該氧化物污染物及在該介電材料上形成–NH表面終端； 將該基板暴露至通式為(N(CH 3) 2) xSi(CH 3) y((CH 2) zCH 3)之一矽烷基胺，其中x是1～3，y是0～2，x+y等於3，及z是0～5，以在該介電材料上選擇性形成一界面活性劑層；及 在該導電材料上選擇性沉積一膜。
  20. 如請求項19所述之方法，其中該導電材料包含銅及該膜包含釕。
TW110131970A 2020-09-03 2021-08-30 選擇性沉積的方法 TW202217055A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/011,667 2020-09-03
US17/011,667 US20220064784A1 (en) 2020-09-03 2020-09-03 Methods of selective deposition

Publications (1)

Publication Number Publication Date
TW202217055A true TW202217055A (zh) 2022-05-01

Family

ID=80358249

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131970A TW202217055A (zh) 2020-09-03 2021-08-30 選擇性沉積的方法

Country Status (6)

Country Link
US (1) US20220064784A1 (zh)
JP (1) JP2023516857A (zh)
KR (1) KR20220114612A (zh)
CN (1) CN114981926A (zh)
TW (1) TW202217055A (zh)
WO (1) WO2022051037A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240035151A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Methods of selective deposition of molybdenum
WO2024090275A1 (ja) * 2022-10-28 2024-05-02 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060062897A1 (en) * 2004-09-17 2006-03-23 Applied Materials, Inc Patterned wafer thickness detection system
US9455182B2 (en) * 2014-08-22 2016-09-27 International Business Machines Corporation Interconnect structure with capping layer and barrier layer
US10043709B2 (en) * 2014-11-07 2018-08-07 Applied Materials, Inc. Methods for thermally forming a selective cobalt layer
US9914995B2 (en) * 2014-11-21 2018-03-13 Applied Materials, Inc. Alcohol assisted ALD film deposition
KR20170135760A (ko) * 2016-05-31 2017-12-08 도쿄엘렉트론가부시키가이샤 표면 처리에 의한 선택적 퇴적
US10580644B2 (en) * 2016-07-11 2020-03-03 Tokyo Electron Limited Method and apparatus for selective film deposition using a cyclic treatment
US9716063B1 (en) * 2016-08-17 2017-07-25 International Business Machines Corporation Cobalt top layer advanced metallization for interconnects
JP6998945B2 (ja) * 2016-10-02 2022-01-18 アプライド マテリアルズ インコーポレイテッド ルテニウムライナーと共に銅のエレクトロマイグレーションを改善するドープされた選択的な金属キャップ
WO2019036188A1 (en) * 2017-08-13 2019-02-21 Applied Materials, Inc. METHOD FOR ENHANCING SELECTIVE DEPOSITION BY CROSS-LINKING MOLECULES
TWI757565B (zh) * 2017-12-22 2022-03-11 美商應用材料股份有限公司 在導電表面上沉積阻擋層的方法
JP2020056104A (ja) * 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積

Also Published As

Publication number Publication date
WO2022051037A1 (en) 2022-03-10
US20220064784A1 (en) 2022-03-03
KR20220114612A (ko) 2022-08-17
JP2023516857A (ja) 2023-04-21
CN114981926A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
JP7290760B2 (ja) 選択的原子層堆積方法
US11515156B2 (en) Methods for depositing blocking layers on conductive surfaces
US10347495B2 (en) Schemes for selective deposition for patterning applications
US11164745B2 (en) Method of enhancing selective deposition by cross-linking of blocking molecules
US11371136B2 (en) Methods for selective deposition of dielectric on silicon oxide
US10643840B2 (en) Selective deposition defects removal by chemical etch
TW202217055A (zh) 選擇性沉積的方法
US20230197438A1 (en) Selective tantalum nitride deposition for barrier applications
US20230002890A1 (en) Multiple surface and fluorinated blocking compounds
US11702733B2 (en) Methods for depositing blocking layers on conductive surfaces
JP2023552752A (ja) 選択的熱原子層堆積
WO2023205324A1 (en) Inherent area selective deposition of mixed oxide dielectric film