TWI810808B - 在導電表面上沉積阻擋層的方法 - Google Patents

在導電表面上沉積阻擋層的方法 Download PDF

Info

Publication number
TWI810808B
TWI810808B TW111104715A TW111104715A TWI810808B TW I810808 B TWI810808 B TW I810808B TW 111104715 A TW111104715 A TW 111104715A TW 111104715 A TW111104715 A TW 111104715A TW I810808 B TWI810808 B TW I810808B
Authority
TW
Taiwan
Prior art keywords
substrate
barrier
layer
conductive material
selectively
Prior art date
Application number
TW111104715A
Other languages
English (en)
Other versions
TW202223135A (zh
Inventor
巴斯卡爾喬帝 布洋
馬克 薩利
劉雯伊
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202223135A publication Critical patent/TW202223135A/zh
Application granted granted Critical
Publication of TWI810808B publication Critical patent/TWI810808B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Insulated Conductors (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Laminated Bodies (AREA)

Abstract

本文描述越過介電表面而在導電表面上選擇性沉積阻擋層的方法。在一些實施例中，將羧酸暴露於基材以選擇性地形成阻擋層。在一些實施例中，將醯肼暴露於基材，以選擇性形成阻擋層。在一些實施例中，將烷基膦酸暴露於基材，以選擇性地形成阻擋層。在一些實施例中，原位形成烷基膦酸且將該烷基膦酸暴露至基材。 在一些實施例中，在形成阻擋層之後，在介電表面上選擇性地沉積層。

Description

在導電表面上沉積阻擋層的方法
本案揭露內容之實施例關於在導電表面上沉積阻擋層的方法。更特定而言，本案揭露內容之實施例涉及在導電表面上沉積阻擋層以助膜沉積於圖案化基材之介電表面上的方法。
半導體工業在追求元件微型化時，面臨許多挑戰，追求元件微型化涉及了奈米級特徵的快速縮放。這些問題包括，引入複雜的製造步驟（諸如多個光微影步驟）和高效能材料之整合。為了維持元件微型化的節奏，選擇性沉積已經展現前景，因為該選擇性沉積有潛力藉由簡化整合方案而消除昂貴的光微影步驟。
能夠以各種方式完成材料的選擇性沉積。化學前驅物可以相對於另一表面選擇性與一個表面反應（金屬或介電）。可調節製程參數（例如壓力、基材溫度、前驅物分壓、及/或氣流），以調節特定表面反應的化學動力條件。另一種可能的方案涉及表面前處理，能夠使用該表面前處理使目標表面對進入的膜沉積前驅物呈活化或去活化。
本領域中一直需要去活化或阻擋導電表面的處理方法。
本案揭露內容的一或多個實施例關於選擇性沉積阻擋層的方法。該方法包括，將基材暴露至羧酸，以越過第二表面而在第一表面上選擇性形成阻擋層且形成阻擋的第一表面，該基材包括導電材料與介電材料，該導電材料具有該第一表面，該介電材料具有該第二表面。該羧酸包括至少一種具有通式RCOOH的化合物，其中R選自C4至C20烷基、全氟烷基、烯基、或炔基基團。
本案揭露內容之額外實施例關於一種選擇性沉積阻擋層之方法，該方法包括：將基材暴露至醯肼，以越過第二表面而在第一表面上選擇性形成阻擋層且形成阻擋的第一表面，該基材包括導電材料與介電材料，該導電材料具有該第一表面，該介電材料具有該第二表面。該醯肼包括至少一種具有通式RC(O)NHNR’ 2的化合物，其中R選自C4至C20烷基、全氟烷基、烯基、或炔基基團，且每一R’獨立地選自H或C1至C4烷基，或是能夠接合在一起而形成包括2至5個碳原子的環。
本案揭露內容之額外實施例關於一種選擇性沉積阻擋層之方法，該方法包括：將基材暴露至氣態烷基膦酸（alkyl phosphonic acid），以越過第二表面而在第一表面上選擇性形成阻擋層且形成阻擋的第一表面，該基材包括導電材料與介電材料，該導電材料具有該第一表面，該介電材料具有該第二表面。該烷基膦酸包括至少一種具有通式RP(O)(OR”) 2的化合物，其中R選自C4至C20烷基、全氟烷基、烯基、或炔基基團，且每一R”獨立地選自H、C1至C12烷基或芳基。
本案揭露內容的實施例提供用於在導電表面上選擇性沉積阻擋層的方法。本案揭露內容的實施例確認用於沉積阻擋層的多種方法，該等方法可以單獨使用或結合使用。
如本文所用，「基材表面」是上面執行膜處理的基材之任何部分或基材上形成的材料表面的部分。例如，可在上面執行處理的基材表面包括材料諸如：矽、氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石，及任何其他材料，諸如金屬、金屬氮化物、金屬合金、及其他導電材料，這視應用而定。基材包括但不限於半導體晶圓。可將基材暴露於前處理製程，以研磨、蝕刻、還原、氧化、羥基化、退火、UV固化、電子束固化和/或烘烤基材表面。除了在基材本身的表面上直接執行膜處理之外，在本案揭露內容中，所揭露的任何膜處理步驟也可以在基材上所形成的下層（underlayer）上進行，如下文更詳細揭露，且術語「基材表面」旨在包括上下文所指出的此下層。因此，舉例而言，在已經將膜/層或部分膜/層沉積到基材表面上的情況中，新沉積的膜/層的暴露表面變成基材表面。基材可具有各種尺寸，例如直徑為200mm或300mm的晶圓，以及矩形或方形嵌板（pane）。在一些實施例中，基材包括剛性、分立的材料。
本案揭露內容的實施例有利地提供用於越過介電表面而在導電表面上選擇性形成阻擋層的方法。一些實施例有利地提供了進一步的方法以選擇性地在介電表面上沉積層。
如在本說明書和所附申請專利範圍中所使用的，詞彙「導電表面」或「介電表面」是意味，表面與有有所述之特性的材料相關。因此，導電表面是導電材料的表面，但是沒有關於表面本身導電度的陳述。類似地，介電表面是介電材料的表面。
如在本說明書和所附申請專利範圍中所使用的，術語「越過另一表面而在一個表面上選擇性沉積膜」及類似術語等意味，第一量的膜沉積在第一表面上且第二量的膜沉積在第二表面上，其中該膜的該第二量小於該膜的該第一量，或者是沒有膜沉積在第二表面上。在這方面使用的術語「越過（over）」並不意味著一個表面在另一個表面上的物理走向，而是化學反應與一個表面相對於另一個表面的熱力學或動力學性質的關係。例如，將鈷膜越過介電表面而選擇性沉積至銅表面上是意味，鈷膜沉積在銅表面上，並且較少或沒有鈷膜沉積在該介電表面上；或者是意味，相對於在介電表面上形成鈷膜，銅表面上鈷膜的形成在熱力學或動力學上是有利的。在一些實施例中，「選擇性」是指，主體材料在選擇的表面上以一速率形成，該速率大於或等於在非選的表面上的形成速率的約10倍、15倍、20倍、25倍、30倍、35倍、40倍、45倍或50倍。換言之，主體材料相對於非選的表面的選擇性大於或等於約10：1、15：1、20：1、25：1、30：1、35：1、40：1、45：1、或50：1。
本案揭露內容的一些實施例併有一般稱作自組裝單層（SAM）的阻擋層。自組裝單層（SAM）由吸附在表面上的自發式組裝的有機分子的有序排列所組成。這些分子一般包含一或多個對基材具有親和力的部分（頭部基團）和相對長、惰性、線性的碳氫化合物部分（尾部基團）。
在這種情況下，SAM的形成是以下述方式發生：透過在表面快速吸附分子頭基團，且藉由凡得瓦交互作用分子尾部基團彼此緩慢聯結。挑選SAM前驅物以使得在沉積期間頭部基團選擇性與待阻擋的基材之材料反應。然後執行沉積，且SAM能夠透過熱分解（伴隨任何副產物的脫附）或與整合相容的灰化製程而移除。
本案揭露內容的一或多個實施例涉及越過基材的第二表面而在基材的第一表面上選擇性沉積阻擋層的方法。第一表面是導電材料的表面。第二表面是介電材料的表面。
基材的導電材料可為任何適合的材料。適合的導電材料包括但不限於金屬、金屬氮化物、一些金屬氧化物、金屬合金、上述材料之組合，及其他導電材料。在一些實施例中，導電材料包括鉻、錳、鐵、銅、鎳、鈷、鎢、釕、氧化鉭、氮化鉭、氧化鈦、或氮化鈦中的一或多者。在一些實施例中，導電材料基本上由鉻、錳、鐵、銅、鎳、鈷、鎢、釕、氧化鉭、氮化鉭、氧化鈦、或氮化鈦組成。如在本說明書和所附申請專利範圍中所使用的，術語「基本上由……組成」是指，在原子基礎上，該材料大於或等於所述材料的約95%、98%或99%。
如在本說明書和所附申請專利範圍中所使用的，術語「氧化物」或類似術語意味，該材料含有指定的元素。該術語不應解釋為暗示特定的元素比例。因此，「氧化物」或類似物可包括化學當量比的元素或非化學當量比的元素。
基材的介電材料可以是任何適合的材料。適合的介電材料包括但不限於氧化矽（例如SiO 2）、氮化矽、碳化矽、及上述材料之組合（例如SiCON）。在一些實施例中，介電材料基本上由二氧化矽（SiO 2）組成。在一些實施例中，該層包括氮化矽。在一些實施例中，該層基本上由氮化矽組成。
參照該圖，所歸納的方法100開始於基材105，基材105包括具有第一表面112的導電材料110和具有第二表面122的介電材料120。該基材105暴露至阻擋化合物（未示出） ，以在第一表面112上越過第二表面122選擇性形成阻擋層130，且形成阻擋的第一表面132。
在一些實施例中，方法100繼續，在第二表面122上而越過阻擋的第一表面132選擇性沉積層125。在一些實施例中，該層125是介電材料。在一些實施例中，該層包括氮化矽。
能夠透過任何適合的製程執行氮化矽的沉積。適合的製程可包括，將基材暴露於鹵化矽和氨。適合的鹵化矽包括但不限於：二氯矽烷（DCS）、三氯矽烷（TCS）、四氯矽烷（SiCl 4）、四溴矽烷（SiBr 4）、四碘矽烷（SiI 4）、和六氯乙矽烷（HCDS）。
在一些實施例中，以一厚度沉積氮化矽層，該厚度在約10Å至約50Å的範圍內，或在約12Å至約35Å的範圍內，或者在約15Å至約20Å的範圍內。在一些實施例中，重覆形成阻擋層和沉積該層，直到該層的厚度大於或等於約50Å，大於或等於約75Å，大於或等於約100Å，或大於或等於約150Å。
在一些實施例中，方法100繼續，移除阻擋層130以暴露第一表面112。在一些實施例中，使用選擇性蝕刻製程移除阻擋層130。已知基於氧及基於氟的蝕刻會蝕刻類似於本文揭露的阻擋層的基於碳的膜。
一個非限制性範例是，藉由基於氧的遠端電漿移除該阻擋層。在此範例中，基於氧的遠端電漿蝕刻移除阻擋層也氧化第一表面。為了恢復原始的表面組成，能夠還原表面。適合的還原製程包括但不限於，使用包含氫或氨的電漿和包含氫或氨的熱退火。在一些實施例中，能夠獨立地遠端或內部生成（及導電耦合或感應耦合）氧電漿、氟電漿、氫電漿、和氨電漿。
儘管未在圖中顯示，但本案揭露內容的方法可進一步包括，在將基材暴露至阻擋化合物之前清潔第一表面。在一些實施例中，清潔第一表面包括，將第一表面暴露於包含乙酸和乙醇的溶液。在一些實施例中，溶液是10%的乙酸之乙醇溶液（即10%v/v的在乙醇中的乙酸，或10%w/w的在乙醇中的乙酸）。在一些實施例中，清潔第一表面包括，將第一表面暴露於氫電漿（H 2）。在一些實施例中，氫電漿是導電耦合電漿（CCP）。在一些實施例中，氫電漿是感應耦合電漿（ICP）。不受理論束縛，相信清潔該第一表面造成第一表面上更高程度地普遍存在H封端（H-termination）。相信這些封端是阻擋化合物的反應位點。
在一些實施例中，阻擋化合物包含羧酸。在一些實施例中，該方法包括，將基材暴露至羧酸，以越過第二表面而在第一表面上選擇性形成阻擋層且形成阻擋的第一表面，該基材包括導電材料與介電材料，該導電材料具有該第一表面，該介電材料具有該第二表面。
在一些實施例中，該羧酸包含至少一種具有通式為RCOOH的化合物，其中R選自C4-C20之烷基、全氟烷基、烯基或炔基。如以此方式所用，字母「C」後隨數字（例如「C4」）意味，取代基包含指定數目的碳原子（例如，C4包含四個碳原子）。一些實施例中，C4-C20烷基基本上由C-C單鍵和C-H鍵組成。在一些實施例中，C4-C20全氟烷基基本上由C-C單鍵和C-F鍵組成。在一些實施例中，C4-C20烯基基本上由C-C單鍵、至少一個C-C雙鍵和C-H鍵組成。在一些實施例中，C4-C20炔基基本上由C-C單鍵、至少一個C-C三鍵、和C-H鍵組成。在一些實施例中，C4-C20基團包括一個或多個鹵素原子及/或其他疏水部分。在一些實施例中，C4-C20基團可以是直鏈基團（例如正丁基）、支鏈（branched chain）基團（例如第三丁基）、或環狀基團（例如環己基）。在一些實施例中，烷基、全氟烷基、烯基、或炔基是直鏈。在一些實施例中，烷基、全氟烷基、烯基、或炔基是支鏈。
在一些實施例中，羧酸包括庚酸、辛酸、十一烷酸或十八烷酸。在一些實施例中，羧酸基本上由十一烷酸組成。
在一些實施例中，長鏈羧酸可用作阻擋分子且與金屬表面（具有或不具有原生氧化物）反應。在一些實施例中，對羧酸的暴露是在溶液中執行。在一些實施例中，對羧酸的暴露在氣相中執行。
在一些實施例中，小且中間鏈長（＜C12）的羧酸以氣相遞送。在一些實施例中，長烷基鏈（≥C12）的羧酸可用作溶液相中的阻擋化合物。
不受理論束縛，金屬（包括但不限於Cu、Co、W、Ru、TiN）通常是親氧的並且優先與羧酸結合而在SiO 2或SiN表面上成為RCOO-M。
在一些實施例中，越過第一阻擋表面而在第二表面上選擇性地沉積氮化矽層。在一些實施例中，氮化矽層的厚度在約30埃至約40埃的範圍內。在一些實施例中，以大於或等於約30：1的選擇性沉積氮化矽層。在一些實施例中，將基材維持在小於或等於約200 oC的溫度。
在一些實施例中，阻擋化合物包含醯肼。在一些實施例中，該方法包括，將基材暴露至醯肼，以越過第二表面而在第一表面上選擇性形成阻擋層且形成阻擋的第一表面，該基材包括導電材料與介電材料，該導電材料具有該第一表面，該介電材料具有該第二表面。
在一些實施例中，該醯肼包含至少一種具有通式為RC(O)NHNR’ 2的化合物，其中R選自C4-C20烷基、全氟烷基、烯基或炔基，並且每個R’獨立地選自H或C1-C4烷基，或可以連接在一起形成包含2至5個碳原子的環。
不受理論束縛，預期醯肼形成熱穩定的金屬錯合物。鈷-醯肼錯合物如雙(第三丁基碳醯基肼基)鈷，相對地較不易揮發並且至高達250 oC仍熱穩定。相信使用較長鏈的烷基能夠進一步降低蒸氣壓並導致導電表面的阻擋。
在一些實施例中，R是第三丁基。在一些實施例中，每個R’是氫。在一些實施例中，每個R’是甲基。
在一些實施例中，阻擋化合物包含氣態烷基膦酸。在一些實施例中，該方法包括，將基材暴露至氣態烷基膦酸，以越過第二表面而在第一表面上選擇性形成阻擋層且形成阻擋的第一表面，該基材包括導電材料與介電材料，該導電材料具有該第一表面，該介電材料具有該第二表面。如本說明書和所附申請專利範圍中所用，描述詞「氣態」是指烷基膦酸以氣相供應。
在一些實施例中，烷基膦酸包含至少一種具有通式為RP(O)(OR”) 2的化合物，其中R選自C4-C20烷基、全氟烷基、烯基或炔基，並且每個R”獨立地選自H、C1-C12烷基、或芳基。
在一些實施例中，R”獨立地為C1-C12烷基或芳基。不受理論束縛，這些實施例的烷基膦酸中氫鍵的缺乏增加了這些阻擋化合物的蒸氣壓。
在一些實施例中，烷基膦酸包含十八烷基膦酸。在一些實施例中，烷基膦酸包括全氟辛基膦酸。
在一些實施例中，烷基膦酸透過二鹵代烷基膦酸（dihaloalkylphosphonic  acid）與醇的反應原位產生。在一些實施例中，二鹵代烷基膦酸包含至少一種具有通式RP(O)X 2的化合物，其中每個X是獨立選擇的鹵素。在一些實施例中，醇包含至少一種具有通式R”OH的化合物。
不受理論束縛，二鹵代烷基膦酸和醇各自比它們產生的烷基膦酸更易揮發。因此，可以在氣相中輸送二鹵代烷基膦酸和醇，使得它們反應形成原本會難以揮發的烷基膦酸。
在一些實施例中，R”是H。不受理論束縛，使用水作為這些實施例的醇原位提供烷基膦酸，否則原本烷基膦酸會由於氫鍵而具有低揮發性。
儘管已經參考特定實施例描述了本案揭露內容，但應了解，這些實施例僅為說明本案揭露內容之原理及應用。發明所屬技術領域中具有通常知識者明瞭，在不背離本案揭露內容的精神與範疇的情況下，可對本案揭露內容的方法和設備進行各種修改和變化。因此，希望本案揭露內容包括在所附申請專利範圍之範疇內的修改例與變化例及其等效例。
100:方法 105:基材 110:導電材料 112:第一表面 120:介電材料 122:第二表面 125:層 130:阻擋層 132:阻擋的第一表面
透過參考實施例（其中一些在附圖中說明），可以獲得本文簡要總結的本案公開內容之更具體的描述，如此能夠詳細地了解本案揭露內容的上述特徵。然而，應注意，附圖僅說明本案揭露內容的典型實施例，因此不應認為是對本案揭露內容之範疇的限制，因為本案揭露內容可容許其他等效的實施例。
圖1顯示根據本案揭露內容的一或多個實施例的處理方法。
在附圖中，類似的部件及/或特徵可具有相同的元件符號。另外，相同類型的各種部件可透過使元件符號後加上虛線及第二符號而區分，該第二符號區分類似部件。若在說明書中僅使用第一元件符號，則該敘述適用於具有相同第一元件符號的任何一個類似部件，無論第二元件符號為何。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
105:基材
110:導電材料
112:第一表面
120:介電材料
122:第二表面
125:層
130:阻擋層
132:阻擋的第一表面

Claims (8)

  1. 一種選擇性沉積一阻擋層之方法，該方法包括：將一基材暴露至一醯肼，以越過一第二表面而在一第一表面上選擇性形成一阻擋層且形成一阻擋的第一表面，該基材包括一導電材料與一介電材料，該導電材料具有該第一表面，該介電材料具有該第二表面，該醯肼包括至少一種具有通式RC(O)NHNR’ 2的化合物，其中R選自C4至C20烷基、全氟烷基、烯基、或炔基基團，且每一R’獨立地選自H或C1至C4烷基，或是能夠接合在一起而形成包括2至5個碳原子的環。
  2. 如請求項1所述之方法，其中該導電材料包括金屬、金屬合金、金屬氧化物、金屬氮化物、或上述材料之組合。
  3. 如請求項2所述之方法，其中該導電材料包括下述一或多者：鉻、錳、鐵、銅、鎳、鈷、鎢、釕、氧化鉭、氮化鉭、氧化鈦或氮化鈦。
  4. 如請求項1所述之方法，進一步包括：越過該阻擋的第一表面而在該第二表面上選擇性沉積一層。
  5. 如請求項4所述之方法，其中該層包括一介電材料。
  6. 如請求項1所述之方法，其中R是第三丁基基團。
  7. 如請求項1所述之方法，其中每一R’是氫。
  8. 如請求項1所述之方法，其中每一R’是甲基基團。
TW111104715A 2017-12-22 2018-12-05 在導電表面上沉積阻擋層的方法 TWI810808B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762610147P 2017-12-22 2017-12-22
US62/610,147 2017-12-22

Publications (2)

Publication Number Publication Date
TW202223135A TW202223135A (zh) 2022-06-16
TWI810808B true TWI810808B (zh) 2023-08-01

Family

ID=66950648

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107143569A TWI757565B (zh) 2017-12-22 2018-12-05 在導電表面上沉積阻擋層的方法
TW111104715A TWI810808B (zh) 2017-12-22 2018-12-05 在導電表面上沉積阻擋層的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107143569A TWI757565B (zh) 2017-12-22 2018-12-05 在導電表面上沉積阻擋層的方法

Country Status (5)

Country Link
US (2) US10892157B2 (zh)
KR (2) KR102506509B1 (zh)
CN (1) CN111512430B (zh)
TW (2) TWI757565B (zh)
WO (1) WO2019126655A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7109397B2 (ja) * 2019-03-13 2022-07-29 東京エレクトロン株式会社 成膜方法
JP6953480B2 (ja) * 2019-07-31 2021-10-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US20220064784A1 (en) * 2020-09-03 2022-03-03 Applied Materials, Inc. Methods of selective deposition
EP4287240A1 (en) * 2021-02-01 2023-12-06 Central Glass Company, Limited Substrate, selective film deposition method, deposition film of organic matter, and organic matter
TW202248443A (zh) * 2021-02-28 2022-12-16 美商應用材料股份有限公司 選擇性沉積的表面處理
US11967523B2 (en) 2021-10-11 2024-04-23 Applied Materials, Inc. Self-assembled monolayer for selective deposition
WO2023076115A1 (en) 2021-10-27 2023-05-04 Applied Materials, Inc. Selective blocking of metal surfaces using bifunctional self-assembled monolayers
WO2023096270A1 (ko) * 2021-11-26 2023-06-01 솔브레인 주식회사 고유전율 박막용 가리움제, 이를 이용한 선택영역증착 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
JP2023100428A (ja) * 2022-01-06 2023-07-19 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030089899A1 (en) * 2000-08-22 2003-05-15 Lieber Charles M. Nanoscale wires and related devices
US20070281126A1 (en) * 2006-06-01 2007-12-06 The Regents Of The University Of Michigan Dry adhesion bonding
US20160002701A1 (en) * 2013-03-12 2016-01-07 Ventana Medical Systems, Inc. Proximity Assay for In Situ Detection of Targets

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323131B1 (en) 1998-06-13 2001-11-27 Agere Systems Guardian Corp. Passivated copper surfaces
EP1333323A3 (en) 2002-02-01 2004-10-06 Nikon Corporation Self-cleaning reflective optical elements for use in x-ray optical systems, and optical systems and microlithography systems comprising same
US6641899B1 (en) * 2002-11-05 2003-11-04 International Business Machines Corporation Nonlithographic method to produce masks by selective reaction, articles produced, and composition for same
US20050170650A1 (en) * 2004-01-26 2005-08-04 Hongbin Fang Electroless palladium nitrate activation prior to cobalt-alloy deposition
US20060102895A1 (en) * 2004-11-16 2006-05-18 Hendrix Bryan C Precursor compositions for forming tantalum-containing films, and tantalum-containing barrier films and copper-metallized semiconductor device structures
US8575021B2 (en) * 2004-11-22 2013-11-05 Intermolecular, Inc. Substrate processing including a masking layer
US7432201B2 (en) 2005-07-19 2008-10-07 Applied Materials, Inc. Hybrid PVD-CVD system
JPWO2007023944A1 (ja) * 2005-08-26 2009-03-05 日本ゼオン株式会社 複合樹脂成形体、積層体、多層回路基板および電子機器
JP2007329461A (ja) * 2006-05-01 2007-12-20 Bridgestone Corp 光透過性電磁波シールド性窓材の製造方法、及び光透過性電磁波シールド性窓材、
US8916232B2 (en) * 2006-08-30 2014-12-23 Lam Research Corporation Method for barrier interface preparation of copper interconnect
US20090269507A1 (en) * 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
WO2010007955A1 (ja) 2008-07-14 2010-01-21 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
EP2264460A1 (en) * 2009-06-18 2010-12-22 Nxp B.V. Device having self-assembled-monolayer
WO2012036103A1 (en) * 2010-09-15 2012-03-22 Ricoh Company, Ltd. Electromechanical transducing device and manufacturing method thereof, and liquid droplet discharging head and liquid droplet discharging apparatus
KR20140099226A (ko) 2011-11-25 2014-08-11 아사히 가라스 가부시키가이샤 Euv 리소그래피용 반사형 마스크 블랭크 및 그 제조 방법
JP6327442B2 (ja) * 2013-03-07 2018-05-23 Dic株式会社 導電性材料の製造方法及び導電性材料
KR102185458B1 (ko) * 2015-02-03 2020-12-03 에이에스엠 아이피 홀딩 비.브이. 선택적 퇴적
CN107406977A (zh) * 2015-02-26 2017-11-28 应用材料公司 使用自组装单层的选择性电介质沉积的方法
US9673042B2 (en) * 2015-09-01 2017-06-06 Applied Materials, Inc. Methods and apparatus for in-situ cleaning of copper surfaces and deposition and removal of self-assembled monolayers
US20170092533A1 (en) * 2015-09-29 2017-03-30 Applied Materials, Inc. Selective silicon dioxide deposition using phosphonic acid self assembled monolayers as nucleation inhibitor
US10163629B2 (en) * 2015-11-16 2018-12-25 Applied Materials, Inc. Low vapor pressure aerosol-assisted CVD
US20170178899A1 (en) * 2015-12-18 2017-06-22 Lam Research Corporation Directional deposition on patterned structures
EP4358119A2 (en) * 2016-03-03 2024-04-24 Applied Materials, Inc. Improved self-assembled monolayer blocking with intermittent air-water exposure
US10378105B2 (en) * 2016-05-31 2019-08-13 Tokyo Electron Limited Selective deposition with surface treatment
US11621161B2 (en) * 2020-10-27 2023-04-04 Applied Materials, Inc. Selective deposition of a passivation film on a metal surface
US11569088B2 (en) * 2020-10-27 2023-01-31 Applied Materials, Inc. Area-selective atomic layer deposition of passivation layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030089899A1 (en) * 2000-08-22 2003-05-15 Lieber Charles M. Nanoscale wires and related devices
US20070281126A1 (en) * 2006-06-01 2007-12-06 The Regents Of The University Of Michigan Dry adhesion bonding
US20160002701A1 (en) * 2013-03-12 2016-01-07 Ventana Medical Systems, Inc. Proximity Assay for In Situ Detection of Targets

Also Published As

Publication number Publication date
US10892157B2 (en) 2021-01-12
WO2019126655A1 (en) 2019-06-27
KR102506509B1 (ko) 2023-03-06
TW202223135A (zh) 2022-06-16
KR20230035699A (ko) 2023-03-14
CN111512430A (zh) 2020-08-07
CN111512430B (zh) 2023-09-26
US20190198318A1 (en) 2019-06-27
US20210134593A1 (en) 2021-05-06
KR102627240B1 (ko) 2024-01-23
TW201930627A (zh) 2019-08-01
KR20200091945A (ko) 2020-07-31
TWI757565B (zh) 2022-03-11
US11515156B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
TWI810808B (zh) 在導電表面上沉積阻擋層的方法
TWI819806B (zh) 基材上選擇性沉積金屬薄膜之方法
US11821085B2 (en) Methods of selective atomic layer deposition
US10643840B2 (en) Selective deposition defects removal by chemical etch
JP2020527866A (ja) 金属表面上にブロッキング層を堆積させるための方法
TW202217055A (zh) 選擇性沉積的方法
US11702733B2 (en) Methods for depositing blocking layers on conductive surfaces
US20230002890A1 (en) Multiple surface and fluorinated blocking compounds
KR102320775B1 (ko) 증착-처리-에칭 프로세스를 사용한 실리콘의 선택적 증착
CN116917534A (zh) 选择性沉积的表面处理