KR20200023758A - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20200023758A
KR20200023758A KR1020180100119A KR20180100119A KR20200023758A KR 20200023758 A KR20200023758 A KR 20200023758A KR 1020180100119 A KR1020180100119 A KR 1020180100119A KR 20180100119 A KR20180100119 A KR 20180100119A KR 20200023758 A KR20200023758 A KR 20200023758A
Authority
KR
South Korea
Prior art keywords
data
memory
state
program
memory device
Prior art date
Application number
KR1020180100119A
Other languages
English (en)
Inventor
이주영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180100119A priority Critical patent/KR20200023758A/ko
Priority to US16/504,023 priority patent/US10964392B2/en
Priority to CN201910693626.8A priority patent/CN110865948B/zh
Publication of KR20200023758A publication Critical patent/KR20200023758A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/601—Reconfiguration of cache memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예들에 따른 메모리 시스템은 제 1 데이터, 상기 제 1 데이터에 대응하는 상기 캐시 프로그램 커맨드 및 제 2 데이터, 상기 제 2 데이터에 대응하는 상기 노멀 프로그램 커맨드를 제공하는 컨트롤러; 및 상기 캐시 프로그램 커맨드에 따라 상기 제 1 데이터를 타겟 다이에 프로그램하며, 상기 제 1 데이터에 대한 프로그램 동작이 완료된 후, 상기 타겟 다이를 노멀 상태로 설정하고, 상기 노멀 프로그램 커맨드에 따라 상기 제 2 데이터를 상기 타겟 다이에 프로그램하는 메모리 장치를 포함할 수 있다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템 및 그의 동작방법에 관한 것으로, 보다 구체적으로 캐시 프로그램 동작을 효율적으로 수행할 수 있는 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 프로그램 동작을 효율적으로 수행할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템은 제 1 데이터, 상기 제 1 데이터에 대응하는 상기 캐시 프로그램 커맨드 및 제 2 데이터, 상기 제 2 데이터에 대응하는 상기 노멀 프로그램 커맨드를 제공하는 컨트롤러; 및 상기 캐시 프로그램 커맨드에 따라 상기 제 1 데이터를 타겟 다이에 프로그램하며, 상기 제 1 데이터에 대한 프로그램 동작이 완료된 후, 상기 타겟 다이를 노멀 상태로 설정하고, 상기 노멀 프로그램 커맨드에 따라 상기 제 2 데이터를 상기 타겟 다이에 프로그램하는 메모리 장치를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작방법은 제 1 데이터 및 상기 제 1 데이터에 대응하는 상기 캐시 프로그램 커맨드를 컨트롤러에서 메모리 장치로 제공하는 단계; 상기 캐시 프로그램 커맨드에 따라 상기 제 1 데이터를 타겟 다이에 프로그램하는 단계; 상기 타겟 다이를 노멀 상태로 설정하는 단계; 및 상기 노멀 프로그램 커맨드에 따라 상기 제 2 데이터를 상기 타겟 다이에 프로그램하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 추가적인 커맨드 없이 데이터를 효율적으로 메모리 장치에 프로그램할 수 있다.
도 1A는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1B는 본 발명의 실시 예에 따른 상태관리 테이블을 나타낸 개념도이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 5a는 본 발명의 실시 예에 데이터 이동 경로를 나타낸 개념도이다.
도 5b는 본 발명의 실시 예에 따른 캐시 프로그램 동작을 나타낸 개념도이다.
도 5c는 본 발명의 실시 예에 따른 노멀 프로그램 동작을 나타낸 개념도이다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 시간의 흐름에 기초하여 나타낸 개념도이다.
도 6a 내지 도 6e는 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타낸 개념도이다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타낸 흐름도이다.
도 8 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1A은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1A을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함할 수 있다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행할 수 있다. 여기서, 호스트(102)는 사용자 요청에 대응하는 복수의 커맨드들을 메모리 시스템(110)으로 제공하며, 메모리 시스템(110)은 호스트(102)로부터 제공된 커맨드들에 대응하는 동작들을 수행할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공할 수 있다.
또한, 메모리 시스템(110)은 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장할 수 있다. 다시 말해, 메모리 시스템(110)은 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공할 수 있다.
메모리 장치(150)는 복수의 채널들 각각에 연결된 복수의 다이(die)들을 포함할 수 있다. 복수의 다이들 각각은 복수의 메모리 블록들을 포함할 수 있다. 각각의 메모리 블록들은 복수의 페이지들(pages)을 포함할 수 있다. 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 아울러, 메모리 장치(150)는 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.
그리고, 컨트롤러(130)는 호스트(102)의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예컨대, 컨트롤러(130)는 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 데이터를 리드 혹은 라이트하기 위하여, 컨트롤러(130)는 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
구체적으로, 컨트롤러(130)는 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 메모리 인터페이스(Memory I/F) 유닛(142), 메모리(Memory)(144) 및 상태관리부(state manager)(146)를 포함할 수 있다.
호스트 인터페이스 유닛(132)은 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
또한, 메모리 인터페이스 유닛(142)은 컨트롤러(130)가 호스트(102)의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행할 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 혹은 컨트롤러(130)의 외부에 존재할 수 있다. 이때, 메모리(144)는 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장할 수 있다. 본 발명의 실시 예에 따른 메모리(144)는 호스트(102)로부터 제공된 라이트 데이터를 임시로 저장할 수 있다. 예를 들면, 호스트(102)가 메모리 시스템(110)에게 라이트 커맨드를 제공한 경우, 메모리(144)는 프로세서(134)의 제어에 의하여 호스트(102)로부터 제공된 라이트 커맨드에 대응하는 라이트 데이터를 임시로 저장할 수 있다. 메모리(144)는 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
그리고, 프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어하며, 호스트(102)의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어할 수 있다.
프로세서(134)는 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동할 수 있다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
따라서, 프로세서(134)는 펌웨어를 구동하여 호스트(102)로부터 제공된 라이트 데이터에 대응하는 논리주소와 실제로 라이트 데이터가 저장될 위치인 물리주소를 매핑할 수 있다.
나아가, 프로세서(134)는 메모리(144)에 임시로 저장된 라이트 데이터가 라이트 데이터에 대응하는 물리주소에 프로그램되도록 메모리 장치(150)를 제어할 수 있다.
구체적으로, 프로세서(134)는 라이트 데이터를 메모리 장치(150)에 프로그램하기 위하여 프로그램 커맨드 및 라이트 데이터를 메모리 장치(150)에 제공할 수 있다. 특히, 프로세서(134)는 라이트 데이터의 성격에 따라 노멀 프로그램 커맨드 혹은 캐시 프로그램 커맨드를 메모리 장치(150)에 제공할 수 있다. 예를 들면, 연속 데이터(sequential data)가 메모리 장치(150)에 프로그램되어야 하는 경우, 프로세서(134)는 캐시 프로그램 커맨드를 메모리 장치(150)에 제공할 수 있다. 반면에, 불연속 데이터가 메모리 장치(150)에 프로그램되어야 하는 경우, 프로세서(134)는 노멀 프로그램 커맨드를 메모리 장치(150)에 제공할 수 있다.
메모리 장치(150)는 프로세서(134)로부터 제공된 프로그램 커맨드에 기초하여 라이트 데이터를 프로그램할 수 있다. 보통, 메모리 장치(150)에 포함된 복수의 다이들은 노멀 프로그램 커맨드에 따른 노멀 프로그램이 가능한 상태(이하, 노멀 상태)로 설정되어 있다. 다만, 캐시 프로그램 커맨드를 제공받은 메모리 장치(150)는 라이트 데이터가 프로그램될 다이(이하, 타겟 다이)를 캐시 프로그램이 가능한 상태(이하, 캐시 상태)로 설정할 수 있다. 나아가, 캐시 프로그램이 완료된 후에, 메모리 장치(150)는 자동적으로 타겟 다이를 노멀 상태로 설정할 수 있다.
캐시 프로그램 커맨드에 따른 프로그램 동작 및 노멀 프로그램 커맨드에 따른 프로그램 동작은 도 5a 내지 도 5c를 통하여 설명된다.
컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
그리고, 상태관리부(146)는 프로세서(134)의 제어에 의하여 메모리 장치(150)에 포함된 복수의 다이들 각각의 프로그램 상태를 관리할 수 있다. 나아가, 상태관리부(146)는 상태관리 테이블(148)을 저장할 수 있으며, 복수의 다이들 각각의 프로그램 상태가 변동될 때마다 상태관리 테이블(148)을 업데이트할 수 있다. 상태관리부(146)는 도 1B를 참조하여 설명된다.
도 1B는 본 발명의 실시 예에 따른 상태관리 테이블(148)을 나타낸 도면이다. 설명의 편의를 위하여, 도 1B에서는 하나의 채널당 4개의 다이가 연결되어 있다고 가정한다.
상태관리부(146)는 복수의 다이들 각각이 현재 프로그램 동작을 수행하는지 혹은 수행하고 있지 아니한지를 확인할 수 있다. 상태관리부(146)는 프로그램 동작을 수행하고 있는 다이에 대하여 '비지'상태로, 프로그램 동작을 수행하고 있지 아니하는 다이에 대하여 '래디'상태로 관리할 수 있다. 도 1B에 도시된 상태관리 테이블(148)를 참조하면, 제 1 채널에 연결된 제 1 다이 및 제 2 다이의 프로그램 상태는 '래디'상태인 것이 확인된다. 또한, 제 1 채널에 연결된 제 3 다이 및 제 4 다이의 프로그램 상태는 '비지'상태인 것이 확인된다.
또한, 상태관리부(146)는 복수의 다이들 각각의 프로그램 상태를 업데이트할 수 있다. 예를 들면, '래디'상태를 유지하던 다이에 프로그램될 라이트 데이터가 메모리 장치(150)에 제공된 경우, 상태관리부(146)는 상기 다이에 대한 프로그램 상태를 '래디'상태에서 '비지'상태로 업데이트할 수 있다. 반대로, '비지'상태를 유지하던 다이에 추가적인 라이트 데이터가 제공되지 아니한 경우, 상태관리부(146)는 상기 다이에 대한 프로그램 상태를 '비지'상태에서 '래디'상태로 업데이트할 수 있다.
도 1B에 도시된 상태관리 테이블(148)에 기초하면, 현재 제 1 다이에서 수행되는 프로그램 동작이 없으나, 추후에 제 1 다이에서 프로그램 동작이 수행되면, 제 1 다이의 프로그램 상태는 '래디'상태에서 '비지'상태로 업데이트될 수 있다. 반면에, 현재 제 3 다이에서 프로그램 동작이 수행되지만, 추후에 제 3 다이에 수행되는 프로그램 동작이 종료되면, 제 3 다이의 프로그램 상태는 '비지'상태에서 '래디'상태로 업데이트될 수 있다.
다시 도 1A로 돌아와, 도면에 도시되진 아니하였으나, 컨트롤러(130)는 에러 정정 코드(ECC: Error Correction Code) 유닛, 파워 관리 유닛(PMU: Power Management Unit)을 더 포함할 수 있다.
ECC 유닛은 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다.
ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다.
ECC 유닛은 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있다. 다만, 이에 한정되는 것은 아니다. 또한, ECC 유닛는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU는 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리할 수 있다.
이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
메모리 장치(150)는 단일 레벨 셀 메모리 블록보다 다중 레벨 셀 메모리 블록에 더 많은 양의 데이터를 저장할 수 있다. 다만, 메모리 장치(150)는 다중 레벨 셀 메모리 블록을 활용하여 데이터를 처리하는 것보다 단일 레벨 셀 메모리 블록을 활용하여 더 신속하게 데이터를 처리할 수 있다. 즉, 단일 레벨 셀 메모리 블록과 다중 레벨 셀 메모리 블록은 서로 다른 장단점을 가지고 있다. 그렇기 때문에, 프로세서(134)는, 신속한 데이터 처리가 필요한 경우, 단일 레벨 셀 메모리 블록에 데이터를 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 반면에, 많은 양의 저장 공간이 필요한 경우, 프로세서(134)는 다중 레벨 셀 메모리 블록에 데이터를 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 결과적으로, 상황에 따라서 프로세서(134)는 데이터가 저장될 메모리 블록의 종류를 결정할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들은 메모리 셀 어레이(330)로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 셀 어레이(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급 회로(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급 회로(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1A에 도시한 메모리 장치(150)의 메모리 블록들을 보여주는 블록도로서, 각각의 메모리 블록들은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 셀 어레이(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 셀 어레이 (330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 셀 어레이 (330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 셀 어레이(330)에는 복수의 메모리 셀들이 구현될 수 있다.
이하에서는, 도 5a 내지 도 5c를 통하여 본 발명의 실시 예에 따른 라이트 데이터의 프로그램 동작이 설명된다. 설명의 편의를 위하여 도 5a 내지 도 5c에서는 상태관리부(146)의 동작을 고려하지 아니한다.
도 5a는 본 발명의 실시 예에 따른 라이트 데이터의 이동 경로를 나타낸 개념도이다. 도 5a에 도시된 라이트 회로(320)는 도 3에 도시된 리드/라이트 회로(320)와 동일하다. 다만, 도 5에서는 리드 동작은 고려되지 아니한 점을 반영하여, 도 3의 리드/라이트 회로(320)가 라이트 회로(320)로 표현된다. 또한, 도 5에서는 설명의 편의를 위하여 본 발명의 핵심적인 구성요소만이 표현된다.
먼저, 호스트(102)는 컨트롤러(130)로 라이트 커맨드와 함께 라이트 데이터를 제공할 수 있다. 나아가, 호스트(102)는 라이트 데이터뿐만 아니라 라이트 데이터에 대응하는 논리주소를 함께 컨트롤러(130)로 제공할 수 있다.
컨트롤러(130)는 호스트 인터페이스부(132)를 통하여 라이트 데이터 및 라이트 데이터에 대응하는 논리주소를 제공받을 수 있다. 그리고, 라이트 데이터는 프로세서(134)의 제어에 의하여 메모리(144)에 임시로 저장될 수 있다. 또한, 프로세서(134)는 라이트 데이터가 실제로 저장될 물리주소를 할당할 수 있다. 할당된 물리주소는 다이 정보, 메모리 블록 정보, 페이지 정보를 포함할 수 있다.
그리고, 프로세서(134)는 메모리 인터페이스(142)를 통하여 메모리(144)에 저장된 라이트 데이터 및 프로그램 커맨드를 메모리 장치(150)로 제공할 수 있다. 나아가, 프로세서(134)는 타겟 다이의 프로그램 상태 및 프로그램 커맨드의 종류를 고려하여 라이트 데이터 및 프로그램 커맨드를 메모리 장치(150)로 제공할 수 있다.
컨트롤러(130)로부터 제공된 라이트 데이터는 메모리 장치(150)에 포함된 라이트 회로(320)내 적어도 하나 이상의 페이지 버퍼에 버퍼링될 수 있다. 그리고, 라이트 회로(320)는 컨트롤러(130)로부터 제공된 프로그램 커맨드에 따라 라이트 데이터에 대응하는 물리주소(도 5에서는 메모리 셀 어레이(330)로만 표시됨)에 라이트 데이터를 프로그램할 수 있다.
도 5b는 본 발명의 실시 예에 따른 캐시 프로그램 동작을 나타낸 개념도이다. 설명의 편의를 위하여 제 1 데이터(1st data)와 제 2 데이터(2nd data)는 연속 데이터라고 가정한다. 그리고, 초기에 타겟 다이는 '노멀'상태라고 가정한다.
먼저, 컨트롤러(130)는 타겟 다이에 제 1 데이터(1st data)를 프로그램하기 위하여 메모리 장치(150)에 제 1 데이터(1st data) 및 캐시 프로그램 커맨드를 제공할 수 있다. 이때, 메모리 장치(150)는 제 1 데이터(1st data)를 적어도 하나 이상의 페이지 버퍼에 버퍼링할 수 있다. 그리고, 메모리 장치(150)는 타겟 다이를 '노멀'상태에서 '캐시'상태로 설정할 수 있다. 그리고 나서, 메모리 장치(150)는 제 1 데이터(1st data)를 타겟 다이에 프로그램할 수 있다.
제 1 데이터(1st data)가 타겟 다이에 프로그램되고 있는 도중에, 컨트롤러(130)는 제 2 데이터(2nd data)를 프로그램하기 위하여 메모리 장치(150)에 제 2 데이터(2nd data) 및 캐시 프로그램 커맨드를 제공할 수 있다. 메모리 장치(150)는 제 1 데이터(1st data)를 타겟 다이에 프로그램하면서, 제 2 데이터(2nd data)를 적어도 하나 이상의 페이지 버퍼에 버퍼링할 수 있다. 그리고, 현재 타겟 다이는 '캐시'상태이므로, 메모리 장치(150)는 별도로 상태 변경 동작을 수행하지 아니할 수 있다.
제 1 데이터(1st data)의 프로그램 동작이 완료된 후에, 메모리 장치(150)는 제 2 데이터(2nd data)를 타겟 다이에 프로그램할 수 있다. 제 2 데이터(2nd data)가 프로그램되고 있는 도중에, 컨트롤러(130)로부터 제공되는 별도의 데이터 및 프로그램 커맨드가 존재하지 않기 때문에, 메모리 장치(150)는 제 2 데이터(2nd data)에 대한 프로그램 동작이 완료된 후에, 타겟 다이를 '캐시'상태에서 '노멀'상태로 자동적으로 설정할 수 있다.
도 5c는 본 발명의 실시 예에 따른 노멀 프로그램 동작을 나타낸 개념도이다. 설명의 편의를 위하여 제 3 데이터(3rd data)와 제 4 데이터(4th data)는 불연속 데이터라고 가정한다. 그리고, 초기에 타겟 다이는 '노멀'상태라고 가정한다.
먼저, 컨트롤러(130)는 타겟 다이에 제 3 데이터(3rd data)를 프로그램하기 위하여 메모리 장치(150)에 제 3 데이터(3rd data) 및 노멀 프로그램 커맨드를 제공할 수 있다. 이때, 메모리 장치(150)는 제 3 데이터(3rd data)를 적어도 하나 이상의 페이지 버퍼에 버퍼링할 수 있다. 메모리 장치(150)는 현재 타겟 다이가 '노멀'상태이므로 별도의 상태 변경 동작을 수행하지 아니할 수 있다. 그리고 나서, 메모리 장치(150)는 제 3 데이터(3rd data)를 타겟 다이에 프로그램할 수 있다.
제 3 데이터(3rd data)에 대한 프로그램 동작이 완료된 후에, 컨트롤러(130)는 타겟 다이에 제 4 데이터(4th data)를 프로그램하기 위하여 메모리 장치(150)에 제 4 데이터(4th data) 및 노멀 프로그램 커맨드를 제공할 수 있다. 이때, 메모리 장치(150)는 제 4 데이터(4th data)를 적어도 하나 이상의 페이지 버퍼에 버퍼링할 수 있다. 메모리 장치(150)는 현재 타겟 다이가 '노멀'상태이므로 별도의 상태 변경 동작을 수행하지 아니할 수 있다. 그리고 나서, 메모리 장치(150)는 제 4 데이터(4th data)를 타겟 다이에 프로그램할 수 있다.
이와 같이, 본 발명의 실시 예에 따른 메모리 시스템(110)은 서로 다른 커맨드를 활용하여 데이터를 프로그램할 수 있다. 이하에서는 상기 설명된 프로그램 커맨드를 활용하여 보다 효율적으로 데이터를 프로그램할 수 있는 방법이 설명된다.
도 6a 내지 도 6e는 본 발명의 실시 예에 따른 메모리 시스템(110)의 데이터 프로그램 동작을 나타낸 개념도이다. 도 6a 내지 도 6e에서 컨트롤러(130)는 메모리(144)에 저장된 제 1 데이터(data1) 내지 제 3 데이터(data3)를 메모리 장치(150)에 프로그램한다. 이하에서 설명되는 컨트롤러(130)의 동작은 모두 프로세서(134)의 제어에 의하여 수행될 수 있다. 설명의 편의를 위하여 제 1 데이터(data1) 및 제 2 데이터(data2)는 연속 데이터이고, 제 3 데이터(data3)는 불연속 데이터라고 가정한다. 또한, 타겟 다이는 제 1 다이(650)이고, 타겟 다이의 초기 상태는 '래디'상태 및 '노멀'상태라고 가정한다. 제 1 데이터(data1) 내지 제 3 데이터(data3)는 제 1 다이(650)에 포함된 제 1 메모리 블록(655)에 프로그램된다고 가정한다. 다만, 이는 하나의 실시 예일뿐이며, 이제 제한되는 것은 아니다.
먼저, 도 6a를 참조하면, 컨트롤러(130)는 메모리(144)에 저장된 제 1 데이터(data1)를 제 1 다이(650)의 제 1 메모리 블록(655)에 프로그램하기 위하여 제 1 데이터(data1)를 메모리 장치(150)에 제공할 수 있다. 또한, 컨트롤러(130)는 제 1 데이터(data1)를 프로그램하기 위하여 캐시 프로그램 커맨드를 제 1 데이터(data1)와 함께 메모리 장치(150)에 제공할 수 있다.
메모리 장치(150)는 컨트롤러(130)로부터 제공받은 제 1 데이터(data1)를 라이트 회로(320) 내 적어도 하나 이상의 페이지 버퍼에 버퍼링할 수 있다. 그리고, 메모리 장치(150)는 제 1 다이(650)를 '노멀'상태에서 '캐시'상태로 설정할 수 있다.
이때, 컨트롤러(130)는 상태관리부(146)에 저장된 상태테이블(148)내 제 1 다이(650)의 프로그램 상태를 업데이트할 수 있다. 구체적으로, 컨트롤러(130)는 제 1 다이(650)의 상태가 '래디'상태인 제 1 상태테이블(610)를 제 1 다이(650)의 상태가 '비지'상태인 제 2 상태테이블(615)로 업데이트할 수 있다.
그리고, 도 6b를 참조하면, 메모리 장치(150)는 캐시 프로그램 커맨드에 기초하여 제 1 데이터(data1)를 제 1 메모리 블록(655)에 프로그램할 수 있다.
제 1 데이터(data1)가 프로그램되는 도중에, 컨트롤러(130)는 메모리(144)에 저장된 제 2 데이터(data2)를 제 1 메모리 블록(655)에 프로그램하기 위하여 제 2 데이터를(data2)를 메모리 장치(150)에 제공할 수 있다. 또한, 컨트롤러(130)는 제 2 데이터(data2)를 프로그램하기 위하여 캐시 프로그램 커맨드를 제 2 데이터(data2)와 함께 메모리 장치(150)에 제공할 수 있다.
메모리 장치(150)는 제 1 데이터(data1)를 제 1 메모리 블록(655)에 프로그램하면서, 컨트롤러(130)로부터 제공받은 제 2 데이터(data2)를 라이트 회로(320) 내 적어도 하나 이상의 페이지 버퍼에 버퍼링할 수 있다.
나아가, 도 6c를 참조하면, 메모리 장치(150)는 제 1 데이터(data1)에 대한 프로그램 동작이 완료되면, 연달아 제 2 데이터(data2)를 제 1 메모리 블록(655)에 프로그램할 수 있다. 그리고, 메모리 장치(150)는 제 2 데이터(data2)에 대한 프로그램 동작을 완료할 수 있다. 제 2 데이터(data2)에 대한 프로그램 동작이 완료될 때까지 새로운 데이터가 메모리 장치(150)로 제공되지 아니하였으므로, 메모리 장치(150)는 제 1 다이(650)를 자동적으로 '캐시'상태에서 '노멀'상태로 설정할 수 있다.
그리고, 컨트롤러(130)는 메모리 장치(150)에서 제 2 데이터(data2)에 대한 프로그램 동작이 완료되는 시점을 확인할 수 있다. 이때, 컨트롤러(130)는 제 1 다이(650)의 프로그램 상태가 '비지' 상태로 기록된 제 2 상태테이블(615)를 '래디'상태로 기록된 제 3 상태테이블(620)로 업데이트할 수 있다.
상기의 예와 달리, 만약, 제 2 데이터(data2)에 대한 프로그램 동작이 수행되는 도중에 캐시 프로그램 커맨드와 함께 새로운 데이터가 컨트롤러(130)로부터 제공된 경우에는 메모리 장치(150)는 제 2 데이터(data2)가 프로그램된 후에 연이어서 새로운 데이터를 프로그램할 수 있다.
반면에, 도 6d를 참조하면, 제 3 데이터(data3)는 앞서 프로그램된 제 1 데이터(data1) 및 제 2 데이터(data2)와는 상이한 불연속 데이터이기 때문에, 컨트롤러(130)는 제 1 다이(650)의 상태를 확인한 후, 제 3 데이터(data3)를 메모리 장치(150)에 제공할 수 있다. 구체적으로, 컨트롤러(130)는 제 3 상태테이블(620)에 기록된 제 1 다이(650)의 프로그램 상태가 '래디'상태인 것을 확인하고, 제 3 데이터(data3)를 메모리 장치(150)에 제공할 수 있다. 뿐만 아니라, 컨트롤러(130)는 제 3 데이터(data3)와 함께 노멀 프로그램 커맨드를 메모리 장치(150)에 제공할 수 있다.
메모리 장치(150)는 컨트롤러(130)로부터 제공받은 제 3 데이터(data3)를 라이트 회로(320) 내 적어도 하나 이상의 페이지 버퍼에 버퍼링할 수 있다. 그리고, 메모리 장치(150)는 제 1 다이(650)를 '노멀'상태로 유지할 수 있다.
이때, 컨트롤러(130)는 제 1 다이(650)의 상태가 '래디'상태인 제 3 상태테이블(620)를 제 1 다이(650)의 상태가 '비지'상태인 제 4 상태테이블(625)로 업데이트할 수 있다.
나아가, 도 6e를 참조하면, 메모리 장치(150)는 제 3 데이터(data3)를 제 1 메모리 블록(655)에 프로그램할 수 있다. 그리고, 메모리 장치(150)는 제 3 데이터(data3)에 대한 프로그램 동작을 완료할 수 있다.
그리고, 컨트롤러(130)는 메모리 장치(150)에서 제 3 데이터(data3)에 대한 프로그램 동작이 완료되는 시점을 확인할 수 있다. 이때, 컨트롤러(130)는 제 1 다이(650)의 프로그램 상태가 '비지' 상태로 기록된 제 4 상태테이블(625)를 '래디'상태로 기록된 제 5 상태테이블(630)로 업데이트할 수 있다.
상기 설명된 바와 같이, 캐시 프로그램 커맨드가 메모리 장치(150)에 제공된 후, 노멀 프로그램 커맨드가 제공되는 경우, 메모리 장치(150)는 타겟 다이의 상태를 자동적으로 '캐시'상태에서 '노멀'상태로 전환할 수 있다. 그 결과, 컨트롤러(130)는 캐시 프로그램 사용에 따른 별도의 관리비용을 절약할 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다. 도 7은 도 6a 내지 도 6e에 기초하여 메모리 시스템(110)의 동작 과정을 나타낸다.
먼저, 단계 S701에서, 컨트롤러(130)는 메모리(144)에 저장된 제 1 데이터 및 캐시 프로그램 커맨드를 메모리 장치(150)에 제공할 수 있다.
그리고, 단계 S703에서, 메모리 장치(150)는 컨트롤러(130)로부터 제공받은 제 1 데이터를 라이트 회로(320) 내 페이지 버퍼에 버퍼링할 수 있다.
그리고, 단계 S705에서, 메모리 장치(150)는 타겟 다이를 '노멀'상태에서 '캐시'상태로 설정할 수 있다.
이때, 단계 S707에서, 컨트롤러(130)는 타겟 다이의 프로그램 상태를 '래디'상태에서 '비지'상태로 업데이트할 수 있다.
그리고, 단계 S709에서, 라이트 회로(320)는 타겟 데이터에 포함된 적어도 하나 이상의 메모리 블록에 제 1 데이터를 프로그램할 수 있다.
이때, 제 1 데이터에 대한 프로그램 동작이 수행되는 도중에, 단계 S711에서, 컨트롤러(130)는 메모리(144)에 저장된 제 2 데이터 및 캐시 프로그램 커맨드를 메모리 장치(150)로 제공할 수 있다.
또한, 단계 S713에서, 제 1 데이터에 대한 프로그램 동작이 수행되는 도중에, 메모리 장치(150)는 제 2 데이터를 라이트 회로(320) 내 페이지 버퍼에 버퍼링할 수 있다.
그리고, 제 1 데이터에 대한 프로그램 동작이 완료된 후에, 단계 S715에서, 라이트 회로(320)는 타겟 데이터에 포함된 적어도 하나 이상의 메모리 블록에 제 2 데이터를 프로그램할 수 있다.
그리고, 단계 S717에서, 제 2 데이터에 대한 프로그램 동작이 완료된 후에, 컨트롤러(130)는 타겟 다이의 프로그램 상태를 '비지'상태에서 '래디'상태로 업데이트할 수 있다. 제 2 데이터에 대한 프로그램 동작이 완료되기 전까지 새로운 데이터가 메모리 장치(150)에 제공되지 아니하였기 때문이다.
나아가, 단계 S719에서, 메모리 장치(150)는 타겟 다이를 '캐시'상태에서 '노멀'상태로 설정할 수 있다.
그 후, 단계 S721에서, 컨트롤러(130)는 메모리(144)에 저장된 제 3 데이터 및 노멀 프로그램 커맨드를 메모리 장치(150)에 제공할 수 있다.
그리고, 단계 S723에서, 메모리 장치(150)는 컨트롤러(130)로부터 제공받은 제 3 데이터를 라이트 회로(320) 내 페이지 버퍼에 버퍼링할 수 있다.
이때, 단계 S725에서, 컨트롤러(130)는 타겟 다이의 프로그램 상태를 '래디'상태에서 '비지'상태로 업데이트할 수 있다.
그리고, 단계 S727에서, 라이트 회로(320)는 타겟 데이터에 포함된 적어도 하나 이상의 메모리 블록에 제 3 데이터를 프로그램할 수 있다.
단계 S729에서, 제 3 데이터에 대한 프로그램 동작이 완료된 후에, 컨트롤러(130)는 타겟 다이의 프로그램 상태를 '비지'상태에서 '래디'상태로 업데이트할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템(110)은 상기와 같이 캐시 프로그램 동작이 수행된 후, 별도의 커맨드 제공같은 추가적인 동작없이 자동적으로 타겟 다이의 상태를 '노멀'상태로 전환하도록 설정하여 프로그램 동작을 효율적으로 수행할 수 있다.
그러면 이하에서는, 도 8 내지 도 16을 참조하여, 본 발명의 실시 예에 따라 도 1A 내지 도 8에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 8는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 8는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 8를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 메모리 장치(6130)는, 도 1A에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 9은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 9을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 9에 도시한 데이터 처리 시스템(6200)은, 도 1A에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1A에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1A에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 10을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1A에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1A에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1A에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 11는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 11를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1A에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1A에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 12 내지 도 15은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12 내지 도 15은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 12 내지 도 15을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1A에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 9 내지 도 11에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 8에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 15은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 16을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1A에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 10 내지 도 15에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 캐시 프로그램 커맨드 및 노멀 프로그램 커맨드를 처리하는 메모리 시스템에 있어서,
    제 1 데이터, 상기 제 1 데이터에 대응하는 상기 캐시 프로그램 커맨드 및 제 2 데이터, 상기 제 2 데이터에 대응하는 상기 노멀 프로그램 커맨드를 제공하는 컨트롤러; 및
    상기 캐시 프로그램 커맨드에 따라 상기 제 1 데이터를 타겟 다이에 프로그램하며, 상기 제 1 데이터에 대한 프로그램 동작이 완료된 후, 상기 타겟 다이를 노멀 상태로 설정하고, 상기 노멀 프로그램 커맨드에 따라 상기 제 2 데이터를 상기 타겟 다이에 프로그램하는 메모리 장치
    를 포함하는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 메모리 장치는
    상기 캐시 프로그램 커맨드에 따라 상기 타겟 다이를 캐시 상태로 설정하는
    메모리 시스템.
  3. 제 1 항에 있어서,
    상기 메모리 장치는
    상기 제 1 데이터 및 상기 제 2 데이터를 적어도 하나 이상의 페이지 버퍼에 버퍼링하고, 상기 타겟 다이에 프로그램하는 라이트 회로
    를 포함하는 메모리 시스템.
  4. 제 1 항에 있어서,
    상기 컨트롤러는
    상기 제 1 데이터 및 상기 제 2 데이터를 저장하는 메모리;
    상기 메모리 장치에 포함된 복수의 다이들 각각의 프로그램 상태를 확인하는 상태관리부; 및
    상기 메모리 장치를 제어하는 프로세서
    를 포함하는 메모리 시스템.
  5. 제 4 항에 있어서,
    상기 컨트롤러는
    상기 타겟 다이의 초기 프로그램 상태가 '래디'상태라면, 상기 제 1 데이터가 상기 메모리 장치로 제공될 때, 상기 타겟 다이의 프로그램 상태를 '비지'상태로 업데이트하는
    메모리 시스템.
  6. 제 5 항에 있어서,
    상기 컨트롤러는
    상기 제 1 데이터에 대한 프로그램 동작이 종료된 때, 상기 타겟 다이의 프로그램 상태를 '래디'상태로 업데이트하는
    메모리 시스템.
  7. 제 6 항에 있어서,
    상기 컨트롤러는
    상기 타겟 다이의 프로그램 상태가 '래디'상태인 것을 확인한 후, 상기 제 2 데이터 및 상기 노멀 프로그램 커맨드를 상기 메모리 장치로 제공하는
    메모리 시스템.
  8. 제 7 항에 있어서,
    상기 컨트롤러는
    상기 제 2 데이터가 상기 메모리 장치로 제공될 때, 상기 타겟 다이의 프로그램 상태를 '비지'상태로 업데이트하는
    메모리 시스템.
  9. 제 8 항에 있어서,
    상기 컨트롤러는
    상기 제 2 데이터에 대한 프로그램 동작이 종료된 때, 상기 타겟 다이의 프로그램 상태를 '래디'상태로 업데이트하는
    메모리 시스템.
  10. 제 1 항에 있어서,
    상기 컨트롤러는
    상기 제 1 데이터 및 상기 제 2 데이터 각각에 대한 프로그램 완료 시점을 확인하는
    메모리 시스템.
  11. 캐시 프로그램 커맨드 및 노멀 프로그램 커맨드를 처리하는 메모리 시스템의 동작방법에 있어서,
    제 1 데이터 및 상기 제 1 데이터에 대응하는 상기 캐시 프로그램 커맨드를 컨트롤러에서 메모리 장치로 제공하는 단계;
    상기 캐시 프로그램 커맨드에 따라 상기 제 1 데이터를 타겟 다이에 프로그램하는 단계;
    상기 타겟 다이를 노멀 상태로 설정하는 단계; 및
    상기 노멀 프로그램 커맨드에 따라 상기 제 2 데이터를 상기 타겟 다이에 프로그램하는 단계
    를 포함하는 메모리 시스템의 동작방법.
  12. 제 11 항에 있어서,
    상기 캐시 프로그램 커맨드에 따라 상기 타겟 다이를 캐시 상태로 설정하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  13. 제 11 항에 있어서,
    상기 제 1 데이터 및 상기 제 2 데이터를 적어도 하나 이상의 페이지 버퍼에 버퍼링하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  14. 제 11 항에 있어서,
    상기 제 1 데이터 및 상기 제 2 데이터를 메모리에 저장하는 단계; 및
    상기 메모리 장치에 포함된 복수의 다이들 각각의 프로그램 상태를 확인하는 단계
    를 더 포함하는 메모리 시스템의 동작방법

  15. 제 14 항에 있어서,
    상기 타겟 다이의 초기 프로그램 상태가 '래디'상태라면, 상기 제 1 데이터가 상기 메모리 장치로 제공될 때, 상기 타겟 다이의 프로그램 상태를 '비지'상태로 업데이트하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  16. 제 15 항에 있어서,
    상기 제 1 데이터에 대한 프로그램 동작이 종료된 때, 상기 타겟 다이의 프로그램 상태를 '래디'상태로 업데이트하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  17. 제 16 항에 있어서,
    상기 선행 프로그램 동작은
    상기 타겟 다이의 프로그램 상태가 '래디'상태인 것을 확인한 후, 상기 제 2 데이터 및 상기 노멀 프로그램 커맨드를 상기 메모리 장치로 제공하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  18. 제 17 항에 있어서,
    상기 제 2 데이터가 상기 메모리 장치로 제공될 때, 상기 타겟 다이의 프로그램 상태를 '비지'상태로 업데이트하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  19. 제 18 항에 있어서,
    상기 제 2 데이터에 대한 프로그램 동작이 종료된 때, 상기 타겟 다이의 프로그램 상태를 '래디'상태로 업데이트하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  20. 제 11 항에 있어서,
    상기 제 1 데이터 및 상기 제 2 데이터 각각에 대한 프로그램 완료 시점을 확인하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.

KR1020180100119A 2018-08-27 2018-08-27 메모리 시스템 및 그것의 동작방법 KR20200023758A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180100119A KR20200023758A (ko) 2018-08-27 2018-08-27 메모리 시스템 및 그것의 동작방법
US16/504,023 US10964392B2 (en) 2018-08-27 2019-07-05 Memory system performing cache program and operating method thereof
CN201910693626.8A CN110865948B (zh) 2018-08-27 2019-07-30 存储***及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180100119A KR20200023758A (ko) 2018-08-27 2018-08-27 메모리 시스템 및 그것의 동작방법

Publications (1)

Publication Number Publication Date
KR20200023758A true KR20200023758A (ko) 2020-03-06

Family

ID=69587078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180100119A KR20200023758A (ko) 2018-08-27 2018-08-27 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US10964392B2 (ko)
KR (1) KR20200023758A (ko)
CN (1) CN110865948B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189347B2 (en) * 2020-03-13 2021-11-30 Micron Technology, Inc. Resource management for memory die-specific operations
CN114328304B (zh) * 2020-09-29 2023-11-14 成都忆芯科技有限公司 存储介质的操作方法和装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007485B2 (ja) 2004-08-26 2012-08-22 ソニー株式会社 半導体記憶装置およびそのアクセス方法、並びにメモリ制御システム
US7120051B2 (en) * 2004-12-14 2006-10-10 Sandisk Corporation Pipelined programming of non-volatile memories using early data
US7463521B2 (en) * 2005-04-01 2008-12-09 Sandisk Corporation Method for non-volatile memory with managed execution of cached data
US7206230B2 (en) * 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
US7652918B2 (en) * 2006-12-28 2010-01-26 Sandisk Corporation Retention margin program verification
US7941591B2 (en) * 2008-07-28 2011-05-10 CacheIQ, Inc. Flash DIMM in a standalone cache appliance system and methodology
US8397024B2 (en) * 2008-10-25 2013-03-12 Sandisk 3D Llc Page buffer program command and methods to reprogram pages without re-inputting data to a memory device
US8700840B2 (en) * 2009-01-05 2014-04-15 SanDisk Technologies, Inc. Nonvolatile memory with write cache having flush/eviction methods
JP2011154547A (ja) * 2010-01-27 2011-08-11 Toshiba Corp メモリ管理装置及びメモリ管理方法
KR101212739B1 (ko) 2010-12-21 2012-12-14 에스케이하이닉스 주식회사 비휘발성 메모리장치 및 이의 동작방법
US20130138884A1 (en) * 2011-11-30 2013-05-30 Hitachi, Ltd. Load distribution system
US9110814B2 (en) * 2013-08-30 2015-08-18 Think Silicon Ltd Device and method for eliminating complex operations in processing systems based on caching
KR20160075165A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Also Published As

Publication number Publication date
CN110865948A (zh) 2020-03-06
CN110865948B (zh) 2023-03-07
US20200066348A1 (en) 2020-02-27
US10964392B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
KR102517681B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102648618B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR102532563B1 (ko) 메모리 장치 및 그것의 동작방법
KR20200019431A (ko) 컨트롤러 및 그것의 동작방법
KR20200010933A (ko) 메모리 시스템 및 그것의 동작방법
KR20190044798A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR20200010934A (ko) 메모리 시스템 및 그것의 동작방법
KR20190040598A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190143073A (ko) 메모리 시스템 및 그것의 동작방법
KR20200006379A (ko) 컨트롤러 및 그것의 동작방법
KR20200074647A (ko) 메모리 시스템 및 그것의 동작방법
KR20200064568A (ko) 메모리 시스템 및 그것의 동작방법
US11106392B2 (en) Memory system and operating method thereof
KR102586786B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102520412B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102567314B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20200068944A (ko) 메모리 시스템 및 그것의 동작방법
KR20200029810A (ko) 데이터 처리 시스템 및 그의 동작방법
KR20200046495A (ko) 메모리 시스템 및 그것의 동작방법
KR20200006378A (ko) 컨트롤러 및 그것의 동작방법
KR20190082513A (ko) 컨트롤러 및 그것의 동작방법
CN110865948B (zh) 存储***及其操作方法
KR102513498B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR20200053965A (ko) 메모리 시스템 및 그것의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal