KR20200019431A

KR20200019431A - 컨트롤러 및 그것의 동작방법

Info

Publication number: KR20200019431A
Application number: KR1020180094951A
Authority: KR
Inventors: 신숭선; 김진수; 최한
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2018-08-14
Filing date: 2018-08-14
Publication date: 2020-02-24
Also published as: CN110825318B; CN110825318A; US20200057582A1; US11262940B2

Abstract

본 발명의 일 실시 예에 따른 컨트롤러의 동작방법은 타겟 커맨드를 제공받는 단계; 상기 타겟 커맨드의 논리주소와 중복된 논리주소를 가진 제 1 중복 커맨드를 제 1 커맨드 큐에서 검색하는 단계; 만약, 상기 제 1 중복 커맨드가 상기 제 1 커맨드 큐에서 검색되지 않는다면, 상기 타겟 커맨드를 상기 제 1 커맨드 큐에 큐잉하는 단계; 상기 제 1 커맨드 큐에 큐잉된 커맨드의 수가 포화된 경우, 상기 타겟 커맨드의 논리주소와 중복된 논리주소를 가진 제 2 중복 커맨드를 제 2 커맨드 큐에서 검색하는 단계; 및 만약, 상기 제 2 중복 커맨드가 상기 제 2 커맨드 큐에서 검색되지 않는다면, 상기 타겟 커맨드를 상기 제 2 커맨드 큐에 큐잉하는 단계를 포함할 수 있다.

Description

컨트롤러 및 그것의 동작방법 {CONTROLLER AND OPERATING METHOD THEREOF}

본 발명은 컨트롤러 및 그의 동작방법에 관한 것으로, 보다 구체적으로는 호스트로부터 제공된 커맨드를 효율적으로 관리할 수 있는 컨트롤러 및 컨트롤러의 동작방법에 관한 것이다.

최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.

메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.

본 발명의 실시 예에 따른 컨트롤러는 호스트로부터 제공된 커맨드를 효율적으로 관리할 수 있다.

본 발명의 실시 예들에 따른 컨트롤러는 상기 타겟 커맨드를 제공받는 호스트 인터페이스 유닛; 상기 타겟 커맨드를 처리하는 프로세서; 상기 타겟 커맨드에 대응하는 데이터를 저장하는 메모리; 및 상기 프로세서의 제어에 의하여, 상기 타겟 커맨드의 논리주소와 중복된 논리주소를 가진 제 1 중복 커맨드를 제 1 커맨드 큐에서 검색하고, 만약, 상기 제 1 중복 커맨드가 상기 제 1 커맨드 큐에서 검색되지 않는다면, 상기 타겟 커맨드를 상기 제 1 커맨드 큐에 큐잉하며, 상기 제 1 커맨드 큐에 큐잉된 커맨드의 수가 포화된 경우, 상기 타겟 커맨드의 논리주소와 중복된 논리주소를 가진 제 2 중복 커맨드를 제 2 커맨드 큐에서 검색하고, 만약, 상기 제 2 중복 커맨드가 상기 제 2 커맨드 큐에서 검색되지 않는다면, 상기 타겟 커맨드를 상기 제 2 커맨드 큐에 큐잉하는 큐 관리부를 포함할 수 있다.

본 발명의 실시 예에 따른 컨트롤러는 전체적인 시스템의 성능을 향상시킬 수 있다.

도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 5는 본 발명의 실시 예에 따른 호스트 및 컨트롤러의 구조를 개략적으로 나타낸 도면이다.
도 6a는 본 발명의 실시 예에 따른 큐 관리부의 구조를 나타낸 도면이다.
도 6b는 본 발명의 실시 예에 따른 제 1 커맨드 큐의 구조를 나타낸 도면이다.
도 6c는 본 발명의 실시 예에 따른 제 2 커맨드 큐의 구조를 나타낸 도면이다.
도 7은 본 발명의 실시 예에 따른 컨트롤러의 동작을 개략적으로 나타내는 흐름도이다.
도 8은 본 발명의 실시 예에 따른 컨트롤러의 동작을 개략적으로 나타내는 흐름도이다.
도 9은 본 발명의 실시 예에 따른 컨트롤러의 동작을 개략적으로 나타내는 흐름도이다.
도 10 내지 도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.

이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.

도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.

도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.

그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.

또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.

또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.

아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.

메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.

여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.

한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.

여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.

그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.

보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.

또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.

아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.

그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.

또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.

아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.

여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.

또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.

그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.

컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.

이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.

도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.

우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2^M개의 페이지들(2^MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2^M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.

또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.

이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.

그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.

다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.

여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.

그리고, 메모리 장치(150)의 전압 공급 회로(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급 회로(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.

아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.

또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.

그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.

즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.

도 1를 참조하면, 호스트 인터페이스 유닛은 다양한 프로토콜들 중 하나를 이용하여 호스트와 데이터를 주고받을 수 있다. 그 중, SATA 인터페이스는 기존의 ATA 인터페이스의 데이터 전송률 한계를 극복한 기술이다. SATA 인터페이스는 복수 개(예를 들면 32개)의 커맨드들이 연속적으로 수행될 수 있도록 하는 NCQ(Native Command Queuing) 기능을 지원할 수 있다.

NCQ는 본래 SATA 인터페이스를 지원하는 하드디스크 드라이브의 성능 향상을 위하여 개발된 기술이다. NCQ는 하드디스크 드라이브에 구비된 디스크의 암(arm)의 움직임과 플래터의 회전을 최소화시킬 수 있도록 커맨드들의 순서를 바꾸어 처리할 수 있다. 즉, NCQ는 호스트로부터 메모리 시스템으로 제공되는 커맨드 순서와 무관하게 커맨드에 대응하는 데이터를 처리할 수 있다. FUA(Forced unit Access) 혹은 PIO(Programmed Input/Output) 기능을 지원하는 인터페이스는 제공되는 커맨드의 순서에 따라 커맨드를 처리하기 때문에, 라이트 커맨드보다 상대적으로 처리속도가 빠른 리드 커맨드에 대한 처리가 늦어질 수 있다. 따라서, NCQ 기능을 지원하는 인터페이스가 FUA 혹은 PIO 기능을 지원하는 인터페이스보다 효율적으로 데이터를 처리할 수 있다.

다만, NCQ 기능을 지원하는 인터페이스는 커맨드 제공 순서와 무관하게 커맨드를 처리하기 때문에, 아래의 예와 같은 문제가 발생될 수 있다. 예를 들어, 동일한 논리주소(LBA, Logical Block Address)를 가지는 라이트 커맨드와 리드 커맨드가 라이트 커맨드, 리드 커맨드 순서로 제공된 경우, 반드시 라이트 커맨드가 처리된 후에 리드 커맨드가 처리되어야 한다. 하지만, NCQ 기능을 지원하는 인터페이스는 처리속도가 상대적으로 빠른 커맨드를 먼저 처리할 수 있다. 즉, 제공되는 순서가 중요하지 않고, 라이트 커맨드보다 처리속도가 상대적으로 빠른 리드 커맨드가 먼저 처리될 수 있다. 예를 들어, 리드 커맨드의 타겟 데이터는 라이트 커맨드가 처리된 이후에 저장된 데이터이다. 하지만, 리드 커맨드의 처리 속도가 라이트 커맨드보다 상대적으로 빠르기 때문에 라이트 커맨드가 처리되기 전에 저장된 데이터가 리드 커맨드에 의하여 먼저 리드될 수 있다는 문제점이 발생할 수 있다.

본 발명의 실시 예에 따른 컨트롤러(130)는 상기 문제점을 해결할 수 있는 방법을 제안한다. 즉, 컨트롤러(130)는 호스트(102)로부터 제공되는 커맨드의 제공 순서와 무관하게 데이터를 처리하되, 중복되는 논리주소(LBA)를 가진 커맨드를 호스트(102)로부터 제공되는 제공 순서에 따라 처리할 수 있다. 본 발명에서는 따른 호스트 인터페이스 유닛(132)는 예시적으로 SATA 인터페이스 프로토콜을 이용한다. 다만, 이는 하나의 실시 예일뿐이며, 이제 제한되는 것은 아니다. 즉, 본 발명의 특징은 SATA 인터페이스에만 국한되지 않고, 다양한 형태의 인터페이스에도 적용 가능하다. 본 발명의 실시 예에 따른 인터페이스는 커맨드 큐잉(command queuing) 기능을 제공하는 인터페이스 방식에는 모두 적용 가능하다.

도 5는 본 발명의 실시 예에 따른 호스트(102) 및 컨트롤러(130)의 구조를 개략적으로 나타낸 도면이다. 도 5에서는 본 발명의 핵심적인 특징을 설명하기 위한 필수 구성요소가 도시된다.

호스트(102)는 메모리 시스템(110)에 NCQ 기능을 활용하여 커맨드를 제공할 수 있다. 예를 들면, 호스트(102)는 최대 32개의 커맨드를 메모리 시스템(110)에 연속적으로 제공할 수 있다. 그리고, 32개의 커맨드는 각기 다른 NCQ 태그번호를 가질 수 있다. 예를 들면, 호스트(102)는 32개의 커맨드를 1번 NCQ 태그번호부터 32번 NCQ 태그번호에 대응하도록 할당할 수 있다. 또한, 호스트(102)는 메모리 시스템(110)에 커맨드에 대응하는 데이터 및 커맨드에 대응하는 논리주소(LBA)를 제공할 수 있다. 예를 들면, 호스트(102)는 메모리 시스템(110)에 리드 커맨드 혹은 라이트 커맨드 그리고 각각의 커맨드에 대응하는 논리주소를 제공할 수 있다. 또한, 호스트(102)는 메모리 시스템(110)에 라이트 커맨드에 대응하는 라이트 데이터를 제공할 수 있다. 나아가, 호스트(102)는 메모리 시스템(110)으로부터 리드 커맨드에 대응하는 리드 데이터를 제공받을 수 있습니다.

컨트롤러(130)는 호스트(102)로부터 커맨드를 제공받아 처리할 수 있으며, 제공받은 커맨드에 대한 처리가 완료된 경우, 처리 완료를 호스트(102)에 알릴 수 있다. 컨트롤러(130)는 도 1에서 설명된 바와 같이, 호스트 인터페이스 유닛(132), 프로세서(134) 및 메모리(144)를 포함할 수 있으며, 큐 관리부(510)를 더 포함할 수 있다.

호스트 인터페이스 유닛(132)은 호스트(102)로부터 제공된 커맨드 및 데이터를 처리할 수 있다. 도 1에서 설명된 바와 같이, 호스트 인터페이스 유닛(132)은 호스트(102)와 커맨드 및 데이터를 주고 받는 영역으로 HIL이라 불리는 펌웨어를 통하여 구동될 수 있다.

프로세서(134)는 호스트(102)로부터 제공된 커맨드에 따라 메모리 장치(150)를 제어할 수 있다. 예를 들면, 프로세서(134)는 라이트 커맨드에 따라 메모리 장치(150)에 라이트 데이터를 저장하도록 메모리 장치(150)를 제어할 수 있다. 또한, 프로세서(134)는 리드 커맨드에 따라 메모리 장치(150)에 저장된 데이터를 리드하도록 메모리 장치(150)를 제어할 수 있다.

나아가, 프로세서(134)는 호스트(102)로부터 제공된 커맨드를 관리하도록 큐 관리부(510)를 제어할 수 있다. 이는, 이하에서 자세히 설명된다.

메모리(144)는 리드 커맨드에 따라 메모리 장치(150)에 저장된 데이터를 호스트(102)로 출력하기 전에 임시로 저장할 수 있다. 뿐만 아니라, 메모리(144)는 라이트 커맨드에 대응하는 라이트 데이터를 메모리 장치(150)에 저장하기 전에 임시로 저장할 수 있는 공간인 라이트 버퍼를 포함할 수 있다. 라이트 버퍼에는 복수의 라이트 커맨드 각각에 대응하는 라이트 데이터가 저장될 수 있으며, 라이트 데이터 각각에 대응하는 라이트 버퍼 태그번호가 라이트 데이터마다 할당될 수 있다. 프로세서(134)는 라이트 커맨드를 처리하기 위하여 라이트 커맨드에 대응하는 라이트 데이터가 라이트 버퍼에서 메모리 장치(150)로 저장되도록 메모리(144) 및 메모리 장치(150)를 제어할 수 있다. 저장된 라이트 데이터는 라이트 버퍼에서 삭제될 수 있다.

큐 관리부(510)는 호스트 인터페이스 유닛(132)를 통하여 호스트(102)에서 제공된 커맨드를 프로세서(134)의 제어에 의하여 관리할 수 있다.

도 6a는 본 발명의 실시 예에 따른 큐 관리부(510)의 구조를 나타낸다.

큐 관리부(510)는 임시 커맨드 큐(610), 제 1 커맨드 큐(630), 제 2 커맨드 큐(650) 및 계류 커맨드 큐(670)를 포함할 수 있다.

임시 커맨드 큐(610)는 호스트(102)에서 제공된 커맨드를 임시로 저장할 수 있다. 예를 들어, 32개의 커맨드들이 호스트(102)로부터 제공된 경우, 임시 커맨드 큐(610)는 32개의 커맨드들을 처리하기 전에 임시로 저장할 수 있다.

제 1 커맨드 큐(630)는 1차적으로 커맨드들을 관리할 수 있다. 즉, 제 1 커맨드 큐(630)는 임시 커맨드 큐(610)에 임시로 저장된 커맨드들을 큐잉할 수 있다. 그리고, 제 1 커맨드 큐(630)는 리드 커맨드와 라이트 커맨드를 각각 관리할 수 있는 영역을 가질 수 있다. 예를 들어, 제 1 커맨드 큐(630)가 64개의 커맨드들을 관리할 수 있다고 가정하면, 제 1 커맨드 큐(630)는 32개의 리드 커맨드들과 32개의 라이트 커맨드들을 관리할 수 있다. 다만, 이는 하나의 실시 예일뿐이며, 이에 제한되는 것은 아니다. 나아가, 프로세서(134)에 의하여 처리된 커맨드는 제 1 커맨드 큐(630)에서 삭제 처리될 수 있다. 이하에서는 제 1 커맨드 큐(630)의 구조가 자세히 설명된다.

도 6b는 본 발명의 실시 예에 따른 제 1 커맨드 큐(630)의 구조를 나타낸다. 제 1 커맨드 큐(630)는 인덱스', 'NCQ 태그', '시작 LBA', 'LBA 카운트' 및 '라이트 버퍼 태그'를 필드로 구성된 테이블을 저장 및 업데이트할 수 있다.

제 1 커맨드 큐(630)는 최대 n개의 커맨드들에 대응하는 정보를 저장할 수 있다. 예를 들면, 제 1 커맨드 큐(630)는 최대 64개(n=64)의 커맨드들에 대응하는 정보를 저장할 수 있다. 다만, 이는 하나의 실시 예일 뿐이며, 설계자에 의하여 변경될 수 있다.

인덱스는 제 1 커맨드 큐(630)에 큐잉된 각각의 커맨드를 나타낸다. 만약, 제 1 커맨드 큐(630)가 64개의 커맨드들에 대한 정보를 저장할 수 있다면, 복수의 커맨드들은 1부터 64까지의 인덱스 값을 가질 수 있다. 그리고, 리드 커맨드는 1 내지 32 인덱스 값을 가질 수 있고, 라이트 커맨드는 33 내지 64 인덱스 값을 가질 수 있도록 제 1 커맨드 큐(630)는 복수의 커맨드들을 관리할 수 있다.

NCQ 태그는 호스트(102)로부터 제공될 때 NCQ 태그 번호를 나타낸다. 예를 들어, 32개의 NCQ 커맨드가 호스트(102)로부터 제공된 경우, 태그는 복수의 커맨드들 각각에 1 내지 32에 해당하는 번호를 가질 수 있다.

시작 LBA는 실제 호스트(102)에서 제공한 논리주소에서 시작점인 논리주소를 나타낸다.

LBA 카운트는 LBA의 크기를 나타낸다. 예를 들어, LBA 카운트 '1'이 512바이트라고 가정한다면, LBA 카운트가 '2'인 커맨드는 1024바이트의 LBA를 가질 수 있다.

라이트 버퍼 태그는 메모리(144)에 포함된 라이트 버퍼에 대응하는 태그 번호를 나타낸다. 라이트 커맨드는 라이트 버퍼 태그 값을 가질 수 있다. 반면에, 리드 커맨드는 라이트 버퍼 태그 값을 가질 수 없다.

도 6b를 참조하면, 인덱스 '1'에 큐잉된 제 1 커맨드를 살펴보면, NCQ 태그 번호가 3인 것을 확인할 수 있다. 또한, 제 1 커맨드에 대응하는 LBA가 '1'에서 시작하고, 제 1 커맨드에 대응하는 논리주소의 크기가'512*3'바이트 크기라는 것을 알 수 있다. 나아가, 제 1 커맨드는 라이트 커맨드이며, 제 1 커맨드에 대응하는 라이트 데이터는 500번 번호를 가진 라이트 버퍼 내에 저장되어 있는 것을 알 수 있다.

다시 도 6a로 돌아와, 제 2 커맨드 큐(650)는 제 1 커맨드 큐(630)에 큐잉된 커맨드가 'n'개보다 많을 때 2차적으로 커맨드들을 관리할 수 있다. 즉, 제 1 커맨드 큐(630)에 큐잉된 커맨드의 개수가 'n'개보다 많을 때, 제 2 커맨드 큐(650)에 복수의 커맨드들을 큐잉할 수 있다. 또한, 제 2 커맨드 큐(650)는 제 1 커맨드 큐(630)와 동일하게 리드 커맨드와 라이트 커맨드를 각각 관리할 수 있다. 다만, 제 2 커맨드 큐(650)는 제 1 커맨드 큐(630)보다 많은 수의 커맨드들을 관리할 수 있으며, 제 1 커맨드 큐(630)와 다르게 청크 단위로 커맨드들을 관리할 수 있다. 나아가, 프로세서(134)에 의하여 처리된 커맨드는 제 2 커맨드 큐(650)에서 삭제 처리될 수 있다.

도 6c는 본 발명의 실시 예에 따른 제 2 커맨드 큐(650)의 구조를 나타낸 도면이다.

제 2 커맨드 큐(650)는 최대 m개의 커맨드들에 대응하는 정보를 저장할 수 있다. 예를 들면, 제 2 커맨드 큐(650)는 최대 1024개(m=1024)의 커맨드들에 대응하는 정보를 저장할 수 있다. 다만, 이는 하나의 실시 예일 뿐이며, 설계자에 의하여 변경될 수 있다.

제 2 커맨드 큐(650)는 제 1 커맨드 큐(630)와 동일한 구성요소 즉, '인덱스', 'NCQ 태그', '시작 LBA', 'LBA 카운트' 및 '라이트 버퍼 태그'를 필드로 구성하는 테이블을 가질 수 있다. 다만, 제 2 커맨드 큐(650)는 '다음 태그(next Tag)'를 필드에 추가로 가지고 있는 테이블을 가질 수 있다.

제 2 커맨드 큐(650)는 제 1 커맨드 큐(630)와는 다르게 커맨드를 청크 단위로 나누어서 관리할 수 있다. 예를 들어, 하나의 청크가 '4KB'라면, 제 2 커맨드 큐(650)는 커맨드를 4KB단위로 나누어서 관리할 수 있다. 따라서, 제 2 커맨드 큐(650)는 하나의 커맨드에 복수의 커맨드가 연결된 해시 체인(hash chain)을 생성할 수 있다. 제 2 커맨드 큐(650)는 '다음 태그'라는 필드를 사용하여, 해시 체인을 관리할 수 있다.

다음 태그는 하나의 청크 내에서 특정 커맨드와 해시 체인으로 연결된 다음 커맨드의 인덱스 값을 나타낸다.

도 6c를 참조하면, 제 1 커맨드의 '다음 태그'값이 '5'이므로, 제 1 커맨드와 해시 체인으로 연결된 다음 커맨드는 인덱스 값 '5'를 가진 커맨드이다.

상기 설명된 해시 체인을 활용하여 제 2 커맨드 큐(650)는 제 1 커맨드 큐(630)보다 많은 양의 커맨드를 관리할 수 있다.

다시 6a로 돌아와, 계류 커맨드 큐(670)는 제 1 커맨드 큐(630) 및 제 2 커맨드 큐(650)에 허용된 큐잉범위를 넘어서 커맨드 큐잉이 불가능할 때, 제 1 커맨드 큐(630) 혹은 제 2 커맨드 큐(650)에 빈 공간이 생길 때까지 커맨드를 임시로 큐잉할 수 있다. 또한, 계류 커맨드 큐(670)는 제 1 커맨드 큐(630) 혹은 제 2 커맨드 큐(650)에 중복되는 LBA를 가진 중복 커맨드가 존재하는 경우, 중복 커맨드가 제 1 커맨드 큐(630) 혹은 제 2 커맨드 큐(650)에서 삭제될 때까지 커맨드를 임시로 큐잉할 수 있다.

도 7은 본 발명의 실시 예에 따른 컨트롤러(130)의 동작을 나타낸 흐름도이다. 구체적으로, 도 7은 호스트(102)로부터 제공된 복수의 커맨드들이 임시 커맨드 큐(610)에 저장된 후, 상기 복수의 커맨드들을 제 1 커맨드 큐(630)에 큐잉하는 과정을 나타낸다. 이하에서 설명되는 큐 관리부(510)의 동작은 모두 프로세서(134)의 제어에 의하여 수행될 수 있다. 나아가, 이하에서는 설명의 편의를 위하여 제 1 커맨드 큐(630)에 최대 N개의 커맨드들이 큐잉될 수 있다고 가정한다. 상기 'N'은 설계자에 의하여 결정될 수 있다.

먼저, 단계 S701에서, 큐 관리부(510)는 임시 커맨드 큐(610)에 임시로 저장된 타겟 커맨드를 확인할 수 있다.

그리고, 단계 S703에서, 큐 관리부(510)는 타겟 커맨드와 중복되는 논리주소를 가진 커맨드, 즉 중복 커맨드가 제 1 커맨드 큐(630)에 존재하는지 검색할 수 있다. 특히, 큐 관리부(510)는 타겟 커맨드와 다른 종류의 커맨드들 중 중복되는 논리주소를 가진 커맨드를 제 1 커맨드 큐(630)에서 검색할 수 있다. 예를 들면, 타겟 커맨드가 라이트 커맨드인 경우, 큐 관리부(510)는 제 1 커맨드 큐(630)에 큐잉된 리드 커맨드들 중 타겟 커맨드와 논리주소가 중복되는 리드 커맨드가 존재하는지 검색할 수 있다. 반면에, 타겟 커맨드가 리드 커맨드인 경우, 큐 관리부(510)는 제 1 커맨드 큐(630)에 큐잉된 라이트 커맨드들 중 타겟 커맨드와 논리주소가 중복되는 라이트 커맨드가 존재하는지 검색할 수 있다.

만약, 중복 커맨드가 존재한다면(단계 S703에서, 'Yes'), 단계 S705에서, 큐 관리부(510)는 타겟 커맨드를 계류 커맨드 큐(670)에 큐잉할 수 있다. 그리고, 중복 커맨드가 제 1 커맨드 큐(630)에서 삭제될 때까지 큐 관리부(510)는 타겟 커맨드에 대한 처리를 대기할 수 있다. 즉, 컨트롤러(130)가 중복 커맨드에 대한 처리를 완료할 때까지, 큐 관리부(510)는 타겟 커맨드를 계류 커맨드 큐(670)에 큐잉할 수 있다. 그리고, 컨트롤러(130)가 중복 커맨드에 대한 처리를 완료하면, 큐 관리부(510)는 타겟 커맨드에 대하여 다시 단계 S703 동작을 수행할 수 있다.

반면에, 중복 커맨드가 존재하지 않는다면(단계 S703에서 'No'), 단계 S707에서, 큐 관리부(510)는 제 1 커맨드 큐(630)에 큐잉된 커맨드의 개수를 확인할 수 있다.

만약, 제 1 커맨드 큐(630)에 큐잉된 커맨드 개수가 'N'보다 크다면(단계 S707에서, 'Yes'), 도 8에 도시된 동작을 수행할 수 있다.

반면에, 제 1 커맨드 큐(630)에 큐잉된 커맨드의 개수가 'N'보다 작거나 같다면(단계 S707에서, 'No'), 단계 S709 큐 관리부(510)는 제 1 커맨드 큐(630)에 타겟 커맨드를 큐잉할 수 있다.

도 8은 본 발명의 실시 예에 따른 컨트롤러(130)의 동작을 나타낸 흐름도이다. 구체적으로, 도 8은 제 1 커맨드 큐(630)에 큐잉된 커맨드의 개수가 'N'보다 크다면(단계 S707에서, 'Yes'), 제 2 커맨드 큐(650)에 타겟 커맨드를 큐잉하는 과정을 나타낸다. 이하에서 설명되는 큐 관리부(510)의 동작은 모두 프로세서(134)의 제어에 의하여 수행될 수 있다. 나아가, 이하에서는 설명의 편의를 위하여 제 2 커맨드 큐(650)에 최대 M개의 커맨드들이 큐잉될 수 있다고 가정한다. 상기 'M'은 설계자에 의하여 결정될 수 있다.

단계 S801에서, 큐 관리부(510)는 타겟 커맨드와 중복되는 논리주소를 가진 커맨드, 즉 중복 커맨드가 제 2 커맨드 큐(650)에 존재하는지 검색할 수 있다. 특히, 큐 관리부(510)는 타겟 커맨드와 다른 종류의 커맨드들 중 중복되는 논리주소를 가진 커맨드를 제 2 커맨드 큐(650)에서 검색할 수 있다. 예를 들면, 타겟 커맨드가 라이트 커맨드인 경우, 큐 관리부(510)는 제 2 커맨드 큐(650)에 큐잉된 리드 커맨드들 중 타겟 커맨드와 논리주소가 중복되는 리드 커맨드가 존재하는지 검색할 수 있다.

만약, 중복 커맨드가 존재한다면(단계 S801에서, 'Yes'), 단계 S803에서, 큐 관리부(510)는 타겟 커맨드를 계류 커맨드 큐(670)에 큐잉할 수 있다. 그리고, 중복 커맨드가 제 2 커맨드 큐(650)에서 삭제될 때까지 큐 관리부(510)는 타겟 커맨드에 대한 처리를 대기할 수 있다. 즉, 컨트롤러(130)가 중복 커맨드에 대한 처리를 완료할 때까지, 큐 관리부(510)는 타겟 커맨드를 계류 커맨드 큐(670)에 큐잉할 수 있다. 나아가, 도면에 도시되진 아니하였으나, 컨트롤러(130)가 중복 커맨드에 대한 처리를 완료하면, 큐 관리부(510)는 타겟 커맨드에 대하여 다시 도 7에 도시된 단계 S703 동작을 수행할 수 있다.

반면에, 중복 커맨드가 존재하지 않는다면(단계 S801에서 'No'), 단계 S805에서, 큐 관리부(510)는 제 2 커맨드 큐(650)에 큐잉된 커맨드의 개수를 확인할 수 있다.

만약, 제 2 커맨드 큐(650)에 큐잉된 개수가 'M'보다 크다면(단계 S805에서, 'Yes'), 단계 S803에서, 큐 관리부(510)는 타겟 커맨드를 계류 커맨드 큐(670)에 큐잉할 수 있다. 그리고, 제 1 커맨드 큐(630) 혹은 제 2 커맨드 큐(650)에 빈 공간이 생성될 때까지 큐 관리부(510)는 타겟 커맨드에 대한 처리를 대기할 수 있다.

반면에, 제 2 커맨드 큐(650)에 큐잉된 커맨드의 개수가 'M'보다 작거나 같다면(단계 S805에서, 'No'), 단계 S807 큐 관리부(510)는 제 2 커맨드 큐(650)에 타겟 커맨드를 큐잉할 수 있다.

도 9는 본 발명의 실시 예에 따른 컨트롤러(130)의 동작을 나타낸 흐름도이다. 구체적으로, 도 9에서는 제 1 커맨드 큐(630) 및 제 2 커맨드 큐(650)에 큐잉된 커맨드들을 처리하기 위한 컨트롤러(130)의 동작 과정을 나타낸다.

단계 S901에서, 프로세서(134)는 처리 대상 커맨드를 검색하도록 큐 관리부(510)를 제어할 수 있다.

단계 S903에서, 큐 관리부(510)는 처리 대상 커맨드를 제 1 커맨드 큐(630)에서 검색할 수 있다.

만약, 처리 대상 커맨드가 제 1 커맨드 큐(630)에 존재한다면 (단계 S903에서, 'Yes'), 단계 S907에서, 프로세서(134)는 검색된 처리 대상 커맨드를 처리할 수 있다. 즉, 처리 대상 커맨드가 라이트 커맨드인 경우, 프로세서(134)는 라이트 버퍼에 저장된 라이트 데이터를 메모리 장치(150)에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 반면에, 처리 대상 커맨드가 라이트 커맨드인 경우, 프로세서(134)는 리드 커맨드에 대응하는 데이터를 메모리 장치(150)로부터 리드하여 메모리(144)에 저장하도록 메모리 장치(150)를 제어할 수 있다. 나아가, 프로세서(134)는 리드된 데이터를 호스트(102)로 출력할 수 있다.

반면에, 처리 대상 커맨드가 제 1 커맨드 큐(630)에 존재하지 않는다면(단계 S903에서, 'No'), 단계 S905에서, 큐 관리부(510)는 제 2 커맨드 큐(650)에서 처리 대상 커맨드를 검색할 수 있다.

만약, 처리 대상 커맨드가 검색되지 않는다면(단계 S905에서, 'No'), 다시 단계 S901로 돌아가, 프로세서(134)는 다른 커맨드를 처리하기 위한 동작을 수행할 수 있다.

반면에, 처리 대상 커맨드가 제 2 커맨드 큐(650)에 존재한다면 (단계 S905에서, 'Yes'), 단계 S907에서, 프로세서(134)는 검색된 처리 대상 커맨드를 처리할 수 있다. 즉, 처리 대상 커맨드가 라이트 커맨드인 경우, 프로세서(134)는 라이트 버퍼에 저장된 라이트 데이터를 메모리 장치(150)에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 반면에, 처리 대상 커맨드가 리드 커맨드인 경우, 프로세서(134)는 리드 커맨드에 대응하는 데이터를 메모리 장치(150)로부터 리드하여 메모리(144)에 저장하도록 메모리 장치(150)를 제어할 수 있다. 나아가, 프로세서(134)는 리드된 데이터를 호스트(102)로 출력할 수 있다.

나아가, 단계 S909에서, 컨트롤러(130)는 호스트(102)에게 처리 대상 커맨드에 대한 처리 완료를 통지할 수 있으며, 큐 관리부(510)는 프로세서(134)의 제어에 의하여 제 1 커맨드 큐(630) 혹은 제 2 커맨드 큐(650)에 큐잉된 처리 대상 커맨드에 대한 정보를 삭제할 수 있다.

상기와 같은 방법으로, 본 발명의 실시 예에 따른 컨트롤러(130)는 NCQ 기능을 지원하는 인터페이스 유닛의 단점을 보완할 수 있다. 즉, 본 발명의 실시 예에 따른 컨트롤러(130)는 NCQ 기능을 지원하는 인터페이스 유닛의 특징에 의하여 발생될 수 있는 문제점인 중복된 논리주소를 가진 커맨드들간에 충돌을 제 1 커맨드 큐(630) 및 제 2 커맨드 큐(650)를 활용하여 방지할 수 있다.

그러면 이하에서는, 도 10 내지 도 18을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 9에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.

도 10는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.

도 10를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.

보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.

그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.

도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.

도 11을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 11에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.

그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.

도 12은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.

도 12을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.

보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.

또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.

아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.

도 13는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.

도 13를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.

도 14 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 14 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.

도 14 내지 도 17을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.

또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 11 내지 도 13에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 10에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.

아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.

도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 17은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.

도 18을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.

여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.

그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.

또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.

아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 12 내지 도 17에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims

컨트롤러의 동작방법에 있어서,
타겟 커맨드를 제공받는 단계;
상기 타겟 커맨드의 논리주소와 중복된 논리주소를 가진 제 1 중복 커맨드를 제 1 커맨드 큐에서 검색하는 단계;
만약, 상기 제 1 중복 커맨드가 상기 제 1 커맨드 큐에서 검색되지 않는다면, 상기 타겟 커맨드를 상기 제 1 커맨드 큐에 큐잉하는 단계;
상기 제 1 커맨드 큐에 큐잉된 커맨드의 수가 포화된 경우, 상기 타겟 커맨드의 논리주소와 중복된 논리주소를 가진 제 2 중복 커맨드를 제 2 커맨드 큐에서 검색하는 단계; 및
만약, 상기 제 2 중복 커맨드가 상기 제 2 커맨드 큐에서 검색되지 않는다면, 상기 타겟 커맨드를 상기 제 2 커맨드 큐에 큐잉하는 단계
를 포함하는 컨트롤러의 동작방법.
제 1 항에 있어서,
만약, 상기 제 1 중복 커맨드가 상기 제 1 커맨드 큐에서 검색된다면, 상기 타겟 커맨드를 계류 커맨드 큐에 큐잉하는 단계
를 더 포함하는 컨트롤러의 동작방법.
제 1 항에 있어서,
만약, 상기 제 2 중복 커맨드가 상기 제 2 커맨드 큐에서 검색된다면, 상기 타겟 커맨드를 계류 커맨드 큐에 큐잉하는 단계
를 더 포함하는 컨트롤러의 동작방법.
제 1 항에 있어서,
상기 제 1 중복 커맨드를 검색하는 단계는
상기 타겟 커맨드와 다른 종류의 커맨드들 중에서 상기 타겟 커맨드와 논리 주소가 중복되는 커맨드를 검색하며,
상기 제 2 중복 커맨드를 검색하는 단계는
상기 타겟 커맨드와 다른 종류의 커맨드들 중에서 상기 타겟 커맨드와 논리 주소가 중복되는 커맨드를 검색하는
컨트롤러의 동작방법.
제 1 항에 있어서,
상기 타겟 커맨드가 라이트 커맨드인 경우,
상기 라이트 커맨드에 대응하는 데이터를 라이트 버퍼에 저장하는 단계
를 더 포함하는 컨트롤러의 동작방법.
제 1 항에 있어서,
상기 타겟 커맨드를 제공받는 단계는
NCQ 기능에 따라 32개의 타겟 커맨드들을 연속적으로 제공받는
컨트롤러의 동작방법.
제 1 항에 있어서,
상기 제 2 커맨드 큐에 큐잉하는 단계는
해시 체인을 이용하여 상기 타겟 커맨드를 큐잉하는
컨트롤러의 동작방법.
제 1 항에 있어서,
상기 제 1 커맨드 큐는
커맨드 각각에 대응하는 인덱스, NCQ 태그번호, 시작 논리주소, 논리주소의 크기 및 라이트 버퍼의 태그번호를 저장하는
컨트롤러의 동작방법.
제 1 항에 있어서,
상기 제 2 커맨드 큐는
커맨드 각각에 대응하는 인덱스, NCQ 태그번호, 시작 논리주소, 논리주소의 크기, 라이트 버퍼의 태그번호 및 해시 체인에 의하여 연결된 다음 커맨드(next command)의 인덱스를 저장하는
컨트롤러의 동작방법.
제 1 항에 있어서,
상기 제 1 커맨드 큐 및 상기 제 2 커맨드 큐에 기초하여 상기 타겟 커맨드를 처리하는 단계;
상기 타겟 커맨드를 처리 완료한 후,
상기 호스트에게 상기 타겟 커맨드의 처리 완료를 통지하는 단계; 및
상기 제 1 커맨드 큐 혹은 상기 제 2 커맨드 큐에 큐잉된 상기 타겟 커맨ㄷ를 삭제하는 단계
를 더 포함하는 컨트롤러의 동작방법.
호스트로부터 제공된 타겟 커맨드를 처리하는 컨트롤러에 있어서,
상기 타겟 커맨드를 제공받는 호스트 인터페이스 유닛;
상기 타겟 커맨드를 처리하는 프로세서;
상기 타겟 커맨드에 대응하는 데이터를 저장하는 메모리; 및
상기 프로세서의 제어에 의하여, 상기 타겟 커맨드의 논리주소와 중복된 논리주소를 가진 제 1 중복 커맨드를 제 1 커맨드 큐에서 검색하고, 만약, 상기 제 1 중복 커맨드가 상기 제 1 커맨드 큐에서 검색되지 않는다면, 상기 타겟 커맨드를 상기 제 1 커맨드 큐에 큐잉하며, 상기 제 1 커맨드 큐에 큐잉된 커맨드의 수가 포화된 경우, 상기 타겟 커맨드의 논리주소와 중복된 논리주소를 가진 제 2 중복 커맨드를 제 2 커맨드 큐에서 검색하고, 만약, 상기 제 2 중복 커맨드가 상기 제 2 커맨드 큐에서 검색되지 않는다면, 상기 타겟 커맨드를 상기 제 2 커맨드 큐에 큐잉하는 큐 관리부
를 포함하는 컨트롤러.
제 11 항에 있어서,
상기 큐 관리부는
만약, 상기 제 1 중복 커맨드가 상기 제 1 커맨드 큐에서 검색된다면, 상기 타겟 커맨드를 계류 커맨드 큐에 큐잉하는
컨트롤러.
제 11 항에 있어서,
상기 큐 관리부는
만약, 상기 제 2 중복 커맨드가 상기 제 2 커맨드 큐에서 검색된다면, 상기 타겟 커맨드를 계류 커맨드 큐에 큐잉하는
컨트롤러.
제 11 항에 있어서,
상기 제 1 중복 커맨드를 검색하는 단계는
상기 타겟 커맨드와 다른 종류의 커맨드들 중에서 상기 타겟 커맨드와 논리 주소가 중복되는 커맨드를 검색하며,
상기 제 2 중복 커맨드를 검색하는 단계는
상기 타겟 커맨드와 다른 종류의 커맨드들 중에서 상기 타겟 커맨드와 논리 주소가 중복되는 커맨드를 검색하는
컨트롤러.
제 11 항에 있어서,
상기 타겟 커맨드가 라이트 커맨드인 경우,
상기 메모리는
상기 라이트 커맨드에 대응하는 데이터를 저장하는 라이트 버퍼를 포함하는
컨트롤러.
제 11 항에 있어서,
상기 큐 관리부는
상기 호스트 인터페이스 유닛으로부터 상기 타겟 커맨드를 제공받고, 상기 타겟 커맨드를 임시로 저장하는 임시 커맨드 큐를 포함하는
컨트롤러.
제 11 항에 있어서,
상기 큐 관리부는
상기 제 2 커맨드 큐에 상기 타겟 데이터를 해시 체인을 이용하여 큐잉하는
컨트롤러.
제 11 항에 있어서,
상기 제 1 커맨드 큐는
커맨드 각각에 대응하는 인덱스, NCQ 태그번호, 시작 논리주소, 논리주소의 크기 및 라이트 버퍼의 태그번호를 저장하는
컨트롤러.
제 11 항에 있어서,
상기 제 2 커맨드 큐는
커맨드 각각에 대응하는 인덱스, NCQ 태그번호, 시작 논리주소, 논리주소의 크기, 라이트 버퍼의 태그번호 및 해시 체인에 의하여 연결된 다음 커맨드(next command)의 인덱스를 저장하는
컨트롤러.
제 11 항에 있어서,
상기 호스트 인터페이스 유닛은
네이티브 커맨드 큐잉(NCQ) 기능을 지원하며, SATA 프로토콜을 활용하여 상기 호스트와 커맨드 및 데이터를 주고 받는
컨트롤러.