KR20200064568A - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20200064568A
KR20200064568A KR1020180150799A KR20180150799A KR20200064568A KR 20200064568 A KR20200064568 A KR 20200064568A KR 1020180150799 A KR1020180150799 A KR 1020180150799A KR 20180150799 A KR20180150799 A KR 20180150799A KR 20200064568 A KR20200064568 A KR 20200064568A
Authority
KR
South Korea
Prior art keywords
memory
block
mode
blocks
memory block
Prior art date
Application number
KR1020180150799A
Other languages
English (en)
Other versions
KR102593541B1 (ko
Inventor
이그림
김영균
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180150799A priority Critical patent/KR102593541B1/ko
Priority to US16/575,601 priority patent/US11243700B2/en
Priority to CN201911020354.1A priority patent/CN111241002B/zh
Publication of KR20200064568A publication Critical patent/KR20200064568A/ko
Application granted granted Critical
Publication of KR102593541B1 publication Critical patent/KR102593541B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예들에 따른 메모리 시스템은 다중 레벨 셀 모드(multi level cell mode)와 단일 레벨 셀 모드(single level cell mode)로 모드 변경이 가능한 메모리 셀로 구성된 복수의 메모리 블록들을 포함하는 메모리 장치; 및 상기 메모리 장치의 데이터를 관리하고, 상기 메모리 셀의 모드 변경을 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는 상기 메모리 장치의 메모리 사용량이 제 1 임계 값보다 크거나 같은 경우, 프리 메모리 블록 중 적어도 하나 이상의 메모리 블록을 희생 메모리 블록으로 선택하고, 상기 희생 메모리 블록을 상기 다중 레벨 셀 모드로 전환하여, 소스 메모리 블록에 저장된 데이터를 상기 희생 메모리 블록으로 이동시키며, 상기 소스 메모리 블록은 단일 레벨 셀 모드로 구동되는 메모리 블록 중 데이터를 저장한 메모리 블록일 수 있다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATION METHOD THEREOF}
본 발명은 메모리 시스템 및 그의 동작방법에 관한 것으로, 보다 구체적으로는 전체적인 시스템의 수명을 연장할 수 있는 메모리 시스템의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 메모리 장치의 가용 용량에 기초하여 서로 다른 모드를 가진 메모리 블록들에 데이터를 저장할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템은 다중 레벨 셀 모드(multi level cell mode)와 단일 레벨 셀 모드(single level cell mode)로 모드 변경이 가능한 메모리 셀로 구성된 복수의 메모리 블록들을 포함하는 메모리 장치; 및 상기 메모리 장치의 데이터를 관리하고, 상기 메모리 셀의 모드 변경을 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는 상기 메모리 장치의 메모리 사용량이 제 1 임계 값보다 크거나 같은 경우, 프리 메모리 블록 중 적어도 하나 이상의 메모리 블록을 희생 메모리 블록으로 선택하고, 상기 희생 메모리 블록을 상기 다중 레벨 셀 모드로 전환하여, 소스 메모리 블록에 저장된 데이터를 상기 희생 메모리 블록으로 이동시키며, 상기 소스 메모리 블록은 단일 레벨 셀 모드로 구동되는 메모리 블록 중 데이터를 저장한 메모리 블록일 수 있다.
본 발명의 일 실시 예에 따른 메모리 시스템의 동작방법은 상기 메모리 장치의 메모리 사용량 및 상기 복수의 메모리 블록들 각각의 접근 정보를 모니터링하는 단계; 상기 메모리 사용량이 소정의 제 1 임계 값보다 크거나 같다면, 프리 메모리 블록 중 적어도 하나 이상의 메모리 블록을 희생 메모리 블록으로 선택하는 단계; 상기 희생 메모리 블록을 상기 다중 레벨 셀 모드로 전환하는 단계; 및 소스 메모리 블록에 저장된 데이터를 상기 희생 메모리 블록으로 이동시키는 단계를 포함할 수 있다.
본 발명의 실시 예에 따르면, 메모리 시스템의 수명이 증가될 수 있으며, 메모리 시스템의 성능 또한 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 5a 내지 도 5c는 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타낸 개념도이다.
도 6는 본 발명의 실시 예에 따른 메모리 시스템의 동작을 개략적으로 나타내는 흐름도이다.
도 7a 내지 도 7c는 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타낸 개념도이다.
도 8는 본 발명의 실시 예에 따른 메모리 시스템의 동작을 개략적으로 나타내는 흐름도이다.
도 9 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144) 및 모니터(146)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
뿐만 아니라, 본 발명의 실시 예에 따른 메모리(144)는 메모리 장치(150)에 포함된 복수의 메모리 블록들 각각의 메모리 셀 모드의 상태를 나타내는 비트맵을 저장할 수 있다. 만약, 제 1 메모리 블록이 단일 레벨 셀 모드로 구동되고 있는 경우, 제 1 메모리 블록에 대응되는 비트맵 값은 '0'일 수 있다. 추후, 제 1 메모리 블록이 다중 레벨 셀 모드(예를 들면, 트리플 레벨 셀 모드)로 구동되고 있는 경우, 제 1 메모리 블록에 대응되는 비트맵 값은 '1'로 업데이트될 수 있다.
또한, 모니터(146)는 주기적으로 메모리 장치(150)의 사용량을 모니터링할 수 있다. 특히, 모니터(146)는 메모리 장치(150)에 저장된 유효 데이터(valid data)의 메모리 사용량을 모니터링할 수 있다. 나아가, 메모리 장치(150)에 저장된 유효 데이터의 메모리 사용량이 소정의 제 1 임계 값보다 크거나 같은 경우, 모니터(146)는 사용량 정보를 프로세서(134)에 제공할 수 있다. 예를 들면, 소정의 제 1 임계 값이 '8GB'일 때, 전체 용량이 '16GB'인 메모리 장치(150)에 유효 데이터가 '8GB' 저장된 경우, 모니터(146)는 현재 메모리 장치(150)의 메모리 사용량 정보를 프로세서(134)에 제공할 수 있다.
뿐만 아니라, 모니터(146)는 메모리 장치(150)에 포함된 복수의 메모리 블록들 각각의 접근 정보(access information)를 모니터링할 수 있다. 접근 정보는 단위 시간당 해당 데이터에 메모리 시스템(110)이 접근한 횟수 혹은 시간을 의미한다. 예를 들면, 메모리 시스템(110)이 타겟 블록에 저장된 데이터를 1초당 60회 리드한다면, 타겟 블록에 대응하는 접근 정보는 '60'이다. 다만, 이는 하나의 실시 예일뿐이며, 이에 제한되는 것은 아니다.
또한, 모니터(146)는 프로세서(134)의 제어에 의하여 메모리 장치(150)에 저장된 데이터 중 콜드 블록을 판단할 수 있다. 예를 들면, 모니터(146)는 접근 정보가 소정의 임계 값보다 작은 값을 가지는 블록을 콜드 블록으로 판단할 수 있다. 또 다른 예를 들면, 모니터(146)는 소정의 크기보다 크거나 같은 값을 갖는 연속 데이터를 저장하고 있는 메모리 블록을 콜드 블록으로 판단할 수 있다.
나아가, 모니터(146)는 프로세서(134)의 제어에 의하여 주기적으로 메모리 장치(150)의 복수의 메모리 블록들 각각의 접근 정보를 업데이트할 수 있다. 그리고, 모니터(146)는 접근 정보를 프로세서(134)에 제공할 수 있다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.
뿐만 아니라, 프로세서(134)는 메모리 장치(150)에 저장된 유효 데이터의 메모리 사용량이 소정의 제 1 임계 값보다 작을 때, SLC 모드로 데이터를 메모리 장치(150)에 프로그램할 수 있다. 구체적으로, 프로세서(134)는 프로그램될 데이터와 함께 프로그램 커맨드를 메모리 장치(150)에 제공할 수 있다. 특히, 프로그램 커맨드는 SLC 모드 신호를 포함할 수 있다. 프로세서(134)는 SLC 모드 신호를 활용하여 타겟 메모리 블록을 SLC 모드로 구동시키도록 메모리 장치(150)를 제어할 수 있다.
반면에, 메모리 장치(150)에 저장된 유효 데이터의 메모리 사용량이 소정의 제 1 임계 값보다 크거나 같을 때, 프로세서(134)는 SLC 모드로 구동되는 메모리 블록(이하, SLC 메모리 블록)에 저장된 데이터를 XLC 모드로 구동되는 메모리 블록(이하, XLC 메모리 블록)으로 이동시킬 수 있다. 구체적으로, 프로세서(134)는 프리 메모리 블록들 중 적어도 하나 이상의 메모리 블록을 XLC 모드로 구동시키도록 메모리 장치(150)를 제어할 수 있다. 그리고, 프로세서(134)는 SLC 메모리 블록에 저장된 데이터를 XLC 메모리 블록으로 이동시킬 수 있다. 특히, 프로세서(134)는 SLC 메모리 블록 중 콜드 블록에 저장된 데이터(이하, 콜드 데이터)를 위주로 XLC 메모리 블록으로 이동시키도록 메모리 장치(150)를 제어할 수 있다.
뿐만 아니라, 메모리 장치(150)에 저장된 유효 데이터의 메모리 사용량이 소정의 제 2 임계 값보다 작은 값을 갖고, XLC 메모리 블록에 데이터가 저장되어 있는 경우, 상기 실시 예와 반대로, 프로세서(134)는 XLC 메모리 블록에 저장된 데이터의 일부를 SLC 메모리 블록으로 이동시키도록 메모리 장치(150)를 제어할 수 있다.
컨트롤러(130)는 에러 정정 코드(ECC: Error Correction Code) 유닛, 파워 관리 유닛(PMU: Power Management Unit)을 더 포함할 수 있다.
ECC 유닛은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 여기서, ECC 유닛은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛은 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
메모리 장치(150)는 컨트롤러(130)로부터 프로그램 커맨드를 제공받을 수 있다. 그리고, 앞서 설명된 바와 같이, 프로그램 커맨드는 SLC 모드, MLC 모드 및 TLC 모드와 같은 신호를 포함할 수 있다.
만약, 컨트롤러(130)로부터 SLC 모드 신호를 제공받았다면, 메모리 장치(150)는 제공받은 SLC 모드 신호에 기초하여 메모리 셀 어레이(330) 복수의 메모리 블록들 중 하나 이상의 프리 블록을 SLC 모드로 구동할 수 있다. 또한, 제공받은 데이터를 저장하기 위하여 메모리 장치(150) 내 전압 공급 회로(310)는 제 1 프로그램 전압을 생성할 수 있으며, 생성된 제 1 프로그램 전압을 이용하여 리드/라이트 회로(320)는 SLC 모드로 구동된 메모리 블록에 데이터를 프로그램할 수 있다.
이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급 회로(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급 회로(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 1를 참조하면, 메모리 장치(150)에 포함된 메모리 블록들(152)는 단일 레벨 셀(이하, SLC) 모드 혹은 다중 레벨 셀(이하, XLC)모드 중의 하나로 동작될 수 있다. 혹은 메모리 장치(150)는 SLC 모드 혹은 XLC 모드가 혼합된 형태로 동작될 수 있다. XLC 모드는 이중 레벨 셀(이하, MLC) 모드, 삼중 레벨 셀(이하, TLC) 모드 및 사중 레벨 셀(이하, QLC) 모드를 포함할 수 있다.
SLC 메모리 블록은 XLC 메모리 블록에 비하여 상대적으로 긴 수명을 가질 수 있다. 즉, SLC 메모리 블록은 XLC 메모리 블록에 비하여 더 높은 이레이즈 사이클(Erase Cycle, 이하 EW)의 횟수를 지원할 수 있다. 나아가, SLC 메모리 블록은 XLC 메모리 블록보다 빠른 프로그램 동작 및 리드 동작을 수행하도록 메모리 장치를 지원할 수 있다. 하지만, SLC 메모리 블록은 XLC 메모리 블록에 비하여 데이터의 저장 용량이 더 적다.
예를 들어, 메모리 장치 내 포함된 메모리 블록의 수가 100개라 가정하고, SLC 메모리 블록의 용량은 4MB, EW는 30K라고 가정하며, XLC 메모리 블록의 용량은 12MB, EW는 3K라고 가정한다.
만약, 모든 메모리 블록이 SLC 메모리 블록이라면, 메모리 장치의 EW는'30K*100'이며, 데이터 저장 용량은 '4MB*100'이다. 메모리 장치의 EW는 최대 값을 가질 수 있지만, 저장 용량은 최소 값을 가질 수 있다.
반면에, 모든 메모리 블록이 XLC 메모리 블록이라면, 메모리 장치의 EW는 '3K*100'이며, 데이터 저장 용량은 '12MB*100'이다. 이 경우, 메모리 장치의 저장 용량은 최대 값을 가질 수 있으나, EW는 최소 값을 가질 수 있다.
즉, SLC 메모리 블록과 XLC 메모리 블록의 장점 및 단점은 트레이드 오프 관계를 가지고 있다.
또 다른 예를 들어, SLC 메모리 블록은 '10개', XLC 메모리 블록은 '90'로 분리하여 사용된다면, 메모리 장치의 EW는 '30K*10'+ '3K*90'이며, 데이터 저장 용량은 '4MB*10'+ '12MB*90'이다.
또 다른 예를 들어, SLC 메모리 블록은 '90개', XLC 메모리 블록은 '10'로 분리하여 사용된다면, 메모리 장치의 EW는 '30K*90'+ '3K*10'이며, 데이터 저장 용량은 '4MB*90'+ '12MB*10'이다.
상기 4가지의 예시에서 알 수 있듯이, SLC 메모리 블록에 따라 메모리 장치의 EW가 결정될 수 있으며, XLC 메모리 블록에 따라 메모리 장치의 저장 용량이 결정될 수 있다. 따라서, SLC 메모리 블록과 XLC 메모리 블록이 적절하게 모두 사용되어야 메모리 시스템의 성능을 향상시킬 수 있다.
상기 SLC 메모리 블록의 특성 및 XLC 메모리 블록의 특성에 따라, 본 발명은 SLC 메모리 블록 및 XLC 메모리 블록을 적절히 사용하여 메모리 시스템(110)의 성능을 향상시킬 수 있는 방법을 제안한다.
도 5a 내지 도 5c는 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타내는 개념도이다. 특히, 도 5a 내지 도 5c는 본 발명의 메모리 시스템(110)의 핵심적인 구성요소만을 나타낸다. 이하에서는, 설명의 편의를 위하여, 메모리 장치(150)는 SLC 모드 및 MLC 모드를 지원하는 복수의 메모리 블록들을 포함할 수 있다고 가정한다. 다만, 이는 일 실시 예일 뿐이며, 이에 제한되는 것은 아니다.
메모리 장치(150)는 복수의 메모리 블록들(510 내지 580)을 포함할 수 있다. 프로세서(134)는 호스트(102)로부터 제공되는 프로그램 커맨드를 처리하기 위하여 메모리 장치(150)를 제어할 수 있다. 나아가, 프로세서(134)는 초기 메모리 장치(150)의 용량이 소정의 제 1 임계 값보다 작은 때에는, 메모리 장치(150)에 포함된 복수의 메모리 블록들(510 내지 580)을 SLC 모드로 구동하도록 메모리 장치(150)를 제어할 수 있다. 메모리 장치(150)의 전체 용량은 '16GB'라고 가정하며, 소정의 제 1 임계 값은 '5GB'라고 가정한다. 여기서, 메모리 장치(150)의 전체 용량이란 메모리 장치(150)에 포함된 복수의 메모리 블록들이 모두 MLC 모드로 구동될 때 측정되는 용량을 의미한다.
도 5a를 참조하면, 프로세서(134)는 제 1 메모리 블록(510) 내지 제 5 메모리 블록(550)에 각각 SLC 모드로 데이터를 저장하였다. 제 1 메모리 블록(510) 내지 제 5 메모리 블록(550)에 저장된 데이터는 모두 유효 데이터라고 가정한다.
이때, 모니터(146)는 주기적으로 메모리 장치(150)의 사용량을 모니터링할 수 있다. 제 5 메모리 블록(550)에 데이터가 저장되면, 모니터(146)는 메모리 장치(150)의 메모리 사용 용량을 '5GB'로 측정할 수 있다.
그러면, 프로세서(134)는 SLC 모드로 구동되는 메모리 블록을 확보하기 위하여 현재 사용되지 아니하는 메모리 블록들 중 적어도 하나 이상을 희생블록으로 선택할 수 있다. 즉, 프로세서(134)는 제 6 메모리 블록(560), 제 7 메모리 블록(570) 및 제 8 메모리 블록(580) 중 어느 하나 이상을 희생블록으로 선택할 수 있다. 이때, 프로세서(134)가 제 6 메모리 블록(560)을 희생블록으로 선택하였다고 가정한다.
비록 상기에서는 프로세서(134)가 프리 메모리 블록 중에 희생 메모리 블록을 선택하지만, 프리 메모리 블록이 없는 경우, 프로세서(134)는 무효 데이터가 가장 많이 저장되어 있는 순서로 희생 메모리 블록을 선택할 수 있다. 나아가, 만약, 무효 데이터가 동일한 양만큼 저장되어 있는 메모리 블록이 존재하는 경우, 프로세서(134)는 콜드 블록을 희생 메모리 블록으로 선택할 수 있다.
그리고, 도 5b를 참조하면, 프로세서(134)는 제 6 메모리 블록(560)을 SLC 모드에서 MLC 모드로 전환하도록 메모리 장치(150)를 제어할 수 있다. 동시에, 프로세서(134)는 메모리에 저장되어 있는 비트맵(148)에서 제 6 메모리 블록(560)의 모드 상태를 변경할 수 있다. 구체적으로, 프로세서(134)는 제 6 메모리 블록(560)이 SLC 모드로 구동될 때 '0'값이었다면, MLC 모드로 전환될 때에는 '1'값을 갖도록 비트맵(148)에서 제 6 메모리 블록(560)의 모드 상태를 변경할 수 있다. MLC 모드로 전환된 제 6 메모리 블록(565)은 SLC 모드로 구동된 제 6 메모리 블록(560)에 비하여 2배 많은 논리페이지들을 포함할 수 있다.
나아가, 도 5c를 참조하면, 프로세서(134)는 제 1 메모리 블록(510) 내지 제 5 메모리 블록(550)에 저장된 데이터 중 일부를 제 6 메모리 블록(565)에 저장하도록 메모리 장치(150)를 제어할 수 있다. 특히, 프로세서(134)는제 1 메모리 블록(510) 내지 제 5 메모리 블록(550)에 저장된 데이터 중 접근 정보에 기초하여 판단된 콜드 블록에 저장된 데이터를 제 6 메모리 블록(565)에 저장하도록 메모리 장치(150)를 제어할 수 있다. 이때, 제 4 메모리 블록(540) 및 제 5 메모리 블록(550)가 콜드 블록이라고 가정한다.
구체적으로, 메모리 장치(150)는 프로세서(134)의 제어에 의하여 제 4 메모리 블록(540) 및 제 5 메모리 블록(550)에 저장된 콜드 데이터를 리드/라이트 회로(320) 내 페이지 버퍼(322 내지 326)에 임시로 로드할 수 있다. 그 후, 메모리 장치(150)는 프로세서(134)의 제어에 의하여 MLC 모드로 전환된 제 6 메모리 블록(565)에 로드된 콜드 데이터를 프로그램할 수 있다. 페이지 버퍼에 로드된 콜드 데이터를 제 6 메모리 블록(565)에 프로그램하기 위하여 메모리 장치(150) 내 전압 공급 회로(310)는 제 1 내지 제 2N-1 프로그램 전압을 생성하고, 생성된 제 1 내지 제 2N-1 프로그램 전압을 이용하여 리드/라이트 회로(320)는 메모리 셀 어레이(330) 내 제 6 메모리 블록(565)에 데이터를 프로그램할 수 있다. 상기 'N'은 XLC 모드로 동작되는 메모리 셀에 저장될 수 있는 비트의 수를 의미한다. MLC 모드인 경우, 'N'은 '2'이고, TLC 모드인 경우, 'N'은 '3'이다. 따라서, 도 5c에서는 'N'은 '2'이다. 나아가, 제 4 메모리 블록(540) 및 제 5 메모리 블록(550)에서 제 6 메모리 블록(565)으로 콜드 데이터의 이동이 완료하면, 프로세서(134)는 제 4 메모리 블록(540) 및 제 5 메모리 블록(550)에 저장된 데이터를 삭제하도록 메모리 장치(150)를 제어할 수 있다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타낸 흐름도이다. 특히, 도 6은 도 5a 내지 도 5c를 통하여 설명된 메모리 시스템(110)의 동작을 나타낸다.
먼저, 단계 S601에서, 모니터(146)는 메모리 장치(150)의 메모리 사용량 및 메모리 장치(150)에 포함된 복수의 메모리 블록들 각각의 접근 정보를 모니터링할 수 있다. 다만, 모니터링 동작이 단계 S601에서 설명되고 있으나, 모니터(146)는 주기적으로 모니터링 동작을 수행할 수 있다.
그리고, 단계 S603에서, 모니터(146)는 메모리 장치(150)의 메모리 사용량과 소정의 제 1 임계 값을 비교할 수 있다.
만약, 메모리 사용량이 제 1 임계 값보다 작다면(단계 S603에서, 'No'), 다시 단계 S601로 돌아가, 모니터(146)는 모니터링 동작을 수행할 수 있다.
반면에, 메모리 사용량이 제 1 임계 값보다 크거나 같다면(단계 S603에서, 'Yes'), 단계 S605에서, 프로세서(134)는 프리 메모리 블록 중 적어도 하나 이상을 희생 메모리 블록으로 선택할 수 있다. 그리고, 프로세서(134)는 선택된 희생 메모리 블록의 SLC 모드에서 MLC 모드로 전환할 수 있다.
나아가, 단계 S607에서, 프로세서(134)는 메모리(144)에 저장되어 있는 비트맵에서 모드가 전환된 희생 메모리 블록에 대응하는 비트값을 업데이트할 수 있다.
그리고, 단계 S609에서, 프로세서(134)는 소스 메모리 블록에 저장된 콜드 데이터를 희생 메모리 블록으로 이동시킬 수 있다. 도 5c를 참조하면, 프로세서(134)는 제 4 메모리 블록(540) 및 제 5 메모리 블록(550)에 저장된 콜드 데이터를 제 6 메모리 블록(565)으로 이동시킬 수 있다.
그리고, 단계 S611에서, 프로세서(134)는 소스 메모리 블록에 저장되어 있던 콜드 데이터를 삭제할 수 있다.
도 7a 내지 도 7c는 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타내는 개념도이다. 특히, 도 7a 내지 도 7c는 본 발명의 메모리 시스템(110)의 핵심적인 구성요소만을 나타낸다. 이하에서는, 도 5a 내지 도 5c와 같이, 메모리 장치(150)는 SLC 모드 및 MLC 모드를 지원하는 복수의 메모리 블록들을 포함할 수 있다고 가정한다. 그리고, 도 5c를 참조하면, 제 2 메모리 블록(520) 및 제 3 메모리 블록(530)에 데이터가 저장되어 있으나, 도 7a 에서는 제 2 메모리 블록(520) 및 제 3 메모리 블록(530)에 저장되어 있는 데이터가 삭제되었다고 가정한다.
메모리 장치(150)의 전체 용량은 '16GB'라고 가정하며, 소정의 제 2 임계 값은 '3GB'라고 가정한다. 여기서, 메모리 장치(150)의 전체 용량이란 메모리 장치(150)에 포함된 복수의 메모리 블록들이 모두 MLC 모드로 구동될 때 측정되는 용량을 의미한다.
먼저, 도 7a를 참조하면, 메모리 장치(150)에 포함된 메모리 블록 중 데이터가 저장되어 있는 메모리 블록은 제 1 메모리 블록(510) 및 제 6 메모리 블록(560)뿐이다. 이때, 모니터(146)는 현재 메모리 장치(150)의 메모리 사용량을 '3GB'로 측정할 수 있다. 그리고, 모니터(146)는 현재 메모리 사용량과 소정의 제 2 임계 값을 비교할 수 있다. 현재 메모리 사용량은 '3GB'이고, 소정의 제 2 임계 값이 '3GB'로 동일하기 때문에, 프로세서(134)는 SLC 모드로 구동되는 메모리 블록을 확보하기 위하여 MLC 모드로 구동되고 있는 제 6 메모리 블록(565)의 모드를 전환시킬 수 있다.
뿐만 아니라, 도 7b를 참조하면, 프로세서(134)는 제 6 메모리 블록(565)에 저장된 데이터를 제 2 메모리 블록(520) 및 제 3 메모리 블록(530)에 저장하도록 메모리 장치(150)를 제어할 수 있다.
구체적으로, 메모리 장치(150)는 프로세서(134)의 제어에 의하여 제 6 메모리 블록(565) 에 저장된 데이터를 리드/라이트 회로(320) 내 페이지 버퍼(322 내지 326)에 임시로 로드할 수 있다. 그 후, 메모리 장치(150)는 프로세서(134)의 제어에 의하여 로드된 데이터를 SLC 모드로 구동하는 제 2 메모리 블록(520) 및 제 3 메모리 블록(530)에 프로그램할 수 있다. 페이지 버퍼에 로드된 데이터를 제 2 메모리 블록(520) 및 제 3 메모리 블록(530)에 프로그램하기 위하여 메모리 장치(150) 내 전압 공급 회로(310)는 제 1 내지 제 2N-1 프로그램 전압을 생성하고, 생성된 제 1 내지 제 2N-1 프로그램 전압을 이용하여 리드/라이트 회로(320)는 메모리 셀 어레이(330) 내 제 2 메모리 블록(520) 및 제 3 메모리 블록(530)에 데이터를 프로그램할 수 있다. 제 2 메모리 블록(520) 및 제 3 메모리 블록(530)은 SLC 모드로 구동하기 때문에 'N'은 '1'이다. 나아가, 제 6 메모리 블록(565)에서 제 2 메모리 블록(520) 및 제 3 메모리 블록(530)으로 데이터의 이동이 완료하면, 프로세서(134)는 제 6메모리 블록(565)에 저장된 데이터를 삭제하도록 메모리 장치(150)를 제어할 수 있다.
그리고, 도 7c를 참조하면, 프로세서(134)는 제 6 메모리 블록(565)을 MLC 모드에서 SLC 모드로 전환하도록 메모리 장치(150)를 제어할 수 있다. 동시에, 프로세서(134)는 메모리에 저장되어 있는 비트맵(148)에서 제 6 메모리 블록(565)의 모드 상태를 변경할 수 있다. 구체적으로, 프로세서(134)는 제 6 메모리 블록(565)이 MLC 모드로 구동될 때 '1'값이었다면, SLC 모드로 전환될 때에는 '0'값을 갖도록 비트맵(148)에서 제 6 메모리 블록(566)의 모드 상태를 변경할 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타낸 흐름도이다. 특히, 도 10은 도 7a 내지 도 7c를 통하여 설명된 메모리 시스템(110)의 동작을 나타낸다.
먼저, 단계 S801에서, 모니터(146)는 메모리 장치(150)의 메모리 사용량 및 메모리 장치(150)에 포함된 복수의 메모리 블록들 각각의 접근 정보를 모니터링할 수 있다. 다만, 모니터링 동작이 단계 S801에서 설명되고 있으나, 모니터(146)는 주기적으로 모니터링 동작을 수행할 수 있다.
그리고, 단계 S803에서, 모니터(146)는 메모리 장치(150)의 메모리 사용량과 소정의 제 2 임계 값을 비교할 수 있다.
만약, 메모리 사용량이 제 2 임계 값보다 크거나 같다면(단계 S803에서, 'No'), 다시 단계 S801로 돌아가, 모니터(146)는 모니터링 동작을 수행할 수 있다.
반면에, 메모리 사용량이 제 1 임계 값보다 작다면(단계 S803에서, 'Yes'), 단계 S805에서, 프로세서(134)는 MLC 모드로 구동되는 타겟 메모리 블록을 선택할 수 있다.
그리고, 단계 S807에서, 프로세서(134)는 선택된 메모리 블록에 저장된 데이터를 다른 SLC 메모리 블록으로 이동시킬 수 있다. 도 7b를 참조하면, 프로세서(134)는 제 6 메모리 블록(565)에 저장된 데이터를 제 2 메모리 블록(520) 제 3 메모리 블록(530)으로 이동시킬 수 있다.
그리고, 단계 S809에서, 프로세서(134)는 타겟 메모리 블록에 저장되어 있던 데이터를 삭제할 수 있다.
또한, 단계 S811에서 프로세서(134)는 타겟 메모리 블록을 MLC 모드에서 SLC 모드로 전환할 수 있다.
나아가, 단계 S813에서, 프로세서(134)는 메모리(144)에 저장되어 있는 비트맵에서 모드가 전환된 타겟 메모리 블록에 대응하는 비트값을 업데이트할 수 있다.
상기와 같이, 메모리 시스템(110)은 SLC 메모리 블록과 XLC 메모리 블록간에 데이터를 이동시킴으로써, SLC 메모리 블록과 XLC 메모리 블록의 각각의 장점을 활용할 수 있다. 그 결과, 본 발명의 실시 예에 따른 메모리 시스템(110)은 메모리 장치(150)의 수명 향상과 메모리 시스템(110)의 성능을 향상시킬 수 있다.
그러면 이하에서는, 도 9 내지 도 17을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 8에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 9를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 10을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 10에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 11을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 12를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 13 내지 도 16을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 10 내지 도 12에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 8에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 16은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 17을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 11 내지 도 16에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 다중 레벨 셀 모드(multi level cell mode)와 단일 레벨 셀 모드(single level cell mode)로 모드 변경이 가능한 메모리 셀로 구성된 복수의 메모리 블록들을 포함하는 메모리 장치; 및
    상기 메모리 장치의 데이터를 관리하고, 상기 메모리 셀의 모드 변경을 제어하는 컨트롤러를 포함하고,
    상기 컨트롤러는 상기 메모리 장치의 메모리 사용량이 제 1 임계 값보다 크거나 같은 경우, 프리 메모리 블록 중 적어도 하나 이상의 메모리 블록을 희생 메모리 블록으로 선택하고, 상기 희생 메모리 블록을 상기 다중 레벨 셀 모드로 전환하여, 소스 메모리 블록에 저장된 데이터를 상기 희생 메모리 블록으로 이동시키며,
    상기 소스 메모리 블록은 단일 레벨 셀 모드로 구동되는 메모리 블록 중 데이터를 저장한 메모리 블록인
    메모리 시스템.
  2. 제 1 항에 있어서,
    상기 컨트롤러는
    상기 메모리 장치의 메모리 사용량 및 상기 복수의 메모리 블록들 각각의 접근 정보를 모니터링하는 모니터;
    상기 복수의 메모리 블록들 각각의 모드를 나타내는 비트맵을 저장하는 메모리; 및
    메모리 블록의 모드를 전환하고, 데이터의 이동을 제어하는 프로세서
    를 포함하는 메모리 시스템.
  3. 제 2 항에 있어서,
    상기 모니터는
    상기 복수의 메모리 블록들의 유효 영역에 대한 사용량을 저장하고, 상기 복수의 메모리 블록들 중 상기 유효 영역에 대응하는 메모리 블록들 각각의 접근 정보를 저장하는
    메모리 시스템.
  4. 제 2 항에 있어서,
    상기 컨트롤러는
    상기 메모리 장치 초기화 시, 상기 복수의 메모리 블록들을 상기 단일 레벨 셀 모드로 구동하는
    메모리 시스템.
  5. 제 2 항에 있어서,
    상기 프로세서는
    상기 희생 메모리 블록이 단일 레벨 셀 모드에서 다중 레벨 셀 모드로 전환될 때, 상기 비트맵에 저장된 상기 희생 메모리 블록에 대응하는 비트값을 업데이트하는
    메모리 시스템.
  6. 제 1 항에 있어서,
    상기 컨트롤러는
    상기 메모리 장치의 메모리 사용량이 상기 제 1 임계 값보다 작은 제 2 임계 값 이하로 변경되는 경우, 상기 다중 레벨 모드로 전환된 메모리 블록들 중 적어도 하나 이상의 타겟 메모리 블록을 선택하고, 상기 타겟 메모리 블록에 저장된 데이터를 상기 프리 블록으로 이동시키는
    메모리 시스템.
  7. 제 6 항에 있어서,
    상기 컨트롤러는
    상기 타겟 메모리 블록에 대응하는 모드를 상기 다중 레벨 모드에서 상기 단일 레벨 셀 모드로 변경하는
    메모리 시스템.
  8. 제 7 항에 있어서,
    상기 컨트롤러는
    상기 타겟 메모리 블록이 다중 레벨 셀 모드에서 단일 레벨 셀 모드로 전환될 때, 상기 비트맵에 저장된 상기 타겟 메모리 블록에 대응하는 비트값을 업데이트하는
    메모리 시스템.
  9. 제 1 항에 있어서,
    상기 컨트롤러는
    상기 단일 레벨 모드 메모리 블록들 중 콜드 블록을 판단하고, 상기 콜드 블록에 저장된 데이터를 상기 희생 메모리 블록들로 이동시키고, 상기 콜드 블록들에 저장된 데이터를 소거하는
    메모리 시스템.
  10. 제 9 항에 있어서,
    상기 콜드 블록은
    복수의 메모리 블록들 각각에 대응하는 접근 정보에 기초하여 판단되는
    메모리 시스템.
  11. 다중 레벨 셀 모드 및 단일 레벨 셀 모드로 모드 변경이 가능한 메모리 셀로 구성된 복수의 메모리 블록들을 포함하는 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템의 동작방법에 있어서,
    상기 메모리 장치의 메모리 사용량 및 상기 복수의 메모리 블록들 각각의 접근 정보를 모니터링하는 단계;
    상기 메모리 사용량이 소정의 제 1 임계 값보다 크거나 같다면, 프리 메모리 블록 중 적어도 하나 이상의 메모리 블록을 희생 메모리 블록으로 선택하는 단계;
    상기 희생 메모리 블록을 상기 다중 레벨 셀 모드로 전환하는 단계; 및
    소스 메모리 블록에 저장된 데이터를 상기 희생 메모리 블록으로 이동시키는 단계
    를 포함하는 메모리 시스템의 동작방법.
  12. 제 11 항에 있어서,
    상기 복수의 메모리 블록들 각각의 모드를 나타내는 비트맵을 저장하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  13. 제 11 항에 있어서,
    상기 모니터링하는 단계는
    상기 복수의 메모리 블록들의 유효 영역에 대한 사용량을 저장하고, 상기 복수의 메모리 블록들 중 상기 유효 영역에 대응하는 메모리 블록들 각각의 접근 정보를 저장하는
    메모리 시스템의 동작방법.
  14. 제 11 항에 있어서,
    상기 메모리 장치 초기화 시, 상기 복수의 메모리 블록들을 상기 단일 레벨 셀 모드로 구동하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  15. 제 12 항에 있어서,
    상기 희생 메모리 블록이 단일 레벨 셀 모드에서 다중 레벨 셀 모드로 전환될 때, 상기 비트맵에 저장된 상기 희생 메모리 블록에 대응하는 비트값을 업데이트하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  16. 제 12 항에 있어서,
    상기 메모리 장치의 메모리 사용량이 상기 제 1 임계 값보다 작은 제 2 임계 값 이하로 변경되는 경우,
    상기 다중 레벨 모드로 전환된 메모리 블록들 중 적어도 하나 이상의 타겟 메모리 블록을 선택하는 단계; 및
    상기 타겟 메모리 블록에 저장된 데이터를 상기 단일 레벨 모드로 구동되는 프리 블록으로 이동시키는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  17. 제 16 항에 있어서,
    상기 타겟 메모리 블록에 대응하는 모드를 상기 다중 레벨 모드에서 상기 단일 레벨 셀 모드로 변경하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  18. 제 17 항에 있어서,
    상기 타겟 메모리 블록이 다중 레벨 셀 모드에서 단일 레벨 셀 모드로 전환될 때, 상기 비트맵에 저장된 상기 타겟 메모리 블록에 대응하는 비트값을 업데이트하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  19. 제 11 항에 있어서,
    상기 단일 레벨 모드 메모리 블록들 중 콜드 블록을 판단하는 단계; 및
    상기 콜드 블록에 저장된 데이터를 상기 희생 메모리 블록들로 이동시키고, 상기 콜드 블록들에 저장된 데이터를 소거하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  20. 제 19 항에 있어서,
    상기 콜드 블록은
    복수의 메모리 블록들 각각에 대응하는 접근 정보에 기초하여 판단되는
    메모리 시스템의 동작방법.
KR1020180150799A 2018-11-29 2018-11-29 메모리 시스템 및 그것의 동작방법 KR102593541B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180150799A KR102593541B1 (ko) 2018-11-29 2018-11-29 메모리 시스템 및 그것의 동작방법
US16/575,601 US11243700B2 (en) 2018-11-29 2019-09-19 Memory system for changing cell mode of memory block and operation method thereof
CN201911020354.1A CN111241002B (zh) 2018-11-29 2019-10-25 存储器***及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180150799A KR102593541B1 (ko) 2018-11-29 2018-11-29 메모리 시스템 및 그것의 동작방법

Publications (2)

Publication Number Publication Date
KR20200064568A true KR20200064568A (ko) 2020-06-08
KR102593541B1 KR102593541B1 (ko) 2023-10-25

Family

ID=70850041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180150799A KR102593541B1 (ko) 2018-11-29 2018-11-29 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US11243700B2 (ko)
KR (1) KR102593541B1 (ko)
CN (1) CN111241002B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11640262B2 (en) * 2020-05-07 2023-05-02 Micron Technology, Inc. Implementing variable number of bits per cell on storage devices
US11907539B2 (en) * 2020-11-20 2024-02-20 Samsung Electronics Co., Ltd. System and method for stream based data placement on hybrid SSD
KR20230027957A (ko) 2021-08-20 2023-02-28 삼성전자주식회사 호스트 및 스토리지 장치를 포함하는 스토리지 시스템 및 이의 동작 방법
US11989443B2 (en) * 2022-05-12 2024-05-21 Micron Technology, Inc. Techniques for enhanced read performance on repurposed blocks of memory cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100122016A1 (en) * 2008-11-12 2010-05-13 Micron Technology Dynamic slc/mlc blocks allocations for non-volatile memory
KR20160068108A (ko) * 2014-12-04 2016-06-15 에스케이하이닉스 주식회사 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 관리 방법
KR20180012653A (ko) * 2016-07-27 2018-02-06 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그것의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5066241B2 (ja) * 2010-09-24 2012-11-07 株式会社東芝 メモリシステム
KR20130050586A (ko) 2011-11-08 2013-05-16 주식회사 히타치엘지 데이터 스토리지 코리아 낸드 플래시 메모리의 셀 방식 변경 장치 및 방법
JP6139381B2 (ja) * 2013-11-01 2017-05-31 株式会社東芝 メモリシステムおよび方法
KR20180087496A (ko) * 2017-01-23 2018-08-02 에스케이하이닉스 주식회사 메모리 시스템
US10380018B2 (en) * 2017-04-04 2019-08-13 Micron Technology, Inc. Garbage collection
US10509722B2 (en) * 2017-08-31 2019-12-17 Micron Technology, Inc. Memory device with dynamic cache management
JP7030463B2 (ja) * 2017-09-22 2022-03-07 キオクシア株式会社 メモリシステム
TWI653538B (zh) * 2017-11-13 2019-03-11 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法
CN108108128A (zh) * 2017-12-19 2018-06-01 深圳忆联信息***有限公司 一种混合ssd的磨损均衡方法及ssd

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100122016A1 (en) * 2008-11-12 2010-05-13 Micron Technology Dynamic slc/mlc blocks allocations for non-volatile memory
KR20160068108A (ko) * 2014-12-04 2016-06-15 에스케이하이닉스 주식회사 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 관리 방법
KR20180012653A (ko) * 2016-07-27 2018-02-06 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20200174667A1 (en) 2020-06-04
US11243700B2 (en) 2022-02-08
CN111241002A (zh) 2020-06-05
KR102593541B1 (ko) 2023-10-25
CN111241002B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
KR102648618B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR102517681B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102532563B1 (ko) 메모리 장치 및 그것의 동작방법
KR102593541B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102612891B1 (ko) 메모리 장치, 그것의 동작방법 및 메모리 시스템
KR20200010933A (ko) 메모리 시스템 및 그것의 동작방법
KR20190044798A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200010934A (ko) 메모리 시스템 및 그것의 동작방법
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR20200006379A (ko) 컨트롤러 및 그것의 동작방법
KR20200074647A (ko) 메모리 시스템 및 그것의 동작방법
KR102520412B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102586786B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102634631B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102567314B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102659036B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20200068944A (ko) 메모리 시스템 및 그것의 동작방법
KR20200029810A (ko) 데이터 처리 시스템 및 그의 동작방법
KR20200006378A (ko) 컨트롤러 및 그것의 동작방법
KR20190082513A (ko) 컨트롤러 및 그것의 동작방법
KR102654308B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20190023247A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102513498B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR20200053965A (ko) 메모리 시스템 및 그것의 동작방법
KR20200023758A (ko) 메모리 시스템 및 그것의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right