KR20200010934A - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20200010934A
KR20200010934A KR1020180085586A KR20180085586A KR20200010934A KR 20200010934 A KR20200010934 A KR 20200010934A KR 1020180085586 A KR1020180085586 A KR 1020180085586A KR 20180085586 A KR20180085586 A KR 20180085586A KR 20200010934 A KR20200010934 A KR 20200010934A
Authority
KR
South Korea
Prior art keywords
memory
block
host data
controller
flush
Prior art date
Application number
KR1020180085586A
Other languages
English (en)
Inventor
이주영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180085586A priority Critical patent/KR20200010934A/ko
Priority to US16/250,252 priority patent/US20200026646A1/en
Priority to CN201910127366.8A priority patent/CN110751972A/zh
Publication of KR20200010934A publication Critical patent/KR20200010934A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/312—In storage controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/50—Control mechanisms for virtual memory, cache or TLB
    • G06F2212/502—Control mechanisms for virtual memory, cache or TLB using adaptive policy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예들에 따른 메모리 시스템에 있어서, 복수의 다이들 - 상기 다이들 각각은 플러시 블록 및 다중 레벨 셀 블록을 포함함 - 을 포함하는 메모리 장치; 컨트롤러 라이트 버퍼; 상기 컨트롤러 라이트 버퍼에 호스트 데이터를 버퍼링하는 컨트롤러 버퍼 관리부; 플러시 커맨드가 제공될 때마다 상기 버퍼링된 호스트 데이터를 상기 복수의 다이들 각각에 포함된 플러시 블록들에 인터리브 프로그램하는 플러시 블록 관리부; 및 상기 버퍼링된 호스트 데이터의 사이즈가 임계치에 도달한 경우, 상기 버퍼링된 호스트 데이터를 상기 복수의 다이들 각각에 포함된 상기 다중 레벨 셀 블록 블록들에 인터리브 프로그램하는 프로세서를 포함하는 메모리 시스템이 개시된다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 효율적으로 인터리브 프로그램 동작을 수행할 수 있는 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 인터리브 프로그램 동작을 효율적으로 수행할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 다이들 - 상기 다이들 각각은 플러시 블록 및 다중 레벨 셀 블록을 포함함 - 을 포함하는 메모리 장치; 컨트롤러 라이트 버퍼; 상기 컨트롤러 라이트 버퍼에 호스트 데이터를 버퍼링하는 컨트롤러 버퍼 관리부; 플러시 커맨드가 제공될 때마다 상기 버퍼링된 호스트 데이터를 상기 복수의 다이들 각각에 포함된 플러시 블록들에 인터리브 프로그램하는 플러시 블록 관리부; 및 상기 버퍼링된 호스트 데이터의 사이즈가 임계치에 도달한 경우, 상기 버퍼링된 호스트 데이터를 상기 복수의 다이들 각각에 포함된 상기 다중 레벨 셀 블록 블록들에 인터리브 프로그램하는 프로세서를 포함할 수 있다.
본 발명의 일 실시 예에 따른 메모리 시스템의 동작방법은 컨트롤러 라이트 버퍼에 호스트 데이터를 버퍼링하는 컨트롤러 버퍼 관리단계; 플러시 커맨드가 제공될 때마다 상기 버퍼링된 호스트 데이터를 복수의 다이들 각각에 포함된 플러시 블록들에 인터리브 프로그램하는 플러시 블록 관리단계; 및 상기 버퍼링된 호스트 데이터의 사이즈가 임계치에 도달한 경우, 상기 버퍼링된 호스트 데이터를 상기 복수의 다이들 각각에 포함된 다중 레벨 셀 블록 블록들에 인터리브 프로그램하는 프로세싱 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 인터리브 프로그램을 신속하게 수행할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 5는 종래기술에 따른 프로그램 동작을 설명하기 위한 순서도이다.
도 6는 종래기술에 따른 프로그램 지연 문제를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시 예에 따른 메모리 시스템의 구조를 나타낸 도면이다.
도 8은 본 발명의 일 실시 예에 따른 메모리 시스템의 동작을 개략적으로 나타내는 흐름도이다.
도 9는 본 발명의 일 실시예에 따른 프로그램 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 다른 일 실시예에 따른 프로그램 동작을 설명하기 위한 도면이다.
도 11 내지 도 19는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.
이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 셀 어레이(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 셀 어레이(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 셀 어레이(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 셀 어레이(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 셀 어레이(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 셀 어레이(330)에는 복수의 메모리 셀들이 구현될 수 있다.
컨트롤러(130)는 플러시 커맨드에 따라 컨트롤러(130) 내부의 라이트 버퍼(이하 컨트롤러 라이트 버퍼)에 버퍼링된 모든 호스트 데이터를 메모리 장치(150)에 프로그램하도록 제어한다. 따라서 상기 플러시 커맨드가 제공되는 경우 상기 컨트롤러(130)는 상기 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터의 사이즈가 다중 레벨 셀 페이지에 도달하지 아니한 경우에 상기 호스트 데이터를 다중 레벨 셀 블록에 원-샷 프로그램해야 하는 상황이 발생할 수 있다. 상기 다중 레벨 셀 블록에 원-샷 프로그램하기 위해서는 상기 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터의 사이즈가 다중 레벨 셀 페이지 사이즈를 만족해야 한다. 따라서, 상기 플러시 커맨드가 제공된 시점에 상기 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터의 사이즈가 SLC 페이지 사이즈보다는 크고, 다중 레벨 셀 페이지 사이즈보다는 작은 경우, 상기 컨트롤러(130)는 상기 버퍼링된 호스트 데이터를 더미 데이터와 함께 다중 레벨 셀 블록에 원-샷 프로그램하도록 제어하여 상기 제공된 플러시 커맨드에 따른 프로그램 동작을 수행할 수 있다.
상기 플러시 커맨드가 제공될 때마다 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터를 더미 데이터와 함께 다중 레벨 셀 블록에 원-샷 프로그램할 경우, 상기 플러시 커맨드에 따른 프로그램 동작을 수행할 수는 있지만, 상기 플러시 커맨드가 제공되는 빈도가 높은 워크로드에서는 많은 양의 더미 데이터가 상기 메모리 블록에 프로그램될 수 있다. 상기 더미 데이터는 플러시 커맨드가 제공되었을 때 컨트롤러 라이트 버퍼에 버퍼링된 모든 호스트 데이터를 다중 레벨 셀 블록에 원-샷 프로그램하기 위한 데이터에 불과하며, 호스트(102)가 필요로 하는 의미 있는 정보를 갖지 아니한다. 메모리 장치(150)의 공간은 제한적이므로, 플러시 커맨드가 빈번히 발생하는 워크로드의 경우 상기 더미 데이터가 상기 메모리 장치(150)에 프로그램 됨에 따라 메모리 공간이 낭비되는 문제가 발생한다.
도 5는 종래기술에 따른 프로그램 동작을 설명하기 위한 순서도이다.
단계 S502에서, 컨트롤러(130)는 호스트(102)로부터 제공된 호스트 데이터를 컨트롤러 라이트 버퍼에 버퍼링한다. 상기 컨트롤러(130)는 상기 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터를 다중 레벨 셀 블록에 프로그램한 이후 상기 버퍼링된 호스트 데이터를 삭제할 수 있다.
단계 S504에서, 컨트롤러(130)는 호스트(102)로부터 제공되는 플러시 커맨드에 따라 상기 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터의 사이즈를 체크할 수 있다. 상기 플러시 커맨드가 제공되는 빈도는 워크로드에 따라 상이할 수 있다.
단계 S506에서, 컨트롤러(130)는 상기 컨트롤러 라이트 버퍼에 버퍼링된 데이터의 사이즈가 다중 레벨 셀 페이지 사이즈에 도달하였는지 판단한다.
단계 S508에서, 상기 컨트롤러(130)는 상기 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터의 사이즈가 다중 레벨 셀 페이지 사이즈에 도달하지 아니한 경우(단계 S506에서 'N'), 상기 버퍼링된 호스트 데이터를 플러시 블록에 프로그램할 수 있다. 상기 플러시 블록은 SLC 블록일 수 있으며, 상기 플러시 블록에 호스트 데이터가 프로그램되더라도 상기 호스트 데이터는 상기 컨트롤러 라이트 버퍼에 잔존할 수 있다.
단계 S510에서, 상기 컨트롤러(130)는 상기 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터의 사이즈가 다중 레벨 셀 페이지 사이즈에 도달한 경우(단계 S506에서 'Y'), 상기 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터를 다중 레벨 셀 블록에 원-샷 프로그램할 수 있다. 상기 다중 레벨 셀 블록은 MLC 블록 또는 TLC 블록 또는 QLC 블록일 수 있다. 상기 컨트롤러(130)는 상기 버퍼링된 호스트 데이터를 다중 레벨 셀 블록에 프로그램한 이후 상기 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터를 삭제할 수 있다.
종래 기술에 따르면, 컨트롤러(130)는 플러시 커맨드가 제공될 때마다 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터의 사이즈가 SLC 페이지 사이즈보다 크고 다중 레벨 셀 페이지 사이즈보다 작은 경우에도, 더미 데이터를 상기 호스트 데이터와 함께 다중 레벨 셀 블록에 프로그램하지 아니한다. 상기 컨트롤러(130)는 플러시 커맨드가 제공되면 상기 버퍼링된 호스트 데이터를 플러시 블록에 우선 프로그램한 이후, 상기 버퍼링된 호스트 데이터의 사이즈가 다중 레벨 셀 페이지 사이즈에 도달하면, 상기 버퍼링된 호스트 데이터를 상기 다중 레벨 셀 블록에 원-샷 프로그램한다.
상기 플러시 블록을 도입함에 따라 플러시 커맨드가 빈번히 제공되는 워크로드에서 많은 양의 더미 데이터가 메모리 장치(150)에 프로그램되는 문제를 방지할 수 있다. 그러나 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터의 사이즈가 다중 레벨 셀 페이지 사이즈에 도달할 때 상기 버퍼링된 호스트 데이터를 다중 레벨 셀 블록에 원-샷 프로그램할 경우, 상기 다중 레벨 셀 블록에서 원-샷 프로그램이 수행되는 동안 호스트(102)로부터 플러시 커맨드가 제공되어 상기 다중 레벨 셀 블록과 동일 다이에 포함된 플러시 블록에 프로그램해야하는 상황이 발생한다. 상기 다중 레벨 셀 블록과 플러시 블록이 동일 다이에 포함될 경우, 상기 컨트롤러(130)는 상기 다중 레벨 셀 블록에서 원-샷 프로그램 수행 도중 상기 플러시 블록에 호스트 데이터를 프로그램할 수 없기 때문에, 상기 컨트롤러(130)는 상기 다중 레벨 셀 블록에서의 프로그램 동작이 완료될 때까지 대기하였다가 상기 플러시 블록에 프로그램 해야 하므로 프로그램 동작이 지연되는 문제가 발생한다.
도 6은 종래기술에 따른 프로그램 지연 문제를 설명하기 위한 도면이다.
설명의 편의를 위해 제공되는 호스트 데이터 각각의 사이즈는 SLC 페이지 사이즈이며, 컨트롤러 라이트 버퍼로 제공되는 상기 호스트 데이터 사이즈가 상기 SLC 페이지 사이즈의 두 배가 될 때마다 플러시 커맨드가 제공되는 워크로드로 설명한다. 또한 다중 레벨 셀은 TLC이며, 메모리 장치(150)에 포함된 다이의 개수는 4개인 경우로 설명한다.
컨트롤러(130)는 제1 및 2 호스트 데이터(H1, H2)가 컨트롤러 라이트 버퍼로 버퍼링되어 호스트(102)로부터 플러시 커맨드(Flush CMD)가 제공되면, 상기 제1 및 2 호스트 데이터(H1, H2)를 각각 제1 및 2 다이에 포함된 플러시 블록에 프로그램한다. 상기 컨트롤러(130)는 상기 제1 호스트 데이터(H1)를 상기 제1 다이에 포함된 플러시 블록에 프로그램하는 동안 상기 제2 호스트 데이터(H2)를 상기 제2 다이에 포함된 플러시 블록에 프로그램하는 인터리브 프로그램을 수행할 수 있다. 앞서 설명된 바와 같이, 상기 제1 및 2 호스트 데이터는 상기 플러시 블록에 프로그램되어도 상기 컨트롤러 라이트 버퍼에 잔존한다. 상기 컨트롤러(130)는 상기 제1 및 2 호스트 데이터(H1, H2)에 대한 프로그램 동작이 완료된 이후, 제3 호스트 데이터(H3)를 상기 컨트롤러 라이트 버퍼에 버퍼링한다.
상기 컨트롤러(130)는 상기 제3 호스트 데이터(H3)가 컨트롤러 라이트 버퍼로 버퍼링되어 상기 컨트롤러 라이트 버퍼에 버퍼링된 제1 내지 3 호스트 데이터(H1~H3)의 사이즈가 TLC 페이지 사이즈에 도달하면, 상기 제1 내지 3 호스트 데이터(H1 ~ H3)를 상기 제1 다이에 포함된 TLC 블록에 원-샷 프로그램한다.
상기 컨트롤러(130)는 상기 제1 내지 3 호스트 데이터(H1 ~ H3)를 상기 TLC 블록에 원-샷 프로그램한 이후, 상기 컨트롤러 라이트 버퍼에 버퍼링된 상기 제1 내지 3 호스트 데이터(H1 ~ H3)를 삭제할 수 있다. 따라서 후술하는 바와 같이 제4 호스트 데이터(H4)가 상기 컨트롤러 라이트 버퍼에 버퍼링되어 호스트(102)로부터 플러시 커맨드가 제공되는 경우, 제3 호스트 데이터(H3)는 상기 컨트롤러 라이트 버퍼로부터 삭제된 상태이므로 상기 컨트롤러(130)는 상기 제4 호스트 데이터(H4)만 제3 다이에 포함된 플러시 블록에 프로그램한다.
상기 컨트롤러(130)는 상기 제1 내지 3 호스트 데이터(H1 ~ H3)를 상기 제1 다이에 포함된 TLC 블록에 원-샷 프로그램하는 동안 제4 호스트 데이터(H4)가 상기 컨트롤러 라이트 버퍼에 버퍼링되어 플러시 커맨드가 제공되면, 상기 제4 호스트 데이터(H4)를 제3 다이에 포함된 플러시 블록에 프로그램한다.
상기 컨트롤러(130)는 제5 내지 14 호스트 데이터(H5~H14)에 대해 전술한 동작을 반복적으로 수행할 수 있으며, 제15 호스트 데이터(H15)가 컨트롤러 라이트 버퍼에 버퍼링되어 상기 컨트롤러 라이트 버퍼에 버퍼링된 제13 내지 15 호스트 데이터(H13~ H15)의 사이즈가 TLC 페이지 사이즈에 도달하면, 상기 제13 내지 15 호스트 데이터를 제1 다이에 포함된 TLC 블록에 원-샷 프로그램한다. 상기 컨트롤러(130)는 상기 제13 내지 15 호스트 데이터(H13~ H15)를 제1 다이에 포함된 TLC 블록에 원-샷 프로그램하는 동안 제16 호스트 데이터(H16)가 상기 컨트롤러 라이트 버퍼에 버퍼링되어 플러시 커맨드가 제공되면, 상기 제16 호스트 데이터(H16)를 상기 제1 다이에 포함된 플러시 블록에 프로그램해야 하는 상황이 발생한다. 앞서 설명된 바와 같이 상기 TLC 블록과 플러시 블록이 동일 다이에 포함된 경우, 상기 TLC 블록에서 프로그램 동작이 완료되어야만 상기 플러시 블록에 호스트 데이터를 프로그램할 수 있으므로, 상기 컨트롤러(130)는 상기 제16 호스트 데이터(H16)을 플러시 커맨드가 제공된 시점에 바로 상기 제1 다이에 포함된 플러시 블록에 프로그램하지 못하고, 상기 제1 다이에 포함된 TLC 블록에서 수행되는 프로그램 동작이 완료될 때까지 대기해야 한다.
종래 기술에 따르면, 컨트롤러(130)는 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터의 사이즈가 다중 레벨 셀 페이지 사이즈에 도달하면, 상기 버퍼링된 호스트 데이터를 다중 레벨 셀 블록에 원-샷 프로그램하므로, 상기 다중 레벨 셀 블록에서 원-샷 프로그램 수행 중 플러시 커맨드가 제공되어 상기 다중 레벨 셀 블록을 포함하는 다이와 동일한 다이에 포함된 플러시 블록에 프로그램해야 하는 상황이 발생한다. 따라서 상기 플러시 블록에 프로그램하기 위해서는 상기 다중 레벨 셀 블록에서의 프로그램 동작이 완료될 때까지 대기해야 하는 대기 시간(T_Delay)이 발생하기 때문에 프로그램 속도가 저하되는 문제가 발생한다.
본 발명의 실시예에 따른 컨트롤러(130)는 컨트롤러 라이트 버퍼에 버퍼링된 호스트 데이터의 사이즈가 메모리 장치(150)에 포함된 다이의 개수와 다중 레벨 셀 페이지 사이즈의 곱인 경우 상기 버퍼링된 호스트 데이터를 다중 레벨 셀 블록에 인터리브 프로그램함으로써 상기 다중 레벨 셀 블록에서 수행되는 프로그램 동작으로 인해 상기 다중 레벨 셀 블록이 포함된 다이와 동일 다이에 포함된 플러시 블록에서 수행되는 프로그램 동작이 지연되는 문제를 방지할 수 있다.
도 7은 본 발명의 일 실시 예에 따른 메모리 시스템(110)을 상세히 나타내는 도면이다. 도 7은 도 1의 데이터 처리 시스템(100)에서 본 발명과 관련된 구성만을 간략히 도시하고 있다.
앞서 전술한 바와 같이, 메모리 시스템(110)은 메모리 장치(150) 및 컨트롤러(130)를 포함할 수 있다. 상기 컨트롤러(130)는 상기 호스트(102)로부터 제공된 호스트 데이터를 상기 메모리 장치(150)에 포함된 메모리 블록에 저장하고, 상기 메모리 장치(150)의 인터리브 프로그램 동작을 제어할 수 있다.
도 7에 도시된 바와 같이 상기 컨트롤러(130)는 컨트롤러 버퍼 관리부(650), 플러시 블록 관리부(652) 및 컨트롤러 라이트 버퍼(654)를 더 포함할 수 있다. 메모리 장치(150)는 복수개의 다이들을 포함할 수 있으며 본 발명의 일 실시예에 따른 메모리 장치(150)는 제1 내지 4 다이(602,604,606,608)를 포함할 수 있다. 상기 제1 내지 4 다이(602,604,606,608) 각각은 플러시 블록 및 다중 레벨 셀 블록을 포함할 수 있다. 본 발명의 일 실시예에 따르면 상기 플러시 블록은 SLC 블록일 수 있다.
컨트롤러 버퍼 관리부(650)는 컨트롤러 라이트 버퍼(654)로 호스트 데이터를 버퍼링할 수 있다. 상기 컨트롤러 라이트 버퍼(654)는 휘발성 메모리로 구현될 수 있으며, 호스트(102)와 메모리 장치(150) 간 프로그램 및 리드 동작을 수행하기 위해 필요한 데이터를 버퍼링할 수 있다. 상기 컨트롤러 버퍼 관리부(650)는 상기 호스트(102)로부터 플러시 커맨드(Flush CMD)가 제공될 때마다 플러시 블록 관리부(652)로 트리거 신호(Signaltrig)를 제공할 수 있다.
플러시 블록 관리부(652)는 상기 트리거 신호(Signaltrig)가 제공될 때마다, 상기 컨트롤러 라이트 버퍼(654)에 버퍼링된 호스트 데이터의 사이즈를 측정하여 상기 측정된 호스트 데이터의 사이즈와 임계치의 크기를 비교할 수 있다. 본 발명의 일 실시예에 따르면, 상기 임계치는 메모리 장치(150)에 포함된 다이의 개수와 다중 레벨 셀 페이지 사이즈의 곱일 수 있다. 예를 들어, 상기 메모리 장치(150)에 포함된 다이의 개수가 4개인 경우, 상기 임계치는 상기 다중 레벨 셀 페이지 사이즈에 4배를 하여 구한 값일 수 있다. 도 9에서 후술하는 바와 같이, 컨트롤러(130)는 상기 컨트롤러 라이트 버퍼(654)에 버퍼링된 호스트 데이터의 사이즈가 상기 임계치에 도달한 경우에 상기 버퍼링된 호스트 데이터를 다중 레벨 셀 블록에 프로그램함으로써, 상기 다중 레벨 셀 블록에 프로그램하는 동안 플러시 커맨드가 제공되어 상기 다중 레벨 셀 블록이 포함된 다이와 동일 다이에 포함된 플러시 블록에 프로그램하기 위해 요구되는 대기시간을 방지하여 프로그램 속도를 향상시킬 수 있다.
본 발명의 다른 일 실시예에 따르면, 상기 컨트롤러 라이트 버퍼(654)의 사이즈가 상기 다이의 개수와 다중 레벨 셀 블록 페이지 사이즈의 곱의 배수보다 큰 경우, 상기 임계치는 메모리 장치(150)에 포함된 다이의 개수와 다중 레벨 셀 페이지 사이즈의 곱의 배수일 수도 있다. 예를 들어, 상기 메모리 장치(150)에 포함된 다이의 개수가 4개인 경우, 상기 컨트롤러 라이트 버퍼(654)의 사이즈가 상기 다중 레벨 셀 페이지 사이즈와 4를 곱한 값에 2배를 하여 구한 값보다 큰 경우 상기 임계치는 상기 다중 레벨 셀 페이지 사이즈와 4를 곱한 값에 2배를 하여 구한 값일 수도 있다.
상기 플러시 블록 관리부(652)는 상기 측정된 호스트 데이터의 사이즈가 상기 임계치보다 작은 경우 상기 버퍼링된 호스트 데이터를 상기 제1 내지 4 다이(602,604,606,608)에 각각 포함된 제1 내지 4 플러시 블록(610,612,614,616)에 인터리브 프로그램할 수 있다. 예를 들어, 상기 플러시 블록 관리부(652)는 상기 컨트롤러 라이트 버퍼(654)에 버퍼링된 호스트 데이터의 사이즈가 SLC 페이지 사이즈의 두 배인 경우, 상기 버퍼링된 호스트 데이터 일부를 제1 다이(602)에 포함된 제1 플러시 블록(610)에 프로그램하는 동안 상기 호스트 데이터의 나머지를 제2 다이(604)에 포함된 제2 플러시 블록(612)에 프로그램하는 인터리브 프로그램 동작을 수행할 수 있다.
상기 플러시 블록 관리부(652)는 상기 인터리브 프로그램 동작이 완료되면 상기 컨트롤러 버퍼 관리부(650)로 컴플리트 신호(Signalcomplete)를 제공할 수 있다. 상기 컨트롤러 버퍼 관리부(650) 및 상기 플러시 블록 관리부(652)는 상기 컨트롤러 라이트 버퍼(654)에 버퍼링된 호스트 데이터의 사이즈가 임계치에 도달할 때까지 상기 컨트롤러 라이트 버퍼(654)로 호스트 데이터를 버퍼링하는 동작 및 상기 버퍼링된 호스트 데이터를 플러시 블록에 인터리브 프로그램하는 동작을 반복적으로 수행할 수 있다. 상기 플러시 블록 관리부(652)는 상기 측정된 호스트 데이터의 사이즈가 상기 임계치에 도달하면, 프로세서(134)로 트리거 신호(Signaltrig)를 제공할 수 있다.
프로세서(134)는 상기 제공된 트리거 신호(Signaltrig)에 따라 상기 버퍼링된 호스트 데이터를 상기 제1 내지 4 다이(602,604,606,608)에 각각 포함된 제1 내지 4 다중 레벨 셀 블록(618,620,622,624)에 인터리브 프로그램할 수 있다. 예를 들어, 상기 프로세서(134)는 상기 버퍼링된 호스트 데이터를 메모리 장치(150)에 포함된 다이의 개수인 4개의 제1 내지 4 데이터로 나누어 상기 제1 내지 4 데이터를 상기 제1 내지 4 다이(602,604,606,608)에 각각 포함된 제1 내지 4 다중 레벨 셀 블록(618,620,622,624)에 인터리브 프로그램할 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다.
단계 S802에서, 컨트롤러는(130)는 호스트(102)로부터 제공된 호스트 데이터를 컨트롤러 라이트 버퍼(654)에 버퍼링할 수 있다. 상기 컨트롤러 라이트 버퍼(654)는 휘발성 메모리로 구현될 수 있으며, 상기 호스트(102)와 메모리 장치(150) 간 프로그램 및 리드 동작을 수행하기 위해 필요한 데이터를 버퍼링할 수 있다.
단계 S804에서, 컨트롤러(130)는 호스트(102)로부터 플러시 커맨드(Flush CMD)가 제공될 때마다 컨트롤러 라이트 버퍼(654)에 버퍼링된 호스트 데이터의 사이즈가 임계치(TH)에 도달하였는지 체크할 수 있다. 본 발명의 일 실시예에 따르면, 상기 임계치(TH)는 메모리 장치(150)에 포함된 다이의 개수와 다중 레벨 셀 페이지 사이즈의 곱일 수 있다. 본 발명의 다른 일 실시예에 따르면, 상기 컨트롤러 라이트 버퍼(654)의 사이즈가 상기 다이의 개수와 다중 레벨 셀 블록 페이지 사이즈의 곱의 배수보다 큰 경우, 상기 임계치는 메모리 장치(150)에 포함된 다이의 개수와 다중 레벨 셀 페이지 사이즈의 곱의 배수일 수도 있다. 예를 들어, 상기 메모리 장치(150)에 포함된 다이의 개수가 4개인 경우, 상기 컨트롤러 라이트 버퍼(654)의 사이즈가 상기 다중 레벨 셀 페이지 사이즈와 4를 곱한 값에 2배를 하여 구한 값보다 큰 경우 상기 임계치는 상기 다중 레벨 셀 페이지 사이즈와 4를 곱한 값에 2배를 하여 구한 값일 수도 있다.
단계 S806에서, 상기 버퍼링된 호스트 데이터의 사이즈가 상기 임계치(TH)보다 작은 경우(단계 S804에서 'N'), 컨트롤러(130)는 메모리 장치(150)로 호스트 데이터와 프로그램 커맨드를 제공할 수 있다. 상기 메모리 장치(150)는 상기 제공된 프로그램 커맨드에 따라 상기 제공된 호스트 데이터를 상기 제1 내지 4 다이(602,604,606,608)에 각각 포함된 제1 내지 4 플러시 블록(610,612,614,616)에 인터리브 프로그램할 수 있다. 예를 들어, 컨트롤러(130)는 상기 컨트롤러 라이트 버퍼(654)에 버퍼링된 호스트 데이터의 사이즈가 SLC 페이지 사이즈의 두 배인 경우, 상기 버퍼링된 호스트 데이터 일부를 제1 다이(602)에 포함된 제1 플러시 블록(610)에 프로그램하는 동안 상기 호스트 데이터의 나머지를 제2 다이(604)에 포함된 제2 플러시 블록(612)에 프로그램하는 인터리브 프로그램 동작을 수행하도록 제어할 수 있다. 앞서 설명된 바와 같이, 상기 플러시 블록에 프로그램된 호스트 데이터는 컨트롤러 라이트 버퍼(654)에 잔존할 수 있다. 상기 컨트롤러(130)는 상기 컨트롤러 라이트 버퍼(654)에 버퍼링된 호스트 데이터의 사이즈가 임계치(TH)에 도달할 때까지 단계 S802 내지 S806을 반복적으로 수행할 수 있다.
단계 S808에서, 컨트롤러(130)는 상기 버퍼링된 호스트 데이터의 사이즈가 상기 임계치에 도달하면(단계 S804에서 'Y'), 메모리 장치(150)로 호스트 데이터와 프로그램 커맨드를 제공할 수 있다. 상기 메모리 장치(150)는 상기 제공된 프로그램 커맨드에 따라 상기 제공된 호스트 데이터를 상기 제1 내지 4 다이(602,604,606,608)에 각각 포함된 제1 내지 4 다중 레벨 셀 블록(618,620,622,624)에 인터리브 프로그램할 수 있다. 예를 들어, 상기 컨트롤러(130)는 상기 버퍼링된 호스트 데이터를 상기 메모리 장치(150)에 포함된 다이의 개수인 4개의 제1 내지 4 데이터로 나누어 상기 제1 내지 4 데이터를 상기 제1 내지 4 다이(602,604,606,608)에 각각 포함된 제1 내지 4 다중 레벨 셀 블록(618,620,622,624)에 인터리브 프로그램하도록 제어할 수 있다.
본 발명의 일 실시예에 따른 메모리 시스템(110)은 컨트롤러 라이트 버퍼(654)에 버퍼링된 호스트 데이터의 사이즈가 메모리 장치(150)에 포함된 다이의 개수와 다중 레벨 셀 페이지 사이즈의 곱인 경우, 상기 버퍼링된 호스트 데이터를 상기 다중 레벨 셀 블록에 프로그램할 수 있다. 상기 컨트롤러(130)는 상기 컨트롤러 라이트 버퍼(654)에 버퍼링된 호스트 데이터를 제1 내지 4 데이터로 나누어 상기 제1 내지 4 다이(602,604,606,608)에 포함된 다중 레벨 셀 블록(618,620,622,624)에 동시에 프로그램하는 인터리브 프로그램 동작을 수행함으로써 프로그램 속도를 향상시킬 수 있다.
도 9는 본 발명의 일 실시예에 따른 프로그램 동작을 설명하기 위한 도면이다.
앞서 도 6에서 설명한 바와 같이, 설명의 편의를 위해 제공되는 호스트 데이터 각각의 사이즈는 SLC 페이지 사이즈이며, 컨트롤러 라이트 버퍼(654)에 제공되는 호스트 데이터 사이즈가 상기 SLC 페이지 사이즈의 두 배가 될 때마다 플러시 커맨드가 제공되는 워크로드로 설명한다. 또한 다중 레벨 셀은 TLC이며, 메모리 장치(150)에 포함된 다이의 개수는 4개인 경우로 설명한다.
컨트롤러(130)는 제1 및 2 호스트 데이터(H1, H2)가 컨트롤러 라이트 버퍼(654)로 버퍼링되어 플러시 커맨드가 제공되면, 상기 제1 및 2 호스트 데이터(H1, H2)를 각각 제1 및 2 다이에 포함된 플러시 블록에 인터리브 프로그램할 수 있다. 상기 컨트롤러(130)는 제3 내지 10 호스트 데이터(H3~H10)에 대해 전술한 동작을 반복적으로 수행할 수 있으며, 제11 및 12 호스트 데이터(H11, H12)가 컨트롤러 라이트 버퍼(654)에 버퍼링되어 상기 컨트롤러 라이트 버퍼(654)에 버퍼링된 제1 내지 12 호스트 데이터(H1~ H12)의 사이즈가 다이 개수와 TLC 페이지 사이즈의 곱에 도달하면, 상기 버퍼링된 제1 내지 12 호스트 데이터(H1~ H12)를 제1 내지 4 다이에 각각 포함된 TLC 블록에 인터리브 프로그램할 수 있다.
본 발명의 일 실시예에 따른 메모리 시스템(110)은 컨트롤러 라이트 버퍼(654)에 버퍼링된 호스트 데이터의 사이즈가 다이 개수와 TLC 페이지 사이즈의 곱인 경우 상기 버퍼링된 호스트 데이터를 메모리 장치(150)에 인터리브 프로그램할 수 있다. 상기 컨트롤러 라이트 버퍼(654)에 버퍼링된 호스트 데이터의 사이즈가 메모리 장치(150)에 포함된 모든 다이의 개수와 TLC 페이지 사이즈의 곱인 경우 상기 컨트롤러(130)는 상기 버퍼링된 호스트 데이터를 상기 다이의 개수만큼 나누어상기 모든 다이에 포함된 TLC 블록에 동시에 원-샷 프로그램하는 상기 인터리브 프로그램을 수행할 수 있으므로, 신속하게 프로그램 동작을 수행할 수 있다.
도 10은 본 발명의 다른 일 실시예에 따른 프로그램 동작을 설명하기 위한 도면이다.
앞서 도 6에서 설명한 바와 같이, 설명의 편의를 위해 제공되는 호스트 데이터 각각의 사이즈는 SLC 페이지 사이즈이며, 컨트롤러 라이트 버퍼(654)에 제공되는 호스트 데이터 사이즈가 상기 SLC 페이지 사이즈의 두 배가 될 때마다 플러시 커맨드가 제공되는 워크로드로 설명한다. 다중 레벨 셀은 TLC이며, 메모리 장치(150)에 포함된 다이의 개수는 4개인 경우로 설명한다. 또한 컨트롤러 라이트 버퍼(654)의 용량이 상기 TLC 페이지 사이즈와 상기 다이의 개수의 곱의 2배보다 큰 경우로 설명한다.
컨트롤러(130)는 제1 및 2 호스트 데이터(H1, H2)가 컨트롤러 라이트 버퍼(654)로 버퍼링되어 플러시 커맨드가 제공되면, 상기 제1 및 2 호스트 데이터(H1, H2)를 각각 제1 및 2 다이에 포함된 플러시 블록에 인터리브 프로그램할 수 있다. 상기 컨트롤러(130)는 제3 내지 22 호스트 데이터(H3~H22)에 대해 전술한 동작을 반복적으로 수행할 수 있으며, 제 23 및 24 호스트 데이터(H23, H24)가 컨트롤러 라이트 버퍼(654)에 버퍼링되어 상기 컨트롤러 라이트 버퍼(654)에 버퍼링된 제1 내지 24 호스트 데이터(H1~ H24)의 사이즈가 다이 개수와 TLC 페이지 사이즈의 곱의 2배에 도달하면, 상기 버퍼링된 제1 내지 24 호스트 데이터(H1~ H24)를 제1 내지 4 다이에 각각 포함된 TLC 블록에 인터리브 프로그램할 수 있다.
본 발명의 일 실시예에 따르면, 상기 컨트롤러 라이트 버퍼(654)의 사이즈가 상기 다이 개수와 TLC 페이지 사이즈의 곱의 배수보다 클 경우, 컨트롤러(130)는 상기 컨트롤러 라이트 버퍼(654)에 버퍼링된 호스트 데이터의 사이즈가 상기 다이 개수와 TLC 페이지 사이즈의 곱의 배수에 도달할 때 상기 버퍼링된 호스트 데이터를 한번에 TLC 블록에 인터리브 프로그램할 수 있다. 상기 컨트롤러 라이트 버퍼(654)에 버퍼링된 호스트 데이터의 사이즈가 상기 다이의 개수와 TLC 페이지 사이즈의 곱의 배수인 경우, 상기 컨트롤러(130)는 앞서 도 9에서 설명한 바와 같이 임계치가 다이의 개수와 TLC 페이지 사이즈의 곱인 경우보다 더 많은 양의 호스트 데이터에 대해 인터리브 프로그램 동작을 수행할 수 있으므로, 보다 신속하게 프로그램 동작을 수행할 수 있다.
그러면 이하에서는, 도 11 내지 도 19를 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 10에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 11을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 이러한 컨트롤러(130)는 복수의 프로세서를 포함할 수 있다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 12를 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 11에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 13을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 14는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 14는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 14를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 15 내지 도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 15 내지 도 18은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 15 내지 도 18을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 12 내지 도 14에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 11에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 19는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 19는 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 19를 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 13 내지 도 18에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
102 : 호스트
130 : 컨트롤러
150 : 메모리 장치

Claims (20)

  1. 복수의 다이들 - 상기 다이들 각각은 플러시 블록 및 다중 레벨 셀 블록을 포함함 - 을 포함하는 메모리 장치;
    컨트롤러 라이트 버퍼;
    상기 컨트롤러 라이트 버퍼에 호스트 데이터를 버퍼링하는 컨트롤러 버퍼 관리부;
    플러시 커맨드가 제공될 때마다 상기 버퍼링된 호스트 데이터를 상기 복수의 다이들 각각에 포함된 플러시 블록들에 인터리브 프로그램하는 플러시 블록 관리부; 및
    상기 버퍼링된 호스트 데이터의 사이즈가 임계치에 도달한 경우, 상기 버퍼링된 호스트 데이터를 상기 복수의 다이들 각각에 포함된 상기 다중 레벨 셀 블록 블록들에 인터리브 프로그램하는 프로세서
    를 포함하는 메모리 시스템.
  2. 제1 항에 있어서,
    상기 임계치는
    상기 메모리 장치에 포함된 다이의 개수와 다중 레벨 셀 블록 페이지 사이즈의 곱인
    메모리 시스템
  3. 제1 항에 있어서,
    상기 임계치는
    상기 메모리 장치에 포함된 다이의 개수와 다중 레벨 셀 블록 페이지 사이즈의 곱의 배수인
    메모리 시스템
  4. 제3 항에 있어서,
    상기 컨트롤러 라이트 버퍼의 사이즈는
    상기 임계치보다 큰
    메모리 시스템.
  5. 제1 항에 있어서,
    상기 플러시 블록 관리부는
    상기 버퍼링된 호스트 데이터를 상기 복수의 다이들 각각에 포함된 플러시 블록에 나눠서 동시에 프로그램하는
    메모리 시스템.
  6. 제1 항에 있어서,
    상기 프로세서는
    상기 버퍼링된 호스트 데이터를 상기 복수의 다이들 각각에 포함된 다중 레벨 셀 블록 블록에 나눠서 동시에 원-샷 프로그램하는
    메모리 시스템.
  7. 제1 항에 있어서,
    상기 컨트롤러 라이트 버퍼는
    휘발성 메모리인
    메모리 시스템.
  8. 제1 항에 있어서
    상기 다중 레벨 셀 블록은
    TLC 블록인
    메모리 시스템.
  9. 제1 항에 있어서
    상기 버퍼링된 호스트 데이터는
    상기 플러시 블록에 프로그램된 이후 상기 컨트롤러 라이트 버퍼에 잔존하는
    메모리 시스템.
  10. 제1 항에 있어서
    상기 플러시 블록은
    SLC 블록인
    메모리 시스템.
  11. 컨트롤러 라이트 버퍼에 호스트 데이터를 버퍼링하는 컨트롤러 버퍼 관리단계;
    플러시 커맨드가 제공될 때마다 상기 버퍼링된 호스트 데이터를 복수의 다이들 각각에 포함된 플러시 블록들에 인터리브 프로그램하는 플러시 블록 관리단계; 및
    상기 버퍼링된 호스트 데이터의 사이즈가 임계치에 도달한 경우, 상기 버퍼링된 호스트 데이터를 상기 복수의 다이들 각각에 포함된 다중 레벨 셀 블록 블록들에 인터리브 프로그램하는 프로세싱 단계
    를 포함하는 메모리 시스템의 동작방법.
  12. 제11 항에 있어서
    상기 임계치는
    메모리 장치에 포함된 다이의 개수와 다중 레벨 셀 블록 페이지 사이즈의 곱인
    메모리 시스템의 동작방법.
  13. 제11 항에 있어서
    상기 임계치는
    메모리 장치에 포함된 다이의 개수와 다중 레벨 셀 블록 페이지 사이즈의 곱의 배수인
    메모리 시스템의 동작방법.
  14. 제13 항에 있어서
    컨트롤러 라이트 버퍼의 사이즈는
    상기 임계치보다 큰
    메모리 시스템의 동작방법.
  15. 제11 항에 있어서
    상기 플러시 블록 관리단계는
    상기 버퍼링된 호스트 데이터를 상기 복수의 다이들 각각에 포함된 플러시 블록에 나눠서 동시에 프로그램하는
    메모리 시스템의 동작방법.
  16. 제11 항에 있어서
    상기 프로세싱 단계는
    상기 버퍼링된 호스트 데이터를 상기 복수의 다이들 각각에 포함된 다중 레벨 셀 블록 블록에 나눠서 동시에 원-샷 프로그램하는
    메모리 시스템의 동작방법.
  17. 제11 항에 있어서
    상기 컨트롤러 라이트 버퍼는
    휘발성 메모리인
    메모리 시스템의 동작방법.
  18. 제11 항에 있어서
    상기 다중 레벨 셀 블록은
    TLC 블록인
    메모리 시스템의 동작방법.
  19. 제11 항에 있어서
    상기 버퍼링된 호스트 데이터는
    상기 플러시 블록에 프로그램된 이후 상기 컨트롤러 라이트 버퍼에 잔존하는메모리 시스템의 동작방법.
  20. 제11 항에 있어서
    상기 플러시 블록은
    SLC 블록인
    메모리 시스템의 동작방법.
KR1020180085586A 2018-07-23 2018-07-23 메모리 시스템 및 그것의 동작방법 KR20200010934A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180085586A KR20200010934A (ko) 2018-07-23 2018-07-23 메모리 시스템 및 그것의 동작방법
US16/250,252 US20200026646A1 (en) 2018-07-23 2019-01-17 Memory system and operating method thereof
CN201910127366.8A CN110751972A (zh) 2018-07-23 2019-02-20 存储器***及该存储器***的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180085586A KR20200010934A (ko) 2018-07-23 2018-07-23 메모리 시스템 및 그것의 동작방법

Publications (1)

Publication Number Publication Date
KR20200010934A true KR20200010934A (ko) 2020-01-31

Family

ID=69161931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180085586A KR20200010934A (ko) 2018-07-23 2018-07-23 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US20200026646A1 (ko)
KR (1) KR20200010934A (ko)
CN (1) CN110751972A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102520412B1 (ko) * 2018-09-19 2023-04-12 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
TWI734063B (zh) * 2019-01-02 2021-07-21 慧榮科技股份有限公司 快閃記憶體控制器、管理快閃記憶體模組的方法及相關的電子裝置
US10804255B1 (en) * 2019-05-10 2020-10-13 Xilinx, Inc. Circuit for and method of transmitting a signal in an integrated circuit device
CN111880733B (zh) * 2020-07-24 2022-03-29 长江存储科技有限责任公司 三维存储器件、三维存储器及其操作方法和三维存储器***
KR20220028332A (ko) * 2020-08-28 2022-03-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11842069B2 (en) * 2022-01-14 2023-12-12 Western Digital Technologies, Inc. Storage system and method for delaying flushing of a write buffer based on a host-provided threshold

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9619394B2 (en) * 2015-07-21 2017-04-11 Apple Inc. Operand cache flush, eviction, and clean techniques using hint information and dirty information
US9996268B2 (en) * 2015-12-18 2018-06-12 Toshiba Memory Corporation Memory system and control method of the same
KR20180011376A (ko) * 2016-07-21 2018-02-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Also Published As

Publication number Publication date
US20200026646A1 (en) 2020-01-23
CN110751972A (zh) 2020-02-04

Similar Documents

Publication Publication Date Title
KR102664674B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102224564B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190129500A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102648618B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR102532563B1 (ko) 메모리 장치 및 그것의 동작방법
KR102639696B1 (ko) 메모리 시스템, 컨트롤러 및 그 동작방법
KR20200010934A (ko) 메모리 시스템 및 그것의 동작방법
KR102612891B1 (ko) 메모리 장치, 그것의 동작방법 및 메모리 시스템
KR20180079584A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20190031683A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200010933A (ko) 메모리 시스템 및 그것의 동작방법
KR20190016191A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190044798A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR20220086532A (ko) 메모리 시스템
KR20200006379A (ko) 컨트롤러 및 그것의 동작방법
KR20190040598A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200064568A (ko) 메모리 시스템 및 그것의 동작방법
KR20200074647A (ko) 메모리 시스템 및 그것의 동작방법
US11106392B2 (en) Memory system and operating method thereof
KR102567314B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102659036B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20200032921A (ko) 메모리 시스템 및 그것의 동작방법
KR20200046495A (ko) 메모리 시스템 및 그것의 동작방법
KR20200015247A (ko) 메모리 시스템 및 메모리 시스템의 동작방법