KR20200068944A - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20200068944A
KR20200068944A KR1020180155911A KR20180155911A KR20200068944A KR 20200068944 A KR20200068944 A KR 20200068944A KR 1020180155911 A KR1020180155911 A KR 1020180155911A KR 20180155911 A KR20180155911 A KR 20180155911A KR 20200068944 A KR20200068944 A KR 20200068944A
Authority
KR
South Korea
Prior art keywords
memory
area
memory system
threshold value
processor
Prior art date
Application number
KR1020180155911A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180155911A priority Critical patent/KR20200068944A/ko
Priority to US16/556,400 priority patent/US11169721B2/en
Priority to CN201910907354.7A priority patent/CN111290970B/zh
Publication of KR20200068944A publication Critical patent/KR20200068944A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/70—Details relating to dynamic memory management
    • G06F2212/702—Conservative garbage collection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

본 발명의 실시 예들에 따른 메모리 시스템은 복수의 메모리 블록들을 포함하는 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는 상기 제 1 영역 및 상기 제 2 영역 각각에 대한 유효 데이터 비율을 모니터링하는 모니터, 및 상기 제 1 영역의 제 1 유효 데이터 비율을 제 1 임계 값과 비교하고, 상기 제 2 영역의 제 2 유효 데이터 비율을 제 2 임계 값과 비교하여, 상기 두 비교 결과에 따라 상기 제 2 영역에 기 할당된 타겟 여분 메모리 블록을 상기 제 1 영역으로 재할당하는 프로세서를 포함할 수 있다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템 및 그의 동작방법에 관한 것으로, 보다 구체적으로 데이터 처리의 효율을 향상시킬 수 있는 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 데이터를 효율적으로 처리할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템은 본 발명의 실시 예들에 따른 메모리 시스템은 복수의 메모리 블록들을 포함하는 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는 상기 제 1 영역 및 상기 제 2 영역 각각에 대한 유효 데이터 비율을 모니터링하는 모니터, 및 상기 제 1 영역의 제 1 유효 데이터 비율을 제 1 임계 값과 비교하고, 상기 제 2 영역의 제 2 유효 데이터 비율을 제 2 임계 값과 비교하여, 상기 두 비교 결과에 따라 상기 제 2 영역에 기 할당된 타겟 여분 메모리 블록을 상기 제 1 영역으로 재할당하는 프로세서를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작방법은 상기 메모리 장치 내 제 1 영역 및 제 2 영역 각각에 대한 유효 데이터 비율을 모니터링하는 단계; 상기 제 1 영역의 제 1 유효 데이터 비율을 제 1 임계 값과 비교하는 단계; 상기 제 1 유효 데이터 비율이 상기 제 1 임계 값보다 크거나 같은 경우, 상기 제 2 영역의 제 2 유효 데이터 비율을 제 2 임계 값과 비교하는 단계; 상기 제 2 유효 데이터 비율이 상기 제 2 임계 값보다 작은 경우, 상기 제 2 영역에 기 할당된 타겟 여분 메모리 블록을 상기 제 1 영역으로 재할당하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템은 백그라운드 동작을 효율적으로 수행할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 장치에 포함된 맵 영역 및 유저 영역를 나타낸 도면이다.
도 3는 본 발명의 실시 예에 따른 메모리 장치의 구성요소를 나타낸 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 5은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 6a 내지 도 6b는 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타낸 개념도이다.
도 7a 내지 도 7c는 본 발명의 일 실시 예에 따른 메모리 시스템의 동작을 나타낸 개념도이다.
도 8은 본 발명의 일 실시 예에 따른 메모리 시스템의 동작 과정을 나타낸 흐름도이다.
도 9은 본 발명의 다른 일 실시 예에 따른 메모리 시스템의 동작 과정을 나타낸 흐름도이다.
도 10 내지 도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block, 152)들을 포함하며, 각각의 메모리 블록들은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
뿐만 아니라, 도 2 를 참조하면, 메모리 장치(150)는 맵 영역(Map area)과 유저 영역(User area)을 포함할 수 있다. 맵 영역 및 유저 영역 각각은 데이터 영역 및 오버프로비저닝 영역(Over-Provisioning area, 이하 OP 영역)을 포함할 수 있다. 구체적으로, 맵 영역은 맵 데이터 영역(Map data area, 210) 및 제 1 OP 영역(215)을 포함할 수 있다. 맵 데이터 영역(210)은 유저 데이터에 대응하는 맵 데이터가 저장된 복수의 맵 메모리 블록들을 포함할 수 있다. 맵 데이터란 유저 데이터에 대응하는 논리 주소 정보 및 유저 데이터가 실제 저장된 물리 주소의 정보를 포함할 수 있다. 그리고, 유저 영역은 유저 데이터 영역(User data area, 230) 및 제 2 OP 영역(235)을 포함할 수 있다. 유저 데이터 영역(230)은 유저 데이터가 저장된 복수의 유저 메모리 블록들을 포함할 수 있다.
그리고, 맵 영역 및 유저 영역 각각에 포함된 제 1 OP 영역(215) 및 제 2 OP 영역(235)은 메모리 장치(150)의 동작 성능을 유지하기 위하여 필요한 공간이다.
특히, 컨트롤러(130)는 메모리 장치(150)에 포함된 제 1 OP 영역(215) 및 제 2 OP 영역(235)에 복수의 여분 메모리 블록들(reseved memory block)을 할당할 수 있다. 컨트롤러(130)는 복수의 여분 메모리 블록들을 활용하여 웨어 레벨링, 가비지 컬렉션, 배드 블록 관리 등 메모리 장치(150)를 구동하는 데 필요한 기능들을 효율적으로 수행할 수 있다. 따라서, 메모리 장치(150)의 성능 유지 및 수명 연장을 위해서, OP 영역(215, 235)의 공간이 효율적으로 사용되어야 한다.
나아가, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 3 내지 도 5에서 보다 구체적으로 설명된다.
다시 도 1로 돌아와, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 메모리 인터페이스(Memory I/F) 유닛(142), 메모리(Memory)(144) 및 모니터(monitor)(146)를 포함할 수 있다.
호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터), 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장할 수 있다. 이러한 데이터 저장을 위해, 메모리(144)는 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
또한, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다. 도 6a 및 도 6b를 통하여 메모리 장치(150)에 대한 백그라운드 동작 중 가비지 컬렉션 동작이 자세히 설명된다.
뿐만 아니라, 프로세서(134)는 메모리 장치(150)의 맵 영역 및 유저 영역 각각에 포함된 OP영역(215, 235)을 관리할 수 있다. 예를 들면, 프로세서(134)는 제 1 OP 영역(215) 및 제 2 OP 영역(235) 각각에 여분 메모리 블록을 할당할 수 있다. 그리고, 프로세서(134)는 맵 영역 및 유저 영역 각각의 유효 페이지 비율(Valid Page ratio)에 기초하여 여분 메모리 블록을 재할당할 수 있다. 예를 들면, 프로세서(134)는 유효 페이지 비율에 기초하여 유저 영역에 포함된 여분 메모리 블록을 맵 영역으로 재할당할 수 있다.
그리고, 프로세서(134)는 여분 메모리 블록들 각각이 할당된 위치를 나타내는 OP 테이블을 메모리(144)에 저장할 수 있다. 그리고, 프로세서(134)는 여분 메모리 블록을 재할당한 경우, 메모리(144)에 저장된 OP 테이블을 업데이트할 수 있다. 도 7a 내지 9를 활용하여 컨트롤러(130) 내 프로세서(134)의 구체적인 동작이 설명된다.
모니터(146)는 맵 영역 혹은 유저 영역 각각의 유효 페이지 비율을 모니터링할 수 있다. 유효 페이지 비율은 각 영역의 전체 공간 크기에 대한 유효 페이지의 크기를 의미한다. 따라서, 유효 페이지의 크기가 감소하거나 혹은 전체 공간의 크기가 증가하는 경우, 유효 페이지 비율은 감소할 수 있다.
도면에 도시되진 아니하였으나, 컨트롤러(130)는 에러 정정 코드(ECC: Error Correction Code) 유닛, 파워 관리 유닛(PMU: Power Management Unit)을 더 포함할 수 있다.
ECC 유닛은 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다.
ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다.
ECC 유닛은 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있다. 다만, 이에 한정되는 것은 아니다. 또한, ECC 유닛은 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU는 컨트롤러의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리할 수 있다.
이하에서는, 도 3 내지 도 5를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 메모리 시스템(110)에서 메모리 장치(150)의 일 예를 개략적으로 도시한 도면이고, 도 4은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 5는 본 발명의 실시 예에 따른 메모리 시스템(110)에서 메모리 장치(150)의 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 3을 참조하면, 메모리 장치(150)는 맵 영역 및 유저 영역 각각에 복수의 메모리 블록들을 포함할 있다. 예컨대 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함할 수 있다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 4를 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 4는, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급 회로(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급 회로(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 5에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 5는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들을 보여주는 블록도로서, 각각의 메모리 블록들은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타낸 도면이다. 특히, 도 6a 및 도 6b에서, 컨트롤러(130)가 메모리 장치(150)에 대하여 수행하는 백그라운드 동작 중 가비지 컬렉션 동작하는 과정이 설명된다. 비록, 이하에서, 백그라운드 동작 중 가비지 컬렉션이 중심적으로 설명되지만, 이는 일 실시 예일 뿐이며, 이에 제한되는 것은 아니다.
가비지 컬렉션은 동적 할당된 메모리 영역 가운데 더 이상 사용할 수 없게 되거나 사용할 필요가 없어진 영역을 탐색하여 해당 영역 내 데이터를 삭제하여 새로운 데이터를 프로그램 할 수 있도록 준비하는 동작을 포함할 수 있다. 가비지 컬렉션 동작은 호스트(102)의 별도의 요청(request)없이 메모리 시스템(110) 내부에서 수행될 수 있다. 그리고, 가비지 컬렉션 동작은 메모리 장치(150)에 포함된 맵 영역 혹은 유저 영역 각각에서 개별적으로 수행될 수 있다.
도 6a를 참조하면, 컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 메모리 블록들 중에서 데이터를 지울 수 있는 메모리 블록(이하, 희생 메모리 블록(610))을 선택할 수 있다. 대용량의 데이터를 저장하기 위한 공간을 확보하거나 가비지 컬렉션 혹은 웨어 레벨링을 수행하기 위해, 컨트롤러(130)는 선택된 희생 메모리 블록(610)에 저장된 유효 데이터를 목적 메모리 블록(630)으로 이동시킬 수 있다.
구체적으로, 컨트롤러(130)는 메모리 장치(150) 내 희생 메모리 블록(610)을 선택할 수 있다. 이때, 컨트롤러(130)는 복수의 메모리 블록들 중 유효 페이지의 수가 가장 낮은 메모리 블록부터 우선하여 희생 메모리 블록(610)으로 선택할 수 있다. 이때, 유효 페이지란 유효 데이터를 저장하고 있는 페이지이다. 컨트롤러(130)는 선택된 희생 메모리 블록(610)으로부터 유효 데이터를 읽어, 컨트롤러(130) 내에 배치된 메모리(144)에 저장한 뒤, 메모리 장치(150) 내 목적 메모리 블록(630)에 희생 데이터를 프로그램할 수 있다. 그리고, 컨트롤러(130)는 희생 메모리 블록(610)에 저장된 데이터를 모두 삭제할 수 있다. 데이터가 모두 삭제된 희생 메모리 블록(610)에, 컨트롤러(130)는 새로운 데이터를 저장할 수 있다.
앞서 설명된 바와 같이, 컨트롤러(130)는 메모리 장치(150) 내 맵 영역 혹은 유저 영역 각각에 대하여 개별적으로 백그라운드 동작을 수행할 수 있다.
예를 들면, 컨트롤러(130)는 맵 데이터 영역(210) 및 제 1 OP 영역(215)에 포함된 복수의 메모리 블록들 중 희생 메모리 블록을 선택할 수 있으며, 희생 메모리 블록에 저장된 유효 데이터를 목적 메모리 블록으로 이동시킬 수 있다. 이와 같이, 컨트롤러(130)는 맵 영역에 대해서만 가비지 컬렉션 동작을 수행할 수 있다.
동일한 원리로, 컨트롤러(130)는 유저 데이터 영역(210) 및 제 2 OP 영역(235)에 포함된 복수의 메모리 블록들 중 희생 메모리 블록을 선택할 수 있으며, 앞서 설명된 바와 같이, 희생 메모리 블록에 저장된 유효 데이터를 목적 메모리 블록으로 이동시킬 수 있다. 이와 같이, 컨트롤러(130)는 유저 영역에 대해서만 가비지 컬렉션 동작을 수행할 수 있다.
도 6b는 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다.
먼저, 단계 S601에서, 컨트롤러(130)는 사전 설정된 기준에 기초하여 메모리 장치(150)에 포함된 복수의 메모리 블록들 중 희생 메모리 블록을 선택한다. 특히, 컨트롤러(130)는 복수의 메모리 블록들 중 유효 페이지 수가 소정의 임계 값보다 크거나 같은 값을 가지는 메모리 블록을 희생 메모리 블록으로 선택한다. 희생 메모리 블록을 선택하는 동작은 컨트롤러(130) 내 프로세서(134)의 제어에 의하여 수행될 수 있다.
그리고, 단계 S603에서, 컨트롤러(130)는 선택된 희생 메모리 블록에 저장된 유효 데이터를 컨트롤러(130) 내 메모리(144)에 저장할 수 있다. 이때에도, 프로세서(134)의 제어에 의하여 메모리 장치(150)로부터 희생 메모리 블록에 저장된 유효 데이터가 리드되고, 메모리(144)에 저장될 수 있다.
나아가, 단계 S605에서, 컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 메모리 블록들 중 목적 메모리 블록에 메모리(144)에 저장된 유효 데이터를 저장할 수 있다. 구체적으로, 프로세서(134)가 메모리(144)에 저장된 유효 데이터를 목적 메모리 블록에 저장하기 위하여 메모리(144) 및 메모리 장치(150)를 제어할 수 있다.
마지막으로, 단계 S607에서, 컨트롤러(130)는 희생 메모리 블록에 저장된 데이터를 삭제할 수 있다. 구체적으로, 프로세서(134)가 희생 메모리 블록에 저장된 데이터를 삭제하도록 메모리 장치(150)를 제어할 수 있다. 이때, 프로세서(134)는 희생 메모리 블록에 저장된 유효 데이터뿐만 아니라 무효 데이터도 삭제하도록 메모리 장치(150)를 제어할 수 있다.
도 6a 및 도 6b에서 설명된 바와 같이, 가비지 컬렉션 동작은 추후에 진행될 메인 동작(예를 들면, 리드 동작, 라이트 동작)을 효율적으로 수행하기 위한 준비동작이다. 따라서, 메모리 시스템(110)의 성능을 향상시키는 하나의 방법으로 가비지 컬렉션 동작을 효율적으로 수행하여야 한다.
가비지 컬렉션 동작이 효율적으로 수행되기 위해서는, 컨트롤러(130)가 맵 영역 혹은 유저 영역 각각에 포함된 희생 메모리 블록에서 목적 메모리 블록으로 유효 데이터를 복사하는 제 1 동작과 희생 메모리 블록에 저장된 데이터를 삭제하는 제 2 동작을 효율적으로 수행하여야 한다. 특히, 제 1 동작에서, 컨트롤러(130)가 가비지 컬렉션 대상이 되는 유효 데이터가 저장된 희생 메모리 블록을 선택하는 동작 및 유효 데이터를 목적 메모리 블록에 저장하는 동작을 효율적으로 수행한다면, 가비지 컬렉션 동작의 효율이 증가될 수 있다.
도 2에서 설명된 바와 같이, 메모리 시스템(110)은 가비지 컬렉션 동작을 효율적으로 수행하기 위하여 OP 영역을 활용할 수 있다. OP 영역은 맵 영역 혹은 유저 영역 각각에 대한 유효 페이지 비율을 감소시킬 수 있다. 구체적으로, OP 영역에 포함된 여분 메모리 블록들은 맵 데이터 영역 혹은 유저 데이터 영역에 포함된 클로즈드 메모리 블록(closed memory block)의 유효 페이지 비율을 감소시킬 수 있다. 유효 페이지 비율이란 맵 영역 혹은 유저 영역 각각의 전체 공간 대비 유효 페이지가 저장된 공간을 의미한다. 따라서, 맵 영역 및 유저 영역 각각은 OP 영역을 포함함으로써, 전체 공간을 확장시킬 수 있고, 그로 인해, 맵 영역 및 유저 영역 각각에 저장된 유효 페이지의 비율을 OP 영역을 활용하여 감소시킬 수 있다.
그리고, 유효 페이지 비율이 감소될수록 희생 메모리 블록에서 목적 메모리 블록으로 유효 데이터를 복사하는 제 1 동작에 필요한 비용이 감소될 수 있다. 왜냐하면, 맵 영역 혹은 유저 영역 각각의 전체 공간 대비 유효 페이지의 비율이 적다는 것은 컨트롤러(130)가 복사해야 할 유효 데이터의 양이 적은 것을 의미한다. 따라서, 유효 페이지 비율이 높은 상태에서 가비지 컬렉션 동작이 수행되는 것은 유효 페이지 비율이 낮은 상태에서 가비지 컬렉션 동자기 수행되는 것보다 효율이 낮을 수 있다.
프로세서(134)는 메모리 장치(150)에 포함된 전체의 메모리 블록들 중 일부는 맵 영역에, 나머지는 유저 영역에 각각 할당할 수 있다. 그리고, 유저 데이터를 저장하는데 필요한 공간이 맵 데이터를 저장하는데 필요한 공간보다 더 클 수 있기 때문에, 프로세서(134)는 복수의 메모리 블록들을 맵 영역보다 유저 영역에 더 많이 할당할 수 있다.
맵 영역에 할당된 메모리 블록이 유저 영역에 할당된 메모리 블록보다 상대적으로 적기 때문에, 컨트롤러(130)는 맵 영역 내 맵 데이터를 저장하기 위한 공간을 확보하기 위하여 비록 유효 페이지의 비율이 높은 상태라 하더라도 가비지 컬렉션 동작을 수행할 수 있다. 하지만, 유효 페이지 비율이 높은 상태에서 수행되는 가비지 컬렉션 동작은 효율적이지 않다.
이하에서는, 상기 문제점을 해결할 수 있는 메모리 시스템(110)의 백그라운드 동작 방법에 대하여 설명한다.
도 7a 내지 도 7c는 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타낸 개념도이다. 도 7a 내지 도 7c에서는 메모리 시스템(110)이 가비지 컬렉션 동작을 수행하는 과정을 나타낸다. 특히, 맵 영역에 대하여 수행되는 가비지 컬렉션 동작이 설명된다.
도 7a 내지 도 7c에서, 메모리 장치(150)는 12개의 메모리 블록들을 포함한다고 가정한다. 이하에서 설명되는 제 1 임계 값은 '90%', 제 2 임계 값은 '40%'라고 가정한다. 제 1 임계 값 및 제 2 임계 값은 설계자에 의하여 설정된 수 있다. 그리고, 도 7a 내지 도 7b에서, 맵 영역(710)의 유효 페이지 비율은 '90%'이며, 유저 영역(730)의 유효 페이지 비율은 '35%'라고 가정한다. 이는 일 실시 예일뿐이며, 이에 제한되는 것은 아니다.
먼저, 도 7a를 참조하면, 프로세서(134)는 맵 영역(710)에 4개의 메모리 블록, 유저 영역(730)에 8개의 메모리 블록을 할당할 수 있다.
맵 영역(710)은 맵 데이터 영역과 제 1 OP 영역을 포함할 수 있다. 맵 데이터 영역은 제 1 맵 메모리 블록(711), 제 2 맵 메모리 블록(712) 및 제 3 맵 메모리 블록(713)을 포함할 수 있으며, 제 1 OP 영역은 제 1 여분 메모리 블록(714)을 포함할 수 있다.
그리고, 유저 영역(730)은 유저 데이터 영역과 제 2 OP 영역을 포함할 수 있다. 유저 데이터 영역은 제 1 유저 메모리 블록(731), 제 2 유저 메모리 블록(732), 제 3 유저 메모리 블록(733), 제 4 유저 메모리 블록(734), 제 5 유저 메모리 블록(735) 및 제 6 유저 메모리 블록(736)을 포함할 수 있으며, 제 2 OP 영역은 제 2 여분 메모리 블록(737) 및 제 3 여분 메모리 블록(738)을 포함할 수 있다.
또한, 메모리(144)에 저장된 OP 테이블(750)은 제 1 여분 메모리 블록(714), 제 2 여분 메모리 블록(737) 및 제 3 여분 메모리 블록(738)이 각각 할당된 위치를 나타낼 수 있다. 따라서, 맵 영역에 할당된 제 1 여분 메모리 블록(714)의 위치정보는 OP테이블(750)에 '0'으로 표현될 수 있다. 반면에, 유저 영역에 할당된 제 2 여분 메모리 블록(737) 및 제 3 여분 메모리 블록(738)의 위치정보는 OP테이블(750)에 '1'로 표현될 수 있다.
도 7b를 참조하면, 프로세서(134)는 맵 영역(710)에서 새로운 데이터를 프로그램할 수 있도록 공간을 확보하기 위하여 가비지 컬렉션 동작을 수행할 수 있다. 이때, 프로세서(134)는 모니터(146)에 의하여 모니터링된 맵 영역(710)의 유효 페이지 비율에 기초하여 가비지 컬렉션 동작을 수행할 수 있다.
구체적으로, 프로세서(134)는 모니터링된 맵 영역(710)의 유효 페이지 비율을 제 1 임계 값 '90%'와 비교할 수 있다. 만약, 맵 영역(710)의 유효 페이지 비율이 '90%'보다 작다면, 프로세서(134)는 맵 영역(710) 내에서만 가비지 컬렉션 동작을 수행할 수 있다.
다만, 앞서 가정한 바와 같이, 맵 영역(710)의 유효 페이지 비율이 '90%'보다 크거나 같다면, 프로세서(134)는 유저 영역(730)의 유효 페이지 비율을 제 2 임계 값 '40%'와 비교할 수 있다. 만약, 유저 영역(730)의 유효 페이지 비율이 '40%'보다 높거나 같다면, 프로세서(134)는 맵 영역(710) 내에서만 가비지 컬렉션 동작을 수행할 수 있다.
다만, 앞서 가정한 바와 같이, 유저 영역(730)의 유효 페이지 비율이 '40%'보다 작다면, 프로세서(134)는 유저 영역(730)에 포함된 여분 메모리 블록들(737, 738) 중 적어도 하나 이상의 여분 메모리 블록(737)을 맵 영역(710)으로 재할당할 수 있다. 이때, 재할당된 여분 메모리 블록(737)은 프리 메모리 블록일 수 있다.
맵 영역(710)에 메모리 블록이 유저 영역(730)보다 상대적으로 적게 할당되었기 때문에, 프로세서(134)는 유저 영역(730)에 포함된 여분 메모리 블록 맵 영역(710)으로 재할당함으로 맵 영역(710)의 유효 페이지 비율을 감소시킬 수 있다. 그 결과, 맵 영역(710)에서 수행되는 가비지 컬렉션 동작의 성능이 향상될 수 있다.
유저 영역(730)의 유효 페이지 비율은 제 2 임계 값보다 낮은 값을 갖고 있기 때문에, 유저 영역(730)에 포함된 여분 메모리 블록을 맵 영역(730)으로 재할당한다고 하더라도 유저 영역(730) 내에서 수행되는 가비지 컬렉션 동작의 성능에 영향을 미치지 아니할 수 있다.
그래서, 도 7c를 참조하면, 프로세서(134)는 제 2 여분 메모리 블록(737)을 맵 영역(710)으로 재할당할 수 있다.
나아가, 프로세서(134)는 메모리(144)에 저장된 OP테이블(750)을 업데이트할 수 있다. 즉, 프로세서(134)는 OP테이블(750)에 저장된 제 2 여분 메모리 블록(737)의 위치정보를 '0'으로 업데이트할 수 있다. 그리고, 프로세서(134)는 재할당된 제 2 여분 메모리 블록(737)을 포함하여, 맵 영역(710)에 대한 가비지 컬렉션 동작을 수행할 수 있다.
도면에 도시되진 아니하였으나, 맵 영역의 유효 데이터 비율이 제 3 임계 값보다 작고, 유저 영역의 유효 데이터 비율이 제 4 임계 값보다 크거나 같은 경우, 유저 영역에서 맵 영역으로 재할당된 여분 메모리 블록(이하, 타겟 여분 메모리 블록)을 다시 맵 영역에서 유저 영역으로 재할당할 수 있다. 즉, 프로세서(134)는 맵 영역 및 유저 영역 각각의 유효 데이터 비율에 기초하여 여분 메모리 블록의 위치 재할당할 수 있다. 여분 메모리 블록의 위치를 재할당하면서, 프로세서(134)는 맵 영역 및 유저 영역 각각에 대한 가비지 컬렉션 동작의 성능을 향상시킬 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다. 특히, 도 8에서는 프로세서(134)의 제어에 의하여 유저 영역에 포함된 타겟 여분 메모리 블록이 맵 영역으로 재할당되는 과정이 설명된다.
먼저, 단계 S801에서, 모니터(146)는 맵 영역 및 유저 영역 각각에 대한 유효 데이터 비율을 모니터링할 수 있다.
그리고, 단계 S803에서, 프로세서(134)는 맵 영역의 유효 데이터 비율을 사전 설정된 제 1 임계 값과 비교할 수 있다. 이때, 제 1 임계 값은 설계자에 의하여 설정될 수 있다.
만약, 맵 영역의 유효 데이터 비율이 제 1 임계 값보다 크거나 같다면(단계 S803에서, 'Yes'), 단계 S805에서, 프로세서(134)는 유저 영역의 유효 데이터 비율을 사전 설정된 제 2 임계 값과 비교할 수 있다. 이때, 제 2 임계 값은 설계자에 의하여 설정될 수 있다.
만약, 유저 영역의 유효 데이터 비율이 제 2 임계 값보다 작다면(단계 S805에서, 'Yes'), 단계 S807에서, 프로세서(134)는 유저 영역에 포함된 타겟 여분 메모리 블록을 맵 영역으로 재할당할 수 있다.
나아가, 단계 S809에서, 프로세서(134)는 메모리(144)에 저장된 OP테이블에서 타겟 여분 메모리 블록에 대응하는 위치정보를 업데이트할 수 있다.
반면에, 맵 영역의 유효 데이터 비율이 제 1 임계 값보다 작거나(단계 S803에서, 'No'), 유저 영역의 유효 데이터 비율이 제 2 임계 값보다 크거나 같다면(단계 S805에서, 'Yes'), 프로세서(134)는 여분 메모리 블록을 재할당하지 아니할 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다. 특히, 도 9에서는 프로세서(134)의 제어에 의하여 도 8에서 설명된 맵 영역에 할당된 타겟 여분 메모리 블록을 유저 영역으로 재할당되는 과정이 설명된다.
먼저, 단계 S901에서, 모니터(146)는 맵 영역 및 유저 영역 각각에 대한 유효 데이터 비율을 모니터링할 수 있다.
그리고, 단계 S903에서, 프로세서(134)는 맵 영역의 유효 데이터 비율을 사전 설정된 제 3 임계 값과 비교할 수 있다. 이때, 제 3 임계 값은 설계자에 의하여 설정될 수 있다.
만약, 맵 영역의 유효 데이터 비율이 제 3 임계 값보다 작다면(단계 S903에서, 'Yes'), 단계 S905에서, 프로세서(134)는 유저 영역의 유효 데이터 비율을 사전 설정된 제 4 임계 값과 비교할 수 있다. 이때, 제 4 임계 값은 설계자에 의하여 설정될 수 있다.
만약, 유저 영역의 유효 데이터 비율이 제 4 임계 값보다 크거나 같다면(단계 S905에서, 'Yes'), 단계 S907에서, 프로세서(134)는 맵 영역에 포함된 타겟 여분 메모리 블록을 다시 유저 영역으로 재할당할 수 있다.
나아가, 단계 S909에서, 프로세서(134)는 메모리(144)에 저장된 OP테이블에서 타겟 여분 메모리 블록에 대응하는 위치정보를 업데이트할 수 있다.
반면에, 맵 영역의 유효 데이터 비율이 제 3 임계 값보다 크거나 같은 경우(단계 S903에서, 'No') 혹은 유저 영역의 유효 데이터 비율이 제 4 임계 값보다 작다면(단계 S905에서, 'Yes'), 프로세서(134)는 여분 메모리 블록을 재할당하지 아니할 수 있다.
상기와 같이, 본 발명의 실시 예에 따른 메모리 시스템(110)은 OP 영역에 포함된 여분 메모리 블록의 위치를 맵 영역 및 유저 영역 각각의 유효 페이지 비율에 기초하여 재할당하면서 백그라운드 동작의 성능을 향상시킬 수 있다.
그러면 이하에서는, 도 10 내지 도 18을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 9에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 10는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 10를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 11을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 11에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 12은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 12을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 13는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 13를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 14 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 14 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 14 내지 도 17을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 11 내지 도 13에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 10에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 17은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 18을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 12 내지 도 17에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 메모리 시스템에 있어서,
    복수의 메모리 블록들을 포함하는 메모리 장치; 및
    상기 메모리 장치를 제어하는 컨트롤러
    를 포함하고,
    상기 컨트롤러는
    상기 제 1 영역 및 상기 제 2 영역 각각에 대한 유효 데이터 비율을 모니터링하는 모니터, 및
    상기 제 1 영역의 제 1 유효 데이터 비율을 제 1 임계 값과 비교하고, 상기 제 2 영역의 제 2 유효 데이터 비율을 제 2 임계 값과 비교하여, 상기 두 비교 결과에 따라 상기 제 2 영역에 기 할당된 타겟 여분 메모리 블록을 상기 제 1 영역으로 재할당하는 프로세서
    를 포함하는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 프로세서는
    상기 제 1 유효 데이터 비율이 상기 제 1 임계 값보다 크거나 같은 경우, 상기 제 2 영역의 제 2 유효 데이터 비율을 제 2 임계 값과 비교하는
    를 포함하는 메모리 시스템.
  3. 제 2 항에 있어서,
    상기 프로세서는
    상기 제 2 유효 데이터 비율이 제 2 임계 값보다 작은 경우, 상기 타겟 여분 메모리 블록을 상기 제 1 영역으로 재할당하는
    메모리 시스템.
  4. 제 1 항에 있어서,
    상기 컨트롤러는
    여분 메모리 블록들 각각의 위치 정보를 나타내는 OP테이블을 저장하는 메모리
    를 더 포함하는 메모리 시스템.
  5. 제 4 항에 있어서,
    상기 프로세서는
    상기 타겟 여분 메모리 블록을 재할당한 후, 상기 OP테이블을 업데이트하는
    메모리 시스템.
  6. 제 1 항에 있어서,
    상기 프로세서는
    상기 제 1 영역에 맵 데이터를 저장하고, 상기 제 2 영역에 유저 데이터를 저장하는
    메모리 시스템.
  7. 제 1 항에 있어서,
    상기 프로세서는
    상기 타겟 여분 메모리 블록이 재할당된 후, 상기 제 1 영역에 대하여 백그라운드 동작을 수행하는
    메모리 시스템.
  8. 제 7 항에 있어서,
    상기 백그라운드 동작은
    가비지 컬렉션 동작, 웨어레벨링 동작, 리드 리클레임 동작을 포함하는
    메모리 시스템.
  9. 제 1 항에 있어서,
    상기 제 1 유효 데이터 비율이 상기 제 1 임계 값보다 작은 경우,
    상기 프로세서는
    상기 제 1 영역 및 상기 제 2 영역에 할당된 메모리 블록의 위치를 유지하는
    메모리 시스템.
  10. 제 2 항에 있어서,
    상기 제 2 유효 데이터 비율이 상기 제 2 임계 값보다 크거나 같은 경우,
    상기 프로세서는
    상기 제 1 영역 및 상기 제 2 영역에 할당된 메모리 블록의 위치를 유지하는
    메모리 시스템.
  11. 제 4 항에 있어서,
    상기 프로세서는
    상기 제 1 유효 데이터 비율이 제 3 임계 값보다 작고, 상기 제 2 유효 데이터 비율이 제 4 임계 값보다 크거나 같은 경우, 상기 제 1 영역에 할당된 상기 타겟 여분 메모리 블록을 상기 제 2 영역으로 재할당하는
    메모리 시스템.
  12. 제 11 항에 있어서,
    상기 프로세서는
    상기 타겟 여분 메모리 블록을 상기 제 2 영역으로 재할당한 후, 상기 OP테이블을 업데이트하는
    메모리 시스템.
  13. 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템의 동작방법에 있어서,
    상기 메모리 장치 내 제 1 영역 및 제 2 영역 각각에 대한 유효 데이터 비율을 모니터링하는 단계;
    상기 제 1 영역의 제 1 유효 데이터 비율을 제 1 임계 값과 비교하는 단계;
    상기 제 1 유효 데이터 비율이 상기 제 1 임계 값보다 크거나 같은 경우, 상기 제 2 영역의 제 2 유효 데이터 비율을 제 2 임계 값과 비교하는 단계;
    상기 제 2 유효 데이터 비율이 상기 제 2 임계 값보다 작은 경우, 상기 제 2 영역에 기 할당된 타겟 여분 메모리 블록을 상기 제 1 영역으로 재할당하는 단계
    를 포함하는 메모리 시스템의 동작방법.
  14. 제 13 항에 있어서,
    상기 메모리 장치에 포함된 여분 메모리 블록들 각각의 위치 정보를 나타내는 OP테이블을 상기 컨트롤러 내 메모리에 저장하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  15. 제 14 항에 있어서,
    상기 타겟 여분 메모리 블록을 상기 제 1 영역에 재할당한 후, 상기 OP테이블을 업데이트하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  16. 제 13 항에 있어서,
    상기 타겟 여분 메모리 블록이 재할당된 후, 상기 제 1 영역에 대하여 백그라운드 동작을 수행하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  17. 제 13 항에 있어서,
    상기 제 1 유효 데이터 비율이 상기 제 1 임계 값보다 작은 경우, 상기 제 1 영역 및 상기 제 2 영역에 기 할당된 메모리 블록의 위치를 유지하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  18. 제 13 항에 있어서,
    상기 제 2 유효 데이터 비율이 상기 제 2 임계 값보다 크거나 같은 경우, 상기 제 1 영역 및 상기 제 2 영역에 기 할당된 메모리 블록의 위치를 유지하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  19. 제 14 항에 있어서,
    상기 제 1 유효 데이터 비율이 제 3 임계 값보다 작고, 상기 제 2 유효 데이터 비율이 제 4 임계 값보다 크거나 같은 경우, 상기 제 1 영역에 할당된 상기 타겟 여분 메모리 블록을 상기 제 2 영역으로 재할당하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  20. 제 19 항에 있어서,
    상기 프로세서는
    상기 타겟 여분 메모리 블록을 상기 제 2 영역으로 재할당한 후, 상기 OP테이블을 업데이트하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.

KR1020180155911A 2018-12-06 2018-12-06 메모리 시스템 및 그것의 동작방법 KR20200068944A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180155911A KR20200068944A (ko) 2018-12-06 2018-12-06 메모리 시스템 및 그것의 동작방법
US16/556,400 US11169721B2 (en) 2018-12-06 2019-08-30 Memory system for flexible map block management and operating method thereof
CN201910907354.7A CN111290970B (zh) 2018-12-06 2019-09-24 存储器***及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180155911A KR20200068944A (ko) 2018-12-06 2018-12-06 메모리 시스템 및 그것의 동작방법

Publications (1)

Publication Number Publication Date
KR20200068944A true KR20200068944A (ko) 2020-06-16

Family

ID=70971759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180155911A KR20200068944A (ko) 2018-12-06 2018-12-06 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US11169721B2 (ko)
KR (1) KR20200068944A (ko)
CN (1) CN111290970B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7302497B2 (ja) * 2020-02-07 2023-07-04 Tdk株式会社 メモリコントローラ及びフラッシュメモリシステム
KR20210127026A (ko) * 2020-04-13 2021-10-21 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11494102B2 (en) * 2021-03-09 2022-11-08 Micron Technology, Inc. Media management operations based on a ratio of valid data

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060184718A1 (en) * 2005-02-16 2006-08-17 Sinclair Alan W Direct file data programming and deletion in flash memories
JP4956068B2 (ja) * 2006-06-30 2012-06-20 株式会社東芝 半導体記憶装置およびその制御方法
CN101118783A (zh) * 2006-09-07 2008-02-06 晶天电子（深圳）有限公司 带有闪存坏块控制***的电子数据闪存卡
US20110161560A1 (en) * 2009-12-31 2011-06-30 Hutchison Neil D Erase command caching to improve erase performance on flash memory
US9021177B2 (en) * 2010-04-29 2015-04-28 Densbits Technologies Ltd. System and method for allocating and using spare blocks in a flash memory
US8537613B2 (en) * 2011-03-31 2013-09-17 Sandisk Technologies Inc. Multi-layer memory system
CN102279803A (zh) * 2011-04-13 2011-12-14 西安交通大学 一种提高多层单元NAND-Flash存储可靠性的备用区分配方法
US9632705B2 (en) * 2014-12-17 2017-04-25 Sandisk Technologies Llc System and method for adaptive memory layers in a memory device
KR102011059B1 (ko) 2015-03-20 2019-08-16 한국전자통신연구원 스냅샷 이미지 업데이트 장치 및 방법
KR102501751B1 (ko) 2015-09-22 2023-02-20 삼성전자주식회사 메모리 콘트롤러, 불휘발성 메모리 시스템 및 그 동작방법
CN107122308A (zh) * 2016-02-25 2017-09-01 群联电子股份有限公司 平均磨损方法、内存控制电路单元及内存储存装置
CN106469120A (zh) * 2016-08-30 2017-03-01 华为技术有限公司 碎片整理方法、装置及设备
CN106502592A (zh) * 2016-10-26 2017-03-15 郑州云海信息技术有限公司 固态硬盘缓存块回收方法及***
KR20180087496A (ko) * 2017-01-23 2018-08-02 에스케이하이닉스 주식회사 메모리 시스템
KR102596964B1 (ko) * 2018-07-31 2023-11-03 에스케이하이닉스 주식회사 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치

Also Published As

Publication number Publication date
CN111290970A (zh) 2020-06-16
US20200183599A1 (en) 2020-06-11
US11169721B2 (en) 2021-11-09
CN111290970B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN110858180B (zh) 数据处理***及其操作方法
KR102517681B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20190136492A (ko) 메모리 시스템 및 그것의 동작방법
KR20200019431A (ko) 컨트롤러 및 그것의 동작방법
KR20190044798A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200010933A (ko) 메모리 시스템 및 그것의 동작방법
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR20200044461A (ko) 메모리 시스템 및 그것의 동작방법
KR20200006379A (ko) 컨트롤러 및 그것의 동작방법
KR20200072139A (ko) 메모리 시스템 및 그것의 동작방법
KR20200074647A (ko) 메모리 시스템 및 그것의 동작방법
KR20190143073A (ko) 메모리 시스템 및 그것의 동작방법
KR20190040598A (ko) 컨트롤러 및 컨트롤러의 동작방법
CN111290970B (zh) 存储器***及其操作方法
KR20200064568A (ko) 메모리 시스템 및 그것의 동작방법
KR20200033460A (ko) 메모리 시스템 및 그것의 동작방법
KR102520412B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102586786B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102567314B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20200029810A (ko) 데이터 처리 시스템 및 그의 동작방법
KR20200006378A (ko) 컨트롤러 및 그것의 동작방법
KR20190082513A (ko) 컨트롤러 및 그것의 동작방법
KR102654308B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102513498B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR20200066906A (ko) 메모리 시스템, 그것의 동작방법 및 컨트롤러

Legal Events

Date Code Title Description
A201 Request for examination