KR20180125807A - 반도체 메모리 장치 및 그 동작 방법 - Google Patents

반도체 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20180125807A
KR20180125807A KR1020170060596A KR20170060596A KR20180125807A KR 20180125807 A KR20180125807 A KR 20180125807A KR 1020170060596 A KR1020170060596 A KR 1020170060596A KR 20170060596 A KR20170060596 A KR 20170060596A KR 20180125807 A KR20180125807 A KR 20180125807A
Authority
KR
South Korea
Prior art keywords
strobe signal
word line
memory device
semiconductor memory
temperature
Prior art date
Application number
KR1020170060596A
Other languages
English (en)
Inventor
최길복
조성훈
김성호
박민상
이경택
조명관
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170060596A priority Critical patent/KR20180125807A/ko
Priority to US15/835,898 priority patent/US10224102B2/en
Priority to CN201711481897.4A priority patent/CN108877864B/zh
Publication of KR20180125807A publication Critical patent/KR20180125807A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

반도체 메모리 장치는 메모리 셀 어레이, 읽기 및 쓰기 회로, 및 제어 로직을 포함한다. 상기 메모리 셀 어레이는 복수의 메모리 블록들을 포함한다. 상기 읽기 및 쓰기 회로는 상기 메모리 셀 어레이에 데이터를 기입하거나 상기 메모리 셀 어레이로부터 데이터를 판독한다. 상기 제어 로직은 상기 메모리 셀 어레이에 대한 읽기 및 쓰기 동작을 수행하도록, 상기 읽기 및 쓰기 회로를 제어한다. 상기 제어 로직은 메모리 블록과 연결된 워드 라인의 위치에 따라 상이한 스트로브 신호의 활성화 시간을 적용하여 읽기 동작을 수행한다.

Description

반도체 메모리 장치 및 그 동작 방법 {SEMICONDUCTOR MEMORY DEVICE AND OPERATION METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 그 동작 방법에 관한 것이다.
메모리 장치는 스트링이 반도체 기판에 수평하게 배열된 2차원 구조로 형성되거나, 스트링이 반도체 기판에 수직으로 적층된 3차원 구조로 형성될 수 있다. 3차원 메모리 장치는 2차원 메모리 장치의 집적도 한계를 해소하기 위하여 고안된 메모리 장치로써, 반도체 기판 상에 수직방향으로 적층된 다수의 메모리 셀들을 포함할 수 있다.
본 발명의 일 실시예는 신뢰성이 개선된 반도체 메모리 장치를 제공한다.
본 발명의 다른 실시예는 신뢰성이 개선된 반도체 메모리 장치의 동작 방법을 제공한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 메모리 셀 어레이, 읽기 및 쓰기회로, 및 제어 로직을 포함한다. 상기 메모리 셀 어레이는 복수의 메모리 블록들을 포함한다. 상기 읽기 및 쓰기 회로는 상기 메모리 셀 어레이에 데이터를 기입하거나 상기 메모리 셀 어레이로부터 데이터를 판독한다. 상기 제어 로직은 상기 메모리 셀 어레이에 대한 읽기 및 쓰기 동작을 수행하도록, 상기 읽기 및 쓰기 회로를 제어한다. 상기 제어 로직은 메모리 블록과 연결된 워드 라인의 위치에 따라 상이한 스트로브 신호의 활성화 시간을 적용하여 읽기 동작을 수행한다.
일 실시예에서, 상기 제어 로직은 룩업 테이블(Look-Up Table)을 포함할 수 있다. 상기 룩업 테이블에서, 상기 메모리 블록과 연결된 워드 라인마다, 해당 워드 라인에 상응하는 스트로브 신호의 활성화 시간이 정의될 수 있다.
일 실시예에서, 상기 반도체 메모리 장치는 온도 측정부를 더 포함할 수 있다. 상기 온도 측정부는 읽기 명령의 수신 시, 상기 반도체 메모리 장치의 온도를 측정하여, 측정 결과를 상기 제어 로직으로 전달할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 동작 방법에 의하여, 반도체 메모리 장치의 메모리 블록과 연결된 복수의 워드 라인들을 복수의 워드 라인 그룹으로 그룹화 하고, 각각의 워드 라인 그룹에 대하여, 온도에 따른 스트로브 신호의 활성화 시간들을 결정하며, 상기 결정된 스트로브 신호의 활성화 시간들을 반도체 메모리 장치 내 룩업 테이블에 저장한다.
본 발명의 또다른 실시예에 따른 반도체 메모리 장치의 동작 방법에 의하여, 읽기 명령 및 이에 대응하는 어드레스를 수신하고, 반도체 메모리 장치의 온도 측정 결과를 수신하며, 룩업 테이블을 참조하여, 상기 온도 측정 결과 및 상기 어드레스에 대응하는 워드 라인의 위치를 기초로, 스트로브 신호의 활성화 시간을 결정하고, 상기 결정된 스트로브 신호의 활성화 시간에 기초하여, 읽기 동작을 수행한다.
본 기술에 의하면 신뢰성이 개선된 반도체 메모리 장치를 제공할 수 있다.
또한, 본 기술에 의하면 신뢰성이 개선된 반도체 메모리 장치의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치(100)를 보여주는 블록도이다.
도 2는 도 1의 제어 로직을 나타내는 블록도이다.
도 3은 예시적인 실시예에 따른 페이지 버퍼를 나타내는 회로도이다.
도 4는 예시적인 실시예에 따른 페이지 버퍼의 동작을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 일 실시예에 따라, 복수의 워드 라인들을 그룹화하여 상이한 스트로브 신호를 적용하는 방법을 설명하기 위한 도면이다.
도 6은 도 5의 그룹화 결과에 따라, 복수의 워드 라인들의 각 그룹에 적용되는 스트로브 신호를 나타내기 위한 도면이다.
도 7은 본 발명의 다른 실시예에 따라, 복수의 워드 라인들을 그룹화하여 상이한 스트로브 신호를 적용하는 다른 방법을 설명하기 위한 도면이다.
도 8은 도 7의 그룹화 결과에 따라, 복수의 워드 라인들의 각 그룹에 적용되는 스트로브 신호를 나타내기 위한 도면이다.
도 9는 본 발명의 또다른 실시예에 따라, 복수의 워드 라인들을 그룹화하여 상이한 스트로브 신호를 적용하는 또다른 방법을 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 동작 방법을 나타내는 순서도이다.
도 11은 도 10의 스트로브 신호의 활성화 시간을 룩업 테이블에 저장하는 단계를 보다 상세히 나타내는 순서도이다.
도 12는 도 10의 룩업 테이블을 참조하여 반도체 메모리 장치의 리드 동작을 수행하는 단계를 보다 상세히 나타내는 순서도이다.
도 13은 도 1의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블록도이다.
도 14는 도 13의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 15는 도 14를 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이 때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치(100)를 보여주는 블록도이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 제어 로직(140), 전압 발생기(150), 입출력 버퍼(160) 및 온도 측정부(170)를 포함한다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 워드 라인들(WL)을 통해 어드레스 디코더(120)에 연결된다. 도 1에는 도시되지 않았으나, 워드 라인(WL) 이외에 드레인 선택 라인 및 소스 선택 라인 등의 다른 행 라인들 또한 복수의 메모리 블록들(BLK1~BLKz) 및 어드레스 디코더(120)에 연결될 수 있다. 한편, 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1~BLm)을 통해 읽기 및 쓰기 회로(130)에 연결된다.
복수의 메모리 블록들(BLK1~BLKz)은 복수의 메모리 셀들을 포함한다. 실시예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 실시예로서, 복수의 메모리 셀들은 2차원 배열로 배치된 메모리 셀들일 수 있다. 이 경우, 복수의 메모리 블록들(BLK1~BLKz)은 2차원 배열로 배치된 메모리 셀들을 포함한다. 다른 실시예로서, 복수의 메모리 셀들은 3차원 배열로 배치된 메모리 셀들일 수도 있다. 이 경우, 복수의 메모리 블록들(BLK1~BLKz)은 3차원 배열로 배치된 메모리 셀들을 포함된다.
어드레스 디코더(120)는 워드 라인들(WL)을 통해 복수의 메모리 블록들(BLK1~BLKz)에 연결된다. 어드레스 디코더(120)는 제어 로직(140)의 제어에 응답하여 동작하도록 구성된다.
프로그램 동작 시에 수신되는 어드레스(ADDR)는 블록 어드레스(BADD), 행 어드레스(RADD)를 포함한다. 어드레스 디코더(120)는 제어 로직(140)을 통해 블록 어드레스(BADD) 및 행 어드레스(RADD)를 수신한다.
어드레스 디코더(120)는 수신된 어드레스(ADDR) 중 블록 어드레스(BADD)를 디코딩하도록 구성된다. 어드레스 디코더(120)는 디코딩된 블록 어드레스(BADD)에 따라 복수의 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록을 선택한다.
어드레스 디코더(120)는 수신된 어드레스(ADDR) 중 행 어드레스(RADD)를 디코딩하도록 구성된다. 어드레스 디코더(120)는 디코딩된 행 어드레스에 따라 선택된 메모리 블록의 로컬 워드 라인들 중 하나를 선택하도록 구성된다. 예를 들면, 어드레스 디코더(120)는 전압 발생기(150)로부터 수신된 프로그램 전압 또는 리드 전압을 선택된 로컬 워드 라인에 인가하고, 전압 발생기(150)로부터 수신된 프로그램 패스 전압 또는 리드 패스 전압을 비선택된 로컬 워드 라인들에 인가한다.
전압 발생기(150)는 제어 로직(140)의 제어에 응답하여 동작한다. 전압 발생기(150)는 외부로부터 공급되는 전원 전압(이하 외부 전원 전압)을 이용하여 내부 전원 전압을 생성한다. 예를 들면, 전압 발생기(150)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성한다. 생성된 내부 전원 전압은 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 제어 로직(140), 입출력 버퍼(160), 온도 측정부(170)의 동작 전압으로서 사용될 수 있다. 예를 들면, 전압 발생기(150)는 프로그램 동작 시에 프로그램 전압 및 패스 전압을 생성한다. 한편, 또다른 예를 들면, 전압 발생기(150)는 리드 동작 시에 리드 전압 및 리드 패스 전압을 생성한다. 예시적으로, 전압 발생기(150)는 복수의 펌핑 커패시터를 포함하며, 제어 로직(140)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화함으로써 복수의 전압들을 생성할 수 있다.
읽기 및 쓰기 회로(130)는 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 읽기 및 쓰기 회로(130)는 제어 로직(140)의 제어에 응답하여 동작한다.
읽기 및 쓰기 회로(130)는 제어 로직(140)으로부터 어드레스(ADDR) 중 열 어드레스(CADD)를 수신하고, 수신된 열 어드레스(CADD)를 디코딩하도록 구성된다. 또한, 읽기 및 쓰기 회로(130)는 입출력 버퍼(160)와 데이터(DATA)를 통신한다.
읽기 및 쓰기 회로(130)는 다수의 페이지 버퍼들(PB1~PBm)을 포함한다. 읽기 및 쓰기 회로(130)는 메모리 셀 어레이(110)의 읽기 동작시에는 “읽기 회로(read circuit)”로 동작하고, 프로그램 동작시에는 “쓰기 회로(write circuit)”로 동작할 수 있다. 다수의 페이지 버퍼들(PB1~PBm)은 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 다수의 페이지 버퍼들(PB1~PBm)은 읽기 동작 및 프로그램 검증 동작 시 메모리 셀들의 문턱 전압을 센싱하기 위하여 메모리 셀들과 연결된 비트라인들에 센싱 전류를 계속적으로 공급하면서 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것 센싱 노드를 통해 감지하여 센싱 데이터로 래치한다. 다만, 반도체 메모리 장치(100)의 온도에 따라, 읽기 동작 시에 상기 메모리 셀의 프로그램 상태에 따른 전류량이 변동될 수 있다. 이에 따라, 본 발명에 따른 반도체 메모리 장치(100)는 온도 측정부(170)에서 측정된 온도 정보에 기초하여 메모리 셀 어레이(110)의 읽기 동작 시 페이지 버퍼들(PB1~PBm)에 인가되는 스트로브 신호의 활성화 시간을 결정할 수 있다. 읽기 및 쓰기 회로(130)는 제어 로직(140)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작한다. 본 명세서 전반에 걸쳐서, 읽기 동작 및 읽기 명령은 리드 동작(read operation) 및 리드 명령(read command)으로도 기재되었다.
읽기 및 쓰기 회로(130)는 읽기 동작시 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후 입출력 버퍼(160)로 데이터(DATA)를 출력한다.
프로그램 동작 시에, 읽기 및 쓰기 회로(130)는 프로그램될 데이터(DATA)를 입출력 버퍼(160)를 통해 수신한다. 그리고 읽기 및 쓰기 회로(130)는 디코딩된 열 어드레스에 대응하는 비트 라인들(BL1~BLm)에 데이터(DATA)를 전달한다. 읽기 및 쓰기 회로(130)는 선택된 로컬 워드 라인에 연결된 메모리 셀들(이하, 선택된 메모리 셀들) 중 문턱전압이 상승할 메모리 셀에 연결된 비트 라인에 프로그램 허용 전압(예를 들면 접지 전압)을 인가하고, 선택된 메모리 셀들 중 문턱전압이 유지될 메모리 셀에 연결된 비트 라인에 프로그램 금지 전압(예를 들면 내부 전원 전압)을 인가한다. 이에 따라 데이터(DATA)는 선택된 메모리 셀들에 프로그램된다.
실시예로서, 읽기 및 쓰기 회로(130)는 페이지 버퍼들(PB1~PBm) 이외에도 열 선택 회로(column select circuit, 미도시) 등을 포함할 수 있다.
제어 로직(140)은 입출력 버퍼(160)를 통해, 예를 들면 프로그램 동작을 가리키는 커맨드(CMD)를 수신한다. 제어 로직(140)은 커맨드(CMD)에 응답하여 어드레스 디코더(120), 전압 발생기(150), 읽기 및 쓰기 회로(130) 및 입출력 버퍼(160)를 제어하도록 구성된다.
제어 로직(140)은 입출력 버퍼(160)를 통해 어드레스(ADDR)를 수신한다. 제어 로직(140)은 수신된 어드레스(ADDR) 중 블록 어드레스(Block Address; BADD) 및 행 어드레스(Row Address; RADD)를 어드레스 디코더(120)에 전송하고, 수신된 어드레스(ADDR) 중 열 어드레스(Column Address; CADD)를 읽기 및 쓰기 회로(130)에 전송한다.
입출력 버퍼(160)는 제어 로직(140)의 제어에 응답하여 동작한다. 입출력 버퍼(160)는 외부로부터 커맨드(CMD), 어드레스(ADDR), 및 데이터(DATA)를 수신하며, 제어 로직(140)에 커맨드(CMD) 및 어드레스(ADDR)를 전송하고 읽기 및 쓰기 회로(130)에 데이터(DATA)를 전송한다. 예를 들어, 입출력 버퍼(160)는 도 13을 참조하여 후술하게 될 컨트롤러(1100)로부터 커맨드(CMD), 어드레스(ADDR), 및 데이터(DATA)를 수신하여 제어 로직(140)으로 전달할 수 있다.
온도 측정부(170)는 반도체 메모리 장치(100)의 온도를 측정하고, 온도 측정 결과를 제어 로직(140)으로 전달할 수 있다. 예시적으로, 온도 측정부(170)는 반도체 메모리 장치(100) 패키지 내에 실장된 온도 센서로서 구성될 수 있다. 제어 로직(140)은 수신한 온도 측정 결과를 반도체 메모리 장치의 동작 제어에 반영할 수 있다. 보다 구체적으로, 제어 로직(140)은 수신한 온도 측정 결과에 기초하여, 리드 동작 시 페이지 버퍼(PB1~PBm)에 인가되는 스트로브 신호의 활성화 시간을 제어할 수 있다.
스트로브 신호는 비트 라인 센싱에 의해 결정되는 내부 노드의 전압을 래치하기 위한 신호이다. 스트로브 신호와 내부 전압 래치에 대한 보다 자세한 설명은 도 3 및 도 4를 참조하여 후술하기로 한다. 본 발명에 의하면, 반도체 메모리 장치(100)의 온도에 따라 상기 스트로브 신호의 활성화 시간을 조절할 수 있다.
일반적으로, 반도체 메모리 장치의 프로그램 동작 동안의 온도와 리드 동작 동안의 온도는 서로 상이하다. 특히, 고전압의 인가를 수반하는 프로그램 동작 동안 반도체 메모리 장치의 온도는 리드 동작 동안의 온도보다 상대적으로 높다. 온도 변화에 따라, 메모리 셀 어레이(110)의 메모리 셀들의 문턱전압 분포가 변동할 수 있고, 이에 따라 읽기 동작 시에 해당 메모리 셀의 프로그램 상태에 따른 전류량이 변동한다. 이로 인해 반도체 메모리 장치(100)의 리드 동작에 대한 신뢰성이 낮아지게 된다. 따라서, 리드 동작 시 적용되는 스트로브 신호의 활성화 시간을 반도체 메모리 장치의 온도에 의존하도록 적용하여, 온도 변화에 따른 문턱 전압 분포의 변동을 보상하도록 한다.
한편, 본 발명에 따른 반도체 메모리 장치(100)의 제어 로직(140)은, 리드 동작의 대상이 되는 워드 라인의 위치에 따라 서로 상이한 스트로브 신호의 활성화 시간을 적용할 수 있다. 비트 라인 측에 인접한 워드 라인에 연결된 메모리 셀들과, 소스 라인 측에 인접한 워드 라인에 연결된 메모리 셀들은 읽기 동작 시에 서로 상이한 센싱 전류 특성을 갖게 된다. 즉, 소스 라인측에 인접한 워드 라인을 기준으로, 메모리 블록에 연결된 워드 라인의 위치가 비트 라인에 인접할수록 해당 워드 라인에 연결된 메모리 셀들의 전류 특성이 변동하게 된다. 따라서, 워드 라인의 위치에 관계없이 일괄적으로 반도체 메모리 장치의 온도에 기초하여 결정된 단일의 스트로브 신호 활성화 시간을 적용하는 경우, 문턱 전압의 분포 특성에 따른 정확한 리드 동작이 어려워진다. 따라서, 본 발명에 따른 반도체 메모리 장치에 의하면, 리드 동작의 대상이 되는 워드 라인의 위치에 따라 상이한 스트로브 신호의 활성화 시간을 적용하여, 리드 동작의 신뢰성을 보다 향상시킬 수 있다.
도 2는 도 1의 제어 로직을 나타내는 블록도이다.
도 2를 참조하면, 제어 로직(140)은 스트로브 신호의 활성화 시간(tSTB)에 대한 룩업 테이블(Look-Up Table, 141)을 포함할 수 있다. 전술한 바와 같이, 본 발명의 일 실시예에 따른 반도체 메모리 장치(100)의 제어 로직(140)은 리드 동작의 대상이 되는 워드 라인의 위치에 따라 서로 상이한 스트로브 신호의 활성화 시간(tSTB)을 적용할 수 있다. 이를 위하여, 룩업 테이블(141)에는 각 워드 라인에 대응하는 스트로브 신호의 활성화 시간이 저장될 수 있다. 룩업 테이블(141)은 제어 로직(140) 내에 형성되는 레지스터(register)와 같은 저장 장치로 구현될 수 있다. 이에 따라, 반도체 메모리 장치(100)가 외부, 예를 들어 컨트롤러로부터 리드 명령 및 이에 대응하는 어드레스를 수신한 경우, 제어 로직(140)은 룩업 테이블(141)을 참조하여, 수신한 어드레스에 대응하는 워드 라인의 리드 동작 시에 적용하게 될 스트로브 신호의 활성화 시간을 결정할 수 있다.
상기 룩업 테이블(141) 내에 저장되는, 각 워드 라인에 대응하는 스트로브 신호의 활성화 시간(tSTB)은 온도 측정부(170)에서 측정된 결과에 기초하여 결정될 수 있다. 한편, 제어 로직(140)은 주기적으로 또는 필요에 의하여 룩업 테이블(141)에 저장된, 스트로브 신호의 활성화 시간(tSTB)을 업데이트 할 수 있다. 이 경우, 상기 업데이트는 온도 측정부(170)에서 수신한 온도 측정 결과에 기초하여 수행될 수 있다.
도 3은 예시적인 실시예에 따른 페이지 버퍼를 나타내는 회로도이다.
도 3을 참조하면, 페이지 버퍼(PB1)는 비트라인 센싱 회로(131), 클램프 회로(132), 전류 판단 회로(133), 내부 노드 디스차지 회로(134), 래치 회로(135), 및 전위 레벨 조절부(136)를 포함할 수 있다. 다만, 도 3에 도시된 페이지 버퍼는 예시적인 것으로서, 다양한 구조의 페이지 버퍼 또한 본 발명에 따른 반도체 메모리 장치(100)의 읽기 및 쓰기 회로(130)에 적용될 수 있다.
비트라인 센싱 회로(131)는 비트 라인(Bit line)과 내부 노드(CSO) 사이에 연결되며, 페이지 버퍼 센싱 신호(PB_SENSE)에 응답하여 비트 라인(Bit line)과 내부 노드(CSO)를 전기적으로 연결하여 비트 라인(Bit line)의 전위에 따라 내부 노드(CSO)의 전위를 제어한다. 도 3을 참조하면, 비트라인 센싱 회로(131)는 트랜지스터(M2)를 포함한다. 트랜지스터(M2)의 게이트 전극에는 페이지 버퍼 센싱 신호(PB_SENSE)가 인가될 수 있다.
클램프 회로(132)는 전원 전압 단자(Vcore)와 내부 노드(CSO) 사이에 연결되며, 비트라인 센싱 회로(131)에 인가되는 페이지 버퍼 센싱 신호(PB_SENSE)보다 일정 전위(αV)만큼 높은 설정 전압(PB_SENSE+αV), 프리차지 신호(SA_PRECH) 및 센싱 신호(SA_SENSE)에 응답하여 내부 노드(CSO)에 전류를 공급한다.
클램프 회로(132)는 다수의 트랜지스터(M1, M3, M4)를 포함한다. 트랜지스터(M1)는 전원 전압 단자(Vcore)와 내부 노드(CSO) 사이에 연결되며, 설정 전압(PB_SENSE+αV)에 응답하여 턴온 또는 턴오프된다. 트랜지스터(M4 및 M3)는 전원 전압 단자(Vcore)와 내부 노드(CSO) 사이에 직렬 연결되며, 트랜지스터(M4)는 프리차지 신호(SA_PRECH)에 응답하여 턴온 또는 턴오프되고 트랜지스터(M3)는 센싱 신호(SA_SENSE)에 응답하여 턴온 또는 턴오프된다.
전류 판단 회로(133)는 전원 전압 단자(Vcore)와 래치 회로(135) 사이에 연결되며, 스트로브 신호(STB_N)에 응답하여 클램프 회로(132)의 트랜지스터(M3) 및 트랜지스터(M4) 사이의 센싱 노드(SEN)의 전위에 대응하는 전류량을 래치 회로(135)로 공급한다.
전류 판단 회로(133)는 전원 전압 단자(Vcore)와 래치 회로(135) 사이에 직렬 연결된 트랜지스터(M5) 및 트랜지스터(M6)를 포함한다. 트랜지스터(M5)는 스트로브 신호(STB_N)에 응답하여 턴온 또는 턴오프된다. 트랜지스터(M6)는 센싱 노드(SEN)의 전위에 따라 전원 전압 단자(Vcore)에서 공급되는 전류량을 조절하여 래치 회로(135)로 공급한다.
내부 노드 디스차지 회로(134)는 내부 노드(CSO)와 접지 전원(Vss) 사이에 연결되며, 디스차지 신호(SA_DISCH)에 응답하여 내부 노드(CSO)를 로우 레벨로 디스차지한다. 내부 노드 디스차지 회로(134)는 내부 노드(CSO)와 접지 전원(Vss) 사이에 연결된 트랜지스터(M7)를 포함하여 구성되며, 트랜지스터(M7)는 디스차지 신호(SA_DISCH)에 응답하여 턴온 또는 턴오프된다.
래치 회로(135)는 전류 판단 회로(133)와 연결되며, 전류 판단 회로(133)로부터 공급되는 전류량에 따라 데이터를 저장한다. 래치 회로(135)는 제1 노드(Q)와 제2 노드(Qb) 사이에 역방향 병렬 연결된 인버터(IV1) 및 인버터(IV2)를 포함한다.
전위 레벨 조절부(136)는 센싱 노드(SEN)에 연결되며, 킥 신호(SA_KICK)에 응답하여 센싱 노드(SEN)의 프리차지 전위 레벨을 조절한다. 예를 들어 킥 신호(SA_KICK)의 전위 레벨이 높을 경우 센싱 노드(SEN)의 프리차지 전위 레벨은 증가하고, 킥 신호(SA_KICK)의 전위 레벨이 낮을 경우 센싱 노드(SEN)의 프리차지 전위 레벨은 감소한다.
도 3에 도시되지는 않았으나, 전위 레벨 조절부(136)는 센싱 노드(SEN)와 연결된 캐패시터로 구성할 수 있다. 상기 캐패시터의 제1 전극은 센싱 노드(SEN)와 연결되고 제2 전극을 통해 킥 신호(SA_KICK)가 인가될 수 있다. 킥 신호(SA_KICK)의 전위 레벨이 높을 경우 부스팅 현상에 의해 센싱 노드(SEN)의 프리차지 전위 레벨은 증가하고, 킥 신호(SA_KICK)의 전위 레벨이 낮을 경우 센싱 노드(SEN)의 프리차지 전위 레벨은 감소할 수 있다.
도 4는 예시적인 실시예에 따른 페이지 버퍼의 동작을 설명하기 위한 타이밍도이다.
도 4를 참조하면, 메모리 셀 어레이의 리드 동작시 본 발명에 따른 반도체 메모리 장치의 페이지 버퍼에 입력되는 신호들의 타이밍도가 도시되어 있다.
도 4에서, 기간(t1) 동안 페이지 버퍼 센싱 신호(PB_SENSE) 및 프리차지 신호(SA_PRECH)가 로우 값에서 하이 값으로 천이할 수 있다. 보다 구체적으로, 페이지 버퍼 센싱 신호(PB_SENSE)는 초기 전압(VPBS0)에서 제 1 페이지 버퍼 센싱 전압(VPBS1)으로 천이할 수 있다. 여기에서, 초기 전압(VPBS0)은 접지 전압 또는 0V의 전압일 수 있다. 즉, 초기 전압(VPBS0)은 트랜지스터(M2)를 턴오프시키는 전압이다.
페이지 버퍼 센싱 신호(PB_SENSE) 및 프리차지 신호(SA_PRECH)가 로우 값에서 하이 값으로 천이함에 따라, 센싱 노드(SEN)의 전압 또한 상승한다. 한편, 기간(t1) 동안 스트로브 신호(STB)는 하이 값을 유지할 수 있다.
기간(t1)에서 기간(t2)로 전환하는 시점에, 프리차지 신호(SA_PRECH)가 하이 값에서 로우 값으로 천이할 수 있다. 상기 프리차지 신호(SA_PRECH)가 하이 값에서 로우 값으로 천이하는 시점에, 페이지 버퍼 센싱 신호(PB_SENSE)의 전압값이 변경될 수 있다. 보다 구체적으로, 페이지 버퍼 센싱 신호(PB_SENSE)는 제 1 페이지 버퍼 센싱 전압(VPBS1)에서 제 2 페이지 버퍼 센싱 전압(VPBS2)으로 천이할 수 있다. 페이지 버퍼 센싱 신호(PB_SENSE)의 전압값이 제 1 페이지 버퍼 센싱 전압(VPBS1)에서 제 2 페이지 버퍼 센싱 전압(VPBS2)으로 천이함에 따라, 도 3에 도시된 트랜지스터(M2)의 게이트-소스 전압(Vgs)이 감소할 수 있다. 이에 따라, 따라서 트랜지스터(M2)에 흐르는 센싱 전류(Is)가 감소한다. 제 2 페이지 버퍼 센싱 전압(VPBS2)은 제 1 페이지 버퍼 센싱 전압(VPBS1)보다는 낮은 전압값이지만, 트랜지스터(M2)의 문턱 전압값보다는 높은 값이다. 따라서, 페이지 버퍼 센싱 신호(PB_SENSE)의 전압값이 제 2 페이지 버퍼 센싱 전압(VPBS2)으로 변경되더라도, 트랜지스터(M2)의 소스-드레인간에는 여전히 전류가 흐른다. 다만 페이지 버퍼 센싱 신호(PB_SENSE)의 전압값이 제 1 페이지 버퍼 센싱 전압(VPBS1)에서 제 2 페이지 버퍼 센싱 전압(VPBS2)으로 변경됨에 따라, 트랜지스터(M2)의 소스-드레인 전류도 변경된다. 구체적으로, 페이지 버퍼 센싱 신호(PB_SENSE)의 전압값이 제 2 페이지 버퍼 센싱 전압(VPBS2)으로 낮아짐에 따라, 트랜지스터(M2)의 소스-드레인 전류도 감소한다.
기간(t2)에는, 비트 라인에 연결된 셀의 프로그램 상태에 따라 센싱 노드(SEN)의 전압값이 다르게 변화한다. 도 4에 도시된 바와 같이, 비트 라인에 연결된 셀이 소거된 셀(Non-PGM CELL)인 경우 센싱 노드(SEN)의 전압이 빠르게 하강한다. 한편, 비트 라인에 연결된 셀이 프로그램된 셀(PGM CELL)인 경우 센싱 노드(SEN)의 전압이 완만하게 하강한다.
이하에서는 리드 명령의 입력에 따른 반도체 메모리의 동작을 단계별로 설명하기로 한다.
1) 리드 명령 입력
반도체 메모리 장치의 외부로부터 리드 명령(read command)이 입력되면, 제어 로직(140)에 리드 명령에 따른 명령어 및 제어 신호가 입력된다. 제어 로직(140)은 이에 따라 리드 동작을 수행하기 위해 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 발생기(150)를 제어하기 위한 신호들을 출력한다.
2) 내부 노드 프리차지
다수의 페이지 버퍼들(PB1~PBm) 각각은 내부 노드(CSO)를 일정 전위 레벨로 프리차지한다. 센싱 신호(SA_SENSE) 및 프리차지 신호(SA_PRECH)가 하이 레벨로 인가되어 트랜지스터(M4) 및 트랜지스터(M5)가 턴온된다. 이로 인하여 내부 노드(CSO)는 전원 전압(Vcore) 레벨로 프리차지된다.
3) 데이터 센싱
전압 발생기(150)에서 생성된 리드 전압(Vread)은 다수의 메모리 블록들(BLK1~BLKz) 중 선택된 메모리 블럭의 선택된 워드라인에 인가된다. 나머지 비 선택된 워드라인들에는 패스 전압(Vpass)이 인가된다.
다수의 페이지 버퍼들(PB1~PBm) 각각은 데이터 센싱 동작을 수행한다. 데이터 센싱 동작은 아래와 같다.
페이지 버퍼 센싱 신호(PB_SENSE)가 하이 레벨로 인가되어 비트라인(Bit line)과 내부 노드(CSO)가 전기적으로 연결된다.
일정 시간 후 프리차지 신호(SA_PRECH)가 하이 레벨에서 로우 레벨로 천이하여 내부 노드(CSO)에 인가되는 전원 전압(Vcore)이 차단된다. 이때 선택된 워드라인과 연결된 메모리 셀의 문턱 전압이 리드 전압(Vread)보다 낮을 경우 메모리 셀은 턴온되어 내부 노드(CSO)의 전위는 비트라인(Bit line)을 통한 디스차지 전류 패스로 인해 로우 레벨로 디스차지된다.
이로 인하여 내부 노드(CSO) 및 센싱 노드(SEN)는 로우 레벨로 디스차지되고, 로우 레벨의 센싱 노드(SEN)에 의해 트랜지스터(M6)는 턴온된다.
이 후, 스트로브 신호(STB)가 일정 시간(tSTB) 동안 로우 레벨로 인가되어 트랜지스터(M5)가 턴온되면, 래치 회로(135)의 제1 노드(Q)에 전원 전압(Vcore)이 공급되어 제1 노드(Q)가 하이 레벨이 된다. 이로 인하여 래치 회로(135)에 소거 셀에 대응하는 데이터가 래치된다.
반면, 선택된 워드라인과 연결된 메모리 셀의 문턱 전압이 리드 전압(Vread)보다 높을 경우 메모리 셀은 턴오프되어 내부 노드(CSO)의 전위는 프리차지 레벨을 유지하게 된다.
이로 인하여 내부 노드(CSO) 및 센싱 노드(SEN)는 프리차지 레벨을 유지하게 되고, 이 후, 스트로브 신호(STB)가 일정 시간 동안 로우 레벨로 인가되어 트랜지스터(M5)가 턴온되더라도, 프리차지 레벨을 갖는 센싱 노드(SEN)에 의해 트랜지스터(M6)는 턴오프된다. 따라서 래치 회로(135)의 제1 노드(Q)는 초기 상태인 로우 레벨을 유지하여 프로그램 셀에 대응하는 데이터가 래치 회로(135)에 래치된다.
전술한 바와 같이, 본 발명에 의하면, 반도체 메모리 장치(100)의 온도에 따라 상기 스트로브 신호(STB)의 활성화 시간(tSTB)을 조절할 수 있다. 일반적으로, 반도체 메모리 장치의 프로그램 동작 동안의 온도와 리드 동작 동안의 온도는 서로 상이하며, 이에 따라 온도 변화에 따른 문턱전압 분포의 변동이 발생한다. 따라서, 리드 동작 시 적용되는 스트로브 신호의 활성화 시간을 반도체 메모리 장치의 온도에 의존하도록 적용하여, 온도 변화에 따른 문턱 전압 분포의 변동을 보상하도록 한다.
한편, 본 발명에 따른 반도체 메모리 장치(100)는 리드 동작의 대상이 되는 워드 라인에 따라 서로 상이한 스트로브 신호의 활성화 시간을 적용할 수 있다. 워드 라인에 관계없이, 일괄적으로 반도체 메모리 장치의 온도에 기초하여 결정된 단일의 스트로브 신호 활성화 시간을 적용하는 경우, 문턱 전압의 분포 특성에 따른 정확한 리드 동작이 어려워진다. 따라서, 본 발명에 따른 반도체 메모리 장치에 의하면, 리드 동작의 대상이 되는 워드 라인의 위치에 따라 상이한 스트로브 신호의 활성화 시간을 적용하여, 리드 동작의 신뢰성을 보다 향상시킬 수 있다.
4) 데이터 출력
다수의 페이지 버퍼들(PB1~PBm) 각각은 센싱 동작으로 센싱된 데이터(DATA)를 입출력 버퍼(160)로 출력한다.
상술한 바와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치(100)에 의하면, 리드 동작 시 제어 로직(140)이 워드 라인의 위치에 따라 상이한 스트로브 신호의 활성화 시간(tSTB)을 적용하므로, 반도체 메모리 장치(100)의 신뢰성을 향상시킬 수 있다. 다만, 워드 라인마다 개별적으로 서로 다른 활성화 시간(tSTB)을 각각 적용하는 경우, 룩업 테이블(141)의 저장 용량이 커지게 되고, 읽기 동작의 속도 또한 낮아지게 된다. 이에 따라, 본 발명의 예시적인 실시예에 의하면, 메모리 블록에 연결된 워드 라인들을 복수의 그룹으로 구분하고, 각 그룹마다 상이한 스트로브 신호의 활성화 시간(tSTB)을 적용하도록 할 수 있다. 워드라인의 그룹화 및 그룹마다 상이한 스트로브 신호의 활성화 시간을 적용하는 방법에 대해서는 도 5 내지 도 10을 참조하여 후술하기로 한다.
도 5는 본 발명의 일 실시예에 따라, 복수의 워드 라인들을 그룹화하여 상이한 스트로브 신호를 적용하는 방법을 설명하기 위한 도면이다. 한편, 도 6은 도 5의 그룹화 결과에 따라, 복수의 워드 라인들의 각 그룹에 적용되는 스트로브 신호를 나타내기 위한 도면이다. 이하에서는 도 5 및 도 6을 함께 참조하여, 워드 라인의 그룹화 및 그룹마다 상이한 스트로브 신호를 적용하여 리드 동작을 수행하는 방법을 설명하기로 한다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 메모리 장치(100)의 제어 로직(140)은 메모리 블록과 연결된 워드 라인들을 그룹화할 수 있다. 예시적으로, 도 5에서 메모리 블록은 32개의 워드 라인들(WL0~WL31)과 연결된다. 한편, 메모리 블록은 드레인 선택 라인(DSL) 및 소스 선택 라인(SSL)과 연결된다. 32개의 워드 라인들(WL0~WL31) 중, 워드 라인(WL0)은 소스 선택 라인(SSD)에 인접하여 위치하고, 워드 라인(WL31)은 드레인 선택 라인(DSL)에 인접하여 위치한다. 한편, 도 5에 도시된 바와 같이, 메모리 블록은 비트 라인들(BL1~BLm)과 각각 연결된 m 개의 메모리 스트링들을 포함한다. 각각의 메모리 스트링은 워드 라인들(WL0~WL31)과 연결된 메모리 셀들을 포함한다. 한편, 각각의 메모리 스트링은 드레인 선택 라인(DSL)과 연결된 드레인 선택 트랜지스터, 및 소스 선택 라인(SSL)과 연결된 소스 선택 트랜지스터를 포함한다. 드레인 선택 트랜지스터는 대응하는 비트 라인에 인접하여 위치한다. 소스 선택 트랜지스터는 공통 소스 라인(CSL)에 인접하여 위치한다. 한편, 도 5에서 32개의 워드 라인은 2개의 워드 라인 그룹으로 그룹화될 수 있다. 제 1 워드 라인 그룹(Group1) 및 제 2 워드 라인 그룹(Group2)은 각각 16개의 워드 라인들을 포함한다.
도 6을 참조하면, 특정 온도에서 각 그룹마다 적용되는 스트로브 신호가 예시적으로 도시되어 있다. 도 4와는 달리, 도 6에는 페이지 버퍼 센싱 신호(PB_SENSE), 프리차지 신호(SA_PRECH) 및 센싱 노드(SEN)의 전위 변화에 대한 타이밍도는 생략되었다.
제어 로직(140)은 그룹화 결과에 기초하여, 프로그램 대상인 메모리 셀과 연결된 워드 라인의 위치에 따라, 리드 동작 시 적용되는 스트로브 신호의 활성화 시간을 결정할 수 있다. 이에 따라, 제어 로직(140)에 포함된 룩업 테이블(141)에는 다음 [표 1]과 같은 데이터가 저장되어 있을 수 있다.
온도 범위 Group1 (WL0 ~ WL15) Group2 (WL16 ~ WL31)
Temp1~Temp2 tSTB11 tSTB21
Temp2~Temp3 tSTB12 tSTB22
Temp3~Temp4 tSTB13 tSTB23
Temp4~Temp5 tSTB14 tSTB24
표 1에서, 온도 범위에 나타난 온도들(Temp1, Temp2, Temp3, Temp4, Temp5)은 다음 관계식 1과 같은 관계를 가질 수 있다.
[관계식 1]
Temp1 < Temp2 < Temp3 < Temp4 < Temp5
제어 로직(140)은 룩업 테이블(141)을 참조하여, 리드 동작 시에 적용될 스트로브 신호의 활성화 시간을 결정한다. 예를 들어, 온도 측정부(170)의 측정 결과, 반도체 메모리 장치(110)의 현재 온도가 온도 범위(Temp2~Temp3) 내에 위치하는 것으로 결정된 경우, 제어 로직(140)은 각 그룹(Group1, Group2)에 속하는 워드 라인들에 인가되는 스트로브 신호의 활성화 시간을 각각 tSTB12, tSTB22로 결정할 수 있다.
즉, 도 5에서 제 1 그룹(Group1)에 속하는 워드 라인(WL8)에 대한 리드 명령을 수신한 경우, 제어 로직(140)은 온도 측정부(170)로부터 현재 반도체 메모리 장치(100)의 온도 측정 결과를 수신할 수 있다. 한편, 수신 결과 예시적으로 현재 온도가 온도 범위(Temp2~Temp3) 내에 위치하는 것으로 결정된 경우, 해당 리드 명령에 대응하는 리드 동작 시 적용하게 될 스트로브 신호(STB_G1)의 활성화 시간을 tSTB12로서 결정할 수 있다. 이에 따라, 리드 동작 시 페이지 버퍼에는 도 6에 도시된 스트로브 신호(STB_G1)가 입력될 수 있다. 다른 예에서, 반도체 메모리 장치의 현재 온도가 온도 범위(Temp4~Temp5) 내에 있는 경우, 제어 로직(140)은 룩업 테이블(141)을 참조하여, 리드 동작 시 적용하게 될 스트로브 신호(STB_G1)의 활성화 시간을 tSTB14로 결정하게 된다.
다른 예에서, 제 2 그룹(Group2)에 속하는 워드 라인(WL22)에 대한 리드 명령을 수신한 경우, 제어 로직(140)은 온도 측정부(170)로부터 현재 반도체 메모리 장치(100)의 온도 측정 결과를 수신할 수 있다. 수신 결과 예시적으로 현재 온도가 온도 범위(Temp2~Temp3) 내에 위치하는 것으로 결정된 경우, 해당 리드 명령에 대응하는 리드 동작 시 적용하게 될 스트로브 신호(STB_G2)의 활성화 시간을 tSTB22로서 결정할 수 있다. 이에 따라, 리드 동작 시 페이지 버퍼에는 도 6에 도시된 스트로브 신호(STB_G2)가 입력될 수 있다. 다른 예에서, 반도체 메모리 장치의 현재 온도가 온도 범위(Temp4~Temp5) 내에 있는 경우, 제어 로직(140)은 룩업 테이블(141)을 참조하여, 리드 동작 시 적용하게 될 스트로브 신호(STB_G2)의 활성화 시간을 tSTB24로 결정하게 된다.
한편, 동일한 워드 라인 그룹에 대하여, 스트로브 신호의 활성화 시간은 온도에 따라 다르게 결정될 수 있다. 예를 들어, 반도체 메모리 장치(100)의 온도가 높아질수록, 리드 동작 시 센싱 전류의 변화를 보상하여 주기 위해 스트로브 신호의 활성화 시간을 줄여줄 수 있다. 이 경우, 그룹(Group1)에 대해 적용되는 스트로브 신호의 활성화 시간들은 다음 관계식 2와 같은 관계를 가질 수 있다.
[관계식 2]
tSTB11 > tSTB12 > tSTB13 > tSTB14
이와 유사하게, 그룹(Group2)에 대해 적용되는 스트로브 신호의 활성화 시간들 또한 다음 관계식 3과 같은 관계를 가질 수 있다.
[관계식 3]
tSTB21 > tSTB22 > tSTB23 > tSTB24
표 1에 도시된 온도 범위들의 상한 및 하한, 그리고 온도 범위들의 개수는 필요에 따라 다양하게 결정될 수 있다. 표 1에는 예시적으로 온도 구간(Temp1~Temp5)을 네 개의 온도 범위로 구분하여 스트로브 신호의 활성화 시간을 정의하였으나, 온도 범위의 개수는 이 보다 많을 수도 있고 적을 수도 있다. 온도 범위의 개수를 보다 많이 정의할수록, 온도 변화에 따른 스트로브 신호의 활성화 시간을 보다 상세하게 조정하게 되므로 반도체 메모리 장치(100)의 리드 동작 신뢰성이 개선된다. 다만, 이 경우 보다 큰 용량의 룩업 테이블(141)이 필요하게 된다. 온도 범위의 개수를 보다 적게 정의하는 경우, 보다 작은 용량의 룩업 테이블(141)을 사용할 수 있다. 다만, 이 경우 온도 변화에 따른 스트로브 신호의 활성화 시간의 미세한 조정은 어려울 수 있다.
한편, 표 1에 도시된 온도 구간(Temp1~Temp5)의 상한 온도(Temp5) 및 하한 온도(Temp1)는 실험적으로 미리 결정될 수 있다. 예를 들어, 온도(Temp1)는 반도체 메모리 장치(100)가 사용될 것으로 고려되는 환경 중 가장 낮은 온도로서 결정될 수 있다. 한편, 온도(Temp5)는 반도체 메모리 장치(100)가 사용될 것으로 고려되는 환경 중 가장 높은 온도에 더하여, 반도체 메모리 장치(100)의 동작으로 인한 발열을 고려한 온도로서 결정될 수 있다.
전술한 바와 같이, 본 발명에 따른 반도체 메모리 장치(100)의 제어 로직(140)은, 리드 동작의 대상이 되는 워드 라인의 위치에 따라 서로 상이한 스트로브 신호의 활성화 시간을 적용할 수 있다. 비트 라인 측에 인접한 워드 라인에 연결된 메모리 셀들과, 소스 라인 측에 인접한 워드 라인에 연결된 메모리 셀들은 읽기 동작 시에 서로 상이한 센싱 전류 특성을 갖게 된다. 즉, 소스 라인측에 인접한 워드 라인을 기준으로, 메모리 블록에 연결된 워드 라인의 위치가 비트 라인에 인접할수록 해당 워드 라인에 연결된 메모리 셀들의 전류 특성이 변동하게 된다. 따라서, 워드 라인의 위치에 관계없이 일괄적으로 반도체 메모리 장치의 온도에 기초하여 결정된 단일의 스트로브 신호 활성화 시간을 적용하는 경우, 문턱 전압의 분포 특성에 따른 정확한 리드 동작이 어려워진다. 따라서, 본 발명에 따른 반도체 메모리 장치에 의하면, 리드 동작의 대상이 되는 워드 라인의 위치에 따라 상이한 스트로브 신호의 활성화 시간을 적용하여, 리드 동작의 신뢰성을 보다 향상시킬 수 있다. 표 1 및 도 6을 함께 참조하면, 도 6에는 활성화 시간(tSTB12)이 활성화 시간(tSTB22)보다 짧은 실시예가 도시되어 있으나, 본 발명은 이에 한정되는 것이 아니다. 각 그룹의 위치에 따른 스트로브 신호의 활성화 시간(tSTB12, tSTB22)은 메모리 셀의 특성, 워드 라인의 특성, 온도가 각 워드 라인 및 메모리 셀에 미치는 영향 등에 기초하여 결정될 수 있다. 예를 들어, 다른 실시예에서, 활성화 시간(tSTB12)이 활성화 시간(tSTB22)보다 길 수도 있다.
도 5에는 워드 라인들을 2개의 워드 라인 그룹(Group1, Group2)으로 그룹화한 실시예를 도시하고 있다. 그러나 본 발명에 따른 반도체 메모리 장치의 워드 라인들은 3개 또는 그 이상의 워드 라인 그룹들로 그룹화될 수 있다. 예시적으로, 4개의 워드 라인 그룹들로 그룹화된 실시예를 도 7을 참조하여 후술하기로 한다.
도 7은 본 발명의 다른 실시예에 따라, 복수의 워드 라인들을 그룹화하여 상이한 스트로브 신호를 적용하는 다른 방법을 설명하기 위한 도면이다. 한편, 도 8은 도 7의 그룹화 결과에 따라, 복수의 워드 라인들의 각 그룹에 적용되는 스트로브 신호를 나타내기 위한 도면이다. 이하에서는 도 7 및 도 8을 함께 참조하여, 워드 라인의 그룹화 및 그룹마다 상이한 스트로브 신호를 적용하여 리드 동작을 수행하는 방법을 설명하기로 한다.
도 7을 참조하면, 32개의 워드 라인은 4개의 워드 라인 그룹으로 그룹될화 수 있다. 제 1 내지 제 4 워드 라인 그룹(Group1~Group4)은 각각 8개의 워드 라인들을 포함한다.
도 8을 참조하면, 특정 온도에서 각 그룹마다 적용되는 스트로브 신호가 예시적으로 도시되어 있다. 도 6과 마찬가지로, 도 8에는 페이지 버퍼 센싱 신호(PB_SENSE), 프리차지 신호(SA_PRECH) 및 센싱 노드(SEN)의 전위 변화에 대한 타이밍도는 생략되었다.
제어 로직(140)은 그룹화 결과에 기초하여, 프로그램 대상인 메모리 셀과 연결된 워드 라인의 위치에 따라, 리드 동작 시 적용되는 스트로브 신호의 활성화 시간을 결정할 수 있다. 이에 따라, 제어 로직(140)에 포함된 룩업 테이블(141)에는 다음 [표 2]와 같은 데이터가 저장되어 있을 수 있다.
온도 범위 Group1
(WL0 ~ WL7)		 Group2
(WL8 ~ WL15)		 Group3
(WL16 ~ WL23)		 Group4
(WL24 ~ WL31)
Temp1~Temp2 tSTB11 tSTB21 tSTB31 tSTB41
Temp2~Temp3 tSTB12 tSTB22 tSTB32 tSTB42
Temp3~Temp4 tSTB13 tSTB23 tSTB33 tSTB43
Temp4~Temp5 tSTB14 tSTB24 tSTB34 tSTB44
표 2에서, 온도 범위에 나타난 온도들(Temp1, Temp2, Temp3, Temp4, Temp5)은 전술한 관계식 1과 같은 관계를 가질 수 있다. 제어 로직(140)은 룩업 테이블(141)을 참조하여, 리드 동작 시에 적용될 스트로브 신호의 활성화 시간을 결정한다. 예를 들어, 온도 측정부(170)의 측정 결과, 반도체 메모리 장치(110)의 현재 온도가 온도 범위(Temp3~Temp4) 내에 위치하는 것으로 결정된 경우, 제어 로직(140)은 각 그룹(Group1, Group2, Group3, Group4)에 속하는 워드 라인들에 인가되는 스트로브 신호의 활성화 시간을 각각 tSTB13, tSTB23, tSTB33, tSTB43으로 결정할 수 있다.
도 7에서 제 1 그룹(Group1)에 속하는 워드 라인(WL3)에 대한 리드 명령을 수신한 경우, 제어 로직(140)은 온도 측정부(170)로부터 현재 반도체 메모리 장치(100)의 온도 측정 결과를 수신할 수 있다. 한편, 수신 결과 예시적으로 현재 온도가 온도 범위(Temp3~Temp4) 내에 위치하는 것으로 결정된 경우, 해당 리드 명령에 대응하는 리드 동작 시 적용하게 될 스트로브 신호(STB_G1)의 활성화 시간을 tSTB13으로서 결정할 수 있다. 이에 따라, 리드 동작 시 페이지 버퍼에는 도 8에 도시된 스트로브 신호(STB_G1)가 입력될 수 있다. 다른 예에서, 반도체 메모리 장치(100)의 현재 온도가 온도 범위(Temp1~Temp2)에 있는 경우, 제어 로직(140) 은 룩업 테이블(141)을 참조하여, 리드 동작 시 적용하게 될 스트로브 신호(STB_G1)의 활성화 시간을 tSTB11로 결정하게 된다.
다른 예에서, 제 3 그룹(Group3)에 속하는 워드 라인(WL21)에 대한 리드 명령을 수신한 경우, 제어 로직(140)은 온도 측정부(170)로부터 현재 반도체 메모리 장치(100)의 온도 측정 결과를 수신할 수 있다. 수신 결과 예시적으로 현재 온도가 온도 범위(Temp3~Temp4) 내에 위치하는 것으로 결정된 경우, 해당 리드 명령에 대응하는 리드 동작 시 적용하게 될 스트로브 신호(STB_G3)의 활성화 시간을 tSTB33으로서 결정할 수 있다. 이에 따라, 리드 동작 시 페이지 버퍼에는 도 8에 도시된 스트로브 신호(STB_G3)가 입력될 수 있다. 이와 같이, 제어 로직(140)은 반도체 메모리 장치(100)의 현재 온도를 기준으로 룩업 테이블(141)을 참조하고, 대응하는 스트로브 신호의 활성화 시간을 결정할 수 있다.
도 7 및 도 8에는 워드 라인의 위치가 비트 라인(BL1~BLm)에 가까워질수록 활성화 시간들(tSTB11~tSTB14, tSTB21~tSTB24, tSTB31~tSTB34, tSTB41~tSTB44)이 순차적으로 길어지는 실시예가 도시되어 있으나, 본 발명은 이에 한정되는 것이 아니다. 상술한 바와 같이, 각 그룹의 위치에 따른 스트로브 신호의 활성화 시간(tSTB11~tSTB41, tSTB21~tSTB24, tSTB31~tSTB34, tSTB41~tSTB44)은 메모리 셀의 특성, 워드 라인의 특성, 온도가 각 워드 라인 및 메모리 셀에 미치는 영향 등에 기초하여 결정될 수 있다. 예를 들어, 다른 실시예에서, 워드 라인의 위치가 비트 라인(BL1~BLm)에 가까워질수록 활성화 시간들(tSTB11~tSTB41, tSTB21~tSTB24, tSTB31~tSTB34, tSTB41~tSTB44)이 순차적으로 짧아질 수도 있다.
한편, 도 7에는 각 워드 라인 그룹들(Group1~Group4)이 동일한 개수의 워드 라인들을 포함하는 실시예를 도시하고 있다. 그러나 본 발명에 따른 반도체 메모리 장치의 워드 라인 그룹들은 서로 다른 개수의 워드 라인들을 포함할 수도 있다.
도 5 내지 도 8을 참조하여 전술한 바에 의하면, 메모리 블록과 연결된 워드 라인들(WL0~WL31)이 두 개 또는 네 개의 그룹으로 그룹화되는 실시예가 도시되어 있다. 그러나, 본 발명에 따른 반도체 메모리 장치 및 그 동작 방법은 이에 한정되는 것은 아니며, 필요에 따라 다양한 개수의 워드 라인 그룹이 결정될 수 있다. 한편, 필요에 따라, 워드 라인 그룹의 개수는 메모리 블록과 연결된 워드 라인의 개수와 동일하게 결정될 수도 있다. 이 경우, 워드 라인마다 서로 상이한 스트로브 활성화 시간(tSTB)이 적용될 수 있다. 한편, 이 경우 각 온도 구간마다 워드 라인의 개수만큼의 스트로브 활성화 시간이 정의되어야 한다. 따라서 이 경우 워드 라인의 위치에 따라 스트로브 활성화 시간을 세밀하게 결정할 수 있다는 장점이 있으나, 보다 큰 룩업 테이블(141)의 용량을 필요로 한다는 단점이 있다. 예를 들어, 표 1 또는 표 2에서와 같이 네 구간의 온도 범위에 따라 32개의 스트로브 활성화 시간들이 결정되어야 한다.
즉, 워드 라인 그룹의 개수는 최소 2개에서부터, 최대 워드 라인의 개수만큼까지 결정할 수 있으며, 상기 범위 내에서 필요에 따라 결정될 수 있다.
도 9는 본 발명의 또다른 실시예에 따라, 복수의 워드 라인들을 그룹화하여 상이한 스트로브 신호를 적용하는 또다른 방법을 설명하기 위한 도면이다. 도 5 및 도 7에서는 각 워드 라인 그룹이 동일한 개수의 워드 라인들을 포함하는 실시예가 도시되어 있다. 으나, 본 발명에 따른 반도체 메모리 장치 및 그 동작 방법에 의하면, 각 워드 라인 그룹은 서로 다른 개수의 워드 라인들을 포함할 수 있다.
예를 들어, 소스 라인에 인접한 워드 라인(WL0)부터 비트 라인에 인접한 워드 라인(WL31)에 이르기까지, 센싱 전류 특성이 선형적으로 변화하는 경우 도 7과 같이 각 워드 라인 그룹이 동일한 개수의 워드 라인들을 포함하도록 하여 스트로브 신호 활성화 시간을 정의하는 것이 동작 특성 상 유리할 수 있다. 그러나, 다른 예에서, 센싱 전류의 특성이 선형적으로 변화하지 않고, 비트 라인에 인접한 워드 라인(WL31)에 가까워질 수록 그 특성이 급격히 변화할 수 있다. 이 경우, 도 9에 도시된 바와 같이, 드레인 선택 트랜지스터에 가까운 워드 라인 그룹일수록 더 적은 워드 라인들을 포함하도록 할 수 있다. 이를 통해 특성 변화가 적은 소스 라인 측 워드 라인 그룹(Group1)에는 상대적으로 많은 수의 워드 라인에 동일한 스트로브 신호 활성화 시간을 적용하여 룩업 테이블(141)의 저장 용량을 절감할 수 있다. 한편, 특성 변화가 심한 비트 라인 측 워드 라인 그룹들(Group3, Group4)에는 상대적으로 적은 수의 워드 라인들에 대해 세밀하게 스트로브 신호의 활성화 시간을 적용함으로써, 반도체 메모리 장치의 읽기 동작 신뢰성을 향상시킬 수 있다.
이 경우, 제어 로직(140)에 포함된 룩업 테이블(141)에는 아래 표 3과 같은 데이터가 저장되어 있을 수도 있다.
온도 범위 Group1
(WL0 ~ WL15)		 Group2
(WL16 ~ WL23)		 Group3
(WL24 ~ WL27)		 Group4
(WL28 ~ WL31)
Temp1~Temp2 tSTB11 tSTB21 tSTB31 tSTB41
Temp2~Temp3 tSTB12 tSTB22 tSTB32 tSTB42
Temp3~Temp4 tSTB13 tSTB23 tSTB33 tSTB43
Temp4~Temp5 tSTB14 tSTB24 tSTB34 tSTB44
상술한 바와 같이, 본 발명에 따른 반도체 메모리 장치(100)의 동작을 위한 워드 라인 그룹들은 서로 다른 개수의 워드 라인들을 포함할 수도 있다.
도 10은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 동작 방법을 나타내는 순서도이다.
도 10을 참조하면, 먼저 온도 및 워드 라인의 위치에 따른 스트로브 신호의 활성화 시간을 룩업 테이블에 저장하도록 한다(S110). 위와 같은 단계(S110)는 반도체 메모리 장치(100)의 생산 과정에 따른 초기 테스트 단계에서 수행될 수 있다. 테스트 과정을 통해 각각의 온도 범위에 따른 적당한 스트로브 신호의 활성화 시간들이 결정될 수 있다. 이후에, 실제로 반도체 메모리 장치(100)를 동작 시키는 과정에서, 룩업 테이블을 참조하여 반도체 메모리 장치의 리드 동작을 수행하도록 한다(S130). 단계(S130)에서는, 단계(S110)에서 저장된 룩업 테이블의 데이터를 참조하여, 반도체 메모리 장치(100)의 리드 동작을 수행한다. 이 때, 룩업 테이블(141)에 저장된 스트로브 신호의 활성화 시간을 적용하여 리드 동작을 수행하도록 한다. 단계(S130)은 반도체 메모리 장치(100)가 리드 커맨드를 수신할 때마다 수행될 수 있다. 반면, 단계(S110)은 실제 리드 동작 시에는 수행되지 않고, 반도체 메모리 장치(100)의 초기 테스트 단계 또는 반도체 메모리 장치(100)의 펌웨어 구동 시에 수행될 수 있다. 도 10에 도시된 단계들(S110, S130)의 보다 상세한 구성에 대해서는 도 11 및 도 12를 참조하여 후술하기로 한다.
도 11은 도 10의 스트로브 신호의 활성화 시간을 룩업 테이블에 저장하는 단계를 보다 상세히 나타내는 순서도이다. 전술한 바와 같이, 도 11의 단계들은 반도체 메모리 장치(100)의 초기 테스트 단계 또는 반도체 메모리 장치(100)의 초기 구동 단계에서 수행될 수 있다. 도 11을 참조하면, 반도체 메모리 장치의 온도 및 워드 라인의 위치에 따라 스트로브 신호의 활성화 시간을 룩업 테이블에 저장하는 단계(S110)는, 메모리 블록과 연결된 워드 라인들을 그룹화 하는 단계(S210), 각각의 워드 라인 그룹에 대하여, 온도 에 따른 스트로브 신호의 활성화 시간을 결정하는 단계(S230) 및 결정된 스트로브 신호의 활성화 시간을 룩업 테이블(141)에 저장하는 단계(S250)를 포함할 수 있다.
단계(S210)에서, 메모리 블록 내 메모리 셀들과 연결된 워드 라인이 그룹화된다. 도 5 내지 도 9를 참조하여 전술한 바와 같이, 워드 라인 그룹의 개수와, 각 워드 라인 그룹에 포함되는 워드 라인의 개수는 단계(S210)에서 필요에 따라 다양하게 결정될 수 있다. 보다 세밀하게 반도체 메모리 장치(100)의 리드 동작을 수행하고자 하는 경우, 상대적으로 많은 개수의 워드 라인 그룹을 결정할 수 있다. 한편, 룩업 테이블(141)의 용량을 줄이고 반도체 메모리 장치(100)를 보다 소형화 하고자 하는 경우에, 상대적으로 적은 개수의 워드 라인 그룹을 결정할 수 있다. 이후에, 그룹화 결과에 기초하여, 리드 동작 시 사용되는 스트로브 신호의 활성화 시간(tSTB)을 각 그룹마다 복수의 온도 구간에 대하여 결정할 수 있다(S230). 단계(S230)에서 결정되는 스트로브 신호의 활성화 시간들은 반도체 메모리 장치(100)의 반복적인 테스트에 의해 결정될 수 있다. 즉, 각각의 온도 구간에 대해 스트로브 신호 활성화 시간을 변경하여 가면서 리드 동작을 수행하고, 리드 결과를 분석하는 과정을 반복함으로써 최적의 스트로브 신호 활성화 시간을 결정할 수 있다. 한편, 각각의 워드 라인 그룹에 대하여서도 반복적인 테스트에 의해 최적의 스트로브 활성화 시간을 결정할 수 있다. 단계(S250)에서, 결정된 복수의 활성화 시간들(tSTB)이 룩업 테이블(141)에 저장된다. 이에 따라, 표 1, 표 2 또는 표 3과 같은 스트로브 신호의 활성화 시간들이 룩업 테이블(141)에 저장된다. 반도체 메모리 장치(100)는 이제 리드 커맨드를 수신하는 경우 룩업 테이블(141)에 저장된 데이터에 기초하여 리드 동작을 수행하게 될 것이다.
도 12는 도 10의 룩업 테이블을 참조하여 반도체 메모리 장치의 리드 동작을 수행하는 단계를 보다 상세히 나타내는 순서도이다. 전술한 바와 같이, 도 12의 단계들은 반도체 메모리 장치(100)의 실제 리드 동작 시에 수행될 수 있다. 도 12를 참조하면, 룩업 테이블을 참조하여 반도체 메모리 장치(100)의 리드 동작을 수행하는 단계(S130)는, 리드 커맨드 및 어드레스를 수신하는 단계(S310), 반도체 메모리 장치(100)의 온도 측정 결과를 수신하는 단계(S330), 룩업 테이블을 참조하는 단계(S350), 수신한 온도 측정 결과 및 룩업 테이블의 참조 결과에 기초하여, 스트로브 신호의 활성화 시간을 결정하는 단계(S370) 및 결정된 스트로브 신호의 활성화 시간에 기초하여 리드 동작을 수행하는 단계(S390)를 포함한다.
단계(S310)에서, 제어 로직(140)은 입출력 버퍼(160)를 통해 리드 커맨드 및 대응하는 어드레스를 수신한다. 상기 리드 커맨드 및 어드레스는 컨트롤러(1100)로부터 전송될 수 있다.
이어, 제어 로직(140)은 온도 측정부(170)로부터 반도체 메모리 장치(100)의 현재 온도 측정 결과를 수신할 수 있다(S330). 제어 로직(140)은 수신한 어드레스 및 온도 측정 결과에 기초하여 룩업 테이블(141)을 참조한다(S350). 특히 단계(S350)에서, 제어 로직(140)은 어드레스(ADDR) 중 블록 어드레스(BADD) 및 로우 어드레스(RADD)에 기초하여 룩업 테이블(141)을 참조할 수 있다.
이어, 상기 룩업 테이블(141)의 참조 결과에 따라 스트로브 신호의 활성화 시간이 결정된다(S370). 예를 들어, 현재 반도체 메모리 장치(100)의 온도가 구간(Temp3~Temp4)에 속하고, 수신된 어드레스가 도 5의 워드 라인(W19)에 대응하는 경우, 제어 로직(140)은 [표 1]과 같은 데이터를 참조하여, 시간(tSTB23)을 스트로브 신호(STB_G2)의 활성화 시간으로 결정할 수 있다. 전술한 바와 같이, 본 발명에 따른 반도체 메모리 장치(100)는 현재 온도 및 리드 동작이 수행될 워드 라인의 위치에 따라 스트로브 신호의 활성화 시간을 결정하므로, 리드 동작의 신뢰성이 향상될 수 있다.
다음으로, 단계(S390)에서 결정된 스트로브 신호의 활성화 시간에 기초하여리드 동작이 수행된다. 이 단계에서, 도 3 및 도 4를 참조하여 설명한 것과 같은 리드 동작이 수행될 수 있다. 상술한 바와 같이, 현재 반도체 메모리 장치(100)의 온도가 구간(Temp3~Temp4)에 속하고, 수신된 어드레스가 도 5의 워드 라인(W19)에 대응하는 경우, 제어 로직(140)은 시간(tSTB23)을 활성화 시간으로 갖는 스트로브 신호(STB_G2)를 이용하여, 메모리 셀 어레이(110)에 대한 리드 동작을 수행하도록 어드레스 디코더(120) 및 읽기 및 쓰기 회로(130)를 제어할 수 있다.상술한 바와 같이, 본 발명에 따른 반도체 메모리 장치(100) 또는 그 동작 방법에 의하면, 반도체 메모리 장치(100)의 현재 온도 및 리드 동작의 대상이 되는 워드 라인의 위치에 따라 서로 상이한 스트로브 신호의 활성화 시간을 적용할 수 있다. 이에 따라 각 워드 라인에 최적인 스트로브 신호가 인가되므로, 보다 정확한 리드 동작이 가능하고, 이에 따라 반도체 메모리 장치 또는 그 동작 방법의 신뢰성이 향상된다.도 13은 도 1의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블록도이다.
도 13을 참조하면, 메모리 시스템(1000)은 반도체 메모리 장치(100) 및 컨트롤러(1100)를 포함한다. 반도체 메모리 장치(100)는 도 1을 참조하여 설명된 반도체 메모리 장치일 수 있다. 이하, 중복되는 설명은 생략된다.
컨트롤러(1100)는 호스트(Host) 및 반도체 메모리 장치(100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1100)는 반도체 메모리 장치(100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1100)는 반도체 메모리 장치(100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1100)는 반도체 메모리 장치(100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1100)는 반도체 메모리 장치(100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1100)는 램(1110, Random Access Memory), 프로세싱 유닛(1120, processing unit), 호스트 인터페이스(1130, host interface), 메모리 인터페이스(1140, memory interface) 및 에러 정정 블록(1150)을 포함한다. 램(1110)은 프로세싱 유닛(1120)의 동작 메모리, 반도체 메모리 장치(100) 및 호스트(Host) 사이의 캐시 메모리, 그리고 반도체 메모리 장치(100) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다. 프로세싱 유닛(1120)은 컨트롤러(1100)의 제반 동작을 제어한다. 또한 컨트롤러(1100)는 쓰기 동작시 호스트(Host)로부터 제공되는 프로그램 데이터를 임시 저장할 수 있다.
호스트 인터페이스(1130)는 호스트(Host) 및 컨트롤러(1100) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적인 실시예로서, 컨트롤러(1100)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(Host)와 통신하도록 구성된다.
메모리 인터페이스(1140)는 반도체 메모리 장치(100)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
에러 정정 블록(1150)은 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 반도체 메모리 장치(100)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다. 프로세싱 유닛(1120)은 에러 정정 블록(1150)의 에러 검출 결과에 따라 읽기 전압을 조절하고, 재 읽기를 수행하도록 반도체 메모리 장치(100)를 제어할 것이다. 예시적인 실시예로서, 에러 정정 블록은 컨트롤러(1100)의 구성 요소로서 제공될 수 있다.
컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시예로서, 컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(2000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시예로서, 반도체 메모리 장치(100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 반도체 메모리 장치(100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 14는 도 13의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 14를 참조하면, 메모리 시스템(2000)은 반도체 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 반도체 메모리 장치(2100)는 다수의 반도체 메모리 칩들을 포함한다. 다수의 반도체 메모리 칩들은 다수의 그룹들로 분할된다.
도 14에서, 다수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 칩은 도 1을 참조하여 설명된 반도체 메모리 장치(100) 중 하나와 마찬가지로 구성되고, 동작할 것이다.
각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 컨트롤러(2200)는 도 13을 참조하여 설명된 컨트롤러(1100)와 마찬가지로 구성되고, 다수의 채널들(CH1~CHk)을 통해 반도체 메모리 장치(2100)의 다수의 메모리 칩들을 제어하도록 구성된다.
도 15는 도 14를 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 시스템 버스(3500), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 15에서, 반도체 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 반도체 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(2200)의 기능은 중앙 처리 장치(3100) 및 램(3200)에 의해 수행될 것이다.
도 15에서, 도 114 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 13을 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다. 예시적인 실시예로서, 컴퓨팅 시스템(3000)은 도 13 및 도 14를 참조하여 설명된 메모리 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
본 명세서와 도면에 개시된 본 발명의 실시예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 반도체 메모리 장치 110: 메모리 셀 어레이
120: 어드레스 디코더 130: 읽기 및 쓰기 회로
140: 제어 로직 141: 룩업 테이블
150: 전압 발생기 160: 입출력 버퍼
170: 온도 측정부

Claims (20)

  1. 복수의 메모리 블록들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이에 데이터를 기입하거나 상기 메모리 셀 어레이로부터 데이터를 판독하는 읽기 및 쓰기 회로; 및
    상기 메모리 셀 어레이에 대한 읽기 및 쓰기 동작을 수행하도록, 상기 읽기 및 쓰기 회로를 제어하는 제어 로직을 포함하는 반도체 메모리 장치로서,
    상기 제어 로직은 메모리 블록과 연결된 워드 라인의 위치에 따라 상이한 스트로브 신호의 활성화 시간을 적용하여 읽기 동작을 수행하도록 구성되는, 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제어 로직은 상기 메모리 블록과 연결된 워드 라인마다 정의되는 스트로브 신호의 활성화 시간이 저장된 룩업 테이블을 포함하는 것을 특징으로 하는, 반도체 메모리 장치
  3. 제 2 항에 있어서, 외부로부터 읽기 명령 및 대응하는 어드레스를 수신한 경우, 상기 제어 로직은 상기 룩업 테이블을 참조하여, 수신한 어드레스에 대응하는 워드 라인에 대한 스트로브 신호의 활성화 시간을 결정하는 것을 특징으로 하는, 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    읽기 명령의 수신 시, 상기 반도체 메모리 장치의 온도를 측정하여, 측정 결과를 상기 제어 로직으로 전달하는 온도 측정부를 더 포함하는 것을 특징으로 하는, 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 룩업 테이블에는, 복수의 온도 구간마다 정의되는 스트로브 신호의 활성화 시간이 저장되는 것을 특징으로 하는, 반도체 메모리 장치.
  6. 제 2 항에 있어서,
    상기 메모리 블록과 연결된 워드 라인은 복수의 그룹들로 그룹화 되고,
    상기 룩업 테이블에는 상기 복수의 그룹마다 정의된 스트로브 신호의 활성화 시간이 저장되는 것을 특징으로 하는, 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 복수의 그룹에 각각 속하는 워드 라인들의 개수는 서로 동일한 것을 특징으로 하는, 반도체 메모리 장치.
  8. 제 6 항에 있어서,
    상기 복수의 그룹에 각각 속하는 워드 라인들의 개수는 서로 상이한 것을 특징으로 하는, 반도체 메모리 장치.
  9. 반도체 메모리 장치의 메모리 블록과 연결된 복수의 워드 라인들을 복수의 워드 라인 그룹으로 그룹화 하는 단계;
    각각의 워드 라인 그룹에 대하여, 온도에 따른 스트로브 신호의 활성화 시간들을 결정하는 단계; 및
    상기 결정된 스트로브 신호의 활성화 시간들을 반도체 메모리 장치 내 룩업 테이블에 저장하는 단계를 포함하는, 반도체 메모리 장치의 동작 방법.
  10. 제 9 항에 있어서,
    상기 반도체 메모리 장치의 메모리 블록과 연결된 복수의 워드 라인들을 복수의 워드 라인 그룹으로 그룹화 하는 단계에서 결정된 상기 워드 라인 그룹들은 서로 동일한 개수의 워드 라인들을 포함하는 것을 특징으로 하는, 반도체 메모리 장치의 동작 방법.
  11. 제 9 항에 있어서,
    상기 반도체 메모리 장치의 메모리 블록과 연결된 복수의 워드 라인들을 복수의 워드 라인 그룹으로 그룹화 하는 단계에서 결정된 상기 워드 라인 그룹들은 서로 상이한 개수의 워드 라인들을 포함하는 것을 특징으로 하는, 반도체 메모리 장치의 동작 방법.
  12. 제 9 항에 있어서,
    각각의 워드 라인 그룹에 대하여, 온도에 따른 스트로브 신호의 활성화 시간들을 결정하는 단계에서는,
    상기 메모리 블록과 연결된 드레인 선택 라인에 가까운 워드 라인 그룹일수록 상대적으로 긴 스트로브 신호의 활성화 시간을 결정하는 것을 특징으로 하는, 반도체 메모리 장치의 동작 방법.
  13. 제 9 항에 있어서,
    각각의 워드 라인 그룹에 대하여, 온도에 따른 스트로브 신호의 활성화 시간들을 결정하는 단계에서는,
    상기 메모리 블록과 연결된 소스 선택 라인에 가까운 워드 라인 그룹일수록 상대적으로 긴 스트로브 신호의 활성화 시간을 결정하는 것을 특징으로 하는, 반도체 메모리 장치의 동작 방법.
  14. 제 9 항에 있어서,
    각각의 워드 라인 그룹에 대하여, 온도에 따른 스트로브 신호의 활성화 시간들을 결정하는 단계에서는,
    반도체 메모리 장치의 온도가 높을수록 상대적으로 짧은 스트로브 신호의 활성화 시간을 결정하는 것을 특징으로 하는, 반도체 메모리 장치의 동작 방법.
  15. 읽기 명령 및 이에 대응하는 어드레스를 수신하는 단계;
    반도체 메모리 장치의 온도 측정 결과를 수신하는 단계;
    룩업 테이블을 참조하여, 상기 온도 측정 결과 및 상기 어드레스에 대응하는 워드 라인의 위치를 기초로 스트로브 신호의 활성화 시간을 결정하는 단계; 및
    상기 결정된 스트로브 신호의 활성화 시간에 기초하여, 읽기 동작을 수행하는 단계를 포함하는,
    반도체 메모리 장치의 동작 방법.
  16. 제 15 항에 있어서,
    상기 룩업 테이블에는 복수의 워드 라인 그룹에 대한 스트로브 신호의 활성화 시간이 저장되는 것을 특징으로 하는, 반도체 메모리 장치의 동작 방법.
  17. 제 16 항에 있어서,
    복수의 워드 라인 그룹 각각은 서로 동일한 개수의 워드 라인들을 포함하는 것을 특징으로 하는, 반도체 메모리 장치의 동작 방법.
  18. 제 16 항에 있어서,
    복수의 워드 라인 그룹 각각은 서로 상이한 개수의 워드 라인들을 포함하는 것을 특징으로 하는, 반도체 메모리 장치의 동작 방법.
  19. 제 15 항에 있어서,
    상기 룩업 테이블에는 복수의 온도 구간에 대한 스트로브 신호의 활성화 시간이 저장되는 것을 특징으로 하는, 반도체 메모리 장치의 동작 방법.
  20. 제 19 항에 있어서,
    상기 룩업 테이블에는, 상대적으로 높은 온도의 온도 구간에 대하여, 상대적으로 짧은 스트로브 신호의 활성화 시간이 저장되는 것을 특징으로 하는, 반도체 메모리 장치의 동작 방법.
KR1020170060596A 2017-05-16 2017-05-16 반도체 메모리 장치 및 그 동작 방법 KR20180125807A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170060596A KR20180125807A (ko) 2017-05-16 2017-05-16 반도체 메모리 장치 및 그 동작 방법
US15/835,898 US10224102B2 (en) 2017-05-16 2017-12-08 Semiconductor memory device and operation method thereof
CN201711481897.4A CN108877864B (zh) 2017-05-16 2017-12-29 半导体存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170060596A KR20180125807A (ko) 2017-05-16 2017-05-16 반도체 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20180125807A true KR20180125807A (ko) 2018-11-26

Family

ID=64272517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170060596A KR20180125807A (ko) 2017-05-16 2017-05-16 반도체 메모리 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US10224102B2 (ko)
KR (1) KR20180125807A (ko)
CN (1) CN108877864B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11520489B2 (en) 2020-08-06 2022-12-06 SK Hynix Inc. Memory device and method of operating the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102347184B1 (ko) * 2017-05-23 2022-01-04 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10379739B1 (en) * 2018-03-23 2019-08-13 Western Digital Technologies, Inc. Data storage device read threshold adjustment according to environmental parameters
KR20210092060A (ko) * 2020-01-15 2021-07-23 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20210112661A (ko) * 2020-03-05 2021-09-15 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
KR20220010260A (ko) * 2020-07-17 2022-01-25 에스케이하이닉스 주식회사 반도체 메모리 장치
CN112201295B (zh) * 2020-09-11 2021-09-17 中天弘宇集成电路有限责任公司 Nand闪存编程方法
KR20230026099A (ko) * 2021-08-17 2023-02-24 에스케이하이닉스 주식회사 반도체 메모리 장치와 반도체 메모리 장치의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257708B1 (ko) * 1997-09-03 2000-06-01 김영환 반도체 메모리 소자의 센싱타임 조절장치
DE10316581B4 (de) * 2003-04-10 2010-04-22 Qimonda Ag Integrierter Speicher mit einer Spannungsgeneratorschaltung zur Erzeugung einer Spannungsversorgung für einen Schreib-Lese-Verstärker
JP2010123211A (ja) * 2008-11-20 2010-06-03 Toshiba Corp 半導体記憶装置の書き込み方法
KR101009336B1 (ko) 2008-12-31 2011-01-19 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동 방법
KR101253199B1 (ko) * 2011-07-25 2013-04-10 엘지전자 주식회사 조명 장치
KR101962874B1 (ko) * 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
KR20140073816A (ko) 2012-12-07 2014-06-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 읽기 동작 방법
CN203150546U (zh) * 2013-03-19 2013-08-21 西安华芯半导体有限公司 一种存储阵列及存储器
US9418750B2 (en) * 2014-09-15 2016-08-16 Sandisk Technologies Llc Single ended word line and bit line time constant measurement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11520489B2 (en) 2020-08-06 2022-12-06 SK Hynix Inc. Memory device and method of operating the same

Also Published As

Publication number Publication date
CN108877864A (zh) 2018-11-23
US20180336949A1 (en) 2018-11-22
US10224102B2 (en) 2019-03-05
CN108877864B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
CN108877864B (zh) 半导体存储装置及其操作方法
US10665308B2 (en) Semiconductor memory device
KR102468994B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20170129516A (ko) 반도체 메모리 장치 및 이의 동작 방법
US10255972B1 (en) Memory system and control method of memory system
KR102424371B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20190012771A (ko) 컨트롤러 및 그 동작 방법
KR102645731B1 (ko) 반도체 메모리 장치 및 그 동작 방법
CN109754840B (zh) 半导体存储器装置及其操作方法
KR20160075064A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20170011324A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20180114746A (ko) 저장 장치 및 그 동작 방법
US20200073592A1 (en) Memory system and storage system
KR20190033791A (ko) 컨트롤러, 반도체 메모리 장치 및 이들을 포함하는 메모리 시스템
KR20190006760A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20170006977A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20190028997A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20180065268A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20170079832A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20170104840A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20190079112A (ko) 반도체 메모리 장치 및 그 동작 방법
US9530467B1 (en) Semiconductor memory device and operating method thereof
KR20170037083A (ko) 반도체 메모리 장치
KR20210086988A (ko) 동적 프로그래밍 전압을 포함한 메모리 디바이스
CN111341370B (zh) 半导体存储器装置、控制器、存储装置及其操作方法