KR20180076417A - 표시 패널 및 표시 패널 크랙 검출 방법 - Google Patents

Abstract

표시부 및 상기 표시부 주변의 비표시부를 포함하는 기판, 상기 기판 상의 상기 표시부에 배치된 복수의 주사선 및 복수의 데이터선, 상기 복수의 주사선 및 상기 복수의 데이터선이 교차하는 영역에 각각 배치된 복수의 화소, 및 상기 기판 상의 상기 비표시부에 배치되며, 상기 복수의 데이터선에 연결된 검사 회로부를 포함하며, 상기 검사 회로부는, 상기 복수의 데이터선에 점등 신호를 각각 공급하는 점등 검사 신호선, 및 상기 복수의 데이터선및 상기 점등 검사 신호선 사이에 연결된 크랙 검출 회로선을 포함하며, 상기 크랙 검출 회로선은 서로 다른 데이터선에 각각 연결된 복수의 신호선을 포함하는 표시 패널을 제공한다.

Description

표시 패널 및 표시 패널 크랙 검출 방법{DISPLAY PANEL AND METHOD FOR DETECTING CRACKS IN DISPLAY PANEL}

본 발명은 표시 패널 및 표시 패널 크랙 검출 방법에 관한 것으로 보다 상세하게는 검출력 및 정확성이 향상된 표시 패널 및 표시 패널 크랙 검출 방법에 관한 것이다.

표시 패널은 블랙 매트릭스 또는 화소 정의막에 의해 정의되는 영역에 배치되는 복수개의 화소를 포함한다. 표시 패널은 발광 방식에 따라 액정 표시 장치(liquid crystal display, LCD), 플라즈마 표시 장치(plasma display panel, PDP), 유기 발광 표시 장치(organic light emitting diode display, OLED display) 등을 포함할 수 있다.

표시 패널은 일반적으로 사각 형태를 가지며, 영상을 표시하는 복수의 화소가 배치된 표시부 및 표시부 가장자리의 비표시부를 포함할 수 있다.

복수의 게이트 라인, 복수의 데이터 라인, 및 복수의 화소 등은 표시 패널의 표시부에 배치될 수 있으며, 각 화소는 표시 패널의 비표시부에 배치된 각종 신호 배선 및 전원 배선을 통하여 전달되는 각종 신호 및 구동 전압에 의해 구동된다.

또한, 각 화소 검사하기 위한 검사 회로 및 표시 패널의 깨짐 또는 갈라짐 등을 검출하기 위한 크랙 검출 회로 등도 표시 패널의 비표시부에 배치될 수 있다.

표시 패널에 깨짐 또는 갈라짐 등의 결함이 있는 경우 투습 등이 발생할 수 있기 때문에 표시 패널의 정상 작동 또는 성능에 부정적인 영향을 끼칠 수 있다.

종래 표시 패널은 비표시 영역에 검출 회로를 배치하고, 크랙이 발생하여 검출 회로가 단선되는 경우, 이를 점등 검사(Lighting Test)를 이용하여 검출함으로써 표시 패널의 크랙 발생 여부가 판단될 수 있다.

다만, 검출력을 향상시키기 위하여 검출 회로의 선폭을 감소시키거나, 길이를 증가시키는 경우, 불량 여부 판단의 정확성이 떨어질 수 있다. 예를 들어, 실제 표시 패널에 크랙이 발생하지 않더라도, 파티클 등에 의해 검출 회로가 단선되면 표시 패널에 크랙이 발생한 것으로 판단될 수 있다.

이에 본 발명은 표시 패널 크랙 불량 검출 회로의 검출력 및 정확성을 동시에 향상시킬 수 있는 검출 회로를 포함하는 표시 패널 및 표시 패널 크랙 검출 방법을 제공하고자 한다.

표시부 및 상기 표시부 주변의 비표시부를 포함하는 기판, 상기 기판 상의 상기 표시부에 배치된 복수의 주사선 및 복수의 데이터선, 상기 복수의 주사선 및 상기 복수의 데이터선이 교차하는 영역에 각각 배치된 복수의 화소, 및 상기 기판 상의 상기 비표시부에 배치되며, 상기 복수의 데이터선에 연결된 검사 회로부를 포함하며, 상기 검사 회로부는, 상기 복수의 데이터선에 점등 신호를 각각 공급하는 점등 검사 신호선, 및 상기 복수의 데이터선 및 상기 점등 검사 신호선 사이에 연결된 크랙 검출 회로선을 포함하며, 상기 크랙 검출 회로선은 서로 다른 데이터선에 각각 연결된 복수의 신호선을 포함하는 표시 패널을 제공한다.

상기 신호선 각각은, 상기 데이터선의 단부로부터 상기 표시부의 가장자리를 따라 연장된 제1 부분, 및 상기 제1 부분으로부터 우회하여 상기 제1 부분이 연장된 방향과 반대 방향으로 연장되어, 상기 점등 검사 신호선에 연결된 제2 부분을 포함할 수 있다.

상기 복수의 신호선은 서로 인접하게 배치될 수 있다.

상기 복수의 신호선은 상기 기판의 안쪽에서 바깥쪽 방향으로 순서대로 배치될 수 있다.

상기 복수의 신호선 각각은 적어도 하나 이상의 데이터선과 연결될 수 있다.

상기 복수의 신호선은 상기 표시부의 가장자리를 따라 시계 방향으로 연장된 제1 부분을 포함하는 제1 내지 제4 신호선, 및 상기 표시부의 가장자리를 따라 반시계 방향으로 연장된 제1 부분을 포함하는 제5 내지 제8 신호선을 포함할 수 있다.

상기 제1 내지 제4 신호선은 상기 제5 내지 제8 신호선과 상기 비표시부의 임의의 영역에서 인접하게 배치될 수 있다.

상기 제1 내지 제4 신호선은 상기 제5 내지 제8 신호선과 상기 비표시부의 임의의 영역에서 지그재그로 엇갈리게 배치될 수 있다.

상기 화소는, 적색을 표시하는 제1 화소, 녹색을 표시하는 제2 화소, 및 청색을 표시하는 제3 화소를 포함할 수 있다.

상기 데이터선은, 복수의 제1 화소와 연결된 제1 데이터선, 복수의 제2 화소와 연결된 제2 데이터선, 및 복수의 제3 화소와 연결된 제3 데이터선을 포함할 수 있다.

상기 크랙 검출 회로선은 상기 제2 데이터선 및 상기 점등 검사 신호선 사이에 배치될 수 있다.

상기 검사 회로부는 제어 신호에 따라 상기 점등 검사 신호선을 상기 데이터선에 전기적으로 연결하는 트랜지스터를 더 포함할 수 있다.

데이터선과 연결된 화소열을 포함하는 표시부와, 상기 표시부 주변의 비표시부를 포함하는 표시 패널에 있어서, 서로 다른 데이터선과 연결된 복수의 신호선을 통하여 상기 데이터선에 점등 신호를 인가하는 신호 인가 단계, 상기 표시부에 배치된 상기 화소열의 발광 여부를 검출하는 검출 단계, 및 상기 검출된 화소열의 발광 여부를 이용하여 크랙 발생 여부를 판정하는 판정 단계를 포함하는 표시 패널 크랙 검출 방법을 제공한다.

상기 복수의 신호선 각각은, 상기 데이터선의 단부로부터 상기 표시부의 가장자리를 따라 연장된 제1 부분, 및 상기 제1 부분으로부터 우회하여 상기 제1 부분이 연장된 방향과 반대 방향으로 연장된 제2 부분을 포함할 수 있다.

상기 복수의 신호선은 상기 기판의 안쪽에서 바깥쪽 방향으로 순서대로 배치될 수 있다.

상기 판정 단계는, 상기 검출된 화소열 중 적어도 하나가 발광하는 경우, 크랙이 발생한 것으로 판정할 수 있다.

상기 판정 단계는, 상기 검출된 화소열 중 적어도 하나가 발광하더라도 상기 발광하는 화소열과 연결된 신호선보다 바깥쪽에 배치된 신호선과 연결된 화소열이 발광하지 않는 경우, 크랙이 발생하지 않은 것으로 판정할 수 있다.

상기 판정 단계는, 상기 검출된 화소열 중 적어도 하나가 발광하지 않는 경우, 크랙이 발생한 것으로 판정할 수 있다.

상기 판정 단계는, 상기 검출된 화소열 중 적어도 하나가 발광하지 않더라도 상기 발광하지 않는 화소열과 연결된 신호선보다 바깥쪽에 배치된 신호선과 연결된 화소열이 발광하는 경우, 크랙이 발생하지 않은 것으로 판정할 수 있다.

본 발명에 따른 표시 패널은 크랙 불량 검출 회로의 검출력 및 정확성을 동시에 향상시킬 수 있다.

도 1은 본 발명의 일실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 2는 도 1의 표시부, 제1 검사 회로부, 및 제2 검사 회로부를 개략적으로 나타낸 평면도이다.
도 3은 본 발명의 다른 일실시예에 따른 표시부, 제1 검사 회로부, 및 제2 검사 회로부를 개략적으로 나타낸 평면도이다.
도 4는 도 2에 인가되는 각종 신호들의 파형도이다.
도 5는 본 발명의 일실시예에 따른 표시 패널 크랙 검출 방법을 설명하기 위한 표이다.
도 6은 본 발명의 일실시예에 따른 표시 패널 크랙 검출 방법을 설명하기 위한 표이다.

이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.

본 발명은 다양한 변경이 가능하고, 여러 가지 형태로 실시될 수 있는 바, 특정의 실시예만을 도면에 예시하고 본문에는 이를 중심으로 설명한다. 그렇다고 하여 본 발명의 범위가 상기 특정한 실시예로 한정되는 것은 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 또는 대체물은 본 발명의 범위에 포함되는 것으로 이해되어야 한다.

본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

본 명세서에서 제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙인다.

본 발명의 실시예들을 설명하기에 앞서 관련 용어를 아래와 같이 정의한다.

원장 검사(One Sheet Test, 또는 Sheet Unit Test)는 표시 장치의 모기판(Mother Substrate)에서 원장 단위(Sheet Unit)로 점등 검사(Lighting Test), 누설전류 검사, 에이징 검사 등을 수행하는 검사 방법에 해당한다.

점등 검사(Lighting Test)는 표시 패널의 통상적인 화소 불량, 회로 손상 등을 검출하는 검사에 해당하나, 본 발명의 점등 검사는 표시 패널, 특히, 표시 패널의 비표시부에서 발생된 손상을 검출할 수 있는 모듈 손상 검출(Module Crack Detection) 검사를 포함한다.

도 1은 본 발명의 일실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.

도 1을 참조하면, 본 발명의 일실시예에 따른 표시 패널(100)은 표시부(DA) 및 표시부(DA) 주변의 비표시부(NDA)를 포함하는 기판(110), 제1 검사 회로부(120), 스위칭부(130), 제2 검사회로부(140), 패드부(150) 및 주사 구동부(160) 등을 포함할 수 있다.

이하에서, 표시 패널(100)은 유기 전계 발광 표시 패널(Organic Light Emitting Diode Display Panel)인 것을 전제로 설명한다. 다만, 이에 한정되는 것은 아니며, 표시 패널(100)은 액정 표시 패널(Liquid Crystal Display Panel)일 수도 있다.

표시 패널(100)은 기판(110) 상의 표시부(DA)에 배치된 복수의 주사선들(S1, S2, Sn), 복수의 데이터선들(D1, D2, D3, Dm-2, Dm-1, Dm), 및 주사선들(S1, S2, Sn)과 데이터선들(D1, D2, D3, Dm-2, Dm-1, Dm)이 교차하는 영역에 배치된 복수의 화소(PX)들을 포함할 수 있다.

화소(PX)들은 주사선들(S1, S2, Sn)로부터 주사 신호가 공급될 때 데이터선들(D1, D2, D3, Dm-2, Dm-1, Dm)로부터 공급되는 데이터 신호를 저장하고, 이에 대응하는 휘도(luminance)로 발광할 수 있다.

이하에서, 설명의 편의상 각 데이터선(D1, D2, D3, Dm-2, Dm-1, Dm)에 연결된 복수의 화소(PX)들을 통칭하여 화소열(Pixel Column)이라 한다.

표시 패널(100)은 기판(110) 상의 비표시부(NDA)에 배치된 제1 검사 회로부(120), 스위칭부(130), 제2 검사회로부(140), 패드부(150) 및 주사 구동부(160) 등을 포함할 수 있다.

제1 검사 회로부(120)는 데이터선들(D1, D2, D3, Dm-2, Dm-1, Dm)과 패드부(150) 사이에 연결되어, 제1 제어 신호에 따라 제1 점등 신호를 각 데이터선들(D1, D2, D3, Dm-2, Dm-1, Dm)로 전달한다.

특히, 제1 검사 회로부(120)는 표시 패널(100)의 원장 검사(One Sheet Test) 단계에서 제1 점등 신호를 각 데이터선들로 전달할 수 있다. 제1 점등 신호는 제1 점등 신호선(121)을 통해 전송되고, 제1 제어 신호는 제1 제어 신호선(122)을 통해 전송될 수 있다.

한편, 표시 패널(100)이 다른 장치들(예를 들어, 구동 드라이버 등)과 결합되어 표시 장치를 이루는 경우, 제1 검사 회로부(120)는 각 데이터선들(D1, D2, D3, Dm-2, Dm-1, Dm)에 소정의 기간 동안 프리 차지 전압(Pre-charge Voltage)을 인가할 수도 있다. 프리 차지 전압은 각 데이터선들을 데이터 신호의 전압으로 빠르게 충전하기 위해, 외부로부터의 데이터 신호가 입력되지 않는 기간 동안 인가되는 전압이다.

스위칭부(130)는 제2 검사 회로부(140)와 데이터선들(D1, D2, D3, Dm-2, Dm-1, Dm) 사이에 연결되어, 제2 검사 회로부(140) 또는 패드부(150)로부터 공급되는 신호(예를 들어, 점등 신호 또는 데이터 신호)를 각 데이터선들(D1, D2, D3, Dm-2, Dm-1, Dm)로 분배하여 출력한다. 일반적으로, 스위칭부(130)는 역다중화기(Demux, 또는 데이터 분배회로)에 해당한다.

제2 검사 회로부(140)는 스위칭부(130)와 패드부(150) 사이에 연결되어, 제2 제어 신호에 따라 제2 점등 신호를 각 데이터선들(D1, D2, D3, Dm-2, Dm-1, Dm)로 전달한다. 제2 점등 신호는 제2 점등 신호선(141)을 통해 전송되고, 제2 제어 신호는 제2 제어 신호선(142)을 통해 전송될 수 있다.

구체적으로, 제2 검사 회로부(140)는 제2 점등 신호가 입력되는 입력 라인과 데이터선들 사이에 연결된 다수의 트랜지스터들(미도시)을 구비한다.

한편, 제2 검사 회로부(140)는 점등 검사가 완료된 이후 실제 구동 기간 동안, 또는 구동 집적회로(Driving Integrated Circuit, 구동 IC)가 표시 패널(100) 상에 실장된 이후에는 패드부(150)로부터 공급되는 바이어스 신호에 의하여 오프 상태를 유지한다.

제2 검사 회로부(140)는 표시 패널의 실제 구동 기간 이전에만 사용된다는 점에서, 사전 검사 회로부(Pre-Test Part)로 호칭될 수 있고, 이와 마찬가지로, 제2 점등 신호 및 제2 제어 신호는 각각 사전 점등 신호(Pre Lighting Test Signal) 및 사전 검사 제어 신호(Pre-Test Control Signal)로 호칭될 수 있다.

패드부(150)는 외부로부터 공급되는 각종 구동 전원들 및 구동 신호들을 패널 내부로 전달하기 위한 다수의 패드들을 포함할 수 있다. 여기에서, 각종 구동전원들 및 구동신호들은 각각 점등 신호, 제어 신호 등을 포함할 수 있다.

주사 구동부(160)는 패드부(150)를 통해 주사 구동 제어 신호(Scan Driving control Signal)를 공급받아 주사 신호(Scan Signal)를 생성하고, 생성된 주사신호를 주사선들(S1, S2, Sn)로 순차적으로 공급한다.

주사 구동 제어 신호는 스타트 펄스(Start Pulse) 및 클럭 신호(Clock Signal) 등이 포함될 수 있다. 주사 구동부는 스타트 펄스 및 클럭 신호들에 대응하여 순차적으로 주사 신호를 생성하는 시프트 레지스터(Shift Register)를 포함할 수 있다.

도 2는 도 1의 표시부, 제1 검사 회로부, 및 제2 검사 회로부를 개략적으로 나타낸 평면도이고, 도 3은 본 발명의 다른 일실시예에 따른 표시부, 제1 검사 회로부, 및 제2 검사 회로부를 개략적으로 나타낸 평면도이다.

도 1 및 도 2를 참조하면, 화소(PX)는 적색을 표시하기 위한 제1 화소(R), 녹색을 표시하기 위한 제2 화소(G), 및 청색을 표시하기 위한 제3 화소(B)를 포함할 수 있다. 이하에서 설명의 편의상, 하나의 데이터선에 연결된 복수의 제1 화소(R)를 제1 화소열, 하나의 데이터선에 연결된 복수의 제2 화소(G)를 제2 화소열, 하나의 데이터선에 연결된 복수의 제3 화소(B)를 제3 화소열이라 한다.

설명의 편의상, 복수의 제1 화소(R)와 연결된 데이터선을 제1 데이터선이라 하고, 복수의 제2 화소(G)와 연결된 데이터선을 제2 데이터선이라 하고, 복수의 제3 화소(B)와 연결된 데이터선을 제3 데이터선이라 한다.

참고로, 적색, 녹색, 및 청색 등을 각각 표시하는 서브 화소들(sub pixel)이 그룹을 이루어 하나의 화소를 이루는 것이 일반적이나, 설명의 편의상, 본 발명에서는 적색, 녹색, 및 청색 등을 표시하는 서브 화소들 각각을 화소라 한다.

본 발명의 일실시예에서, 기판(110)의 좌측에서 우측 방향으로, 제1 화소열, 제2 화소열 및 제3 화소열이 순서대로 배열된 것으로 도시되어 있으나, 이에 한정되는 것은 아니며, 제1 화소열, 제3 화소열 및 제2 화소열이 순서대로 배열될 수도 있다.

제1 검사 회로부(120)는 제1 화소열(R 화소열)에 대응하는 전압이 공급되는 제1 배선(DC_R), 제1 배선(DC_R)과 제1 화소열 사이에 위치하는 제1 트랜지스터(TR1), 제2 화소열(G 화소열)에 대응하는 전압이 공급되는 제2 배선(DC_G), 제2 배선(DC_G)과 제2 화소열 사이에 위치하는 제2 트랜지스터(TR2), 제3 화소열(B 화소열)에 대응하는 전압이 공급되는 제3 배선(DC_B), 제3 배선(DC_B)과 제3 화소열 사이에 위치하는 제3 트랜지스터(TR3), 제1 내지 제3 트랜지스터를 턴-온(Turn On)시키기 위한 제1 제어 신호가 인가되는 제1 제어 신호선(DC_GATE)을 포함한다.

도면에서 제1 내지 제3 트랜지스터(TR1, TR2, TR3)는 PMOS 타입의 트랜지스터인 것으로 도시되어 있으나, 이에 한정되는 것은 아니며 제1 내지 제3 트랜지스터(TR1, TR2, TR3)는 NMOS 타입의 트랜지스터 또는 서로 다른 타입의 트랜지스터일 수도 있다.

제1 내지 제3 배선(DC_R/G/B)을 통해 공급되는 전압은 제1 화소열 내지 제3 화소열의 점등 검사를 위한 점등 신호 전압이다. 예를 들어, 표시 패널(100)의 원장 검사 단계에서, 제1 내지 제3 배선(DC_R/G/B)을 통해 공급되는 전압은 OV일 수 있고, 모듈 검사 단계(표시 패널에 구동 IC가 실장된 상태에서 수행되는 점등 검사)에서, 제1 내지 제3 배선(DC_R/G/B)을 통해 공급되는 전압은 6.4V에 해당할 수 있다.

또한, 앞서 설명한 바와 같이, 점등 검사가 종료된 이후, 즉, 표시 패널(100)이 표시 장치 내부에서 정상 구동되는 경우, 제1 내지 제3 배선(DC_R/G/B)을 통해 공급되는 전압은 각 화소(R, G, B)의 구동을 위한 프리 차지 전압(Pre-Charge Voltage)에 해당할 수 있고, 이들의 크기는 동일하거나 또는 화소의 발광 특성에 따라 상이할 수 있다.

제2 검사 회로부(140)는 제2 점등 신호가 공급되는 점등 검사 신호선(TEST_DATA), 점등 검사 신호선(TEST_DATA)과 제1 화소열 사이에 위치하는 제4 트랜지스터(TR4), 점등 검사 신호선(TEST_DATA)과 제2 화소열 사이에 위치하는 제5 트랜지스터(TR5), 점등 검사 신호선(TEST_DATA)과 제3 화소열 사이에 위치하는 제6 트랜지스터(TR6), 제4 내지 제6 트랜지스터를 턴-온(Turn On)시키기 위한 제2 제어 신호가 인가되는 제2 제어 신호선(TEST_GATE)을 포함한다.

도면에서 제4 내지 제6 트랜지스터(TR4, TR5, TR6)는 PMOS 타입의 트랜지스터인 것으로 도시되어 있으나, 이에 한정되는 것은 아니며 제4 내지 제6 트랜지스터(TR4, TR5, TR6)는 NMOS 타입의 트랜지스터 또는 서로 다른 타입의 트랜지스터일 수도 있다.

본 발명의 일실시예에 따른 제2 검사 회로부(140)는 비표시부(NDA)에 배치되며, 표시부(DA)의 가장자리를 따라 연장된 크랙 검출 회로선(210, 220)을 포함할 수 있다.

크랙 검출 회로선(210, 220)은 점등 검사 신호선(TEST_DATA)과 제4 내지 제6 트랜지스터(TR4, TR5, TR6)들 사이에 연결될 수 있다. 본 발명의 일실시예에 따른 크랙 검출 회로선(210, 220)은 점등 검사 신호선(TEST_DATA)과 제5 트랜지스터(TR5)들 사이에 배치되는 것을 전제로 설명한다.

본 발명의 일실시예에 따른 크랙 검출 회로선(210, 220)은 예를 들어, 기판(110)의 비표시부(NDA)에 좌우 대칭 형태로 배치될 수 있다. 본 명세서에서 기판(110)의 좌측 비표시부(NDA)에 배치된 크랙 검출 회로선을 참조 번호 210으로 나타내고, 기판(110)의 우측 비표시부(NDA)에 배치된 크랙 검출 회로선을 참조 번호 220으로 표시한다.

이하에서, 설명의 편의상 기판(100)의 좌측 비표시부(NDA)에 배치된 크랙 검출 회로선(210)을 기준으로 설명하고, 이는 기판(100)의 우측 비표시부(NDA)에 배치된 크랙 검출 회로선(220)에 관한 설명과 동일하다.

크랙 검출 회로선(210)은 서로 이격되어 배치된 제1 내지 제4 신호선(211, 212, 213, 214)를 포함할 수 있다. 본 발명의 일실시예에 따른 크랙 검출 회로선(210)은 서로 이격되어 배치된 4개의 신호선을 포함하는 것으로 도시되어 있으나 이에 한정되는 것은 아니며, 크랙 검출 회로선(210)은 서로 이격되어 배치된 복수개의 신호선을 포함할 수 있다.

제1 내지 제4 신호선(211, 212, 213, 214) 각각은 점등 검사 신호선(TEST_DATA)과 서로 다른 제5 트랜지스터(TR5)들 사이에 연결될 수 있다.

제1 신호선(211)은 데이터선의 단부로부터 표시부(DA)의 가장자리를 따라 시계 방향으로 연장된 제1 부분(211a) 및 제1 부분(211a)으로부터 우회하여 반시계 방향으로 연장되어 점등 검사 신호선(TEST_DATA)에 연결된 제2 부분(211b)를 포함할 수 있다.

제2 내지 제3 신호선(212, 213, 214)도 제1 신호선(211)과 마찬가지로 각각 데이터선의 단부로부터 표시부(DA)의 가장자리를 따라 시계 방향으로 연장된 제1 부분 및 제1 부분으로부터 우회하여 반시계 방향으로 연장되어 점등 검사 신호선(TEST_DATA)에 연결된 제2 부분를 포함할 수 있다.

또한, 제1 내지 제4 신호선(211, 212, 213, 214)는 비표시부(NDA)의 안쪽에서 바깥쪽 방향으로 순서대로 배열될 수 있다.

제1 내지 제4 신호선(211, 212, 213, 214)은 각각 저항 성분을 가지고 있고, 제1 내지 제4 신호선(211, 212, 213, 214)의 저항 값은 해당 영역에서 발생한 손상(예를 들어, 크랙)에 의해 변동(또는 증가)될 수 있다.

즉, 크랙으로 인한 제1 내지 제4 신호선(211, 212, 213, 214)의 저항성 변화를 기초로 기판(110)의 좌측 비표시부(NDA)에서의 크랙 발생 여부를 검출할 수 있다.

마찬가지로, 기판(100)의 우측 비표시부(NDA)에 배치된 크랙 검출 회로선(220)은 제5 내지 제8 신호선(221, 222, 223, 224)을 포함하며, 제5 내지 제8 신호선(221, 222, 223, 224)의 저항성 변화를 기초로 기판(110)의 우측 비표시부(NDA)에서의 크랙 발생 여부를 검출할 수 있다.

제5 내지 제8 신호선(221, 222, 223, 224)은 데이터선의 단부로부터 표시부(DA)의 가장자리를 따라 반시계 방향으로 연장된 제1 부분 및 제1 부분으로부터 우회하여 시계 방향으로 연장되어 점등 검사 신호선(TEST_DATA)에 연결된 제2 부분을 포함할 수 있다.

도 2를 참조하면, 제1 내지 제4 신호선(211, 212, 213, 214)은 제5 내지 제8 신호선(221, 222, 223, 224)과 비표시부(NDA) 상의 임의의 영역에서 인접하게 배치될 수 있다. 도 2에서, 제1 내지 제4 신호선(211, 212, 213, 214)은 제5 내지 제8 신호선(221, 222, 223, 224)과 상측 비표시부(NDA)의 중심에서 인접하게 배치된 것으로 도시되어 있으나 이에 한정되는 것은 아니다.

또한, 도 3을 참조하면, 제1 내지 제4 신호선(211, 212, 213, 214)은 제5 내지 제8 신호선(221, 222, 223, 224)과 비표시부(NDA) 상의 임의의 영역에서 지그재그로 엇갈리게 배치될 수도 있다. 도 3에서, 제1 내지 제4 신호선(211, 212, 213, 214) 및 제5 내지 제8 신호선(221, 222, 223, 224)은 상측 비표시부(NDA)의 중심에서 지그재그로 엇갈리게 배치된 것으로 도시되어 있으나 이에 한정되는 것은 아니다.

제1 내지 제4 신호선(211, 212, 213, 214) 및 제5 내지 제8 신호선(221, 222, 223, 224)이 도 3에 도시된 바와 같이 지그재그로 엇갈려 배치된 구조를 가짐에 따라 비표시부(NDA)의 모든 영역에서 크랙 발생 여부를 판단할 수 있다. 도 2에서, 제1 내지 제4 신호선(211, 212, 213, 214)은 점등 검사 신호선(TEST_DATA)과 서로 다른 제5 트랜지스터(TR5)들 사이에 연결된 것으로 도시되어 있으나, 이에 한정되는 것은 아니며, 제1 내지 제4 신호선(211, 212, 213, 214)은 점등 검사 신호선(TEST_DATA)과 서로 다른 제4 트랜지스터(TR4)들 또는 점등 검사 신호선(TEST_DATA)과 서로 다른 제6 트랜지스터(TR6)과 연결될 수도 있다. 또한, 제1 내지 제4 신호선(211, 212, 213, 214)은 서로 다른 트랜지스터(TR4, TR5, TR6)과 연결될 수도 있다.

본 발명의 일실시예에 따른 제1 내지 제4 신호선(211, 212, 213, 214)은 점등 검사 신호선(TEST_DATA)과 서로 다른 제5 트랜지스터(TR5)들 사이에 연결될 수 있다. 제5 트랜지스터(TR5)는 녹색을 표시하는 제2 화소열(G 화소열)에 대응하는 데이터선과 연결된다.

적색, 녹색 및 청색 화소(R, G, B)는 각각 상이한 발광 특성을 가질 수 있고, 휘도가 상대적으로 높은 녹색 화소(G)가 배치된 제2 화소열에 대응하는 데이터선에 제1 내지 제4 신호선(211, 212, 213, 214)이 연결될 수 있다. 녹색 화소의 시인성을 통해, 표시 패널의 손상은 보다 용이하게 검출될 수 있다.

도 4는 도 2에 인가되는 각종 신호들의 파형도이다. 특히, 도 4는 제1 신호선(211) 및 제2 신호선(212)에 인가되는 각종 신호 및 화소의 파형을 나타내고, 제1 신호선(211)은 크랙이 발생하지 않은 경우이고, 제2 신호선(212)은 크랙이 발생한 경우의 파형도이다. 파형도의 y축은 각 신호의 크기를 나타내고, x축은 시간을 나타낸다. x축 상에서 점선을 통해 나누어지는 각 시간은 화소열 상의 화소 각각에 배정되는 시간에 해당한다.

도 1 내지 도 4를 참조하면, 외부로부터 제1 검사 회로부(120)의 제1 내지 제3 배선(DC_R/G/B)에 공급되는 전압은 0[V](DC)이고, 외부로부터 제2 검사 회로부(140)의 점등 검사 신호선(TEST_DATA)에 공급되는 전압은 6.3[V](DC)일 수 있다.

다만, 이에 한정되는 것은 아니며, 제1 내지 제3 배선(DC_R/G/B)에 공급되는 전압 및 점등 검사 신호선(TEST_DATA)에 공급되는 전압은 점등 검사 조건과 관련하여 다른 크기를 가질 수 있다.

제1 제어 신호선(DC_GATE)는 제1 구간(t1)에서 로우 레벨(Low Level) 값을 공급할 수 있고, 이외의 구간에서는 하이 레벨(High Level) 값을 공급할 수 있다. 따라서, 제1 검사 회로부(120)는 제1 구간(t1)동안 제1 내지 제3 배선(DC_R/G/B)에 공급되는 전압을 데이터선에 전송한다.

보다 구체적으로, 제1 검사 회로부(120) 내부의 제1 내지 제3 트랜지스터는 제1 구간(t1)동안 턴온(turn on)되어, 제1 내지 제3 배선(DC_R/G/B)을 각각 데이터선에 전기적으로 연결한다. 즉, 제1 검사 회로부(120)는 제1 구간(t1)동안 데이터선의 데이터를 초기화(initial)할 수 있다.

제2 제어 신호선(TEST_GATE)은 제2 구간(t2)에서 로우 레벨 값을 공급할 수 있고, 이외의 구간에서는 하이 레벨 값을 공급할 수 있다. 따라서, 제2 검사 회로부(140)는 제2 구간(t2) 동안 점등 검사 신호선(TEST_DATA)에 공급되는 전압을 데이터선에 전송한다.

제1 구간(t1)과 제2 구간(t2)은 서로 중첩되지 않는 구간에 해당하고, 제1 구간(t1)과 제2 구간(t2)은 화소열의 수, 주사선 수, 데이터 저장 속도 등을 기초로 설정될 수 있다.

제1 및 제2 측정 데이터(VDATA #1, VDATA #2)는 각각 제1 신호선(211) 및 제2 신호선(212)과 연결된 데이터선에서 측정된 데이터이다.

제1 측정 데이터(VDATA #1)는 제1 구간(t1)동안 제1 검사 회로부(120)에 의해 초기화되고, 제2 구간(t2)이 시작하기 전까지 초기화 상태를 유지하며, 제2 구간(t2)이 시작하는 시점부터 제2 검사 회로부(140)에 의해 포물선을 그리며 점등 검사 신호선(TEST_DATA)에 공급되는 전압(6.3[V])으로 충전되고, 제2 구간(t2)이 종료될 때까지 6.3[V]를 유지한다.

제2 측정 데이터(VDATA #2)는 제1 구간(t1)동안 제1 검사 회로부(120)에 의해 초기화되고, 제2 구간(t2)이 시작하기 전까지 초기화 상태를 유지한다. 다만, 제2 측정 데이터(VDATA #2)는 제2 구간(t2)이 시작하는 시점부터 제2 검사 회로부(140)에 의해 충전되나, 6.3[V]보다 낮은 전압을 가진다.

이는, 제2 신호선(212)이 경유하는 비표시부(NDA)에 발생한 손상이 제2 신호선(212)의 저항 성분을 증가시키고, 해당 데이터선의 지연을 증가시킨 것이 원인이다.

따라서, 제2 측정 데이터(VDATA #2)는 제2 구간(t2)이 종료될 때까지 목표 데이터 전압(Target Data Volate)인 6.3[V]에 도달하지 못한다. 그 결과, 제2 측정 데이터(VDATA #2)는 제1 측정 데이터(VDATA #1)와 전압 차이(ΔV_screen)를 가지게 되고, 제2 신호선(212)과 연결된 화소(또는 화소열)는 흑색이 아닌 다른 색으로 발광한다. 결과적으로, 제2 신호선(222)과 연결된 화소열의 발광 상태를 기초로 표시 패널의 손상 여부를 검출할 수 있다.

이와 같이, 본 발명의 일실시예에 따른 표시 패널은 화소열이 발광하는 경우 크랙이 발생한 것으로 판단하나 이에 한정되는 것은 아니며, 화소열이 발광하지 않는 경우 크랙이 발생한 것으로 판단할 수도 있다.

도 5 및 도 6은 본 발명의 일실시예에 따른 표시 패널 크랙 검출 방법을 설명하기 위한 표들이다. 구체적으로, 도 5 및 도 6은 비표시부에 배치된 크랙 검출 회로선을 포함하는 표시 패널에 있어서, 크랙 검출 회로선이 서로 이격되어 배치된 제1 내지 제4 신호선을 갖는 경우, 각 신호선과 연결된 화소열의 발광 상태를 나타낸 표들이다. 제1 내지 제4 신호선들은 비표시부의 안쪽에서 바깥쪽 방향으로 순서대로 배치될 수 있다.

제1 내지 제4 신호선이 배치된 영역에 크랙이 존재하는 경우, 각 신호선의 저항 성분이 증가하여, 각 신호선과 연결된 화소열이 발광하게 된다. 도 4 및 도 5는 각 신호선과 연결된 화소열이 발광하는 경우를 나타낸 표들이다. 화소열이 발광한 경우를 "X"로 표시하고, 화소열이 발광하지 않은 경우를 "O"로 표시한다.

도 5를 참조하면, Case1의 경우 제1 내지 제4 신호선에 연결된 화소열들이 모두 발광하지 않은 경우로 크랙이 발생하지 않은 것으로 판정(OK)할 수 있다. 또한, Case 2 내지 Case 16의 경우 제1 내지 제4 신호선 중 적어도 하나에 연결된 화소열이 발광한 경우로 크랙이 발생한 것으로 판정(NG)할 수 있다.

즉, 하나의 화소열이 발광하는 경우 크랙이 발생한 것으로 판정하는 것으로 가장 엄격하게 판정하는 방법이다. 이러한 판정 방법은 크랙 발생 판정의 민감도가 높은 방법이다. 이러한 판정 방법은 실제 크랙이 발생하지 않고 파티클 등에 의해 하나의 화소열이 잘못 발광하더라도 크랙 불량으로 판정하는 오류를 범할 수 있다. 즉, 크랙 불량 판정의 정확성이 떨어질 수 있다.

이어서, 도 6을 참조하면, 어느 하나의 신호선에 연결된 화소열이 발광하더라도 상기 신호선보다 바깥쪽에 배치된 신호선에 연결된 화소열이 발광하지 않는 경우는 파티클로 인한 신호선 단선으로 판정하여 크랙이 발생하지 않은 것으로 판정(OK)한다. 예를 들어, Case 3의 경우 제3 신호선에 연결된 화소열이 발광하지만, 제3 신호선보다 바깥쪽에 배치된 제4 신호선에 연결된 화소열이 발광하지 않으므로 크랙 불량이 발생하지 않은 것으로 판정(OK)한다.

즉, 크랙 발생 판정의 민감도는 판정 조건, 및 사용되는 신호선의 개수 등에 따라 따라 다양하게 변화될 수 있다.

이와 같이, 본 발명에 따른 표시 패널은 크랙 불량 검출 회로의 검출력 및 정확성을 동시에 향상시킬 수 있다.

이상, 첨부된 도면을 참조하여 본 발명의 일실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 일실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

100: 표시 패널
110: 기판
120: 제1 검사 회로부
130: 스위칭부
140: 제2 검사회로부
150: 패드부
160: 주사 구동부

Claims (19)

1. 표시부 및 상기 표시부 주변의 비표시부를 포함하는 기판;
   상기 기판 상의 상기 표시부에 배치된 복수의 주사선 및 복수의 데이터선;
   상기 복수의 주사선 및 상기 복수의 데이터선이 교차하는 영역에 각각 배치된 복수의 화소; 및
   상기 기판 상의 상기 비표시부에 배치되며, 상기 복수의 데이터선에 연결된 검사 회로부;를 포함하며,
   상기 검사 회로부는,
   상기 복수의 데이터선에 점등 신호를 각각 공급하는 점등 검사 신호선; 및
   상기 복수의 데이터선 및 상기 점등 검사 신호선 사이에 연결된 크랙 검출 회로선;을 포함하며,
   상기 크랙 검출 회로선은 서로 다른 데이터선에 각각 연결된 복수의 신호선을 포함하는 표시 패널.
2. 제1 항에 있어서, 상기 신호선 각각은,
   상기 데이터선의 단부로부터 상기 표시부의 가장자리를 따라 연장된 제1 부분; 및
   상기 제1 부분으로부터 우회하여 상기 제1 부분이 연장된 방향과 반대 방향으로 연장되어, 상기 점등 검사 신호선에 연결된 제2 부분;을 포함하는 표시 패널.
3. 제1 항에 있어서, 상기 복수의 신호선은 서로 인접하게 배치된 표시 패널.
4. 제1 항에 있어서, 상기 복수의 신호선은 상기 기판의 안쪽에서 바깥쪽 방향으로 순서대로 배치된 표시 패널.
5. 제1 항에 있어서, 상기 복수의 신호선 각각은 적어도 하나 이상의 데이터선과 연결된 표시 패널.
6. 제2 항에 있어서, 상기 복수의 신호선은
   상기 표시부의 가장자리를 따라 시계 방향으로 연장된 제1 부분을 포함하는 제1 내지 제4 신호선; 및
   상기 표시부의 가장자리를 따라 반시계 방향으로 연장된 제1 부분을 포함하는 제5 내지 제8 신호선;을 포함하는 표시 패널.
7. 제6 항에 있어서, 상기 제1 내지 제4 신호선은 상기 제5 내지 제8 신호선과 상기 비표시부의 임의의 영역에서 인접하게 배치된 표시 패널.
8. 제6 항에 있어서, 상기 제1 내지 제4 신호선은 상기 제5 내지 제8 신호선과 상기 비표시부의 임의의 영역에서 지그재그로 엇갈리게 배치된 표시 패널.
9. 제1 항에 있어서, 상기 화소는,
   적색을 표시하는 제1 화소;
   녹색을 표시하는 제2 화소; 및
   청색을 표시하는 제3 화소;를 포함하는 표시 패널.
10. 제9 항에 있어서, 상기 데이터선은,
    복수의 제1 화소와 연결된 제1 데이터선;
    복수의 제2 화소와 연결된 제2 데이터선; 및
    복수의 제3 화소와 연결된 제3 데이터선;을 포함하는 표시 패널.
11. 제10 항에 있어서, 상기 크랙 검출 회로선은 상기 제2 데이터선 및 상기 점등 검사 신호선 사이에 배치된 표시 패널.
12. 제1 항에 있어서, 상기 검사 회로부는 제어 신호에 따라 상기 점등 검사 신호선을 상기 데이터선에 전기적으로 연결하는 트랜지스터를 더 포함하는 표시 패널.
13. 데이터선과 연결된 화소열을 포함하는 표시부와, 상기 표시부 주변의 비표시부를 포함하는 표시 패널에 있어서,
    서로 다른 데이터선과 연결된 복수의 신호선을 통하여 상기 데이터선에 점등 신호를 인가하는 신호 인가 단계;
    상기 표시부에 배치된 상기 화소열의 발광 여부를 검출하는 검출 단계; 및
    상기 검출된 화소열의 발광 여부를 이용하여 크랙 발생 여부를 판정하는 판정 단계;를 포함하는 표시 패널 크랙 검출 방법.
14. 제13 항에 있어서, 상기 복수의 신호선 각각은,
    상기 데이터선의 단부로부터 상기 표시부의 가장자리를 따라 연장된 제1 부분; 및
    상기 제1 부분으로부터 우회하여 상기 제1 부분이 연장된 방향과 반대 방향으로 연장된 제2 부분;을 포함하는 표시 패널 크랙 검출 방법.
15. 제13 항에 있어서, 상기 복수의 신호선은 상기 기판의 안쪽에서 바깥쪽 방향으로 순서대로 배치된 표시 패널 크랙 검출 방법.
16. 제15 항에 있어서, 상기 판정 단계는,
    상기 검출된 화소열 중 적어도 하나가 발광하는 경우, 크랙이 발생한 것으로 판정하는 표시 패널 크랙 검출 방법.
17. 제16 항에 있어서, 상기 판정 단계는,
    상기 검출된 화소열 중 적어도 하나가 발광하더라도 상기 발광하는 화소열과 연결된 신호선보다 바깥쪽에 배치된 신호선과 연결된 화소열이 발광하지 않는 경우, 크랙이 발생하지 않은 것으로 판정하는 표시 패널 크랙 검출 방법.
18. 제15 항에 있어서, 상기 판정 단계는,
    상기 검출된 화소열 중 적어도 하나가 발광하지 않는 경우, 크랙이 발생한 것으로 판정하는 표시 패널 크랙 검출 방법.
19. 제18 항에 있어서, 상기 판정 단계는,
    상기 검출된 화소열 중 적어도 하나가 발광하지 않더라도 상기 발광하지 않는 화소열과 연결된 신호선보다 바깥쪽에 배치된 신호선과 연결된 화소열이 발광하는 경우, 크랙이 발생하지 않은 것으로 판정하는 표시 패널 크랙 검출 방법.

Images