KR102423191B1 - 표시장치 및 표시장치의 검사 방법 - Google Patents

표시장치 및 표시장치의 검사 방법 Download PDF

Info

Publication number
KR102423191B1
KR102423191B1 KR1020170113346A KR20170113346A KR102423191B1 KR 102423191 B1 KR102423191 B1 KR 102423191B1 KR 1020170113346 A KR1020170113346 A KR 1020170113346A KR 20170113346 A KR20170113346 A KR 20170113346A KR 102423191 B1 KR102423191 B1 KR 102423191B1
Authority
KR
South Korea
Prior art keywords
transistor
line
column
fan
inspection
Prior art date
Application number
KR1020170113346A
Other languages
English (en)
Other versions
KR20190027050A (ko
Inventor
김현웅
이승규
박종원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170113346A priority Critical patent/KR102423191B1/ko
Priority to US15/888,987 priority patent/US10636339B2/en
Publication of KR20190027050A publication Critical patent/KR20190027050A/ko
Application granted granted Critical
Publication of KR102423191B1 publication Critical patent/KR102423191B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/36—Overload-protection arrangements or circuits for electric measuring instruments
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/44—Testing lamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 실시예는 표시장치 및 표시장치의 검사 방법을 개시한다.
본 발명의 일 실시예에 따른 표시장치는, 제1열 및 제3열에 교대로 배열된 제1화소들 및 제2화소들과, 상기 제1열과 상기 제3열 사이의 제2열에 배열된 제3화소들을 포함하고, 상기 제3열에는 상기 제1열과 반대 순서로 상기 제1화소들 및 제2화소들이 교대로 배열된, 화소부; 및 상기 화소부의 주변에 배치되고, 상기 제1열의 데이터선에 대응하는 제1팬아웃선에 연결된 제1트랜지스터 및 제2트랜지스터와, 상기 제3열의 데이터선에 대응하는 제3팬아웃선에 연결된 제3트랜지스터 및 제4트랜지스터를 포함하는 제1검사부;를 포함한다.

Description

표시장치 및 표시장치의 검사 방법{Display and method of testing display}
본 실시예는 표시장치 및 표시장치의 검사 방법에 관한 것이다.
표시장치의 제조 공정 중 기판에 정전기(Electro Static Discharge; ESD)가 발생할 수 있다. 정전기가 발생할 경우, 표시장치의 가장자리에 배치된 배선들에 의해 정전기가 쉽게 유입될 수 있어, 이러한 배선에 인접한 반도체 소자들이 파손되는 문제가 있다.
본 실시예들은 정전기 유입으로부터 표시장치의 가장자리에 배치된 검사부의 불량 확률을 낮출 수 있는 표시장치를 제공한다.
본 발명의 일 실시예에 따른 표시장치는, 제1열 및 제3열에 교대로 배열된 제1화소들 및 제2화소들과, 상기 제1열과 상기 제3열 사이의 제2열에 배열된 제3화소들을 포함하고, 상기 제3열에는 상기 제1열과 반대 순서로 상기 제1화소들 및 제2화소들이 교대로 배열된, 화소부; 및 상기 화소부의 주변에 배치되고, 상기 제1열의 데이터선에 대응하는 제1팬아웃선에 연결된 제1트랜지스터 및 제2트랜지스터와, 상기 제3열의 데이터선에 대응하는 제3팬아웃선에 연결된 제3트랜지스터 및 제4트랜지스터를 포함하는 제1검사부;를 포함하고, 상기 제1트랜지스터 내지 상기 제4트랜지스터가 제1방향을 따라 배치되고, 상기 제1트랜지스터와 상기 제2트랜지스터의 사이에 상기 제3트랜지스터 또는 상기 제4트랜지스터가 배치된다.
상기 제1 트랜지스터 내지 상기 제4 트랜지스터 중 상기 제1 트랜지스터가 표시장치의 가장자리로부터 가장 멀리 배치되고, 상기 제1 트랜지스터와 상기 제2 트랜지스터의 사이에 배치되지 않은 상기 제3 트랜지스터 또는 상기 제4 트랜지스터가 상기 표시장치의 가장자리에 가장 가까이 배치될 수 있다.
상기 표시장치는, 상기 제1방향과 수직인 제2방향을 따라 배치된 제1제어선; 상기 제1제어선과 평행하게 배치된 제2제어선; 상기 제2제어선과 평행하게 배치된 제3제어선; 상기 제1제어선과 상기 제2제어선 사이에 배치된 제1검사신호선; 및 상기 제2제어선과 상기 제3제어선 사이에 배치된 제2검사신호선;을 포함하고, 상기 제2제어선과 상기 제3제어선이 전기적으로 연결될 수 있다.
상기 제1트랜지스터는, 상기 제1제어선에 게이트 전극이 연결되고, 제1전극이 상기 제1방향을 따라 배치된 상기 제1팬아웃선에 컨택부를 통해 연결되고, 제2전극이 상기 제1검사신호선에 연결될 수 있다.
상기 제2트랜지스터는, 상기 제2제어선에 게이트 전극이 연결되고, 제1 전극이 상기 제1팬아웃선에 컨택부를 통해 연결되고, 제2전극이 상기 제2검사신호선에 연결될 수 있다.
상기 제3트랜지스터는, 상기 제2제어선에 게이트 전극이 연결되고, 제1전극이 상기 제1방향을 따라 배치된 상기 제3팬아웃선에 컨택부를 통해 연결되고, 제2전극이 상기 제1검사신호선에 연결될 수 있다.
상기 제4트랜지스터는, 상기 제3제어선에 게이트 전극이 연결되고, 제1전극이 상기 제3팬아웃선에 컨택부를 통해 연결되고, 제2전극이 상기 제2검사신호선에 연결될 수 있다.
상기 제1트랜지스터와 상기 제3트랜지스터 각각은 상기 제1검사신호선을 일 전극으로 공유할 수 있다.
상기 제2트랜지스터와 상기 제4트랜지스터 각각은 상기 제2검사신호선을 일 전극으로 공유할 수 있다.
상기 표시장치는, 상기 제1제어선과 평행하게 배치된 제4제어선; 및 상기 제1제어선과 상기 제4제어선 사이에 배치된 제3검사신호선;을 더 포함하고, 상기 제4제어선이 상기 제1제어선보다 상기 화소부에 근접할 수 있다.
상기 제1검사사부는, 게이트가 상기 제4제어선에 연결되고, 제1전극이 상기 제2열의 데이터선에 대응하는 제2팬아웃선에 연결되고, 제2전극이 상기 제3검사신호선에 연결된 제5트랜지스터;를 더 포함할 수 있다.
상기 표시장치는, 상기 제1검사부에 연결된 정전유도부;를 더 포함할 수 있다.
상기 정전유도부는, 상기 제1팬아웃선 및 상기 제3팬아웃선에 각각 연결되고, 턴 오프 상태를 유지하는 제6트랜지스터들;을 더 포함할 수 있다.
상기 표시장치는, 상기 제1검사부와 연결된 제2검사부를 더 포함하고, 상기 제2검사부가, 상기 제1팬아웃선에 연결된 제7트랜지스터; 상기 제2열의 데이터선에 대응하는 제2팬아웃선에 연결된 제8트랜지스터; 상기 제3팬아웃선에 연결된 제9트랜지스터; 및 상기 제3열에 이웃한 제4열의 데이터선에 대응하는 제4팬아웃선에 연결된 제10트랜지스터;를 포함하고, 상기 제7트랜지스터와 상기 제8트랜지스터가 제4검사신호를 인가하는 제4검사신호선에 연결되고, 상기 제9트랜지스터와 상기 제10트랜지스터가 제5검사신호를 인가하는 제5검사신호선에 연결될 수 있다.
상기 제1검사부와 상기 제2검사부 사이에 데이터 패드가 배열될 수 있다.
본 발명의 일 실시예에 따른 표시장치의 검사 방법에 있어서, 표시장치는 화소부와, 상기 화소부 주변의 제1검사부 및 제2검사부를 포함하고, 상기 화소부가, 제1열 및 제3열에 교대로 배열된 제1화소들 및 제2화소들과, 상기 제1열과 상기 제3열 사이의 제2열 및 상기 제3열에 이웃한 제4열에 배열된 제3화소들을 포함하고, 상기 제3열에는 상기 제1열과 반대 순서로 상기 제1화소들 및 제2화소들이 교대로 배열되고, 상기 검사 방법이, 제1구간에, 상기 제2검사부를 통해 상기 제1열 내지 제4열의 데이터선들로 제1 계조 데이터를 인가하는 단계; 상기 제1구간에 후속하는 제2구간에, 상기 제1검사부를 통해 상기 제1열 내지 제4열의 데이터선들로 제2 계조 데이터를 인가하는 단계; 및 상기 제2구간에, 상기 화소부로 주사신호를 인가하는 단계;를 포함한다.
상기 제1검사부가, 상기 제1열의 데이터선에 대응하는 제1팬아웃선에 연결된 제1트랜지스터 및 제2트랜지스터와, 상기 제3열의 데이터선에 대응하는 제3팬아웃선에 연결된 제3트랜지스터 및 제4트랜지스터를 포함하고, 상기 제1트랜지스터 내지 상기 제4트랜지스터가 제1방향을 따라 배치되고, 상기 제1트랜지스터와 상기 제2트랜지스터의 사이에 상기 제3트랜지스터 또는 상기 제4트랜지스터가 배치될 수 있다.
상기 제1트랜지스터 내지 상기 제4트랜지스터 중 상기 제1트랜지스터가 표시장치의 가장자리로부터 가장 멀리 배치되고, 상기 제1트랜지스터와 상기 제2트랜지스터의 사이에 배치되지 않은 상기 제3트랜지스터 또는 상기 제4트랜지스터가 표시장치의 가장자리에 가장 가까이 배치될 수 있다.
상기 제1트랜지스터의 일 전극과 상기 제2트랜지스터의 일 전극이 각각 상기 제1팬아웃선에 컨택부를 통해 연결되고, 상기 제3트랜지스터의 일 전극과 상기 제4트랜지스터의 일 전극이 각각 상기 제3팬아웃선에 컨택부를 통해 연결될 수 있다.
상기 제1검사부가, 상기 제2열의 데이터선에 대응하는 제2팬아웃선에 연결된 제5트랜지스터;를 더 포함할 수 있다.
상기 표시장치가 상기 제1검사부에 연결된 정전유도부;를 더 포함할 수 있다.
상기 정전유도부는, 상기 제1팬아웃선 및 상기 제3팬아웃선에 각각 연결되고, 턴 오프 상태를 유지하는 제6트랜지스터들;을 더 포함할 수 있다.
본 실시예들에 의한 표시장치는 정전기 유입으로부터 표시장치의 가장자리에 배치된 검사부의 불량 확률을 낮출 수 있다.
도 1은 본 발명의 실시예에 의한 표시장치를 개략적으로 도시한 평면도이다.
도 2는 본 발명의 다른 실시예에 의한 표시장치를 개략적으로 도시한 평면도이다.
도 3은 도 1 및 도 2에 도시된 화소부의 일례를 도시한 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 일례를 도시한 평면도이다.
도 5는 도 4에 도시된 제1 검사부의 일부를 도시한 평면도이다.
도 6은 도 5의 절취선(I-I')를 따라 절취한 단면의 일 실시예를 도시한다.
도 7은 비교예에 따른 점등검사를 위한 스위치들의 배치를 설명하는 도면이다.
도 8 및 도 9는 도 4의 표시장치에서 쇼트 검출을 위한 검사 공정을 설명하기 위한 타이밍도이다.
도 10은 도 4의 표시장치에서 오픈 검출을 위한 검사 공정을 설명하기 위한 타이밍도이다.
도 11은 도 4의 표시장치에서 점등검사를 설명하기 위한 타이밍도이다.
도 12는 본 발명의 다른 실시예에 따른 제1 검사부를 나타내는 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도 1은 본 발명의 실시예에 의한 표시장치를 개략적으로 도시한 평면도이다.
도 1을 참조하면, 본 실시예에 따른 표시장치(100a)는, 화소부(110a), 주사 구동부(120a), IC 실장 영역(130a), 제1 검사부(140a), 제2 검사부(150a) 및 패드부(180a)를 포함한다.
표시장치(100a)는 유기발광표시장치, 액정표시장치, FED(field emission display) 장치 등 다양한 종류의 표시 장치를 포함할 수 있다.
화소부(110a)는 표시 영역에, 복수의 데이터선들(DL1 내지 DLm) 및 복수의 주사선들(SL1 내지 SLn)의 교차부에 위치되어 서로 다른 색의 빛을 방출하는 복수의 화소(PX)들을 포함한다. 복수의 데이터선들(DL1 내지 DLm)은 제1 방향을 따라 배치되고, 복수의 주사선들(SL1 내지 SLn)은 제2 방향을 따라 배치된다. 이하에서는 설명의 편의를 위해 도면 부호를 좌측부터 인덱싱하였다.
화소부(110a) 주변의 비표시 영역에 주사 구동부(120a), IC 실장 영역(130a), 제1 검사부(140a), 제2 검사부(150a) 및 패드부(180a)가 배치된다.
주사 구동부(120a)는 외부로부터 공급되는 주사구동전원 및 주사제어신호에 대응하여 주사신호를 생성하고, 이를 주사선들(SL1 내지 SLn)로 순차적으로 공급한다.
IC 실장 영역(130a)에는 화소부(110a)의 데이터선들(DL1 내지 DLm)로부터 연장된 팬아웃선들(FOL1 내지 FOLm) 각각에 연결된 다수의 데이터 패드들이 배치된다. 데이터 구동부는 COG(chip on glass) 방식으로 데이터 패드들과 본딩되어 IC 실장 영역(130a)에 실장된다. 데이터 구동부는 표시 데이터 및 데이터 제어신호에 대응하여 데이터 신호를 생성하고, 이를 데이터선들(DL1 내지 DLm)로 공급한다.
제1 검사부(140a)와 제2 검사부(150a) 사이에는 IC 실장 영역(130a)이 배치된다.
제1 검사부(140a)는 IC 실장 영역(130a)과 패드부(180a) 사이에 배치될 수 있다. 제1 검사부(140a)는 화소의 불량 여부를 검출하는 점등검사를 수행한다. 제1 검사부(140a)는 점등검사 신호 및 점등검사 제어신호를 공급받고, 점등검사 제어신호에 대응하여 점등검사 신호를 팬아웃선들(FOL1 내지 FOLm)을 경유하여 데이터선들(DL1 내지 DLm)로 공급한다.
제2 검사부(150a)는 화소부(110a)와 IC 실장 영역(130a) 사이에 배치될 수 있다. 제2 검사부(150a)는 팬아웃선들(FOL1 내지 FOLm), 즉 화소부(110a)의 데이터선들(DL1 내지 DLm)과 IC 실장 영역(130a)의 데이터 패드들을 연결하는 배선들의 쇼트(short), 저항성 불량 및 오픈(open)을 검출할 수 있다. 저항성 불량 검출은 팬아웃선의 크랙(crack)에 의한 저항 증가에 따라 화면에 발생하는 세로선 불량을 검출하는 것이다. 제2 검사부(150a)는 배선검사 신호 및 배선검사 제어신호를 공급받고, 배선검사 제어신호에 대응하여 배선검사 신호를 팬아웃선들(FOL1 내지 FOLm)을 경유하여 데이터선들(DL1 내지 DLm)로 공급한다.
제1 검사부(140a) 및 제2 검사부(150a)는 검사 제어신호 및 검사 신호를 인가받는 복수의 스위칭 소자들을 포함할 수 있다. 스위칭 소자들은 제조효율을 높이기 위하여 화소부(110a)의 화소회로 등에 구비되는 트랜지스터들을 형성하는 공정 중에 이들과 동일한 구조의 트랜지스터로 형성될 수 있다.
팬아웃선들(FOL1 내지 FOLm)은 홀수번째 팬아웃선들(FOL1, FOL3, ..., FOLm-1)과 짝수번째 팬아웃선들(FOL2, FOL4, ..., FOLm)을 포함한다.
일 실시예에서, 팬아웃선들(FOL1 내지 FOLm)은 동일 레이어에 배열될 수 있다. 다른 실시예에서, 홀수번째 팬아웃선들(FOL1, FOL3, ..., FOLm-1)과 짝수번째 팬아웃선들(FOL2, FOL4, ..., FOLm)은 적어도 하나의 절연막을 사이에 두고 서로 다른 레이어에 배치될 수 있다. 예를 들어, 홀수번째 팬아웃선들(FOL1, FOL3, ..., FOLm-1)은 하부 레이어에 인접 배열되고, 홀수번째 팬아웃선들(FOL1, FOL3, ..., FOLm-1) 상부에 적어도 하나의 절연막이 형성되고, 적어도 하나의 절연막 상부의 레이어에 짝수번째 팬아웃선들(FOL2, FOL4, ..., FOLm)이 인접 배열될 수 있다. 이때 홀수번째 팬아웃선들(FOL1, FOL3, ..., FOLm-1)의 사이에 짝수번째 팬아웃선들(FOL2, FOL4, ..., FOLm)이 배열될 수 있다. 다른 예로서, 짝수번째 팬아웃선들(FOL2, FOL4, ..., FOLm)이 하부 레이어에 인접 배열되고, 짝수번째 팬아웃선들(FOL2, FOL4, ..., FOLm) 상부에 적어도 하나의 절연막이 형성되고, 적어도 하나의 절연막 상부의 레이어에 홀수번째 팬아웃선들(FOL1, FOL3, ..., FOLm-1)이 인접 배열될 수 있다.
패드부(180a)는 외부로부터 공급되는 전원들 및/또는 신호들을 패널(100a) 내부로 전달하기 위한 다수의 패드(P)들을 구비한다. 도 1에서 패드부(180a)와 표시장치(100a) 내의 각 구성부를 연결하는 라인의 위치와 수는 편의상 도시된 것으로, 다수의 라인들이 다른 위치에 배치될 수 있다. 예를 들어, 패드부(180a)로부터 주사 구동부(120a)로 신호를 공급하는 라인은 주사구동전원, 주사제어신호로서 스타트 펄스, 주사 클럭신호 및 출력 인에이블 신호를 공급받는 다섯 개의 라인들로 구성될 수 있다.
도 1의 실시예에서 주사 구동부(120a)가 우측에 도시되어 있으나, 본 발명의 실시예는 이에 한정되지 않고, 좌측 또는 좌우 양측에 구비될 수 있다.
도 2는 본 발명의 다른 실시예에 의한 표시장치를 개략적으로 도시한 평면도이다.
도 2를 참조하면, 본 실시예에 따른 표시장치(100b)는, 화소부(110b), 주사 구동부(120b), IC 실장 영역(130b), 제1 검사부(140b), 제2 검사부(150b) 및 패드부(180b)를 포함한다.
도 2에 도시된 실시예는 제1 검사부(140b)와 제2 검사부(150b)의 배치가 도 1에 도시된 실시예의 제1 검사부(140a)와 제2 검사부(150a)의 배치와 차이가 있다. 도 2의 실시예에서, 제1 검사부(140b)와 제2 검사부(150b)의 사이에는 화소부(110b) 및 IC 실장 영역(130b)이 배치된다. 제1 검사부(140b)는 화소부(110b)의 상단에 배치되고, 제2 검사부(150b)는 IC 실장 영역(130b)과 패드부(180b) 사이에 배치된다. 도 2에 도시된 실시예에서 상기 배치 차이점 외의 구성 및 기능은 도 1에 도시된 실시예와 동일하므로 상세한 설명은 생략한다.
도 3은 도 1 및 도 2에 도시된 화소부의 일례를 도시한 평면도이다.
도 3을 참조하면, 화소부(110: 110a, 110b)는 서로 다른 색의 빛을 방출하는 제1화소들, 제2화소들 및 제3화소들을 포함하며, 제1화소 및 제2화소가 동일한 열에 교대로 배열되고, 제3화소가 제1화소 및 제2화소가 배열된 열의 인접한 열에 일렬로 배치되는 구조를 갖는다.
제1화소는 적색의 빛을 방출하는 적색 화소(R)로 설정되고, 제2화소는 청색의 빛을 방출하는 청색 화소(B)로 설정되며, 제3화소는 녹색의 빛을 방출하는 녹색 화소(G)로 설정될 수 있다.
적색 화소(R)와 청색 화소(B)는 동일한 열에 교대로 배열되고, 녹색 화소(G)는 적색 화소(R)와 청색 화소(B)가 배열된 열의 인접한 열에 일렬로 배치된다.
이때, 적색 화소(R)와 청색 화소(B)는 녹색 화소(G)가 배열된 열을 중심으로, 적색 화소(R)들끼리, 그리고 청색 화소(B)들끼리 대각선 방향에 위치되어 체크보더 형태로 배열된다. 즉, 적색 화소(R) 및 청색 화소(B) 각각은 서로 이웃하는 두 행에서 동일한 열에 반복적으로 배치되지 않도록 교호적으로 배치된다. 각 열에는 데이터선들(DL1 내지 DLm)이 배치된다. 도 3에서는 설명의 편의를 위해 복수의 주사선들(SL1 내지 SLn)은 생략하였다.
본 발명의 실시예에서는 화소부(110)가 적색 화소(R), 청색 화소(B), 녹색 화소(G)로 구성되는 것으로 설명하고 있으나, 화소부(110)는 적색, 녹색 및 청색 이외의 색을 디스플레이하기 위한 화소(미도시)를 더 포함할 수도 있다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 일례를 도시한 평면도이다.
도 4에 도시된 표시장치(100)는 도 1에 도시된 표시장치(110a) 및 도 2에 도시된 표시장치(100b)일 수 있다.
도 4를 참조하면, IC 실장 영역(130: 130a, 130b)의 일 측에 제1 검사부(140: 140a, 140b)가 배치되고, 타 측에 제2 검사부(150: 150a, 150b)가 배치될 수 있다. 도 4에서는 설명의 편의를 위해 화소부(110: 110a, 110b)는 생략하였다.
IC 실장 영역(130)에는 데이터선들(DL1 내지 DLm)로부터 연장된 팬아웃선들(FOL1 내지 FOLm)에 연결된 다수의 데이터 패드(DP)들이 배치된다.
제1 검사부(140)는 제1화소와 제2화소가 교대로 배열된 제1열의 데이터선에 대응하는 제1 팬아웃선(FOL1)에 연결된 제1 스위치(SW11) 및 제2 스위치(SW12), 제1열과 반대 순서로 제1화소와 제2화소가 교대로 배열된 제3열의 데이터선에 대응하는 제3 팬아웃선(FOL3)에 연결된 제3 스위치(SW13) 및 제4 스위치(SW14), 제3화소가 배열된 제2열의 데이터선에 대응하는 제2 팬아웃선(FOL2)에 연결된 제5 스위치(SW15)를 포함한다.
제1 스위치(SW11) 내지 제4 스위치(SW14)는 제2 방향을 따라 반복 배치된다.
제1 스위치(SW11) 및 제2 스위치(SW12)의 사이에 제3 스위치(SW13) 또는 제4 스위치(SW14)가 배치되는 방식으로, 즉, 제1 스위치(SW1), 제3 스위치(SW13), 제2 스위치(SW12), 제4 스위치(SW2)의 순서로 제1 방향을 따라 중첩하게 배치될 수 있다. 이에 따라 제1 스위치(SW1)가 표시장치(100)의 가장자리로부터 가장 멀리 배치되고, 제4 스위치(SW4)가 표시장치(100)의 가장자리로부터 가장 가까이 배치될 수 있다.
제1 스위치(SW11)는 게이트가 제1 점등검사 제어신호(TEST_GATE_R)를 공급하는 제1 제어선(143)에 연결되고, 제1 단자가 제1 팬아웃선(FOL1)에 연결되고, 제2 단자가 제1 점등검사 신호(DC_B)를 공급하는 제1 검사 신호선(144)에 연결된다.
제2 스위치(SW12)는 게이트가 제2 점등검사 제어신호(TEST_GATE_B)를 공급하는 제2 제어선(145)에 연결되고, 제1 단자가 제1 팬아웃선(FOL1)에 연결되고, 제2 단자가 제2 점등검사 신호(DC_R)를 공급하는 제2 검사 신호선(146)에 연결된다.
제1 스위치(SW11)와 제2 스위치(SW12)의 제1 단자 각각은 서로 이격 배치되고, 제1 팬아웃선(FOL1)에 각각 컨택하여 서로 전기적으로 연결될 수 있다.
제3 스위치(SW13)는 게이트가 제2 점등검사 제어신호(TEST_GATE_B)를 공급하는 제2 제어선(145)에 연결되고, 제1 단자가 제3 팬아웃선(FOL3)에 연결되고, 제2 단자가 제1 점등검사 신호(DC_B)를 공급하는 제1 검사 신호선(144)에 연결된다.
제4 스위치(SW14)는 게이트가 제1 점등검사 제어신호(TEST_GATE_R)를 공급하는 제3 제어선(147)에 연결되고, 제1 단자가 제3 팬아웃선(FOL3)에 연결되고, 제2 단자가 제2 점등검사 신호(DC_R)를 공급하는 제2 검사 신호선(146)에 연결된다.
제3 스위치(SW13)와 제4 스위치(SW14)의 제1 단자 각각은 서로 이격 배치되고, 제3 팬아웃선(FOL3)에 각각 컨택하여 서로 전기적으로 연결될 수 있다.
제1 제어선(143)과 제3 제어선(147)은 서로 전기적으로 연결되어 각각 제1 점등검사 제어신호(TEST_GATE_R)를 공급할 수 있다.
제5 스위치(SW15)는 제2 방향을 따라 반복 배치되고, 제1 스위치(SW11) 내지 제4 스위치(SW14)보다 표시장치(100)의 가장자리로부터 더 멀리 배치된다.
제5 스위치(SW15)는 게이트가 제3 점등검사 제어신호(TEST_GATE_G)를 공급하는 제4 제어선(141)에 연결되고, 제1 단자가 제2 팬아웃선(FOL2)에 연결되고, 제2 단자가 제3 점등검사 신호(DC_G)를 공급하는 제3 검사 신호선(142)에 연결된다.
제2 검사부(150)는 제1 팬아웃선(FOL1)에 연결된 제6 스위치(SW21), 제2 팬아웃선(FOL2)에 연결된 제7 스위치(SW22), 제3 팬아웃선(FOL3)에 연결된 제8 스위치(SW23), 제3화소가 배열된 제4열의 데이터선에 대응하는 제4 팬아웃선(FOL4)에 연결된 제9 스위치(SW24)를 포함한다.
제6 스위치(SW21) 내지 제9 스위치(SW24)는 제2 방향을 따라 반복 배치된다.
제6 스위치(SW21)는 게이트가 배선검사 제어신호(TEST_GATE_OS)를 공급하는 제5 제어선(153)에 연결되고, 제1 단자가 제1 팬아웃선(FOL1)에 연결되고, 제2 단자가 제1 배선검사 신호(TEST_DATA1)를 공급하는 제4 검사 신호선(152)에 연결된다.
제7 스위치(SW22)는 게이트가 배선검사 제어신호(TEST_GATE_OS)를 공급하는 제6 제어선(151)에 연결되고, 제1 단자가 제2 팬아웃선(FOL2)에 연결되고, 제2 단자가 제1 배선검사 신호(TEST_DATA1)를 공급하는 제4 검사 신호선(152)에 연결된다.
제8 스위치(SW23)는 게이트가 배선검사 제어신호(TEST_GATE_OS)를 공급하는 제7 제어선(156)에 연결되고, 제1 단자가 제3 팬아웃선(FOL3)에 연결되고, 제2 단자가 제2 배선검사 신호(TEST_DATA2)를 공급하는 제5 검사 신호선(155)에 연결된다.
제9 스위치(SW24)는 게이트가 배선검사 제어신호(TEST_GATE_OS)를 공급하는 제8 제어선(154)에 연결되고, 제1 단자가 제4 팬아웃선(FOL4)에 연결되고, 제2 단자가 제2 배선검사 신호(TEST_DATA2)를 공급하는 제5 검사 신호선(155)에 연결된다.
제5 내지 제8 제어선(153, 151, 156, 154)은 서로 전기적으로 연결되어 각각 배선검사 제어신호(TEST_GATE_OS)를 공급할 수 있다.
제1 내지 제5 스위치들(SW11 내지 SW15) 및 제6 내지 제9 스위치들(SW21 내지 SW24)은 트랜지스터로 구현될 수 있다. 제1 내지 제5 스위치들(SW11 내지 SW15) 및 제6 내지 제9 스위치들(SW21 내지 SW24)의 게이트, 제1 단자 및 제2 단자는 각각 트랜지스터의 게이트 전극, 제1 전극 및 제2 전극에 대응한다. 제1 전극 및 제2 전극은 각각 소스 전극 및 드레인 전극일 수 있다. 이하에서는 스위치와 트랜지스터를 혼용하여 설명할 수 있다.
도 5는 도 4에 도시된 제1 검사부의 일부를 도시한 평면도이다. 도 6은 도 5의 절취선(I-I')를 따라 절취한 단면의 일 실시예를 도시한다. 이하에서는 도 5 및 도 6을 함께 참조하여 설명한다.
도 5에서는 제1 검사부(140)의 제1 내지 제5 스위치들(SW11 내지 SW15)이 제1 내지 제5 트랜지스터로 구현되어 배치된 예를 도시하고 있다. 이하에서는 제1 내지 제5 스위치들(SW11 내지 SW15)을 제1 내지 제5 트랜지스터들(SW11 내지 SW15)로 지칭하여 설명한다. 제6 내지 제9 스위치들(SW21 내지 SW24) 또한 제6 내지 제9 트랜지스터들(SW21 내지 SW24)로 지칭할 수 있음은 물론이다.
기판(SUB) 상에 팬아웃선들(FOLk-1, FOLk, FOLk+1, FOLk+2 ...), 제1 내지 제4 제어선들(143, 145, 147, 141) 및 제1 내지 제3 검사 신호선들(144, 146, 142)이 배치된다.
팬아웃선들(FOLk-1, FOLk, FOLk+1, FOLk+2 ...)은 상호 이격되어 제1 방향을 따라 연장된다. 제1 팬아웃선(FOLk)은 제1화소와 제2화소가 교대로 배열된 제1열의 데이터선에 연결된다. 제2 팬아웃선(FOLk+1)은 제3화소가 배열된 제2열의 데이터선에 연결된다. 제3 팬아웃선(FOLk+2)은 제1열과 반대 순서로 제1화소와 제2화소가 교대로 배열된 제3열의 데이터선에 연결된다.
제1 내지 제4 제어선들(143, 145, 147, 141) 및 제1 내지 제3 검사 신호선들(144, 146, 142)은 상호 이격되어 제2 방향을 따라 연장된다.
기판(SUB) 상에 버퍼층(10)이 배치되고, 버퍼층(10) 상에 제1 방향을 따라 제1 내지 제5 트랜지스터들(SW11 내지 SW15)이 배치된다. 버퍼층(10)은 생략될 수 있다.
제1 내지 제5 트랜지스터들(SW11 내지 SW15)의 반도체층과 게이트 전극 사이에 제1 절연층(11)이 배치되고, 게이트 전극 상부에 제2 절연층(12) 및 제3 절연층(13)이 배치되고, 제3 절연층(13) 상부에 제1 전극 및 제2 전극이 배치된다. 제2 절연층(12) 상부에 팬아웃선이 배치되고, 팬아웃선 상부에 제3 절연층(13)이 배치된다. 제3 절연층(13) 상부에 제1 내지 제4 제어선들(143, 145, 147, 141) 및 제1 내지 제3 검사 신호선들(144, 146, 142)이 배치된다.
제1 트랜지스터(SW11)는 반도체층(191a), 제1 제어선(143)에 연결된 게이트 전극(191b), 반도체층(191a)의 양 단에 각각 연결된 제1 전극(191c) 및 제2 전극을 포함할 수 있다. 제1 전극(191c)은 컨택부(CA1)에서 제1 팬아웃선(FOLk)과 컨택하여 전기적으로 연결될 수 있다. 제2 전극은 제1 검사 신호선(144)의 일부일 수 있다.
제2 트랜지스터(SW12)는 반도체층(193a), 제2 제어선(145)에 연결된 게이트 전극(193b), 반도체층(193a)의 양 단에 각각 연결된 제1 전극(193c) 및 제2 전극을 포함할 수 있다. 제1 전극(193c)은 컨택부(CA2)에서 제1 팬아웃선(FOLk)과 컨택하여 전기적으로 연결될 수 있다. 제2 전극은 제2 검사 신호선(146)의 일부일 수 있다.
제3 트랜지스터(SW13)는 반도체층(195a), 제2 제어선(145)에 연결된 게이트 전극(195b), 반도체층(195a)의 양 단에 각각 연결된 제1 전극(195c) 및 제2 전극을 포함할 수 있다. 제1 전극(195c)은 컨택부(CA3)에서 제3 팬아웃선(FOLk+2)과 컨택하여 전기적으로 연결될 수 있다. 제2 전극은 제1 검사 신호선(144)의 일부일 수 있다.
제4 트랜지스터(SW12)는 반도체층(197a), 제3 제어선(147)에 연결된 게이트 전극(197b), 반도체층(197a)의 양 단에 각각 연결된 제1 전극(197c) 및 제2 전극을 포함할 수 있다. 제1 전극(197c)은 컨택부(CA4)에서 제3 팬아웃선(FOLk+2)과 컨택하여 전기적으로 연결될 수 있다. 제2 전극은 제2 검사 신호선(146)의 일부일 수 있다.
제1 트랜지스터(SW11)와 제2 트랜지스터(SW12)는 제3 트랜지스터(SW13)를 사이에 두고 소정 거리 이격되어 있다. 제3 트랜지스터(SW13)와 제4 트랜지스터(SW14)는 제2 트랜지스터(SW11)를 사이에 두고 소정 거리 이격되어 있다. 제1 트랜지스터(SW11) 내지 제4 트랜지스터(SW14)는 제1 방향으로 중첩하게 배열된다.
표시장치의 외곽에 배치된 제1 검사부(140)의 트랜지스터들은 외부로부터 유입되는 정전기에 노출이 쉬워 제조 공정 또는 공정 완료 후 모듈 상태에서 정전기에 의해 손상되기 쉽다. 제1 검사부(140) 내에서도 표시장치의 가장자리에 가까운 트랜지스터가 정전기에 의한 손상이 쉽다. 제1 검사부(140)의 트랜지스터들이 정전기에 의해 손상되면 점등검사를 효과적으로 수행할 수 없음은 물론, 표시장치의 구동 불량이 발생할 수 있다.
도 7은 비교예에 따른 점등검사를 위한 스위치들의 배치를 설명하는 도면이다.
도 7을 참조하면, 표시장치의 주변 일 측에, 두 개의 제1화소와 제2화소가 교대로 배열된 제1열에 대응하는 팬아웃선(22)과 제1열과 반대 순서로 제1화소와 제2화소가 교대로 배열된 제3열에 대응하는 팬아웃선(23)에 각각 점등검사를 위한 한 쌍의 트랜지스터(스위치)가 연결될 수 있다.
팬아웃선(22)에 한 쌍의 제1 트랜지스터(CW1)와 제2 트랜지스터(CW2)가 직렬 연결된다. 제1 트랜지스터(CW1)와 제2 트랜지스터(CW2)는 제1 전극을 공유한다.
팬아웃선(23)에 한 쌍의 제3 트랜지스터(CW3)와 제4 트랜지스터(CW4)가 직렬 연결된다. 제3 트랜지스터(CW3)와 제4 트랜지스터(CW4)는 제1 전극을 공유한다.
제1 트랜지스터(CW1)와 제2 트랜지스터(CW2)보다 제3 트랜지스터(CW3)와 제4 트랜지스터(CW4)가 표시장치의 가장자리에 가깝게 배치된다.
따라서, 정전기가 유입되는 경우 표시장치의 가장자리에 근접하고 직렬 연결된 제3 트랜지스터(CW3)와 제4 트랜지스터(CW4)가 동시에 파손될 수 있다(영역 B). 이 경우 팬아웃선(23)에 대응하는 데이터선에 연결된 화소들의 점등검사가 어려운 문제점이 있다.
하나의 열에 두 개의 상이한 화소가 교대로 배열되는 경우 점등검사를 위해서는 두 개의 검사 신호 공급을 위한 두 개의 트랜지스터가 필요하다. 이때, 도 7에 도시된 바와 같이, 두 개의 트랜지스터가 하나의 전극을 공유하며 직렬 연결되도록 설계되는 경우, 표시장치의 가장자리에 근접한 두 개의 트랜지스터들이 동시에 정전기 유입에 따라 파손될 수 있다. 이 경우 해당 열의 점등검사가 어렵다.
반면, 본 발명의 실시예는 두 개의 상이한 화소가 교대로 배열된 열에 연결된 한 쌍의 검사용 트랜지스터들을 소정 거리 이격 배치하고, 전극을 공유하지 않도록 독립적으로 형성하되, 팬아웃선과의 개별적 컨택을 통해 전기적으로 연결한다. 또한 인접한 한 쌍의 검사용 트랜지스터들과 교대로 배치한다.
이에 따라 본 발명의 실시예에 따르면, 하나의 열에 연결된 두 개의 트랜지스터들 중 하나의 트랜지스터만 정전기에 노출되도록 함으로써, 하나의 열에 연결된 두 개의 트랜지스터들이 동시에 파손됨에 따른 검사부의 불량 확률을 줄일 수 있다. 예를 들어, 도 4 및 도 5에 도시된 표시장치의 가장자리에 근접한 제2 트랜지스터(SW12)와 제4 트랜지스터(SW14)가 정전기 유입에 따라 파손되더라도 제1 트랜지스터(SW11)와 제3 트랜지스터(SW13)를 이용하여 점등검사가 가능하다.
도 8 및 도 9는 도 4의 표시장치에서 쇼트 검출을 위한 검사 공정을 설명하기 위한 타이밍도이다.
도 8을 참조하면, 동일 레이어의 인접한 팬아웃선들 간(FOL1과 FOL3, FOL2와 FOL4, 등)의 쇼트 검출은 제2 검사부(150)에 의해 수행될 수 있다.
쇼트 검출 동안, 제1 검사부(140)는 비활성화일 수 있다. 하이 레벨의 점등검사 제어신호(TEST_GATE_R/G/B)와 점등검사 신호(DC_R/G/B)가 제1 검사부(140)로 인가될 수 있다.
그리고, 로우 레벨의 배선검사 제어신호(TEST_GATE_OS)가 제6 스위치(SW21) 내지 제9 스위치(SW24)의 게이트로 인가되어 제6 스위치(SW21) 내지 제9 스위치(SW24)가 턴온된다. 제2 검사부(150)는 동일 레이어의 인접한 팬아웃선들에 서로 다른 계조의 배선검사 신호를 인가하도록 한다. 예를 들어, 제6 스위치(SW21)와 제7 스위치(SW22)로 제4 검사 신호선(152)을 통해 제2 계조 데이터를 제1 배선검사 신호(TEST_DATA1)로서 인가하고, 제8 스위치(SW23) 및 제9 스위치(SW24)로 제5 검사 신호선(155)을 통해 제1 계조 데이터를 제2 배선 검사 신호(TEST_DATA2)로서 인가할 수 있다. 제1 계조 데이터는 화이트 데이터이고 제2 계조 데이터는 블랙 데이터일 수 있다.
동일 레이어의 인접한 팬아웃선들(FOL1과 FOL3, FOL2와 FOL4, 등)이 쇼트인 경우, 해당 팬아웃선들에 연결된 데이터선은 제1 계조 데이터 및 제2 계조 데이터와 상이한 계조 데이터에 해당하는 전류 값 또는 전압 값을 나타낼 수 있다.
도 9를 참조하면, 바로 인접한 팬아웃선들 간(FOL1과 FOL2, FOL2와 FOL3, 등)의 쇼트 검출은 제1 검사부(140)에 의해 수행될 수 있다.
쇼트 검출 동안, 제2 검사부(150)는 비활성화일 수 있다. 하이 레벨의 배선검사 제어신호(TEST_GATE_OS), 제1 및 제2 배선검사 신호(TEST_DATA1, TEST_DATA2)가 제2 검사부(150)로 인가될 수 있다.
그리고, 하이 레벨의 제1 및 제2 점등검사 제어신호(TEST_GATE_R, TEST_GATE_B)가 제1 내지 제4 스위치들(SW11 내지 SW14)의 게이트로 인가되고, 로우 레벨의 제3 점등검사 제어신호(TEST_GATE_G)가 제5 스위치(SW15)의 게이트로 인가될 수 있다. 이에 따라 제1 내지 제4 스위치들(SW11 내지 SW14)이 턴오프되고, 제5 스위치(SW15)가 턴온된다. 제1 검사부(140)는 제3 점등검사 신호(DC_G)를 인가한다.
제5 스위치(SW15)가 연결된 팬아웃선들(FOL2, FOL4, ...)에 인접한 팬아웃선들(FOL1, FOL3, ...)에서 소정의 전류 값 또는 전압 값을 나타내는 경우, 해당 팬아웃선들을 쇼트로 판단할 수 있다.
도 10은 도 4의 표시장치에서 오픈 검출을 위한 검사 공정을 설명하기 위한 타이밍도이다.
도 10을 참조하면, 팬아웃선 및/또는 데이터선의 오픈 검출은 제1 검사부(140) 및 제2 검사부(150)에 의해 수행될 수 있다. 또한, 본 발명의 실시예는 오픈 검출과 동시에 제1 검사부(140)의 불량을 검출할 수 있다.
먼저, 제1 구간(T1)에서, 로우 레벨의 배선검사 제어신호(TEST_GATE_OS)가 제6 스위치(SW21) 내지 제9 스위치(SW24)의 게이트로 인가되어 제6 스위치(SW21) 내지 제9 스위치(SW24)가 턴온된다. 이때 화이트 계조인 제1 계조 데이터가 제1 배선검사 신호(TEST_DATA1) 및 제2 배선검사 신호(TEST_DATA2)로서 인가될 수 있다. 데이터선들(DL1 내지 DLm)은 제1 계조 데이터에 해당하는 제1 전압(V1)으로 제어될 수 있다.
다음으로, 제2 구간(T2)에서, 로우 레벨의 제1 내지 제3 점등검사 제어신호(TEST_GATE_R, TEST_GATE_B, TEST_GATE_G)가 제1 스위치(SW11) 내지 제5 스위치(SW15)의 게이트로 인가되어 제1 스위치(SW11) 내지 제5 스위치(SW15)가 턴온된다. 이때 블랙 계조인 제2 계조 데이터가 제1 내지 제3 점등검사 신호(DC_B, DC_R, DC_G)로서 인가될 수 있다. 이에 따라 데이터선들(DL1 내지 DLm)은 제2 계조 데이터에 해당하는 제2 전압(V2)으로 제어될 수 있다. 이때, 각 화소(PX)에 주사선으로부터 차례로 주사 신호(S1 내지 Sn)가 공급된다.
정상인 팬아웃선에 대응하는 데이터선에 연결된 화소(PX)들은 제2전압(V2)에 대응하는 휘도로 발광한다(①). 저항성 불량인 팬아웃선에 대응하는 데이터선에 연결된 화소(PX)들은 제2전압(V2)보다 낮은 전압(Vr)에 대응하는 휘도로 발광한다(②). 오픈된 팬아웃선에 대응하는 데이터선에 연결된 화소(PX)들은 계조 데이터를 인가받지 못한다(③).
한편, 제1 검사부(140)의 제1 스위치(SW11) 내지 제5 스위치(SW15) 중 가장자리에 배치된 제2 스위치(SW12)와 제4 스위치(SW14)가 정전기에 의해 파손된 경우에도 오픈 검출이 가능하다. 그러나, 제1 스위치(SW11)와 제3 스위치(SW13)마저 정전기에 의해 파손된 경우에는 오픈 검출이 불가능하다.
즉, 제1열 및 제3열에 대응하는 데이터선에 연결된 화소(PX)들이 제2 구간(T2)에서 전압 변화가 없는 경우(④), 제1 스위치(SW11) 내지 제5 스위치(SW15) 중 제1열 및 제3열에 대응하는 팬아웃선에 연결된 제1 스위치(SW11) 내지 제4 스위치(SW14)가 모두 파손된 것으로 판단하여 표시장치의 불량으로 분류할 수 있다.
또한, 제2열 및 제4열에 대응하는 데이터선에 연결된 화소(PX)들이 제2 구간(T2)에서 전압 변화가 없는 경우(④), 제5 검사 스위치(SW15)가 파손된 것으로 판단하여 표시장치의 불량으로 분류할 수 있다.
도 11은 도 4의 표시장치에서 점등검사를 설명하기 위한 타이밍도이다.
도 11을 참조하면, 점등검사 동안 제2 검사부(150)는 비활성이다. 즉, 하이 레벨의 배선검사 제어신호(TEST_GATE_OS), 제1 및 제2 배선검사 신호(TEST_DATA1, TEST_DATA2)가 제2 검사부(150)로 인가될 수 있다.
제1 구간(T1)에서, 로우 레벨의 제1 점등검사 제어신호(TEST_GATE_R)가 제1 스위치(SW11)와 제4 스위치(SW14)의 게이트로 인가되어 제1 스위치(SW11)와 제4 스위치(SW14)가 턴온된다. 제1 스위치(SW11)를 통해 제1 점등검사 신호(DC_B)가 해당 데이터선으로 인가되고, 제4 스위치(SW14)를 통해 제2 점등검사 신호(DC_R)가 해당 데이터선으로 인가된다.
제2 구간(T2)에서, 로우 레벨의 제2 점등검사 제어신호(TEST_GATE_B)가 제2 스위치(SW12)와 제3 스위치(SW13)의 게이트로 인가되어 제2 스위치(SW12)와 제3 스위치(SW13)가 턴온된다. 제2 스위치(SW12)를 통해 제2 점등검사 신호(DC_R)가 해당 데이터선으로 인가되고, 제3 스위치(SW13)를 통해 제1 점등검사 신호(DC_B)가 해당 데이터선으로 인가된다.
제1 구간(T1) 및 제2 구간(T2)에서, 로우 레벨의 제3 점등검사 제어신호(TEST_GATE_G)가 제5 스위치(SW15)의 게이트로 인가되어 제5 스위치(SW15)가 턴온된다. 제5 스위치(SW15)를 통해 제3 점등검사 신호(DC_G)가 해당 데이터선으로 인가된다.
도 12는 본 발명의 다른 실시예에 따른 제1 검사부를 나타내는 도면이다.
도 12에 도시된 실시예의 제1 검사부(140c)는 도 4에 도시된 실시예의 제1 검사부(140)에 정전유도부(160)가 연결된 점에 차이가 있다.
정전유도부(160)는 제1 검사부(140c)의 하단에 배치되어, 표시장치의 제조공정 또는 검사 공정 단계에서 데이터선 및/또는 팬아웃선으로 유입된 정전기를 정전유도부(160)로 유도할 수 있다. 정전유도부(160)는 정전유도 소자를 포함할 수 있다. 정전유도 소자는 트랜지스터일 수 있다. 정전유도부(160)는 복수의 트랜지스터를 병렬로 배치할 수 있다.
정전유도부(160)는 제1 스위치(SW11) 및 제2 스위치(SW12)가 연결된 팬아웃선 및 제3 스위치(SW13) 및 제4 스위치(SW14)이 연결된 팬아웃선에 각각 연결된 트랜지스터(SW3)를 포함할 수 있다. 트랜지스터(SW3)의 게이트는 제1 더미선(161)에 연결되고, 제1 단자는 팬아웃선에 연결되고, 제2 단자는 제2 더미선(162)에 연결된다.
방전부(160)는 제1 더미선(161)과 제2 더미선(162)으로 하이 레벨의 전압(VGH)을 인가하여 트랜지스터(SW3)가 턴오프를 유지하도록 한다. 이에 따라 정전기에 의한 인접한 팬아웃선들 간의 쇼트를 방지할 수 있다.
본 발명의 실시예들은 RB 화소열에 연결된 검사용 트랜지스터 쌍의 소스전극을 분리하고, 인접한 RB 화소열의 검사용 트랜지스터 쌍과 교대로 배치gkadmfhTJ,
본 발명의 실시예들은 상이한 두 개의 화소가 교대로 배열된 열(예를 들어, RB 화소열)에 연결된 검사용 트랜지스터 쌍의 소스 전극을 분리하고, 인접한 RB 화소열의 검사용 트랜지스터 쌍과 교대로 열 방향으로 배치한다. 이로써, 정전기 발생에 의해 한 쌍의 트랜지스터들 중 하나의 트랜지스터에만 정전기를 유도하여, 정상 점등검사가 가능하고, 표시장치의 불량 발생 확률을 줄일 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 제1열 및 제3열에 교대로 배열된 제1화소들 및 제2화소들과, 상기 제1열과 상기 제3열 사이의 제2열에 배열된 제3화소들을 포함하고, 상기 제3열에는 상기 제1열과 반대 순서로 상기 제1화소들 및 제2화소들이 교대로 배열된, 화소부; 및
    상기 화소부의 주변에 배치되고, 상기 제1열의 데이터선에 대응하는 제1팬아웃선에 연결된 제1트랜지스터 및 제2트랜지스터와, 상기 제3열의 데이터선에 대응하는 제3팬아웃선에 연결된 제3트랜지스터 및 제4트랜지스터를 포함하는 제1검사부;를 포함하고,
    상기 제1트랜지스터 내지 상기 제4트랜지스터가 상기 데이터선의 연장 방향인 제1방향을 따라 배치되고, 상기 제1트랜지스터와 상기 제2트랜지스터의 사이에 상기 제3트랜지스터 또는 상기 제4트랜지스터가 배치되어, 상기 제1트랜지스터, 상기 제3트랜지스터, 상기 제2트랜지스터 및 상기 제4트랜지스터 순으로 상기 제1방향을 따라 상기 화소부로부터 멀어지거나, 상기 제1트랜지스터, 상기 제4트랜지스터, 상기 제2트랜지스터 및 상기 제3트랜지스터 순으로 상기 제1방향을 따라 상기 화소부로부터 멀어지는, 표시장치.
  2. 제1항에 있어서,
    상기 제1 트랜지스터 내지 상기 제4 트랜지스터 중 상기 제1 트랜지스터가 표시장치의 가장자리로부터 가장 멀리 배치되고,
    상기 제1 트랜지스터와 상기 제2 트랜지스터의 사이에 배치되지 않은 상기 제3 트랜지스터 또는 상기 제4 트랜지스터가 상기 표시장치의 가장자리에 가장 가까이 배치된, 표시장치.
  3. 제1항에 있어서,
    상기 제1방향과 수직인 제2방향을 따라 배치된 제1제어선;
    상기 제1제어선과 평행하게 배치된 제2제어선;
    상기 제2제어선과 평행하게 배치된 제3제어선;
    상기 제1제어선과 상기 제2제어선 사이에 배치된 제1검사신호선; 및
    상기 제2제어선과 상기 제3제어선 사이에 배치된 제2검사신호선;을 포함하고,
    상기 제2제어선과 상기 제3제어선이 전기적으로 연결된, 표시장치.
  4. 제3항에 있어서,
    상기 제1트랜지스터는,
    상기 제1제어선에 게이트 전극이 연결되고, 제1전극이 상기 제1방향을 따라 배치된 상기 제1팬아웃선에 컨택부를 통해 연결되고, 제2전극이 상기 제1검사신호선에 연결되고,
    상기 제2트랜지스터는,
    상기 제2제어선에 게이트 전극이 연결되고, 제1 전극이 상기 제1팬아웃선에 컨택부를 통해 연결되고, 제2전극이 상기 제2검사신호선에 연결된, 표시장치.
  5. 제3항에 있어서,
    상기 제3트랜지스터는,
    상기 제2제어선에 게이트 전극이 연결되고, 제1전극이 상기 제1방향을 따라 배치된 상기 제3팬아웃선에 컨택부를 통해 연결되고, 제2전극이 상기 제1검사신호선에 연결되고,
    상기 제4트랜지스터는,
    상기 제3제어선에 게이트 전극이 연결되고, 제1전극이 상기 제3팬아웃선에 컨택부를 통해 연결되고, 제2전극이 상기 제2검사신호선에 연결된, 표시장치.
  6. 제3항에 있어서,
    상기 제1트랜지스터와 상기 제3트랜지스터 각각은 상기 제1검사신호선을 일 전극으로 공유하는, 표시장치.
  7. 제3항에 있어서,
    상기 제2트랜지스터와 상기 제4트랜지스터 각각은 상기 제2검사신호선을 일 전극으로 공유하는, 표시장치.
  8. 제3항에 있어서,
    상기 제1제어선과 평행하게 배치된 제4제어선; 및
    상기 제1제어선과 상기 제4제어선 사이에 배치된 제3검사신호선;을 더 포함하고,
    상기 제4제어선이 상기 제1제어선보다 상기 화소부에 근접한, 표시장치.
  9. 제8항에 있어서, 상기 제1검사부가,
    게이트가 상기 제4제어선에 연결되고, 제1전극이 상기 제2열의 데이터선에 대응하는 제2팬아웃선에 연결되고, 제2전극이 상기 제3검사신호선에 연결된 제5트랜지스터;를 더 포함하는, 표시장치.
  10. 제1항에 있어서,
    상기 제1검사부에 연결된 정전유도부;를 더 포함하는, 표시장치.
  11. 제10항에 있어서, 상기 정전유도부는,
    상기 제1팬아웃선 및 상기 제3팬아웃선에 각각 연결되고, 턴 오프 상태를 유지하는 제6트랜지스터들;을 더 포함하는 표시장치.
  12. 제1항에 있어서,
    상기 제1검사부와 연결된 제2검사부를 더 포함하고,
    상기 제2검사부가,
    상기 제1팬아웃선에 연결된 제7트랜지스터;
    상기 제2열의 데이터선에 대응하는 제2팬아웃선에 연결된 제8트랜지스터;
    상기 제3팬아웃선에 연결된 제9트랜지스터; 및
    상기 제3열에 이웃한 제4열의 데이터선에 대응하는 제4팬아웃선에 연결된 제10트랜지스터;를 포함하고,
    상기 제7트랜지스터와 상기 제8트랜지스터가 제4검사신호를 인가하는 제4검사신호선에 연결되고,
    상기 제9트랜지스터와 상기 제10트랜지스터가 제5검사신호를 인가하는 제5검사신호선에 연결된, 표시장치.
  13. 제12항에 있어서,
    상기 제1검사부와 상기 제2검사부 사이에 데이터 패드가 배열된, 표시장치.
  14. 화소부와, 상기 화소부 주변의 제1검사부 및 제2검사부를 포함하는 표시장치의 검사 방법에 있어서,
    상기 화소부가,
    제1열 및 제3열에 교대로 배열된 제1화소들 및 제2화소들과, 상기 제1열과 상기 제3열 사이의 제2열 및 상기 제3열에 이웃한 제4열에 배열된 제3화소들을 포함하고, 상기 제3열에는 상기 제1열과 반대 순서로 상기 제1화소들 및 제2화소들이 교대로 배열되고,
    제1구간에, 상기 제2검사부를 통해 상기 제1열 내지 제4열의 데이터선들로 제1 계조 데이터를 인가하는 단계;
    상기 제1구간에 후속하는 제2구간에, 상기 제1검사부를 통해 상기 제1열 내지 제4열의 데이터선들로 제2 계조 데이터를 인가하는 단계; 및
    상기 제2구간에, 상기 화소부로 주사신호를 인가하는 단계;를 포함하고,
    상기 제2구간에 상기 제1열 내지 제4열의 제1 내지 제4화소들이 발광하는 휘도를 기초로 상기 제1검사부의 불량을 검출하는, 표시장치의 검사 방법.
  15. 제14항에 있어서, 상기 제1검사부가,
    상기 제1열의 데이터선에 대응하는 제1팬아웃선에 연결된 제1트랜지스터 및 제2트랜지스터와, 상기 제3열의 데이터선에 대응하는 제3팬아웃선에 연결된 제3트랜지스터 및 제4트랜지스터를 포함하고,
    상기 제1트랜지스터 내지 상기 제4트랜지스터가 제1방향을 따라 배치되고, 상기 제1트랜지스터와 상기 제2트랜지스터의 사이에 상기 제3트랜지스터 또는 상기 제4트랜지스터가 배치된, 표시장치의 검사 방법.
  16. 제15항에 있어서,
    상기 제1트랜지스터 내지 상기 제4트랜지스터 중 상기 제1트랜지스터가 표시장치의 가장자리로부터 가장 멀리 배치되고,
    상기 제1트랜지스터와 상기 제2트랜지스터의 사이에 배치되지 않은 상기 제3트랜지스터 또는 상기 제4트랜지스터가 표시장치의 가장자리에 가장 가까이 배치된, 표시장치의 검사 방법.
  17. 제15항에 있어서,
    상기 제1트랜지스터의 일 전극과 상기 제2트랜지스터의 일 전극이 각각 상기 제1팬아웃선에 컨택부를 통해 연결되고,
    상기 제3트랜지스터의 일 전극과 상기 제4트랜지스터의 일 전극이 각각 상기 제3팬아웃선에 컨택부를 통해 연결된, 표시장치의 검사 방법.
  18. 제15항에 있어서, 상기 제1검사부가,
    상기 제2열의 데이터선에 대응하는 제2팬아웃선에 연결된 제5트랜지스터;를 더 포함하는, 표시장치의 검사 방법.
  19. 제15항에 있어서, 상기 제1검사부에 연결된 정전유도부;를 더 포함하는, 표시장치의 검사 방법.
  20. 제19항에 있어서, 상기 정전유도부는,
    상기 제1팬아웃선 및 상기 제3팬아웃선에 각각 연결되고, 턴 오프 상태를 유지하는 제6트랜지스터들;을 더 포함하는 표시장치의 검사 방법.
KR1020170113346A 2017-09-05 2017-09-05 표시장치 및 표시장치의 검사 방법 KR102423191B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170113346A KR102423191B1 (ko) 2017-09-05 2017-09-05 표시장치 및 표시장치의 검사 방법
US15/888,987 US10636339B2 (en) 2017-09-05 2018-02-05 Display device and method of testing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170113346A KR102423191B1 (ko) 2017-09-05 2017-09-05 표시장치 및 표시장치의 검사 방법

Publications (2)

Publication Number Publication Date
KR20190027050A KR20190027050A (ko) 2019-03-14
KR102423191B1 true KR102423191B1 (ko) 2022-07-21

Family

ID=65518477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170113346A KR102423191B1 (ko) 2017-09-05 2017-09-05 표시장치 및 표시장치의 검사 방법

Country Status (2)

Country Link
US (1) US10636339B2 (ko)
KR (1) KR102423191B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109961729B (zh) * 2019-04-30 2022-11-08 深圳市华星光电半导体显示技术有限公司 显示面板及其测试方法
CN111128063B (zh) * 2020-01-20 2021-03-23 云谷（固安）科技有限公司 显示面板的测试电路、方法及显示面板
KR20210116826A (ko) * 2020-03-17 2021-09-28 삼성디스플레이 주식회사 표시 장치
CN111489672B (zh) * 2020-06-15 2023-08-15 业成科技（成都）有限公司 显示面板、电子设备和显示面板的控制方法
KR20230013676A (ko) * 2021-07-16 2023-01-27 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI813359B (zh) * 2022-06-29 2023-08-21 晶呈科技股份有限公司 Led電路基板結構、led測試封裝方法及led畫素封裝體

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090262048A1 (en) * 2008-04-01 2009-10-22 Ok-Kyung Park Flat panel display device, method of aging the same, and method of testing lighting of the same
US20090278835A1 (en) * 2008-05-07 2009-11-12 Ji-Hyun Ka Mother substrate of organic light emitting display devices and method of aging the same
US20100020056A1 (en) * 2005-12-20 2010-01-28 Philippe Le Roy Display Panel and Control Method Using Transient Capacitive Coupling
US20150091444A1 (en) * 2013-10-01 2015-04-02 Panasonic Corporation Panel for display device, display device, and method for testing panel for display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605391B1 (ko) 2009-03-05 2016-03-23 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
KR102270083B1 (ko) 2014-10-13 2021-06-29 삼성디스플레이 주식회사 유기 발광 표시 패널 및 테스트 방법
KR102270632B1 (ko) 2015-03-04 2021-06-30 삼성디스플레이 주식회사 표시 패널, 표시 장치 및 표시 패널의 구동 방법
KR102400302B1 (ko) 2015-09-08 2022-05-23 삼성디스플레이 주식회사 표시 패널 및 이의 점등 검사선 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100020056A1 (en) * 2005-12-20 2010-01-28 Philippe Le Roy Display Panel and Control Method Using Transient Capacitive Coupling
US20090262048A1 (en) * 2008-04-01 2009-10-22 Ok-Kyung Park Flat panel display device, method of aging the same, and method of testing lighting of the same
US20090278835A1 (en) * 2008-05-07 2009-11-12 Ji-Hyun Ka Mother substrate of organic light emitting display devices and method of aging the same
US20150091444A1 (en) * 2013-10-01 2015-04-02 Panasonic Corporation Panel for display device, display device, and method for testing panel for display device

Also Published As

Publication number Publication date
US20190073931A1 (en) 2019-03-07
KR20190027050A (ko) 2019-03-14
US10636339B2 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
KR102423191B1 (ko) 표시장치 및 표시장치의 검사 방법
JP7244429B2 (ja) 表示パネル及びその割れ検出方法、並びに表示装置
US11217128B2 (en) Display panel and method for detecting cracks in display panel
KR102174368B1 (ko) 표시 장치 및 표시 장치의 테스트 방법
US9262952B2 (en) Organic light emitting display panel
EP3330951A2 (en) Display device
US9595213B2 (en) Organic light-emitting display panel
KR102270083B1 (ko) 유기 발광 표시 패널 및 테스트 방법
US9691314B2 (en) Display panel and display device including the same
KR100941834B1 (ko) 유기전계발광 표시장치의 모기판 및 그 에이징 방법
KR102314796B1 (ko) 표시 패널
KR20150039491A (ko) 유기 발광 표시 패널
CN102257547A (zh) 有源矩阵基板、显示面板以及它们的检查方法
KR20200120781A (ko) 표시 장치 및 그 검사 방법
US10211275B2 (en) Organic light emitting diode display panel with pads and organic light emitting diode display device having the same
US10068510B2 (en) Display panel and inspection method thereof
KR102383751B1 (ko) 유기발광표시패널, 유기발광표시장치 및 신호 라인 결함 감지 방법
KR100782464B1 (ko) Ｏｌｅｄ어레이 기판
CN115798343A (zh) 显示装置
KR102281948B1 (ko) 마이크로 표시장치 및 그의 검사 방법
KR100712179B1 (ko) Ｏｌｅｄ 어레이 기판
US20230320147A1 (en) Display device and method of testing the same
JP2008233730A (ja) 液晶表示パネル

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right