KR20120011059A - 절연 게이트형 바이폴러 트랜지스터 - Google Patents

절연 게이트형 바이폴러 트랜지스터 Download PDF

Info

Publication number
KR20120011059A
KR20120011059A KR1020117028517A KR20117028517A KR20120011059A KR 20120011059 A KR20120011059 A KR 20120011059A KR 1020117028517 A KR1020117028517 A KR 1020117028517A KR 20117028517 A KR20117028517 A KR 20117028517A KR 20120011059 A KR20120011059 A KR 20120011059A
Authority
KR
South Korea
Prior art keywords
layer
silicon carbide
substrate
sic
base layer
Prior art date
Application number
KR1020117028517A
Other languages
English (en)
Inventor
게이지 와다
신 하라다
다케요시 마스다
미사코 호나가
다로 니시구치
마코토 사사키
신스케 후지와라
야스오 나미카와
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20120011059A publication Critical patent/KR20120011059A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

결함의 발생을 억제하면서, 온저항의 저감을 달성할 수 있는 종형 IGBT인 IGBT(100)는 탄화규소 기판(1)과, 드리프트층(3)과, 웰 영역(4)과, n+ 영역(5)과, 이미터 콘택트 전극(92)과, 게이트 산화막(91)과, 게이트 전극(93)과, 콜렉터 전극(96)을 구비한다. 탄화규소 기판(1)은, 탄화규소로 이루어지며, 도전형이 p형인 베이스층(10)과, 단결정 탄화규소로 이루어지며, 베이스층(10) 위에 배치된 SiC층(20)을 포함하고, 베이스층(10)의 p형 불순물 농도는 1×1018 ㎝-3을 초과한다.

Description

절연 게이트형 바이폴러 트랜지스터{INSULATING GATE TYPE BIPOLAR TRANSISTOR}
본 발명은 절연 게이트형 바이폴러 트랜지스터(IGBT: Insulated Gate Bipolar Transistor)에 관한 것이며, 보다 특정적으로는, 마이크로파이프, 적층 결함, 전위 등의 결함을 억제하면서 온저항의 저감을 달성할 수 있는 IGBT에 관한 것이다.
최근, 반도체 장치의 고내압화, 저손실화, 고온 환경 하에서의 사용 등을 가능하게 하기 위해, 반도체 장치를 구성하는 재료로서 탄화규소(SiC)의 채용이 진행되고 있다. 탄화규소는 종래부터 반도체 장치를 구성하는 재료로서 널리 사용되고 있는 규소에 비해 밴드갭이 큰 와이드 밴드갭 반도체이다. 이 때문에, 반도체 장치를 구성하는 재료로서 탄화규소를 채용함으로써, 반도체 장치의 고내압화, 온저항의 저감 등을 달성할 수 있다. 또한, 탄화규소를 재료로서 채용한 반도체 장치는 규소를 재료로서 채용한 반도체 장치에 비해, 고온 환경 하에서 사용된 경우의 특성 저하가 작다고 하는 이점도 갖고 있다.
탄화규소를 재료로서 채용한 고성능 IGBT를 제조하기 위해서는, 탄화규소로 이루어지는 기판(탄화규소 기판)을 준비하고, 그 탄화규소 기판 위에 SiC로 이루어지는 에피택셜 성장층을 형성하는 프로세스의 채용이 유효하다. 또한, 탄화규소 기판을 이용하여 종형 IGBT를 제조하는 경우, 기판의 두께 방향에서의 저항률을 될 수 있는 한 저감시킴으로써, IGBT의 온저항을 저감할 수 있다. 그리고, 기판의 두께 방향에서의 저항률을 저감하기 위해서는, 예컨대 불순물을 높은 농도로 기판에 도입하는 방책을 채용할 수 있다[예컨대 R. C. GLASS et al., "SiC Seeded Crystal Growth", Phys. stat. sol.(b), 1997년, 202, p149-162(비특허문헌 1) 참조]. 또한, 드리프트층에서의 소수 캐리어 주입에 의한 전도도 변조를 효과적으로 작용시키기 위해, 전위나 결함이 적은 고품질의 에피택셜 성장층이 필요하다.
R. C. GLASS et al., "SiC Seeded Crystal Growth", Phys. stat. sol.(b), 1997년, 202, p149-162
그러나, 종형 IGBT의 제작에 적합한 p형 탄화규소 기판(도전형이 p형인 탄화규소 기판)을 얻을 목적으로 p형 불순물을 높은 농도로 기판에 도입하여 기판의 저항률을 저감시킨 경우, 마이크로파이프, 적층 결함, 전위 등의 결함의 밀도가 높아진다. 그리고, 그 탄화규소 기판 위에 SiC로 이루어지는 에피택셜 성장층을 형성한 경우, 에피택셜 성장층 내에서 그 결함이 전파된다. 이 에피택셜 성장층 내의 결함은 소수 캐리어 트랩으로서 기능하고, 캐리어 수명을 저하시킨다. 또한, 상기 탄화규소 기판을 이용하여 종형 IGBT를 제작한 경우, 결함 밀도가 높은 것에 기인하여 전도도 변조가 방해되고, IGBT의 순방향 특성이 저하되다고 하는 문제가 발생한다.
그래서, 본 발명의 목적은 결함의 발생을 억제하면서, 온저항의 저감을 달성할 수 있는 종형 IGBT를 제공하는 것이다.
본 발명에 따른 절연 게이트형 바이폴러 트랜지스터(IGBT)는 탄화규소 기판과, 단결정 탄화규소로 이루어지며, 탄화규소 기판의 한쪽 주면 위에 배치된 도전형이 n형인 드리프트층과, 드리프트층에서 탄화규소 기판과 반대측인 제1 주면을 포함하도록 배치된 도전형이 p형인 웰 영역과, 웰 영역 내의 제1 주면을 포함하도록 배치된 도전형이 n형인 이미터 영역과, 이미터 영역에 접촉하도록, 상기 제1 주면 위에 배치된 이미터 전극과, 절연체로 이루어지며, 상기 제1 주면 위에 웰 영역에 접촉하도록 배치된 절연막과, 절연막 위에 배치된 게이트 전극과, 탄화규소 기판의 다른쪽 주면 위에 배치된 콜렉터 전극을 구비한다. 탄화규소 기판은, 탄화규소로 이루어지며, 도전형이 p형인 베이스층과, 단결정 탄화규소로 이루어지며, 베이스층 위에 배치된 SiC층을 포함한다. 그리고, 베이스층의 p형 불순물 농도는 1×1018 ㎝-3을 초과한다.
본 발명자는 탄화규소 기판에 있어서, 마이크로파이프, 적층 결함, 전위 등의 결함의 발생을 억제하면서, 두께 방향의 저항률을 저감하는 방책에 대해서 상세하게 검토하였다. 그 결과, 이하와 같은 지견을 얻었다. 즉, 상기 탄화규소 기판의 베이스층에서의 p형 불순물 농도(p형 불순물 밀도)가 1×1018 ㎝-3를 초과하도록 하여 저항률을 저감하고, 그 베이스층 위에 마이크로파이프, 적층 결함, 전위 등의 결함의 발생을 억제할 수 있을 정도의 불순물을 포함하는 SiC층을 배치함으로써, 적어도 SiC층에서는 적층 결함의 발생을 억제할 수 있다. 그리고, 그 SiC층 위에 SiC로 이루어지는 에피택셜 성장층(활성층을 구성하는 층)을 형성하여 IGBT를 제작함으로써, 베이스층의 존재에 의한 탄화규소 기판의 저항률의 저감을 달성하면서, 베이스층에 발생할 수 있는 마이크로파이프, 적층 결함, 전위 등의 결함의 영향이 IGBT의 특성에 미치는 것을 억제할 수 있다.
이와 같이, 본 발명의 IGBT에 의하면, 결함의 발생을 억제하면서, 온저항의 저감을 달성할 수 있는 종형 IGBT를 제공할 수 있다. 여기서, 「불순물」이란, 탄화규소 기판에 다수 캐리어를 발생시키기 위해 도입되는 불순물을 말한다. 또한, 베이스층에서의 p형 불순물 농도는 1×1021 ㎝-3 이하로 할 수 있다. 한편, 베이스층에서의 p형 불순물 농도는 1×1020 ㎝-3 이상으로 하여도 좋다. 베이스층에 도입되는 불순물로서는, 예컨대 Al(알루미늄), B(붕소) 등을 채용할 수 있다.
또한, 상기 베이스층과 SiC층은, 예컨대 접합되어 있다. 이것에 의해, 베이스층의 결함이 전파되는 것을 억제하면서 SiC층을 배치한 탄화규소 기판을 용이하게 얻을 수 있다. 이 때, 베이스층과 SiC층은 직접 접합되어도 좋고, 중간층을 통해 접합되어도 좋다.
상기 IGBT에 있어서, 베이스층에 포함되는 불순물과, SiC층에 포함되는 불순물은 상이하여도 좋다. 이것에 의해, 목적에 따른 적절한 불순물을 포함하는 탄화규소 기판을 구비한 IGBT를 제공할 수 있다.
상기 IGBT에 있어서, 베이스층에는, 불순물로서 Al(알루미늄)이 도입되어도 좋다. Al은 SiC에 다수 캐리어로서의 정공을 공급하는 p형 불순물로서 적합하다.
상기 IGBT에 있어서, 베이스층은 단결정 탄화규소로 이루어지고, SiC층의 X선 로킹 커브의 반치폭은 베이스층의 X선 로킹 커브의 반치폭보다 작아도 좋다.
SiC는 상압에서 액상을 갖지 않는다. 또한, 일반적으로, 벌크 단결정 SiC의 결정 성장법으로서 행해지는 승화 재결정법에서의 결정 성장 온도는 2000℃ 이상으로 매우 높고, 성장 조건의 제어나, 그 안정화가 어렵다. 이 때문에, 단결정 SiC로 이루어지는 기판은 고품질을 유지하면서 대구경화하는 것이 어렵다. 한편, 탄화규소 기판을 이용한 IGBT의 제조 프로세스에서 효율적으로 제조하기 위해서는, 정해진 형상 및 크기로 통일된 기판이 필요하다. 이 때문에, 고품질의 탄화규소 단결정(예컨대, 결정성이 높은 단결정 탄화규소)이 얻어진 경우라도, 절단 등에 의해 정해진 형상 등으로 가공할 수 없는 영역은 유효하게 이용되지 않을 가능성이 있다.
이것에 대하여, 상기 본 발명 IGBT를 구성하는 탄화규소 기판에서는, 상기 정해진 형상 및 크기로 가공된 베이스층 위에, 그 베이스층보다 X선 로킹 커브의 반치폭이 작은, 즉 결정성이 높지만 원하는 형상 등이 실현되어 있지 않은 SiC층을 배치할 수 있다. 이러한 탄화규소 기판은 정해진 형상 및 크기로 통일되어 있기 때문에 IGBT의 제조를 효율화할 수 있다. 또한, 이러한 탄화규소 기판의 고품질 SiC층을 사용하여 IGBT를 제조하는 것이 가능하기 때문에, 고품질의 단결정 탄화규소를 유효하게 이용할 수 있다. 그 결과, IGBT의 제조 비용의 저감을 실현할 수 있다.
상기 IGBT에 있어서, 상기 SiC층은 도전형이 p형이며, 불순물 농도가 1×1018 ㎝-3 이하이어도 좋다. 이것에 의해, SiC층에서의 마이크로파이프, 적층 결함, 전위 등의 결함의 발생을 보다 확실하게 억제할 수 있다.
상기 IGBT에 있어서, 상기 절연막은 이산화규소로 이루어져도 좋다. 이것에 의해, 용이하게 상기 절연막을 형성할 수 있다.
상기 IGBT에 있어서, 탄화규소 기판에서, 베이스층과 반대측인 SiC층의 주면은 {0001}면에 대한 오프각이 50˚ 이상 65˚ 이하이어도 좋다.
육방정의 단결정 탄화규소는, <0001> 방향으로 성장시킴으로써, 고품질의 단결정을 효율적으로 제작할 수 있다. 그리고, <0001> 방향으로 성장시킨 탄화규소 단결정으로부터는, {0001}면을 주면으로 하는 탄화규소 기판을 효율적으로 채취할 수 있다. 한편, 면방위 {0001}에 대한 오프각이 50˚ 이상 65˚ 이하인 주면을 갖는 탄화규소 기판을 이용함으로써, 고성능의 IGBT를 제조할 수 있는 경우가 있다.
구체적으로는, IGBT의 제작에 이용되는 탄화규소 기판은 면방위 {0001}에 대한 오프각이 8˚ 정도 이하인 주면을 갖는 것이 일반적이다. 그리고, 그 주면 위에 에피택셜 성장층(활성층)이 형성되고, 그 활성층 위에 절연막(산화막), 전극 등이 형성되어, IGBT가 얻어진다. 이 IGBT에서는, 활성층과 절연막의 계면을 포함하는 영역에 채널 영역이 형성된다. 그러나, 이러한 구조를 갖는 IGBT에서는, 기판의 주면의 면방위 {0001}에 대한 오프각이 8˚ 정도 이하인 것에 기인하여, 채널 영역이 형성되는 활성층과 절연막의 계면 부근에서 많은 계면 준위가 형성되고, 캐리어 주행의 방해가 되어, 채널 이동도가 저하한다.
이것에 대하여, 탄화규소 기판에서, 베이스층과 반대측인 SiC층의 주면의, {0001}면에 대한 오프각을 50˚ 이상 65˚ 이하로 함으로써, 상기 계면 준위의 형성이 저감되고, 온저항이 저감된 IGBT를 제작할 수 있다.
상기 IGBT에 있어서, 탄화규소 기판에서, 베이스층과 반대측인 상기 SiC층의 주면은 오프 방위와 <1-100> 방향이 이루는 각이 5˚ 이하이어도 좋다.
<1-100> 방향은 탄화규소 기판에서의 대표적인 오프 방위이다. 그리고, 기판의 제조 공정에서의 슬라이스 가공의 변동 등에 기인한 오프 방위의 변동을 5˚ 이하로 함으로써, 탄화규소 기판 위에의 에피택셜 성장층(활성층)의 형성을 용이하게 할 수 있다.
상기 탄화규소 기판에 있어서, 베이스층과 반대측인 상기 SiC층의 주면은 <1-100> 방향에서의 {03-38}면에 대한 오프각이 -3˚ 이상 5˚ 이하여도 좋다. 이것에 의해, 탄화규소 기판을 이용하여 IGBT를 제작한 경우에서의 채널 이동도를 한층 더 향상시킬 수 있다. 여기서, 면방위 {03-38}에 대한 오프각을 -3˚ 이상 +5˚ 이하로 한 것은, 채널 이동도와 그 오프각과의 관계를 조사한 결과, 이 범위 내에서 특히 높은 채널 이동도가 얻어진 것에 기초하고 있다.
또한, 「<1-100> 방향에서의 {03-38}면에 대한 오프각」이란, <1-100> 방향 및 <0001> 방향이 뻗는 평면에 대한 상기 주면의 법선의 정사영과, {03-38}면의 법선이 이루는 각도이며, 그 부호는 상기 정사영이 <1-100> 방향에 대하여 평행하게 근접하는 경우가 플러스이며, 상기 정사영이 <0001> 방향에 대하여 평행하게 근접하는 경우가 마이너스이다.
또한, 상기 주면의 면방위는 실질적으로 {03-38}인 것이 보다 바람직하다. 여기서, 주면의 면방위가 실질적으로 {03-38}이라는 것은, 기판의 가공 정밀도 등을 고려하여 실질적으로 면방위를 {03-38}로 간주할 수 있는 오프각의 범위에 기판의 주면의 면방위가 포함되는 것을 의미하고, 이 경우의 오프각의 범위로서는 예컨대 {03-38}에 대하여 오프각의 범위가 ±2˚이다. 이것에 의해, 전술한 채널 이동도를 한층 더 향상시킬 수 있다.
상기 IGBT에 있어서, 탄화규소 기판에서, 베이스층과 반대측인 상기 SiC층의 주면은 오프 방위와 <11-20> 방향이 이루는 각이 5˚ 이하이어도 좋다.
<11-20>은 상기 <1-100> 방향과 마찬가지로, 탄화규소 기판에서의 대표적인 오프 방위이다. 그리고, 기판의 제조 공정에서의 슬라이스 가공의 변동 등에 기인한 오프 방위의 변동을 ±5˚로 함으로써, SiC 기판 위에의 에피택셜 성장층(활성층)의 형성을 용이하게 할 수 있다.
상기 IGBT에 있어서, 베이스층은 단결정 탄화규소로 이루어져도 좋다. 이 경우, SiC층의 결함 밀도는 베이스층의 결함 밀도보다 낮은 것이 바람직하다.
예컨대, 상기 IGBT에 있어서 바람직하게는, SiC층의 마이크로파이프 밀도는 베이스층의 마이크로파이프 밀도보다 작다.
또한, 상기 IGBT에 있어서 바람직하게는, SiC층의 전위 밀도는 베이스층의 전위 밀도보다 낮다.
또한, 상기 IGBT에 있어서 바람직하게는, SiC층의 관통 나선 전위 밀도는 베이스층의 관통 나선 전위 밀도보다 작다. 또한, 상기 IGBT에 있어서 바람직하게는, SiC층의 관통 칼날 전위 밀도는 베이스층의 관통 칼날 전위 밀도보다 작다. 또한, 상기 IGBT에 있어서 바람직하게는, SiC층의 기저면 전위 밀도는 베이스층의 기저면 전위 밀도보다 작다. 또한, 상기 IGBT에 있어서 바람직하게는, SiC층의 혼합 전위 밀도는 베이스층의 혼합 전위 밀도보다 작다. 또한, 상기 IGBT에 있어서 바람직하게는, SiC층의 적층 결함 밀도는 베이스층의 적층 결함 밀도보다 작다. 또한, 상기 IGBT에 있어서 바람직하게는, SiC층의 점 결함 밀도는 베이스층의 점 결함 밀도보다 작다.
마이크로파이프 밀도, 관통 나선 전위 밀도, 관통 칼날 전위 밀도, 기저면 전위 밀도, 혼합 전위 밀도, 적층 결함 밀도, 점 결함 밀도 등의 결함 밀도를 베이스층에 비해 저감시킨 SiC층을 배치함으로써, 고품질의 활성층을 SiC층 위에 형성할 수 있다. 활성층은, 예컨대 에피택셜 성장과 불순물의 이온 주입을 조합함으로써 형성될 수 있다.
상기 IGBT에 있어서, SiC층은 복수층 적층되어도 좋다. 이것에 의해, 원하는 기능에 따른 복수의 SiC층을 포함하는 탄화규소 기판을 구비한 IGBT를 얻을 수 있다.
상기 IGBT에 있어서, 탄화규소 기판은 베이스층과 SiC층 사이에 배치되고, 도전체 또는 반도체로 이루어지는 중간층을 더 포함하며, 그 중간층은 베이스층과 SiC층을 접합하여도 좋다.
이와 같이 베이스층과 SiC층이 중간층에 의해 접합된 구조를 채용함으로써, p형 불순물 농도가 1×1018 ㎝-3를 초과하는 베이스층 위에, 그 베이스층의 결함이 전파되는 것을 억제하면서 SiC층을 배치한 탄화규소 기판을 용이하게 얻을 수 있다. 또한, 중간층이 도전체 또는 반도체로 이루어짐으로써, 두께 방향에서의 도전성을 방해하지 않고 접합하는 것이 가능하다.
상기 IGBT에 있어서, 상기 중간층은 금속으로 이루어져도 좋다. 이 중간층을 구성하는 금속의 일부는 실리사이드화되어도 좋다. 또한, 상기 IGBT에 있어서, 상기 중간층은 탄소로 이루어져도 좋다. 또한, 상기 중간층은 비정질 탄화규소로 이루어져도 좋다. 이것에 의해, 기판의 두께 방향에서의 도전성을 용이하게 확보할 수 있다.
상기 IGBT를 구성하는 탄화규소 기판에 있어서, 베이스층은 SiC층에 대향하는 측의 주면을 포함하도록 단결정 탄화규소로 이루어지는 단결정층을 포함하여도 좋다. 이것에 의해, 베이스층과 SiC층의 물성차(예컨대, 선팽창률의 차)가 작아져, 탄화규소 기판의 휘어짐 등을 억제할 수 있다. 베이스층의 단결정층 이외의 영역은 다결정 탄화규소, 비정질 탄화규소, 또는 탄화규소 소결체 등의 비(非)단결정층이어도 좋다. 이것에 의해, 반도체 장치의 제조 비용을 저감할 수 있다.
또한, 상기 탄화규소 기판에 있어서, SiC층의 X선 로킹 커브의 반치폭은 단결정층의 X선 로킹 커브의 반치폭보다 작은 것이 바람직하다. 또한, 상기 탄화규소 기판에 있어서, SiC층의 마이크로파이프 밀도는 단결정층의 마이크로파이프 밀도보다 낮은 것이 바람직하다. 또한, 상기 탄화규소 기판에 있어서, SiC층의 전위 밀도는 단결정층의 전위 밀도보다 낮은 것이 바람직하다. 이와 같이 함으로써, 고품질의 활성층을 SiC층 위에 형성할 수 있다. 활성층은, 예컨대 에피택셜 성장과 불순물의 이온 주입을 조합함으로써 형성될 수 있다.
이상의 설명으로부터 명백한 바와 같이, 본 발명의 IGBT에 의하면, 결함의 발생을 억제하면서, 온저항의 저감을 달성할 수 있는 종형 IGBT를 제공할 수 있다.
도 1은 IGBT의 구조를 도시하는 개략 단면도이다.
도 2는 탄화규소 기판의 구조를 도시하는 개략 단면도이다.
도 3은 IGBT의 제조 방법을 개략적으로 나타내는 흐름도이다.
도 4는 IGBT의 제조 방법을 설명하기 위한 개략 단면도이다.
도 5는 IGBT의 제조 방법을 설명하기 위한 개략 단면도이다.
도 6은 IGBT의 제조 방법을 설명하기 위한 개략 단면도이다.
도 7은 탄화규소 기판의 제조 방법을 개략적으로 나타내는 흐름도이다.
도 8은 제2 실시형태에서의 IGBT의 구조를 도시하는 개략 단면도이다.
도 9는 제3 실시형태에서의 탄화규소 기판의 제조 방법을 개략적으로 나타내는 흐름도.
도 10은 제3 실시형태에서의 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 11은 제3 실시형태에서의 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 12는 제3 실시형태에서의 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 13은 제4 실시형태에서의 탄화규소 기판의 구조를 도시하는 개략 단면도이다.
도 14는 제5 실시형태에서의 탄화규소 기판의 구조를 도시하는 개략 단면도이다.
도 15는 제5 실시형태에서의 탄화규소 기판의 제조 방법을 개략적으로 나타내는 흐름도이다.
도 16은 제6 실시형태에서의 탄화규소 기판의 구조를 도시하는 개략 단면도이다.
도 17은 제6 실시형태에서의 탄화규소 기판의 제조 방법을 개략적으로 나타내는 흐름도이다.
도 18은 제7 실시형태에서의 탄화규소 기판의 구조를 도시하는 개략 단면도이다.
도 19는 제7 실시형태에서의 탄화규소 기판의 제조 방법을 개략적으로 나타내는 흐름도이다.
도 20은 제7 실시형태에서의 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 21은 p형 4H-SiC에서의 불순물 농도와 이동도와의 관계를 도시하는 도면이다.
이하, 도면에 기초하여 본 발명의 실시형태를 설명한다. 또한, 이하의 도면에서 동일 또는 상당하는 부분에는 동일한 참조번호를 붙이고, 그 설명은 반복하지 않는다.
(제1 실시형태)
먼저, 본 발명의 일 실시형태인 제1 실시형태에 대해서 설명한다. 도 1을 참조하면, 본 실시형태에서의 절연 게이트형 바이폴러 트랜지스터인 IGBT(100)는, 도전형이 p형인 탄화규소 기판(1)과, 버퍼층(2)(도전형은 n형이어도 p형이어도 좋음)과, 탄화규소로 이루어지며 도전형이 n형인 드리프트층(3)과, 도전형이 p형인 한 쌍의 웰 영역(4)과, 도전형이 n형인 이미터 영역으로서의 n+ 영역(5)과, 도전형이 p형인 고농도의 p형 영역으로서의 p+ 영역(6)을 구비한다.
버퍼층(2)은 탄화규소 기판(1)의 한쪽 주면 위에 형성되고, 드리프트층(3)보다 고농도의 불순물을 포함한다. 드리프트층(3)은 버퍼층(2) 위에 형성되고, n형 불순물을 포함함으로써 도전형이 n형이다.
한 쌍의 웰 영역(4)은 드리프트층(3)에서, 탄화규소 기판(1)측의 주면과 반대측인 주면(3A)을 포함하도록 서로 분리되어 형성되고, p형 불순물을 포함함으로써, 도전형이 p형이다. 웰 영역(4)에 포함되는 p형 불순물은, 예컨대 알루미늄(Al), 붕소(B) 등이다.
n+ 영역(5)은 상기 주면(3A)을 포함하고, 웰 영역(4)에 둘러싸이도록, 한 쌍의 웰 영역(4) 각각의 내부에 형성되어 있다. n+ 영역(5)은 n형 불순물, 예컨대 P 등을 드리프트층(3)에 포함되는 n형 불순물보다 높은 농도(밀도)로 포함한다. p+ 영역(6)은 상기 주면(3A)을 포함하고, 웰 영역(4)에 둘러싸이며, n+ 영역(5)에 인접하도록 한 쌍의 웰 영역(4) 각각의 내부에 형성되어 있다. p+ 영역(6)은 p형 불순물, 예컨대 Al 등을 웰 영역(4)에 포함되는 p형 불순물보다 높은 농도(밀도)로 포함한다. 상기 버퍼층(2), 드리프트층(3), 웰 영역(4), n+ 영역(5) 및 p+ 영역(6)은, 활성층(7)을 구성한다.
또한, 도 1을 참조하면, IGBT(100)는 게이트 절연막으로서의 게이트 산화막(91)과, 게이트 전극(93)과, 한 쌍의 이미터 콘택트 전극(92)과, 층간 절연막(94)과, 이미터 배선(95)과, 콜렉터 전극(96)을 구비한다.
게이트 산화막(91)은 주면(3A)에 접촉하고, 한쪽의 n+ 영역(5)의 상부 표면으로부터 다른쪽 n+ 영역(5)의 상부 표면에까지 연장되도록 드리프트층(3)의 주면(3A) 위에 형성되며, 예컨대 이산화규소(SiO2)로 이루어진다.
게이트 전극(93)은 한쪽 n+ 영역(5) 위로부터 다른쪽 n+ 영역(5) 위에까지 연장되도록, 게이트 산화막(91) 위에 접촉하여 배치된다. 또한, 게이트 전극(93)은 불순물이 첨가된 폴리실리콘, Al 등의 도전체로 이루어진다.
이미터 콘택트 전극(92)은, 한 쌍의 n+ 영역(5) 위의 각각으로부터 p+ 영역(6) 위에까지 도달하고, 주면(3A)에 접촉하여 배치된다. 또한, 이미터 콘택트 전극(92)은, 예컨대 NiSi(니켈실리사이드) 등, n+ 영역(5) 및 p+ 영역(6)의 양쪽에 오믹 접촉 가능한 재료로 이루어진다.
층간 절연막(94)은 드리프트층(3)의 주면(3A) 위에서 게이트 전극(93)을 둘러싸고, 한쪽 웰 영역(4) 위부터 다른쪽 웰 영역(4) 위에까지 연장되도록 형성되며, 예컨대 절연체인 이산화규소(SiO2)로 이루어진다.
이미터 배선(95)은 드리프트층(3)의 주면(3A) 위에서, 층간 절연막(94)을 둘러싸고, 이미터 콘택트 전극(92)의 상부 표면 위에까지 연장된다. 또한, 이미터 배선(95)은 Al 등의 도전체로 이루어지며, 이미터 콘택트 전극(92)을 통해 n+ 영역(5)과 전기적으로 접속된다.
콜렉터 전극(96)은 탄화규소 기판(1)에서 드리프트층(3)이 형성되는 측과 반대측인 주면에 접촉하여 형성된다. 이 콜렉터 전극(96)은, 예컨대 NiSi 등, 탄화규소 기판(1)과 오믹 접촉 가능한 재료로 이루어지고, 탄화규소 기판(1)과 전기적으로 접속된다.
또한, 도 2를 참조하면, 본 실시형태에서의 IGBT(100)를 구성하는 탄화규소 기판(1)은, 단결정 탄화규소로 이루어지며, 도전형이 p형인 베이스층(10)과, 단결정 탄화규소로 이루어지며, 베이스층(10) 위에 배치된 도전형이 p형인 SiC층(20)을 포함한다. 그리고, 베이스층(10)의 p형 불순물 농도는 1×1018 ㎝-3을 초과한다. 이 때문에 본 실시형태에서의 IGBT(100)는 결함의 발생을 억제하면서, 온저항의 저감을 달성할 수 있는 종형 IGBT이다. 또한, 베이스층(10)과 SiC층(20) 사이에는 경계가 존재하고, 그 경계에서 결함 밀도가 불연속적이어도 된다. 또한, 베이스층(10)으로서는, 예컨대 단결정 탄화규소, 다결정 탄화규소, 비정질 탄화규소, 탄화규소 소결체 등으로 이루어지는 것, 또는 이들의 조합으로 이루어지는 것을 채용할 수 있다.
다음에, IGBT(100)의 동작에 대해서 설명한다. 도 1을 참조하면, 게이트 전극(93)에 플러스 전압을 인가하고, 그 플러스 전압이 임계값을 초과하면, 게이트 전극(93) 아래의 게이트 산화막(91)에 접하는 웰 영역(4)에 반전층이 형성되며, n+ 영역(5)과 드리프트층(3)이 전기적으로 접속된다. 이것에 의해, n+ 영역(5)으로부터 드리프트층(3)에 전자가 주입되고, 이것에 대응하여 탄화규소 기판(1)으로부터 버퍼층(2)을 통해 정공이 드리프트층(3)에 공급된다. 그 결과, IGBT(100)가 온 상태가 되고, 드리프트층(3)에 전도도 변조가 생겨 이미터 콘택트 전극(92)-콜렉터 전극(96) 간의 저항이 저하된 상태로 전류가 흐른다. 한편, 게이트 전극(93)에 인가되는 상기 플러스 전압이 임계값 이하인 경우, 상기 반전층이 형성되지 않기 때문에, 드리프트층(3)과 웰 영역(4) 사이는 역바이어스 상태가 유지된다. 그 결과, IGBT(100)가 오프 상태가 되어, 전류는 흐르지 않는다.
여기서, IGBT(100)에 있어서, 베이스층(10)은 단결정 탄화규소로 이루어져도 좋다. 그리고, SiC층(20)의 마이크로파이프 밀도는 베이스층(10)의 마이크로파이프 밀도보다 작은 것이 바람직하다. 또한, IGBT(100)에 있어서, SiC층(20)의 관통 나선 전위 밀도는 베이스층(10)의 관통 나선 전위 밀도보다 작은 것이 바람직하다. 또한, IGBT(100)에 있어서, SiC층(20)의 관통 칼날 전위 밀도는 베이스층(10)의 관통 칼날 전위 밀도보다 작은 것이 바람직하다. 또한, IGBT(100)에 있어서, SiC층(20)의 기저면 전위 밀도는 베이스층(10)의 기저면 전위 밀도보다 작은 것이 바람직하다. 또한, IGBT(100)에 있어서, SiC층(20)의 혼합 전위 밀도는 베이스층(10)의 혼합 전위 밀도보다 작은 것이 바람직하다. 또한, IGBT(100)에 있어서, SiC층(20)의 적층 결함 밀도는 베이스층(10)의 적층 결함 밀도보다 작은 것이 바람직하다. 또한, IGBT(100)에 있어서, SiC층(20)의 점 결함 밀도는 베이스층(10)의 점 결함 밀도보다 작은 것이 바람직하다.
이와 같이, 마이크로파이프 밀도, 관통 나선 전위 밀도, 관통 칼날 전위 밀도, 기저면 전위 밀도, 혼합 전위 밀도, 적층 결함 밀도, 점 결함 밀도 등의 결함 밀도를 베이스층(10)에 비해 저감시킨 SiC층(20)을 배치함으로써, 고품질의 활성층(7)을 SiC층(20) 위에 형성할 수 있다.
또한, IGBT(100)에 있어서, SiC층(20)의 p형 불순물 농도는 1×1018 ㎝-3 이하이어도 좋다. 이것에 의해, SiC층(20)에서의 마이크로파이프, 적층 결함, 전위 등의 결함의 발생을 보다 확실하게 억제할 수 있다.
또한, IGBT(100)에 있어서, 베이스층(10)은 단결정 탄화규소로 이루어지AU, SiC층(20)의 X선 로킹 커브의 반치폭은 베이스층(10)의 X선 로킹 커브의 반치폭보다 작아도 좋다.
이것에 의해, 정해진 형상 및 크기로 통일되어 있지만, 비교적 결정성이 낮은 단결정 탄화규소를 탄화규소 기판(1)의 베이스층(10)으로서 이용하고, SiC층(20)으로서, 결정성이 높지만 원하는 형상 등이 실현되어 있지 않는 단결정 탄화규소를 유효하게 이용할 수 있다. 그 결과, IGBT(100)의 제조 비용을 저감할 수 있다.
또한, IGBT(100)에 있어서, 탄화규소 기판(1)에서, 베이스층(10)과 반대측인 SiC층(20)의 주면(20A)은 {0001}면에 대한 오프각이 50˚ 이상 65˚ 이하인 것이 바람직하다. 이것에 의해, 활성층(7)이 에피택셜 성장 및 불순물의 이온 주입에 의해 형성된 경우, 활성층(7)에서 채널 영역이 되는 게이트 산화막(91)과의 계면 부근에서의 계면 준위의 형성이 억제되어, IGBT(100)의 온저항을 저감할 수 있다.
또한, IGBT(100)에 있어서, 탄화규소 기판(1)에서, 베이스층(10)과 반대측인 SiC층(20)의 주면(20A)은 오프 방위와 <1-100> 방향이 이루는 각이 5˚ 이하인 것이 바람직하다.
<1-100> 방향은 탄화규소 기판에서의 대표적인 오프 방위이다. 그리고, 기판의 제조 공정에서의 슬라이스 가공의 변동 등에 기인한 오프 방위의 변동을 5˚ 이하로 함으로써, 탄화규소 기판(1) 위에의 에피택셜 성장층[활성층(7)]의 형성을 용이하게 할 수 있다.
또한, IGBT(100)에 있어서, 상기 탄화규소 기판(1)에서, 베이스층(10)과 반대측인 SiC층(20)의 주면(20A)은 <1-100> 방향에서의 {03-38}면에 대한 오프각이 -3˚ 이상 5˚ 이하인 것이 바람직하다. 이것에 의해, 탄화규소 기판(1)을 이용하여 IGBT(100)를 제작한 경우에서의 채널 이동도를 한층 더 향상시킬 수 있다.
한편, IGBT(100)에 있어서, 탄화규소 기판(1)에서, 베이스층(10)과 반대측인 SiC층(20)의 주면(20A)은 오프 방위와 <11-20> 방향이 이루는 각이 5˚ 이하이어도 좋다.
<11-20>은 상기 <1-100> 방향과 마찬가지로, 탄화규소 기판에서의 대표적인 오프 방위이다. 그리고, 기판의 제조 공정에서의 슬라이스 가공의 변동 등에 기인한 오프 방위의 변동을 ±5˚로 함으로써, SiC층(20) 위에의 에피택셜 성장층[활성층(7)]의 형성을 용이하게 할 수 있다.
여기서, IGBT(100)를 구성하는 탄화규소 기판(1)에서는, 베이스층(10)에 포함되는 불순물과, SiC층(20)에 포함되는 불순물은 상이하여도 좋다. 이것에 의해, 사용 목적에 따른 적절한 불순물을 포함하는 탄화규소 기판(1)을 구비한 IGBT(100)를 얻을 수 있다.
다음에, 제1 실시형태에서의 IGBT(100)의 제조 방법의 일례에 대해서, 도 3?도 6을 참조하여 설명한다. 도 3을 참조하면, 본 실시형태에서의 IGBT(100)의 제조 방법에서는, 먼저 공정 (S110)으로서 탄화규소 기판 준비 공정이 실시된다. 이 공정 (S110)에서는, 도 4를 참조하면, 단결정 탄화규소로 이루어지며 도전형이 p형인 베이스층(10)과, 단결정 탄화규소로 이루어지며 베이스층(10) 위에 배치된 도전형이 p형인 SiC층(20)을 포함하고, 베이스층(10)의 p형 불순물 농도가 1×1018 ㎝-3을 초과하는 탄화규소 기판(1)이 준비된다. 또한, 이 공정 (S110)에서 준비되는 탄화규소 기판(1)에서는, 전체가 단결정 탄화규소로 이루어지는 베이스층(10) 대신에, SiC층(20)에 대향하는 측의 주면(10A)을 포함하도록 단결정 탄화규소로 이루어지는 단결정층(10B)을 포함하고, 다른 영역(10C)은 다결정 탄화규소, 비정질 탄화규소, 또는 탄화규소 소결체로 이루어지는 베이스층(10)이 채용되어도 좋다. 또한, 전체가 단결정 탄화규소로 이루어지는 베이스층(10) 대신에, 전체가 다결정 탄화규소, 비정질 탄화규소, 또는 탄화규소 소결체로 이루어지는 베이스층(10)이 채용되어도 좋다. 탄화규소 기판(1)의 제조 방법에 대해서는 후술한다.
다음에, 공정 (S120)으로서 에피택셜 성장 공정이 실시된다. 이 공정 (S120)에서는, 도 4를 참조하면, 에피택셜 성장에 의해 탄화규소 기판(1)의 한쪽 주면 위에 탄화규소로 이루어지며 도전형이 n형인 버퍼층(2) 및 드리프트층(3)이 순차 형성된다.
다음에, 공정 (S130)으로서 이온 주입 공정이 실시된다. 이 공정 (S130)에서는, 도 4 및 도 5를 참조하면, 먼저 웰 영역(4)을 형성하기 위한 이온 주입이 실시된다. 구체적으로는, 예컨대 Al(알루미늄) 이온이 드리프트층(3)에 주입됨으로써, 웰 영역(4)이 형성된다. 다음에, n+ 영역(5)을 형성하기 위한 이온 주입이 실시된다. 구체적으로는, 예컨대 P(인) 이온이 웰 영역(4)에 주입됨으로써, 웰 영역(4) 내에 n+ 영역(5)이 형성된다. 또한, p+ 영역(6)을 형성하기 위한 이온 주입이 실시된다. 구체적으로는, 예컨대 Al 이온이 웰 영역(4)에 주입됨으로써, 웰 영역(4) 내에 p+ 영역(6)이 형성된다. 상기 이온 주입은, 예컨대 드리프트층(3)의 주면 위에 이산화규소(SiO2)로 이루어지며, 이온 주입이 실시될 원하는 영역에 개구를 갖는 마스크층을 형성하여 실시할 수 있다.
다음에, 공정 (S140)으로서 활성화 어닐링 공정이 실시된다. 이 공정(S140)에서는, 예컨대 아르곤 등의 비활성 가스 분위기 속에서 1700℃로 가열하고, 30분간 유지하는 열처리가 실시된다. 이것에 의해, 상기 공정 (S130)에서 주입된 불순물이 활성화된다.
다음에, 공정 (S150)으로서 산화막 형성 공정이 실시된다. 이 공정 (S150)에서는, 도 5 및 도 6을 참조하면, 예컨대 산소 분위기 속에서 1300℃로 가열하여 60분간 유지하는 열처리가 실시됨으로써, 산화막(게이트 산화막)(91)이 형성된다.
다음에, 공정 (S160)으로서 전극 형성 공정이 실시된다. 도 1을 참조하면, 이 공정 (S160)에서는, 먼저, 예컨대 CVD법에 의해, 불순물이 첨가되어 도전체로 되어 있는 폴리실리콘으로 이루어지는 게이트 전극(93)이 형성된 후, 예컨대 CVD법에 의해, 절연체인 SiO2로 이루어지는 층간 절연막(94)이 주면(3A) 위에서 게이트 전극(93)을 둘러싸도록 형성된다. 다음에, 예컨대 증착법에 의해 형성된 니켈(Ni)막이 가열되어 실리사이드화됨으로써, 이미터 콘택트 전극(92) 및 콜렉터 전극(96)이 형성된다. 다음에, 예컨대 증착법에 의해, 도전체인 Al로 이루어지는 이미터 배선(95)이 주면(3A) 위에서, 층간 절연막(94)을 둘러싸고, n+ 영역(5) 및 이미터 콘택트 전극(92)의 상부 표면 위까지 연장되도록 형성된다. 이상의 수순에 의해, 본 실시형태에서의 IGBT(100)가 완성된다.
또한, 공정 (S110)에서 SiC층(20)에 대향하는 측의 주면(10A)을 포함하도록 단결정 탄화규소로 이루어지는 단결정층(10B)을 포함하고, 다른 영역(10C)은 다결정 탄화규소, 비정질 탄화규소, 또는 탄화규소 소결체로 이루어지는 베이스층(10)이 채용되는 경우, 상기 다른 영역(10C)이 제거되는 공정이 실시되어도 좋다. 이것에 의해, 단결정 탄화규소로 이루어지는 베이스층(10)을 구비한 IGBT(100)를 얻을 수 있다(도 1 참조). 한편, 상기 영역(10C)을 제거하는 공정은 실시되지 않아도 좋다. 이 경우, 도 1에 도시하는 IGBT(100)의 SiC층(20)과 반대측인 베이스층(10)의 주면 위에[즉, 도 1에서 베이스층(10)의 하측의 층으로서] 다결정 탄화규소, 비정질 탄화규소, 또는 탄화규소 소결체로 이루어지는 비(非)단결정층[상기 영역(10C)에 대응한다]이 형성된다. 이 비단결정층은 그 저항률이 낮은 한, IGBT(100)의 특성에는 큰 영향을 미치지 않는다. 이 때문에, 이러한 제조 프로세스를 채용함으로써, 특성에 큰 영향을 주지 않고, IGBT(100)의 제조 비용을 저감할 수 있다.
이 때, SiC층(20)의 X선 로킹 커브의 반치폭은 단결정층(10B)의 X선 로킹 커브의 반치폭보다 작아도 좋다. 이와 같이, 베이스층(10)의 단결정층(10B) 에 비해 X선 로킹 커브의 반치폭이 작은, 즉 결정성이 높은 SiC층(20)을 배치함으로써, 고품질의 활성층(7)을 형성할 수 있다.
또한, SiC층(20)의 마이크로파이프 밀도는 단결정층(10B)의 마이크로파이프 밀도보다 낮아도 좋다. 또한, SiC층(20)의 전위 밀도는 단결정층(10B)의 전위 밀도보다 낮아도 좋다. 또한, SiC층(20)의 관통 나선 전위 밀도는 단결정층(10B)의 관통 나선 전위 밀도보다 작아도 좋다. 또한, SiC층(20)의 관통 칼날 전위 밀도는 단결정층(10B)의 관통 칼날 전위 밀도보다 작아도 좋다. 또한, SiC층(20)의 기저면 전위 밀도는 단결정층(10B)의 기저면 전위 밀도보다 작아도 좋다. 또한, SiC층(20)의 혼합 전위 밀도는 단결정층(10B)의 혼합 전위 밀도보다 작아도 좋다. 또한, SiC층(20)의 적층 결함 밀도는 단결정층(10B)의 적층 결함 밀도보다 작아도 좋다. 또한, SiC층(20)의 점 결함 밀도는 단결정층(10B)의 점 결함 밀도보다 작아도 좋다.
이와 같이, 마이크로파이프 밀도, 관통 나선 전위 밀도, 관통 칼날 전위 밀도, 기저면 전위 밀도, 혼합 전위 밀도, 적층 결함 밀도, 점 결함 밀도 등의 결함 밀도를 베이스층(10)의 단결정층(10B)에 비해 저감시킨 SiC층(20)을 배치함으로써, 고품질의 활성층(7)을 포함하는 IGBT(100)를 얻을 수 있다.
다음에, 상기 공정 (S110)으로서 실시되는 탄화규소 기판 준비 공정에 대해서 설명한다. 도 7을 참조하면, 본 실시형태에서의 탄화규소 기판의 제조에서는, 먼저, 공정 (S10)으로서 기판 준비 공정이 실시된다. 이 공정 (S10)에서는, 도 2를 참조하면, 예컨대 단결정 탄화규소로 이루어지는 도전형이 p형인 베이스 기판(10) 및 SiC 기판(20)이 준비된다.
이 때, SiC 기판(20)의 주면(20A)은, 이 제조 방법에 의해 얻어지는 탄화규소 기판(1)의 주면이 되기 때문에, 원하는 주면의 면방위에 맞춰 SiC 기판(20)의 주면(20A)의 면방위를 선택한다. 여기서는, 예컨대 주면이 {03-38}면인 SiC 기판(20)이 준비된다. 또한, 베이스 기판(10)에는, p형 불순물 농도가 1×1018 ㎝-3보다 큰 기판이 채용된다. 그리고, SiC 기판(20)에는, [형 불순물 농도가 1×1018 ㎝-3인 기판이 채용된다. 여기서, p형 불순물을 포함하는 베이스 기판(10) 및 SiC 기판(20)은, 예컨대 개량 레일리법(Modified-Lely method)에 기초하는 승화 재결정에 의한 결정 성장에서, 불순물인 Al의 고체 원료 또는 가스 원료(TMA; Trimethyl Aluminum) 등을 공급함으로써 얻어진 원료 결정을 슬라이스함으로써 제작될 수 있다.
다음에, 공정 (S20)으로서 기판 평탄화 공정이 실시된다. 이 공정 (S20)은 필수적인 공정이 아니지만, 공정 (S10)에서 준비된 베이스 기판(10)이나 SiC 기판(20)의 평탄성이 불충분한 경우에 실시될 수 있다. 구체적으로는, 예컨대 베이스 기판(10)이나 SiC 기판(20)의 주면에 대하여 연마가 실시된다.
한편, 공정 (S20)을 생략하고, 서로 접촉해야 하는 베이스 기판(10) 및 SiC 기판(20)의 주면을 연마하지 않고 공정 (S30)이 실시되어도 좋다. 이것에 의해, 탄화규소 기판(1)의 제조 비용을 저감할 수 있다. 또한, 베이스 기판(10) 및 SiC 기판(20)의 제작 시의 슬라이스 등에 의해 형성된 표면 부근의 손상층을 제거하는 관점에서, 예컨대 에칭으로 그 손상층을 제거하는 공정을 상기 공정 (S20) 대신에, 또는 상기 공정 (S20) 후에 실시한 다음에, 후술하는 공정 (S30)이 실시되어도 좋다.
다음에, 공정 (S30)으로서, 적층 공정이 실시된다. 이 공정 (S30)에서는, 도 2를 참조하면, 베이스 기판(10)과 SiC 기판(20)을 서로의 주면(10A, 20B)이 접촉하도록 중첩하여, 적층 기판을 제작한다.
다음에, 공정 (S40)으로서, 접합 공정이 실시된다. 이 공정 (S40)에서는, 상기 적층 기판을, 예컨대 탄화규소의 승화 온도 이상의 온도역에서 가열함으로써, 베이스 기판(10)과 SiC 기판(20)이 접합된다. 이것에 의해, 도 2를 참조하면, 베이스층(10)과 SiC층(20)을 구비한 탄화규소 기판(1)이 완성된다. 또한, 승화 온도 이상으로 가열함으로써, 공정 (S20)을 생략하고, 서로 접촉해야 하는 베이스 기판(10) 및 SiC 기판(20)의 주면을 연마하지 않고 공정 (S30)이 실시된 경우라도, 베이스 기판(10)과 SiC 기판(20)을 용이하게 접합할 수 있다. 또한, 이 공정 (S40)에서는, 대기 분위기를 감압함으로써 얻어진 분위기 속에서 상기 적층 기판이 가열되어도 좋다. 이것에 의해, 탄화규소 기판(1)의 제조 비용을 저감할 수 있다.
또한, 공정 (S40)에서의 적층 기판의 가열 온도는 1800℃ 이상 2500℃ 이하인 것이 바람직하다. 가열 온도가 1800℃보다 낮은 경우, 베이스 기판(10)과 SiC 기판(20)의 접합에 장시간을 요하고, 탄화규소 기판(1)의 제조 효율이 저하한다. 한편, 가열 온도가 2500℃를 초과하면, 베이스 기판(10) 및 SiC 기판(20)의 표면이 거칠어져, 제작되는 탄화규소 기판(1)에 결정 결함이 많이 발생할 우려가 있다. 탄화규소 기판(1)에서의 결함 발생을 한층 더 억제하면서 제조 효율을 향상시키기 위해서는, 공정 (S40)에서의 적층 기판의 가열 온도는 1900℃ 이상 2100℃ 이하인 것이 바람직하다. 또한, 이 공정 (S40)에서는, 10-1 Pa보다 높고 104 Pa보다 낮은 압력 하에서 상기 적층 기판이 가열되어도 좋다. 이것에 의해, 간소한 장치에 의해 상기 접합을 실시하는 것이 가능해지고 비교적 단시간에 접합을 실시하기 위한 분위기를 얻는 것이 가능해져, 탄화규소 기판(1)의 제조 비용을 저감할 수 있다. 또한, 공정 (S40)에서의 가열 시의 분위기는 비활성 가스 분위기여도 좋다. 그리고, 그 분위기에 비활성 가스 분위기를 채용하는 경우, 상기 분위기는 아르곤, 헬륨 및 질소를 포함하는 군에서 선택되는 적어도 하나를 포함하는 비활성 가스 분위기인 것이 바람직하다.
그리고, 본 실시형태에서의 IGBT(100)의 제조 방법에서는, 이 탄화규소 기판(1)을 이용하여, IGBT(100)를 제조한다.
(제2 실시형태)
다음에, 본 발명의 다른 실시형태인 제2 실시형태에 대해서 설명한다. 도 8을 참조하면, 제2 실시형태에서의 IGBT(100)는 기본적으로는 도 1 및 도 2에 기초하여 설명한 제1 실시형태의 IGBT(100)와 같은 구조를 가지며, 동일한 효과를 발휘한다. 그러나, 제2 실시형태에서의 IGBT(100)에서는, 탄화규소 기판(1)의 SiC층(20)이 n형 불순물을 포함함으로써 도전형이 n형인 점에서, 제1 실시형태의 경우와 상이하다. 이 때문에, 본 실시형태에서의 IGBT(100)의 동작에서는, 베이스층(10)이 제1 실시형태에서의 탄화규소 기판(1)과 같은 기능을 수행하고, SiC층(20)이 제1 실시형태에서의 드리프트층(3)의 일부와 같은 기능을 수행한다. 즉, SiC층(20)은 활성층(7)의 일부로서 기능한다. 또한, 상기 IGBT(100)는 상기 공정 (S10)에서 준비되는 SiC 기판(20)의 도전형이 n형인 것을 제외하고, 제1 실시형태의 경우와 마찬가지로 제조될 수 있다.
(제3 실시형태)
다음에, 제3 실시형태로서, 본 발명의 IGBT를 구성하는 탄화규소 기판의 다른 제조 방법에 대해서, 도 9?도 12를 참조하여 설명한다. 제3 실시형태에서의 탄화규소 기판의 제조 방법은 기본적으로는 상기 제1 실시형태의 경우와 마찬가지로 실시된다. 그러나, 제3 실시형태에서의 탄화규소 기판의 제조 방법은 베이스층(10)의 형성 프로세스에 있어서 제1 실시형태의 경우와 상이하다.
도 9를 참조하면, 제3 실시형태에서의 탄화규소 기판의 제조 방법에서는, 먼저 공정 (S10)으로서 기판 준비 공정이 실시된다. 이 공정 (S10)에서는, 도 10을 참조하면, 제1 실시형태의 경우와 마찬가지로 SiC 기판(20)이 준비되고, 탄화규소로 이루어지는 원료 기판(11)이 준비된다. 이 원료 기판(11)은 단결정 탄화규소로 이루어져도 좋고, 다결정 탄화규소나 다공질 탄화규소로 이루어져도 좋으며, 탄화규소의 소결체여도 좋다. 또한, 원료 기판(11) 대신에 탄화규소로 이루어지는 원료 분말을 채용할 수도 있다.
여기서, 다결정 탄화규소로 이루어지는 원료 기판은, 예컨대 이하와 같이 제작될 수 있다. 먼저, 감압 CVD(Chemical Vapor Deposition)법에서, 탄소원인 탄화수소 가스(메탄, 프로판, 아세틸렌 등)와 규소원인 실란 가스, 사염화규소 등을 공급하고, 1300?1600℃ 정도로 가열된 카본 기재 위에 다결정 탄화규소를 제작한다. 이 때, 불순물인 Al의 원료(TMA 등)를 공급한다. 그리고, 얻어진 다결정 탄화규소로부터 상기 원료 기판을 채취한다.
또한, 불순물인 Al을 정해진 양 포함하는 원료 분말을 소결함으로써, 탄화규소의 소결체로 이루어지는 베이스 기판을 제작할 수 있다.
다음에, 공정 (S50)으로서 근접 배치 공정이 실시된다. 이 공정 (S50)에서는, 도 10을 참조하면, 서로 대향하도록 배치된 제1 히터(81) 및 제2 히터(82)에 의해, 각각 SiC 기판(20) 및 원료 기판(11)이 유지된다. 여기서, SiC 기판(20)과 원료 기판(11)의 간격의 적정한 값은 후술하는 공정 (S60)에서의 가열 시의 승화 가스의 평균 자유 행정에 관계되어 있다고 생각된다. 구체적으로는, SiC 기판(20)과 원료 기판(11)의 간격의 평균값은 후술하는 공정 (S60)에서의 가열 시의 승화 가스의 평균 자유 행정보다 작아지도록 설정될 수 있다. 예컨대, 압력 1 Pa, 온도 2000℃ 하에서는 원자, 분자의 평균 자유 행정은 엄밀하게는 원자 반경, 분자 반경에 의존하지만, 대략 수?수십 ㎝ 정도이며, 따라서 현실적으로는 상기 간격을 수 ㎝ 이하로 하는 것이 바람직하다. 보다 구체적으로는, SiC 기판(20)과 원료 기판(11)은 1 ㎛ 이상 1 ㎝ 이하의 간격을 두고 서로 그 주면(11A, 20B)이 대향하도록 근접 배치된다. 또한 상기 간격의 평균값이 1 ㎝ 이하인 것에 의해, 후술하는 공정 (S60)에서 형성되는 베이스층(10)의 막 두께 분포를 작게 할 수 있다. 또한, 상기 간격의 평균값이 1 ㎜ 이하인 것에 의해, 후술하는 공정 (S60)에서 형성되는 베이스층(10)의 막 두께 분포를 한층 더 작게 할 수 있다. 또한, 상기 간격의 평균값이 1 ㎛ 이상인 것에 의해, 탄화규소가 승화하는 공간을 충분히 확보할 수 있다. 또한, 상기 승화 가스는 고체 탄화규소가 승화함으로써 형성되는 가스로서, 예컨대 Si, Si2C 및 SiC2을 포함한다.
다음에, 공정 (S60)으로서 승화 공정이 실시된다. 이 공정 (S60)에서는, 제1 히터(81)에 의해 SiC 기판(20)이 정해진 기판 온도까지 가열된다. 또한, 제2 히터(82)에 의해 원료 기판(11)이 정해진 원료 온도까지 가열된다. 이 때, 원료 기판(11)이 원료 온도까지 가열됨으로써, 원료 기판의 표면에서 SiC가 승화한다. 한편, 기판 온도는 원료 온도보다 낮게 설정된다. 구체적으로는, 예컨대 기판 온도는 원료 온도보다 1℃ 이상 100℃ 이하 정도 낮게 설정된다. 기판 온도는, 예컨대 1800℃ 이상 2500℃ 이하이다. 이것에 의해, 도 11에 도시하는 바와 같이, 원료 기판(11)으로부터 승화하여 기체가 된 SiC는 SiC 기판(20)의 표면에 도달하여 고체가 되고, 베이스층(10)을 형성한다. 그리고, 이 상태를 유지함으로써, 도 12에 도시하는 바와 같이 원료 기판(11)을 구성하는 SiC가 모두 승화하여 SiC 기판(20) 표면 위에 이동한다. 이것에 의해, 공정 (S60)이 완료하고, 도 2에 도시하는 탄화규소 기판(1)이 완성된다.
(제4 실시형태)
다음에, 본 발명의 또 다른 실시형태인 제4 실시형태에 대해서 설명한다. 제4 실시형태에서의 IGBT는 기본적으로는 제1 실시형태와 같은 구조를 갖고 있다. 그러나, 제4 실시형태의 IGBT는 그 제조 방법에 있어서 제1 실시형태의 경우와 상이하다.
구체적으로는, 제4 실시형태에서의 IGBT의 제조 방법에서는, 공정 (S110)으로서 실시되는 탄화규소 기판 준비 공정에 있어서, 제1 실시형태의 경우와 구조가 상이한 탄화규소 기판이 준비된다. 도 13을 참조하면, 제4 실시형태에서 준비되는 탄화규소 기판(1)에서는, SiC층(20)이 평면적으로 봤을 때 복수개 나란히 배치된다. 즉, SiC층(20)은 베이스층(10)의 주면(10A)을 따라 복수개 나란히 배치된다. 보다 구체적으로는, 복수의 SiC층(20)은 베이스층(10) 위에서 인접하는 SiC층(20)들이 서로 접촉하도록 매트릭스 형태로 배치된다. 이것에 의해, 본 실시형태에서의 탄화규소 기판(1)은 고품질의 SiC층(20)을 갖는 대구경인 기판으로서 취급하는 것이 가능한 탄화규소 기판(1)이 된다. 그리고, 이 탄화규소 기판(1)을 이용함으로써, IGBT의 제조 프로세스를 효율화할 수 있다. 또한, 도 13을 참조하면, 인접하는 SiC층(20)의 단부면(20C)은 그 SiC층(20)의 주면(20A)에 대하여 실질적으로 수직이다. 이것에 의해, 본 실시형태의 탄화규소 기판(1)은 용이하게 제조 가능하게 된다. 여기서, 예컨대 단부면(20C)과 주면(20A)이 이루는 각이 85˚ 이상 95˚ 이하이면, 상기 단부면(20C)과 주면(20A)은 실질적으로 수직인 것으로 판단할 수 있다. 또한, 제4 실시형태에서의 탄화규소 기판(1)은 제1 실시형태에서의 공정 (S30)에 있어서, 단부면(20C)이 주면(20A)에 대하여 실질적으로 수직인 복수개의 SiC 기판(20)을 베이스 기판(10) 위에 평면적으로 나란히 배치함으로써(도 2 참조), 또는 제3 실시형태에서의 공정 (S50)에서, 제1 히터(81)에 의해, 단부면(20C)이 주면(20A)에 대하여 실질적으로 수직인 복수개의 SiC 기판(20)을 평면적으로 나열한 상태로 유지시킴으로써(도 10 참조), 제1 실시형태 또는 제3 실시형태의 경우와 마찬가지로 제조할 수 있다.
그리고, 본 실시형태에서의 IGBT의 제조 방법에서는, 이 탄화규소 기판(1)이 이용되어, IGBT(100)가 제조된다. 여기서, IGBT(100)는 도 13에 도시하는 탄화규소 기판(1)의 SiC층(20) 위에 활성층(7) 등을 형성함으로써, 평면적으로 봤을 때 복수개 나란히 제작된다. 이 때, 인접하는 SiC층(20)들 간의 경계 영역을 걸치지 않도록, 각 IGBT(100)가 제작된다.
(제5 실시형태)
다음에, 본 발명의 또 다른 실시형태인 제5 실시형태에 대해서 설명한다. 제5 실시형태에서의 IGBT(100)는 기본적으로는 제1 실시형태에서의 IGBT(100)와 같은 구조를 가지며, 같은 효과를 발휘한다. 그러나, 제5 실시형태의 IGBT(100)는 탄화규소 기판(1)의 구조에 있어서 제1 실시형태의 경우와 상이하다.
즉, 도 14를 참조하면, 제5 실시형태에서의 탄화규소 기판(1)에서는, 베이스층(10)과 SiC층(20) 사이에, 비정질 SiC로 이루어지는 중간층으로서의 비정질 SiC층(40)이 배치된다. 그리고, 베이스층(10)과 SiC층(20)은 이 비정질 SiC층(40)에 의해 접속된다. 이 비정질 SiC층(40)의 존재에 의해, 베이스층(10)의 결함이 전파되는 것을 억제하면서 SiC층(20)을 배치한 탄화규소 기판을 용이하게 제작할 수 있다.
다음에, 제5 실시형태에서의 탄화규소 기판(1)의 제조 방법에 대해서 설명한다. 도 15를 참조하면, 제5 실시형태에서의 탄화규소 기판(1)의 제조 방법에서는, 먼저, 공정 (S10)으로서 기판 준비 공정이 제1 실시형태의 경우와 마찬가지로 실시되고, 베이스 기판(10)과 SiC 기판(20)이 준비된다.
다음에, 공정 (S11)로서 Si층 형성 공정이 실시된다. 이 공정 (S11)에서는, 공정 (S10)에서 준비된 베이스 기판(10)의 한쪽 주면 위에, 예컨대 두께 100 ㎚ 정도의 Si층이 형성된다. 이 Si층의 형성은, 예컨대 스퍼터링법에 의해 실시될 수 있다.
다음에, 공정 (S30)으로서 적층 공정이 실시된다. 이 공정 (S30)에서는, 공정 (S11)에서 형성된 Si층 위에, 공정 (S10)에서 준비된 SiC 기판(20)이 배치된다. 이것에 의해, 베이스 기판(10) 위에 Si층을 사이에 두고 SiC 기판(20)이 적층된 적층 기판이 얻어진다.
다음에, 공정 (S70)으로서 가열 공정이 실시된다. 이 공정 (S70)에서는, 공정 (S30)에서 제작된 적층 기판이, 예컨대 압력 1×103 Pa의 수소 가스와 프로판 가스와의 혼합 가스 분위기 속에서, 1500℃ 정도로 가열되고, 3시간 정도 유지된다. 이것에 의해, 상기 Si층에, 주로 베이스 기판(10) 및 SiC 기판(20)으로부터의 확산에 의해 탄소가 공급되고, 도 14에 도시하는 바와 같이 비정질 SiC층(40)이 형성된다. 이것에 의해, 베이스층(10)의 결함이 전파되는 것을 억제하면서 SiC층(20)을 배치한 탄화규소 기판(1)을 용이하게 제조할 수 있다.
(제6 실시형태)
다음에, 본 발명의 또 다른 실시형태인 제6 실시형태에 대해서 설명한다. 제6 실시형태에서의 IGBT(100)는 기본적으로는 제1 실시형태에서의 IGBT(100)와 같은 구조를 가지며, 같은 효과를 발휘한다. 그러나, 제6 실시형태의 IGBT(100)는, 탄화규소 기판(1)의 구조에 있어서 제1 실시형태의 경우와 상이하다.
즉, 도 16을 참조하면, 제6 실시형태에서의 탄화규소 기판(1)에서는, 베이스층(10)과 SiC층(20) 사이에, 금속층의 적어도 일부가 실리사이드화되어 형성된 중간층으로서의 오믹 접촉층(50)이 형성되는 점에서, 제1 실시형태의 경우와 상이하다. 그리고, 베이스층(10)과 SiC층(20)은 이 오믹 접촉층(50)에 의해 접속된다. 이 오믹 접촉층(50)의 존재에 의해, 베이스층(10)의 결함이 전파되는 것을 억제하면서 SiC층(20)을 배치한 탄화규소 기판(1)을 용이하게 제조할 수 있다.
다음에, 제6 실시형태에서의 탄화규소 기판(1)의 제조 방법에 대해서 설명한다. 도 17을 참조하면, 제6 실시형태에서의 탄화규소 기판(1)의 제조 방법에서는, 먼저, 공정 (S10)으로서 기판 준비 공정이 제1 실시형태의 경우와 마찬가지로 실시되고, 베이스 기판(10)과 SiC 기판(20)이 준비된다.
다음에, 공정 (S12)로서 금속막 형성 공정이 실시된다. 이 공정(S12)에서는, 공정 (S10)에서 준비된 베이스 기판(10)의 한쪽 주면 위에, 예컨대 금속을 증착함으로써, 금속막이 형성된다. 이 금속막은, 예컨대 가열됨으로써 실리사이드를 형성하는 금속, 예컨대 니켈, 몰리브덴, 티탄, 알루미늄, 텅스텐으로부터 선택되는 적어도 1종 이상을 포함한다.
다음에, 공정 (S30)으로서 적층 공정이 실시된다. 이 공정 (S30)에서는, 공정 (S12)에서 형성된 금속막 위에, 공정 (S10)에서 준비된 SiC 기판(20)이 배치된다. 이것에 의해, 베이스 기판(10) 위에 금속막을 사이에 두고 SiC 기판(20)이 적층된 적층 기판이 얻어진다.
다음에, 공정 (S70)으로서 가열 공정이 실시된다. 이 공정 (S70)에서는, 공정 (S30)에서 제작된 적층 기판이, 예컨대 아르곤 등의 비활성 가스 분위기 속에서 1000℃ 정도로 가열된다. 이것에 의해, 상기 금속막의 적어도 일부[베이스 기판(10)과 접촉하는 영역 및 SiC 기판과 접촉하는 영역]가 실리사이드화되어, 베이스층(10) 및 SiC층(20)과 오믹 접촉하는 오믹 접촉층(50)이 형성된다. 이것에 의해, 베이스층(10)의 결함이 전파되는 것을 억제하면서 SiC층(20)을 배치한 탄화규소 기판(1)을 용이하게 제조할 수 있다.
(제7 실시형태)
다음에, 본 발명의 또 다른 실시형태인 제7 실시형태에 대해서 설명한다. 제7 실시형태에서의 IGBT(100)는 기본적으로는 제1 실시형태에서의 IGBT와 같은 구조를 가지며, 같은 효과를 발휘한다. 그러나, 제7 실시형태의 IGBT(100)는 탄화규소 기판(1)의 구조에 있어서 제1 실시형태의 경우와 상이하다.
즉, 도 18을 참조하면, 제7 실시형태에서의 탄화규소 기판(1)에서는, 베이스층(10)과 SiC층(20) 사이에 중간층으로서의 카본층(60)이 형성되는 점에서, 제1 실시형태의 경우와 상이하다. 그리고, 베이스층(10)과 SiC층(20)은 이 카본층(60)에 의해 접속된다. 이 카본층(60)의 존재에 의해, 베이스층(10)의 결함이 전파되는 것을 억제하면서 SiC층(20)을 배치한 탄화규소 기판(1)을 용이하게 제조할 수 있다.
다음에, 제7 실시형태에서의 탄화규소 기판(1)의 제조 방법에 대해서 설명한다. 도 19를 참조하면, 먼저 공정 (S10)이 제1 실시형태와 마찬가지로 실시된 후, 필요에 따라 공정 (S20)이 제1 실시형태와 마찬가지로 실시된다.
다음에, 공정 (S25)으로서 접착제 도포 공정이 실시된다. 이 공정 (S25)에서는, 도 20을 참조하면, 예컨대 베이스 기판(10)의 주면 위에 카본 접착제가 도포됨으로써, 전구체층(61)이 형성된다. 카본 접착제로서, 예컨대 수지와, 흑연미립자와, 용제로 이루어지는 것을 채용할 수 있다. 여기서, 수지로서는, 가열됨으로써 난흑연화 탄소가 되는 수지, 예컨대 페놀 수지 등을 채용할 수 있다. 또한, 용제로서는, 예컨대 페놀, 포름알데히드, 에탄올 등을 채용할 수 있다. 또한, 카본 접착제의 도포량은 10 ㎎/㎝2 이상 40 ㎎/㎝2 이하로 하는 것이 바람직하고, 20 ㎎/㎝2 이상 30 ㎎/㎝2 이하로 하는 것이 보다 바람직하다. 또한, 도포되는 카본 접착제의 두께는 100 ㎛ 이하로 하는 것이 바람직하고, 50 ㎛ 이하로 하는 것이 보다 바람직하다.
다음에, 공정 (S30)으로서, 적층 공정이 실시된다. 이 공정 (S30)에서는, 도 20을 참조하면, 베이스 기판(10)의 주면 위에 접촉하여 형성된 전구체층(61) 위에 접촉하도록 SiC 기판(20)이 배치되어, 적층 기판이 제작된다.
다음에, 공정 (S80)으로서, 프리베이킹 공정이 실시된다. 이 공정 (S80)에서는, 상기 적층 기판이 가열됨으로써, 전구체층(61)을 구성하는 카본 접착제로부터 용제 성분이 제거된다. 구체적으로는, 예컨대 상기 적층 기판에 대하여 두께 방향으로 하중을 부하하면서, 적층 기판을 용제 성분의 비점을 초과하는 온도역까지 서서히 가열한다. 이 가열은 클램프 등을 이용하여 베이스 기판(10)과 SiC 기판(20)이 압착되면서 실시되는 것이 바람직하다. 또한, 될 수 있는 한 시간을 들여 프리베이킹(가열)이 실시됨으로써, 접착제로부터의 탈가스가 진행되어, 접착 강도를 향상시킬 수 있다.
다음에, 공정 (S90)으로서, 소성 공정이 실시된다. 이 공정 (S90)에서는, 공정 (S80)에서 가열되어 전구체층(61)이 프리베이킹된 적층 기판이 고온, 바람직하게는 900℃ 이상 1100℃ 이하, 예컨대 1000℃로 가열되고, 바람직하게는 10분 이상 10 시간 이하, 예컨대 1시간 유지됨으로써 전구체층(61)이 소성된다. 소성 시의 분위기로서는, 아르곤 등의 비활성 가스 분위기가 채용되고, 분위기의 압력은 예컨대 대기압으로 할 수 있다. 이것에 의해, 전구체층(61)이 탄소로 이루어지는 카본층(60)이 된다. 그 결과, 도 18을 참조하여, 베이스 기판(베이스층)(10)과 SiC 기판(SiC층)(20)이 카본층(60)에 의해 접합된 제7 실시형태에서의 탄화규소 기판(1)이 얻어진다.
또한, 상기 탄화규소 기판(1)에서는, SiC층(20)을 구성하는 탄화규소의 결정 구조는 육방정계인 것이 바람직하고, 4H-SiC인 것이 보다 바람직하다. 또한, 베이스층(10)과 SiC층(20)[복수의 SiC층(20)을 갖는 경우, 인접하는 SiC층(20)들에 대해서도]은 동일한 결정 구조를 갖는 탄화규소 단결정으로 이루어지는 것이 바람직하다. 이와 같이, 동일한 결정 구조의 탄화규소 단결정을 베이스층(10) 및 SiC층(20)에 채용함으로써, 열팽창 계수 등의 물리적 성질이 통일되고, 탄화규소 기판(1) 및 상기 탄화규소 기판(1)을 이용한 IGBT의 제조 프로세스에 있어서, 탄화규소 기판(1)의 휘어짐이나, 베이스층(10)과 SiC층(20)의 분리, 또는 SiC층(20)들 간의 분리의 발생을 억제할 수 있다.
또한, SiC층(20)과 베이스층(10)[복수의 SiC층(20)을 갖는 경우, 인접하는 SiC층(20)들에 대해서도]은 각각을 구성하는 탄화규소 단결정의 c축이 이루는 각이 1˚ 미만인 것이 바람직하고, 0.1˚ 미만인 것이 보다 바람직하다. 또한, 그 탄화규소 단결정의 c면이 면내에서 회전하지 않는 것이 바람직하다.
또한, IGBT의 제조에 이용되는 탄화규소 기판(1)의 베이스층(베이스 기판)(10)의 구경은 2인치 이상인 것이 바람직하고, 6인치 이상인 것이 보다 바람직하다. 또한, 탄화규소 기판(1)의 두께는 200 ㎛ 이상 1000 ㎛ 이하인 것이 바람직하고, 300 ㎛ 이상 700 ㎛ 이하인 것이 보다 바람직하다. 또한, SiC층(20)의 저항률은 50 mΩ㎝ 이하인 것이 바람직하고, 20 mΩ㎝ 이하인 것이 보다 바람직하다.
실시예
(실시예 1)
이하, 실시예 1에 대해서 설명한다. 본 발명의 IGBT에서의 온저항의 저감 효과를 어림하는 계산을 실시하였다. 구체적으로는, 상기 제1 실시형태에 대응하는 두께 200 ㎛, p형 불순물 밀도 1×1020 ㎝-3의 베이스층(10)과, 두께 200 ㎛, p형 불순물 밀도 1×1018 ㎝-3의 SiC층(20)을 포함하는 탄화규소 기판(1)에서의 기판 저항[베이스층(10)의 저항과 SiC층(20)의 저항의 합](실시예 A)과, 상기 제2 실시형태에 대응하는 두께 400 ㎛, p형 불순물 밀도 1×1020 ㎝-3의 베이스층(10)의 저항(기판 저항)(실시예 B)을 산출하였다. 또한, 종래의 IGBT를 구성하는 탄화규소 기판에 대응하는 두께 400 ㎛, p형 불순물 밀도 1×1018 ㎝-3의 탄화규소 기판의 저항(기판 저항)(비교예 A)을 비교를 위해 산출하였다. 산출은 이하와 같이 이루어졌다.
p형 4H-SiC에서는, 불순물 농도(밀도)와 이동도 사이에 도 21에 도시하는 관계가 성립한다. 그리고, 기판의 저항(R)은 이하의 식에 의해 산출될 수 있다. 산출 결과를 표 1에 나타낸다.
Figure pct00001
Figure pct00002
표 1에 나타내는 바와 같이, 상기 제1 실시형태에 대응하는 실시예 A의 기판저항은 종래의 비교예 A에 대하여 36% 정도 저감될 수 있다. 또한, 상기 제2 실시형태에 대응하는 실시예 B의 기판 저항은 종래의 비교예 A에 대하여 77% 정도 저감할 수 있다. 이와 같이, 본 발명의 IGBT에 의하면, 기판 저항을 종래보다 대폭 저감할 수 있는 것이 확인되었다.
(실시예 2)
다음에, 실시예 2에 대해서 설명한다. 본 발명의 IGBT에서의 콜렉트 전극(이면 전극)과 탄화규소 기판과의 접촉 저항의 저감 효과를 어림하는 계산을 실시하였다. 여기서, 금속인 전극과 n형 반도체인 탄화규소 기판과의 접촉 저항을 저감시켜, 오믹 접촉을 얻기 위해서는,
(1) 일함수(Φ)가 큰 금속을 채용하여 쇼트키 장벽을 낮게 한다
(2) 반도체의 불순물 밀도를 높게 하여 공핍층 폭을 작게 함으로써, 쇼트키 장벽을 얇게 한다
라는 2개의 방책을 생각할 수 있다. 그러나, 실제로는 (1)의 방책을 채용하는 것은 용이하지 않고, (2)의 방책을 채용해 터널 전류를 증대시켜, 오믹 접촉을 얻는 방책이 유효하다. 이하, 높은 불순물 농도를 갖는 베이스층을 포함하는 탄화규소 기판을 채용한 본 발명의 IGBT를 상정하여, 전극과 베이스층과의 접촉 저항에 관한 계산 결과에 대해서 설명한다.
접촉 저항(Rc)에 대해서는, 이하의 식이 성립한다.
Figure pct00003
즉, 접촉 저항(Rc)은 Φbn/(Nd 1/2)에 대하여 지수 함수적으로 의존한다. 그리고, 불순물 농도(불순물 밀도)(Nd)를 상승시킴으로써, 접촉 저항(Rc)을 저감할 수 있다. 구체적으로는, 예컨대 본 발명의 IGBT를 상정하여 P형 불순물 농도가 1×1020 ㎝-3인 기판(베이스층)과 전극과의 접촉 저항(실시예 C)과, 종래의 IGBT를 상정한 P형 불순물 농도가 1×1018 ㎝-3인 기판과 전극과의 접촉 저항(비교예 B)을 산출하였다. 또한 전극을 구성하는 금속으로서는, 예컨대 Al(알루미늄)을 채용할 수 있다. 계산 결과를 표 2에 나타낸다.
Figure pct00004
표 2를 참조하면, 본 발명의 IGBT를 상정한 실시예 C에서의 접촉 저항은 종래의 IGBT를 상정한 비교예 B의 접촉 저항에 대하여, 70% 정도 저감되었다. 이와 같이, 본 발명의 IGBT에 의하면, 기판과 전극(이면 전극)과의 접촉 저항을 대폭 저감시키는 것이 가능하다. 또한, 일반적으로 상기 접촉 저항을 저감시킬 목적으로 전극 형성 후에 열처리가 실시되는 경우가 많지만, 본 발명의 IGBT에 의하면 상기 열처리를 생략, 또는 통상 1000℃ 정도가 되는 열처리 온도를 대폭 낮게 할 수 있을 가능성이 있다.
이번에 개시된 실시형태 및 실시예는 모든 점에서 예시로서, 제한적인 것이 아닌 것으로 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아니라 특허청구범위에서 정해지고, 특허청구범위와 균등한 의미, 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
본 발명의 IGBT는 온저항의 저감이 요구되는 종형 IGBT에 특히 유리하게 적용될 수 있다.
1: 탄화규소 기판 2: 버퍼층
3: 드리프트층 3A: 주면
4: 웰 영역 5: n+ 영역
6: p+ 영역 7: 활성층
10: 베이스층(베이스 기판) 10A: 주면
10B: 단결정층 11: 원료 기판
11A: 주면 20: SiC층(SiC 기판)
20A, 20B: 주면 20C: 단부면
40: 비정질 SiC층 50: 오믹 접촉층
60: 카본층 61: 전구체층
81: 제1 히터 82 제2 히터
91: 산화막(게이트 산화막) 92: 이미터 콘택트 전극
93: 게이트 전극 94: 층간 절연막
95: 이미터 배선 96: 콜렉터 전극
100: IGBT

Claims (15)

  1. 탄화규소 기판(1)과,
    단결정 탄화규소로 이루어지며, 상기 탄화규소 기판(1)의 한쪽 주면 위에 배치된 도전형이 n형인 드리프트층(3)과,
    상기 드리프트층(3)에서 상기 탄화규소 기판(1)과 반대측인 제1 주면(3A)을 포함하도록 배치된 도전형이 p형인 웰 영역(4)과,
    상기 웰 영역(4) 내의 상기 제1 주면(3A)을 포함하도록 배치된 도전형이 n형인 이미터 영역(5)과,
    상기 이미터 영역(5)에 접촉하도록, 상기 제1 주면(3A) 위에 배치된 이미터 전극(92)과,
    절연체로 이루어지며, 상기 제1 주면(3A) 위에 상기 웰 영역(4)에 접촉하도록 배치된 절연막(91)과,
    상기 절연막(91) 위에 배치된 게이트 전극(93)과,
    상기 탄화규소 기판(1)의 다른쪽 주면 위에 배치된 콜렉터 전극(96)
    을 구비하고,
    상기 탄화규소 기판(1)은,
    탄화규소로 이루어지고, 도전형이 p형인 베이스층(10)과,
    단결정 탄화규소로 이루어지고, 상기 베이스층(10) 위에 배치된 SiC층(20)을 포함하며,
    상기 베이스층(10)의 p형 불순물 농도는 1×1018 ㎝-3을 초과하는 것인 절연 게이트형 바이폴러 트랜지스터(100).
  2. 제1항에 있어서, 상기 베이스층(10)에는, 불순물로서 알루미늄이 도입되는 것인 절연 게이트형 바이폴러 트랜지스터(100).
  3. 제1항에 있어서, 상기 SiC층(20)은 도전형이 p형이고, 불순물 농도가 1×1018 ㎝-3 이하인 것인 절연 게이트형 바이폴러 트랜지스터(100).
  4. 제1항에 있어서, 상기 베이스층(10)과 반대측인 상기 SiC층(20)의 주면(20A)은 {0001}면에 대한 오프각이 50˚ 이상 65˚ 이하인 것인 절연 게이트형 바이폴러 트랜지스터(100).
  5. 제4항에 있어서, 상기 베이스층(10)과 반대측인 상기 SiC층(20)의 주면(20A)은 오프 방위와 <1-100> 방향이 이루는 각이 5˚ 이하인 것인 절연 게이트형 바이폴러 트랜지스터(100).
  6. 제5항에 있어서, 상기 베이스층(10)과 반대측인 상기 SiC층(20)의 주면(20A)은 <1-100> 방향에서의 {03-38}면에 대한 오프각이 -3˚ 이상 5˚ 이하인 것인 절연 게이트형 바이폴러 트랜지스터(100).
  7. 제4항에 있어서, 상기 베이스층(10)과 반대측인 상기 SiC층(20)의 주면(20A)은 오프 방위와 <11-20> 방향이 이루는 각이 5˚ 이하인 것인 절연 게이트형 바이폴러 트랜지스터(100).
  8. 제1항에 있어서, 상기 탄화규소 기판(1)은, 상기 베이스층(10)과 상기 SiC층(20) 사이에 배치되며, 도전체 또는 반도체로 이루어지는 중간층(40, 50, 60)을 더 포함하고,
    상기 중간층(40, 50, 60)은 상기 베이스층(10)과 상기 SiC층(20)을 접합하는 것인 절연 게이트형 바이폴러 트랜지스터(100).
  9. 제8항에 있어서, 상기 중간층(50)은 금속으로 이루어진 것인 절연 게이트형 바이폴러 트랜지스터(100).
  10. 제8항에 있어서, 상기 중간층(60)은 탄소로 이루어진 것인 절연 게이트형 바이폴러 트랜지스터(100).
  11. 제8항에 있어서, 상기 중간층(40)은 비정질 탄화규소로 이루어진 것인 절연 게이트형 바이폴러 트랜지스터(100).
  12. 제1항에 있어서, 상기 베이스층(10)은 단결정 탄화규소로 이루어지며,
    상기 SiC층(20)의 X선 로킹 커브의 반치폭은 상기 베이스층(10)의 X선 로킹 커브의 반치폭보다 작은 것인 절연 게이트형 바이폴러 트랜지스터(100).
  13. 제1항에 있어서, 상기 베이스층(10)은 단결정 탄화규소로 이루어지며,
    상기 SiC층(20)의 마이크로파이프 밀도는 상기 베이스층(10)의 마이크로파이프 밀도보다 낮은 것인 절연 게이트형 바이폴러 트랜지스터(100).
  14. 제1항에 있어서, 상기 베이스층(10)은 단결정 탄화규소로 이루어지며,
    상기 SiC층(20)의 전위 밀도는 상기 베이스층(10)의 전위 밀도보다 낮은 것인 절연 게이트형 바이폴러 트랜지스터(100).
  15. 제1항에 있어서, 상기 베이스층(10)은 상기 SiC층(20)에 대향하는 측의 주면(10A)을 포함하도록 단결정 탄화규소로 이루어지는 단결정층(10B)을 포함하는 것인 절연 게이트형 바이폴러 트랜지스터(100).
KR1020117028517A 2009-05-11 2010-04-27 절연 게이트형 바이폴러 트랜지스터 KR20120011059A (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JPJP-P-2009-114737 2009-05-11
JP2009114737 2009-05-11
JP2009219065 2009-09-24
JPJP-P-2009-219065 2009-09-24
JPJP-P-2009-229764 2009-10-01
JP2009229764 2009-10-01
JPJP-P-2009-248621 2009-10-29
JP2009248621 2009-10-29
PCT/JP2010/057445 WO2010131573A1 (ja) 2009-05-11 2010-04-27 絶縁ゲート型バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
KR20120011059A true KR20120011059A (ko) 2012-02-06

Family

ID=43084945

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020117028915A KR20120014024A (ko) 2009-05-11 2010-04-27 탄화규소 기판 및 반도체 장치
KR1020117028517A KR20120011059A (ko) 2009-05-11 2010-04-27 절연 게이트형 바이폴러 트랜지스터
KR1020117028635A KR20120014017A (ko) 2009-05-11 2010-04-27 탄화규소 기판, 반도체 장치 및 탄화규소 기판의 제조 방법
KR1020117005798A KR20120024526A (ko) 2009-05-11 2010-04-27 반도체 기판의 제조방법
KR1020117028245A KR20120023710A (ko) 2009-05-11 2010-04-27 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117028915A KR20120014024A (ko) 2009-05-11 2010-04-27 탄화규소 기판 및 반도체 장치

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020117028635A KR20120014017A (ko) 2009-05-11 2010-04-27 탄화규소 기판, 반도체 장치 및 탄화규소 기판의 제조 방법
KR1020117005798A KR20120024526A (ko) 2009-05-11 2010-04-27 반도체 기판의 제조방법
KR1020117028245A KR20120023710A (ko) 2009-05-11 2010-04-27 반도체 장치

Country Status (8)

Country Link
US (5) US20120056202A1 (ko)
EP (5) EP2432001A4 (ko)
JP (5) JPWO2010131572A1 (ko)
KR (5) KR20120014024A (ko)
CN (5) CN102422388A (ko)
CA (5) CA2761430A1 (ko)
TW (5) TW201104861A (ko)
WO (5) WO2010131573A1 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201600407SA (en) * 2009-02-20 2016-02-26 Semiconductor Energy Lab Semiconductor device and manufacturing method of the same
JPWO2010131572A1 (ja) 2009-05-11 2012-11-01 住友電気工業株式会社 半導体装置
WO2011058830A1 (ja) * 2009-11-13 2011-05-19 住友電気工業株式会社 半導体基板の製造方法
JPWO2011096109A1 (ja) * 2010-02-05 2013-06-10 住友電気工業株式会社 炭化珪素基板の製造方法
JP2011246315A (ja) * 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP5447206B2 (ja) * 2010-06-15 2014-03-19 住友電気工業株式会社 炭化珪素単結晶の製造方法および炭化珪素基板
JPWO2012127748A1 (ja) * 2011-03-22 2014-07-24 住友電気工業株式会社 炭化珪素基板
JP2012201543A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 炭化珪素基板
JP2013018693A (ja) * 2011-06-16 2013-01-31 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
DE112012003260T5 (de) 2011-08-05 2014-05-15 Sumitomo Electric Industries, Ltd. Substrat, Halbleitervorrichtung und Verfahren zur Herstellung derselben
JPWO2013073216A1 (ja) * 2011-11-14 2015-04-02 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
KR101984698B1 (ko) * 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
JP6119100B2 (ja) 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
TWI456737B (zh) * 2012-03-05 2014-10-11 Richtek Technology Corp 垂直式半導體元件及其製造方法
CN103325747A (zh) * 2012-03-19 2013-09-25 立锜科技股份有限公司 垂直式半导体元件及其制造方法
JP5884585B2 (ja) * 2012-03-21 2016-03-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9466552B2 (en) * 2012-03-30 2016-10-11 Richtek Technology Corporation Vertical semiconductor device having a non-conductive substrate and a gallium nitride layer
KR101386119B1 (ko) * 2012-07-26 2014-04-21 한국전기연구원 ＳｉＣ ＭＯＳＦＥＴ의 오믹 접합 형성방법
US9184229B2 (en) * 2012-07-31 2015-11-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
JP6297783B2 (ja) * 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6119564B2 (ja) 2013-11-08 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6356428B2 (ja) * 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法
CN103855206A (zh) * 2014-02-18 2014-06-11 宁波达新半导体有限公司 绝缘栅双极晶体管及其制造方法
JP2015176995A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6180978B2 (ja) * 2014-03-20 2017-08-16 株式会社東芝 半導体装置およびその製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JPWO2016059670A1 (ja) * 2014-10-14 2017-04-27 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
CN104465721B (zh) * 2014-12-05 2019-05-14 国家电网公司 一种碳化硅外延材料及其制备方法
JP2017059600A (ja) * 2015-09-14 2017-03-23 株式会社東芝 半導体装置及びその製造方法
WO2017090285A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN105679647B (zh) * 2015-12-31 2018-06-29 清华大学 具有原子级平整表面的衬底的制备方法
DE112017003660B4 (de) * 2016-07-21 2024-08-01 Mitsubishi Electric Corp. Siliciumcarbid-halbleitereinheit und verfahren zur herstellung einer siliciumcarbid-halbleitereinheit
JP6703915B2 (ja) 2016-07-29 2020-06-03 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
KR101866869B1 (ko) 2016-08-18 2018-06-14 주식회사 티씨케이 SiC 소재 및 SiC 복합 소재
DE112017006965T5 (de) * 2017-01-31 2019-10-17 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumcarbidsubstrat und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
WO2018142668A1 (ja) * 2017-01-31 2018-08-09 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6883745B2 (ja) * 2017-03-24 2021-06-09 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
US11233141B2 (en) 2018-01-16 2022-01-25 Ipower Semiconductor Self-aligned and robust IGBT devices
WO2019157222A1 (en) * 2018-02-07 2019-08-15 Ipower Semiconductor Igbt devices with 3d backside structures for field stop and reverse conduction
KR102649978B1 (ko) 2018-05-03 2024-03-22 엘지전자 주식회사 정수기의 제어 방법
JP7239182B2 (ja) * 2018-10-16 2023-03-14 山▲東▼天岳先▲進▼科技股▲フン▼有限公司 高純度炭化ケイ素単結晶基板及びその製造方法、応用
JP7143769B2 (ja) * 2019-01-10 2022-09-29 三菱電機株式会社 炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法
JP7410478B2 (ja) * 2019-07-11 2024-01-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
EP4044212B1 (en) * 2019-11-14 2024-02-14 Huawei Digital Power Technologies Co., Ltd. Semiconductor substrate, manufacturing method therefor, and semiconductor device
CN113981537A (zh) * 2020-07-27 2022-01-28 环球晶圆股份有限公司 碳化硅晶种及其制造方法、碳化硅晶体的制造方法
KR102442732B1 (ko) * 2021-11-05 2022-09-13 주식회사 쎄닉 탄화규소 웨이퍼 및 이의 제조방법
TWI831512B (zh) * 2022-12-09 2024-02-01 鴻揚半導體股份有限公司 半導體裝置和其形成方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637276B2 (ja) * 1988-01-18 1994-05-18 株式会社豊田自動織機製作所 上下移動機構付プッシャー装置
JP2846986B2 (ja) 1991-10-30 1999-01-13 三菱マテリアル株式会社 半導体ウェーハの製造方法
JPH0748198A (ja) * 1993-08-05 1995-02-21 Sumitomo Electric Ind Ltd ダイヤモンドの合成法
JPH10223835A (ja) 1997-02-05 1998-08-21 Hitachi Ltd 半導体装置とその製造方法
JP2961522B2 (ja) 1997-06-11 1999-10-12 日本ピラー工業株式会社 半導体電子素子用基板およびその製造方法
JP3254559B2 (ja) 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
CN1231003A (zh) * 1997-06-27 1999-10-06 日本皮拉工业株式会社 单晶SiC及其制造方法
JPH1187200A (ja) 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JP2939615B2 (ja) 1998-02-04 1999-08-25 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP2000277405A (ja) * 1999-03-29 2000-10-06 Meidensha Corp 半導体素子の製造方法
TW565630B (en) * 1999-09-07 2003-12-11 Sixon Inc SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer
JP2002015619A (ja) 2000-06-29 2002-01-18 Kyocera Corp 導電性材及びそれを用いた耐プラズマ部材及び半導体製造用装置
JP4843854B2 (ja) * 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
US6909119B2 (en) * 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
DE10247017B4 (de) * 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
FR2834123B1 (fr) 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US8080826B1 (en) * 2002-02-14 2011-12-20 Rf Micro Devices, Inc. High performance active and passive structures based on silicon material bonded to silicon carbide
US20040144301A1 (en) * 2003-01-24 2004-07-29 Neudeck Philip G. Method for growth of bulk crystals by vapor phase epitaxy
CN100567592C (zh) * 2003-01-28 2009-12-09 住友电气工业株式会社 金刚石复合基板及其制造方法
CN100505318C (zh) * 2003-06-13 2009-06-24 住友电气工业株式会社 场效应晶体管
JP4238357B2 (ja) 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP4219800B2 (ja) 2003-12-22 2009-02-04 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
CN100433256C (zh) * 2004-03-18 2008-11-12 克里公司 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构
JP4874527B2 (ja) 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
JP4442366B2 (ja) 2004-08-27 2010-03-31 住友電気工業株式会社 エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
JP4733485B2 (ja) * 2004-09-24 2011-07-27 昭和電工株式会社 炭化珪素単結晶成長用種結晶の製造方法、炭化珪素単結晶成長用種結晶、炭化珪素単結晶の製造方法、および炭化珪素単結晶
US7314520B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP2006228961A (ja) 2005-02-17 2006-08-31 Toyota Central Res & Dev Lab Inc 半導体装置
JPWO2006114999A1 (ja) * 2005-04-18 2008-12-18 国立大学法人京都大学 化合物半導体装置及び化合物半導体製造方法
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
JP2008004726A (ja) 2006-06-22 2008-01-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP4916247B2 (ja) * 2006-08-08 2012-04-11 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
CN100438083C (zh) * 2006-12-23 2008-11-26 厦门大学 δ掺杂4H-SiC PIN结构紫外光电探测器及其制备方法
JP4748067B2 (ja) 2007-01-15 2011-08-17 株式会社デンソー 炭化珪素単結晶の製造方法および製造装置
JP2008226997A (ja) 2007-03-09 2008-09-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2008235776A (ja) * 2007-03-23 2008-10-02 Sumco Corp 貼り合わせウェーハの製造方法
WO2008120469A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 炭化珪素半導体素子の製造方法
WO2008120467A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 半導体装置の製造方法
FR2914488B1 (fr) * 2007-03-30 2010-08-27 Soitec Silicon On Insulator Substrat chauffage dope
JP2008280207A (ja) 2007-05-10 2008-11-20 Matsushita Electric Ind Co Ltd ＳｉＣ単結晶基板の製造方法
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
WO2010131571A1 (ja) 2009-05-11 2010-11-18 住友電気工業株式会社 半導体装置
JPWO2010131572A1 (ja) 2009-05-11 2012-11-01 住友電気工業株式会社 半導体装置
US20120070605A1 (en) 2009-09-24 2012-03-22 Sumitomo Electric Industries, Ltd. Silicon carbide ingot, silicon carbide substrate, manufacturing method thereof, crucible, and semiconductor substrate
US20110221039A1 (en) * 2010-03-12 2011-09-15 Sinmat, Inc. Defect capping for reduced defect density epitaxial articles
JP2011233638A (ja) * 2010-04-26 2011-11-17 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP2011243848A (ja) * 2010-05-20 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
JP2011256053A (ja) * 2010-06-04 2011-12-22 Sumitomo Electric Ind Ltd 複合基板およびその製造方法

Also Published As

Publication number Publication date
WO2010131573A1 (ja) 2010-11-18
US20120056202A1 (en) 2012-03-08
EP2432022A1 (en) 2012-03-21
TW201104861A (en) 2011-02-01
EP2432000A4 (en) 2012-11-21
CN102160143A (zh) 2011-08-17
JPWO2010131573A1 (ja) 2012-11-01
CA2761245A1 (en) 2010-11-18
WO2010131569A1 (ja) 2010-11-18
EP2432001A4 (en) 2012-11-21
JP5344037B2 (ja) 2013-11-20
CA2735975A1 (en) 2010-11-18
WO2010131570A1 (ja) 2010-11-18
TW201101484A (en) 2011-01-01
WO2010131572A1 (ja) 2010-11-18
US20120061687A1 (en) 2012-03-15
CA2761430A1 (en) 2010-11-18
US20110165764A1 (en) 2011-07-07
US8168515B2 (en) 2012-05-01
CA2761428A1 (en) 2010-11-18
JP5477380B2 (ja) 2014-04-23
TW201104865A (en) 2011-02-01
KR20120014017A (ko) 2012-02-15
KR20120023710A (ko) 2012-03-13
JPWO2010131570A1 (ja) 2012-11-01
WO2010131568A1 (ja) 2010-11-18
EP2432020A1 (en) 2012-03-21
EP2432002A1 (en) 2012-03-21
JPWO2010131572A1 (ja) 2012-11-01
JPWO2010131568A1 (ja) 2012-11-01
CN102422425A (zh) 2012-04-18
CN102422387A (zh) 2012-04-18
KR20120014024A (ko) 2012-02-15
EP2432020A4 (en) 2013-06-26
JPWO2010131569A1 (ja) 2012-11-01
CN102422424A (zh) 2012-04-18
CN102160143B (zh) 2013-05-29
US20120056201A1 (en) 2012-03-08
CN102422388A (zh) 2012-04-18
EP2432001A1 (en) 2012-03-21
US20120061686A1 (en) 2012-03-15
TW201101482A (en) 2011-01-01
EP2432000A1 (en) 2012-03-21
KR20120024526A (ko) 2012-03-14
TW201120939A (en) 2011-06-16
EP2432002A4 (en) 2012-11-21
CA2761246A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
KR20120011059A (ko) 절연 게이트형 바이폴러 트랜지스터
WO2011046020A1 (ja) 炭化珪素基板の製造方法、炭化珪素基板および半導体装置
JP2011243770A (ja) 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011052320A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
KR20120023817A (ko) 탄화규소 기판의 제조 방법 및 탄화규소 기판
WO2010131571A1 (ja) 半導体装置
WO2011077797A1 (ja) 炭化珪素基板
JPWO2011092893A1 (ja) 炭化珪素基板の製造方法
KR20120108912A (ko) 탄화규소 기판
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
KR20120038508A (ko) 탄화 규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화 규소 기판, 및 반도체 장치
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011086734A1 (ja) 炭化珪素基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application