JP5157843B2 - 炭化ケイ素半導体装置およびその製造方法 - Google Patents

炭化ケイ素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5157843B2
JP5157843B2 JP2008297088A JP2008297088A JP5157843B2 JP 5157843 B2 JP5157843 B2 JP 5157843B2 JP 2008297088 A JP2008297088 A JP 2008297088A JP 2008297088 A JP2008297088 A JP 2008297088A JP 5157843 B2 JP5157843 B2 JP 5157843B2
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
substrate
insulating film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008297088A
Other languages
English (en)
Other versions
JP2009158933A (ja
Inventor
真 原田
健良 増田
圭司 和田
将斗 津守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008297088A priority Critical patent/JP5157843B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to EP09827391.5A priority patent/EP2357671A4/en
Priority to PCT/JP2009/051762 priority patent/WO2010058610A1/ja
Priority to KR1020117007375A priority patent/KR101225332B1/ko
Priority to US13/063,083 priority patent/US8686434B2/en
Priority to CN200980146557.3A priority patent/CN102224594B/zh
Priority to TW098103745A priority patent/TWI440180B/zh
Publication of JP2009158933A publication Critical patent/JP2009158933A/ja
Application granted granted Critical
Publication of JP5157843B2 publication Critical patent/JP5157843B2/ja
Priority to US14/179,371 priority patent/US20140159057A1/en
Priority to US14/179,338 priority patent/US20140159056A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Description

この発明は、炭化ケイ素半導体装置およびその製造方法に関し、より特定的には、優れた電気的特性を示す炭化ケイ素半導体装置およびその製造方法に関する。
従来、炭化ケイ素（ＳｉＣ）を用いた半導体装置が知られている（たとえば、国際公開ＷＯ０１／０１８８７２号パンフレット（以下、特許文献１と呼ぶ））。特許文献１では、面方位がほぼ｛０３−３８｝であり４Ｈ型ポリタイプのＳｉＣ基板を用いて半導体装置としてのＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）を形成している。当該ＭＯＳＦＥＴでは、ゲート酸化膜をドライ酸化により形成している。上記特許文献１では、このようなＭＯＳＦＥＴにおいて大きなチャネル移動度（約１００ｃｍ2／Ｖｓ）を実現できるとしている。
国際公開ＷＯ０１／０１８８７２号パンフレット
しかし、発明者らが検討した結果、上述したＭＯＳＦＥＴにおいてチャネル移動度が十分に大きくならない場合があることを見出した。ＳｉＣを用いた半導体装置の優れた特性を安定して発揮させるためには、大きなチャネル移動度を再現性良く実現することが求められる。
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、チャネル移動度のような電気的特性の優れた炭化ケイ素半導体装置およびその製造方法を提供することである。
発明者は、上述のようにＳｉＣを用いた半導体装置において大きなチャネル移動度を再現性よく実現するため、チャネル移動度が小さくなる原因について鋭意研究した結果、本発明を完成した。すなわち、上述した半導体装置では、ゲート酸化膜をドライ酸化により形成しているが、このようなドライ酸化によって当該ゲート酸化膜と当該ゲート酸化膜下に位置するＳｉＣ半導体膜との界面にトラップ（界面準位）が多数形成されると考えられる。このような界面準位の存在は、上述したチャネル移動度を小さくする要因となり得る。これは、上述したＭＯＳＦＥＴのしきい値電圧が理論値に比べて大幅に高くなっていることからも推定される。そこで、発明者は、このような界面準位の影響を低減する方法を探索した結果、上記界面近傍の窒素原子濃度または水素原子濃度を高めることにより、チャネル移動度を大きくできることを見出した。これは、界面近傍における窒素原子濃度または水素原子濃度を高めることにより、界面準位の影響を抑制することができるためであると予想される。このような知見に基づき、本発明に従った炭化ケイ素半導体装置は、面方位｛０００１｝に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板と、半導体層と絶縁膜とを備える。半導体層は基板上に形成され、炭化ケイ素からなる。絶縁膜は、半導体層の表面に接触するように形成されている。半導体層と絶縁膜との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値が１×１０21ｃｍ-3以上である。
また、本発明に従った炭化ケイ素半導体装置は、面方位｛０００１｝に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板と、半導体層と絶縁膜とを備える。半導体層は基板上に形成され、炭化ケイ素からなる。絶縁膜は、半導体層の表面に接触するように形成されている。半導体層と絶縁膜との界面から１０ｎｍ以内の領域における水素原子濃度の最大値が１×１０21ｃｍ-3以上である。
また、本発明に従った炭化ケイ素半導体装置は、面方位｛０００１｝に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板と、半導体層と絶縁膜とを備える。半導体層は基板上に形成され、炭化ケイ素からなる。絶縁膜は、半導体層の表面に接触するように形成されている。半導体層と絶縁膜との界面から１０ｎｍ以内の領域における窒素原子および水素原子の合計濃度の最大値が１×１０21ｃｍ-3以上である。
このようにすれば、絶縁膜と半導体層との界面近傍における半導体層でのキャリアの移動度（たとえば絶縁膜をゲート絶縁膜として用いた場合のチャネル移動度）を、当該界面近傍に窒素原子または水素原子を含有させない場合よりも大きくし、従来の珪素を用いた半導体装置よりも低いオン抵抗を実現することができる。このため、十分大きなキャリア移動度（チャネル移動度）を示す、電気的特性の優れた炭化ケイ素半導体装置を得ることができる。
なお、オフ角の下限を５０°としたのは、後述するデータにも示されるように、オフ角が４３．３°の（０１−１４）面からオフ角が５１．５°の（０１−１３）面にかけてオフ角の増大とともにキャリア移動度の顕著な増大が見られたこと、また、上記（０１−１４）面から（０１−１３）面の間のオフ角の範囲には自然面が無いこと、といった理由による。
また、オフ角の上限を６５°としたのは、オフ角が６２．１°の（０１−１２）面からオフ角が９０°の（０１−１０）面にかけてオフ角の増大とともにキャリア移動度の顕著な減少が見られたこと、また、上記（０１−１２)面から（０１−１０）面の間のオフ角の範囲には自然面が無いこと、といった理由による。
この発明に従った炭化ケイ素半導体装置の製造方法では、まず面方位｛０００１｝に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板を準備する工程を実施する。基板上に半導体層を形成する工程を実施する。さらに、半導体層の表面に接触するように絶縁膜を形成する工程を実施する。半導体層と絶縁膜との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値が１×１０21ｃｍ-3以上となるように窒素原子濃度を調整する工程を実施する。
また、この発明に従った炭化ケイ素半導体装置の製造方法では、まず面方位｛０００１｝に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板を準備する工程を実施する。基板上に半導体層を形成する工程を実施する。さらに、半導体層の表面に接触するように絶縁膜を形成する工程を実施する。半導体層と絶縁膜との界面から１０ｎｍ以内の領域における水素原子濃度の最大値が１×１０21ｃｍ-3以上となるように水素原子濃度を調整する工程を実施する。
また、この発明に従った炭化ケイ素半導体装置の製造方法では、まず面方位｛０００１｝に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板を準備する工程を実施する。基板上に半導体層を形成する工程を実施する。さらに、半導体層の表面に接触するように絶縁膜を形成する工程を実施する。半導体層と絶縁膜との界面から１０ｎｍ以内の領域における窒素原子および水素原子の合計濃度の最大値が１×１０21ｃｍ-3以上となるように合計濃度を調整する工程を実施する。
このようにすれば、本発明に従った、キャリア移動度（チャネル移動度）の増大した炭化ケイ素半導体装置を容易に製造することができる。
本発明によれば、キャリア移動度の大きな炭化ケイ素半導体装置を得ることができる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
（実施の形態１）
図１は、本発明による半導体装置を示す断面模式図である。図１を参照して、本発明による半導体装置の実施の形態１を説明する。
図１に示した半導体装置１は、炭化ケイ素半導体装置としての横型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であって、炭化ケイ素（ＳｉＣ）からなる基板２と、この基板２上に形成された炭化ケイ素からなるエピタキシャル層３と、このエピタキシャル層３上に形成された炭化ケイ素からなるｐ型層４と、ｐ型層４の表面に間隔を隔てて形成されたｎ+領域５、６と、このｎ+領域５、６の間のチャネル領域上に位置するゲート絶縁膜としての酸化膜８と、この酸化膜８上に形成されたゲート電極１０と、ｎ+領域５、６のそれぞれの上に形成されたソース電極１１およびドレイン電極１２とを備える。基板２は、面方位｛０００１｝に対するオフ角が約５３°程度である（０３−３８）面を主表面とする基板である。基板２はｎ型の導電性不純物を含む。
基板２上に形成された炭化ケイ素からなるエピタキシャル層３は、アンドープ層である。このエピタキシャル層３上に形成されたｐ型層４には、ｐ型を示す導電性不純物が含有されている。また、ｎ+領域５、６には、ｎ型を示す導電性不純物が注入されている。そして、このｐ型層４およびｎ+領域５、６を覆うように酸化膜７、８が形成されている。この酸化膜７、８にはｎ+領域５、６上に位置する領域に開口部が形成されている。当該開口部の内部において、ｎ+領域５、６のそれぞれに電気的に接続されたソース電極１１およびドレイン電極１２が形成されている。そして、ゲート絶縁膜として作用する酸化膜８上にゲート電極１０が配置されている。ｎ+領域５、６の間の距離であるチャネル長Ｌgは、たとえば１００μｍ程度とすることができる。また、チャネル幅は上記チャネル長Ｌgのたとえば２倍程度（２００μｍ程度）とすることができる。
図１に示した半導体装置においては、半導体層としてのｐ型層４と酸化膜８との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値が１×１０21ｃｍ-3以上となっている。この結果、チャネル長Ｌgを有するチャネル領域（ｐ型層４におけるｎ+領域５、６の間の領域）での移動度（チャネル移動度）を十分大きな値とすることができる。
これは以下のような理由によると考えられる。すなわち、酸化膜８と半導体層であるｐ型層４との界面において、酸化膜８を熱酸化などによって形成した場合に界面準位が多く形成される。そして、そのままではチャネル領域におけるチャネル移動度が理論値に比べて極めて小さくなる。この問題に対し、上述のように当該酸化膜８とｐ型層４との界面領域に窒素原子を導入することにより、上述した界面準位の影響を低減してチャネル移動度を向上させることができる。
図２は、図１に示した半導体装置の製造方法を説明するためのフローチャートである。また、図３〜図７は、図２に示した製造方法の各工程を説明するための断面模式図である。図２〜図７を参照して、本発明による半導体装置の実施の形態１の製造方法を説明する。
まず、図２に示すように、基板準備工程（Ｓ１０）を実施する。この工程においては、具体的には面方位（０３−３８）面を主表面とする導電型がｎ型の炭化ケイ素基板を基板２として準備する。このような基板は、たとえば（０００１）面を主表面とするインゴットから（０３−３８）面が主表面として露出するように基板を切出すといった手法により得ることができる。
次に、エピタキシャル層形成工程（Ｓ２０）を実施する。具体的には、図３に示すように、基板２上にアンドープの炭化ケイ素エピタキシャル層３を形成する。
次に、注入工程（Ｓ３０）を実施する。具体的には、まずエピタキシャル層３にｐ型の導電性を示す導電性不純物（たとえばアルミニウム（Ａｌ））を注入することにより、図４に示すようにｐ型層４を形成する。次にｎ型の導電型を示す不純物を注入することにより、図５に示すように、ｎ+領域５、６を形成する。このｎ型を示す導電性不純物としては、たとえばリン（Ｐ）を用いることができる。このｎ+領域５、６を形成する場合、従来周知の任意の方法を利用することができる。たとえば、酸化膜をｐ型層４の上部表面を覆うように形成した後、フォトリソグラフィおよびエッチングによってｎ+領域５、６が形成されるべき領域の平面形状パターンと同じ平面形状パターンを有する開口部を当該酸化膜に形成する。さらに、このパターンが形成された酸化膜をマスクとして導電性不純物を注入する。このようにして、上述したｎ+領域５、６を形成することができる。
この後、注入した不純物を活性化するための活性化アニール処理を行なう。この活性化アニール処理としては、たとえば加熱温度を１７００℃、加熱時間を３０分とする条件を用いてもよい。
次に、図２に示すように、ゲート絶縁膜形成工程（Ｓ４０）を実施する。具体的には、ｐ型層４およびｎ+領域５、６の上部表面を犠牲酸化処理した後、ゲート絶縁膜としての酸化膜７を図６に示すように形成する。酸化膜７の厚みとしては、たとえば４０ｎｍという値を用いることができる。
次に、図２に示すように窒素アニール工程（Ｓ５０）を実施する。具体的には、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用い、熱処理を行なう。この熱処理の条件としては、たとえば加熱温度を１１００℃、加熱時間を１時間とする条件を用いることができる。この結果、酸化膜７とｐ型層４およびｎ+領域５、６との界面領域に窒素原子を導入することができる。また、この窒素アニール工程においては、上述した窒素原子を含む雰囲気ガスを用いたアニール工程の後に、不活性ガスを用いたアニール工程、たとえばアルゴン（Ａｒ）ガスを雰囲気ガスとして用いたアニール工程を実施してもよい。
次に、図２に示すように電極形成工程（Ｓ６０）を実施する。具体的には、フォトリソグラフィ法により酸化膜７上にパターンを有するレジスト膜を形成する。このレジスト膜をマスクとして用いて、酸化膜７を部分的に除去することにより、ｎ+領域５、６の上に位置する領域に開口部１５を形成する。この開口部１５の内部に、図７に示すようにソース電極１１およびドレイン電極１２となるべき導電体膜を形成する。この導電体膜は、上述したレジスト膜を残存させたまま形成する。その後、上述したレジスト膜を除去し、酸化膜７上に位置する導電体膜をレジスト膜とともに除去（リフトオフ）することにより、図７に示すようにソース電極１１およびドレイン電極１２を形成することができる。なお、このときソース電極１１およびドレイン電極１２の間に位置する酸化膜８（図６に示した酸化膜７の一部）は形成される半導体装置のゲート絶縁膜となる。
この後、さらにゲート絶縁膜として作用する酸化膜８上にゲート電極１０（図１参照）を形成する。このゲート電極１０の形成方法としては、以下のような方法を用いることができる。たとえば、予め酸化膜８上の領域に位置する開口パターンを有するレジスト膜を形成し、当該レジスト膜の全面を覆うようにゲート電極を構成する導電体膜を形成する。そして、レジスト膜を除去することによって、ゲート電極となるべき導電体膜の部分以外の導電体膜を除去(リフトオフ）する。この結果、図１に示すようにゲート電極１０が形成される。このようにして、図１に示すような半導体装置を得ることができる。
（実施の形態２）
図８は、本発明による半導体装置の実施の形態２を示す断面模式図である。図８を参照して、本発明による半導体装置の実施の形態２を説明する。
図８を参照して、本発明による半導体装置１は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）であって、基板２、バッファ層２１、耐圧保持層２２、ｐ領域２３、ｎ+領域２４、ｐ+領域２５、酸化膜２６、ソース電極１１および上部ソース電極２７、ゲート電極１０および基板２の裏面側に形成されたドレイン電極１２を備える。具体的には、導電型がｎの炭化ケイ素からなる基板２の表面上に、炭化ケイ素からなるバッファ層２１が形成されている。このバッファ層２１は導電型がｎ型であり、その厚みはたとえば０．５μｍである。また、バッファ層におけるｎ型の導電性不純物の濃度はたとえば５×１０17ｃｍ-3とすることができる。このバッファ層２１上には耐圧保持層２２が形成されている。この耐圧保持層２２は、導電型がｎ型の炭化ケイ素からなり、たとえばその厚みは１０μｍである。また、耐圧保持層２２におけるｎ型の導電性不純物の濃度としては、５×１０15ｃｍ-3という値を用いることができる。
この耐圧保持層２２の表面には、導電型がｐ型であるｐ領域２３が互いに間隔を隔てて形成されている。ｐ領域２３の内部においては、ｐ領域２３の表面層にｎ+領域２４が形成されている。また、このｎ+領域２４に隣接する位置には、ｐ+領域２５が形成されている。一方のｐ領域２３におけるｎ+領域２４上から、ｐ領域２３、２つのｐ領域２３の間において露出する耐圧保持層２２、他方のｐ領域２３および当該他方のｐ領域２３におけるｎ+領域２４上にまで延在するように、酸化膜２６が形成されている。酸化膜２６上にはゲート電極１０が形成されている。また、ｎ+領域２４およびｐ+領域２５上にはソース電極１１が形成されている。このソース電極１１上には上部ソース電極２７が形成されている。そして、基板２において、バッファ層２１が形成された側の表面とは反対側の裏面にドレイン電極１２が形成されている。
酸化膜２６と、半導体層としてのｎ+領域２４、ｐ+領域２５、ｐ領域２３および耐圧保持層２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。このようにすれば、特に酸化膜２６下のチャネル領域（酸化膜２６に接する部分であって、ｎ+領域２４と耐圧保持層２２との間のｐ領域２３の部分）の移動度を図１に示した半導体装置の場合と同様に向上させることができる。
次に、図９〜図１２を参照して、図８に示した半導体装置の製造方法を説明する。図９〜図１２は、図８に示した半導体装置の製造方法を説明するための断面模式図である。
まず、図２に示した半導体装置の製造方法と同様に、基板準備工程（Ｓ１０）を実施する。ここでは、本発明の実施の形態１における半導体装置の製造方法と同様に、（０３−３８）面が主表面となった炭化ケイ素からなる基板２（図９参照）を準備する。
また、この基板２（図９参照）としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
次に、エピタキシャル層形成工程（Ｓ２０）を実施する。具体的には、基板２の表面上にバッファ層２１を形成する。バッファ層としては、導電型がｎ型の炭化ケイ素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成する。バッファ層２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3といった値を用いることができる。そして、このバッファ層２１上に、図９に示すように耐圧保持層２２を形成する。この耐圧保持層２２としては、導電型がｎ型の炭化ケイ素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層２２の厚みとしては、たとえば１０μｍといった値を用いることができる。また、この耐圧保持層２２におけるｎ型の導電性不純物の濃度としては、たとえば５×１０15ｃｍ-3といった値を用いることができる。
次に、図２に示した工程と同様に注入工程（Ｓ３０）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層２２に注入することにより、図１０に示すようにｐ領域２３を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ+領域２４を形成する。また、同様の手法により、導電型がｐ型の導電性不純物を注入することにより、ｐ+領域２５を形成する。その結果、図１０に示すような構造を得る。
このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
次に、図２に示した工程と同様にゲート絶縁膜形成工程（Ｓ４０）を実施する。具体的には、図１１に示すように、耐圧保持層２２、ｐ領域２３、ｎ+領域２４、ｐ+領域２５上を覆うように酸化膜２６を形成する。この酸化膜２６を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
その後、図２に示した工程と同様に窒素アニール工程（Ｓ５０）を実施する。具体的には、雰囲気ガスを一酸化窒素（ＮＯ）として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を１１００℃、加熱時間を１２０分とする。この結果、酸化膜２６と下層の耐圧保持層２２、ｐ領域２３、ｎ+領域２４、ｐ+領域２５との間の界面近傍に窒素原子が導入される。また、この一酸化窒素を雰囲気ガスとして用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニールを行なってもよい。具体的には、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１１００℃、加熱時間を６０分といった条件を用いてもよい。
次に、図２に示した工程と同様に電極形成工程（Ｓ６０）を実施する。具体的には、酸化膜２６上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ+領域２４およびｐ+領域２５上に位置する酸化膜の部分をエッチングにより除去する。この後、レジスト膜上および当該酸化膜２６において形成された開口部内部においてｎ+領域２４およびｐ+領域２５と接触するように金属などの導電体膜を形成する。その後、レジスト膜を除去することにより、当該レジスト膜上に位置していた導電体膜を除去（リフトオフ）する。ここで、導電体としては、たとえばニッケル（Ｎｉ）を用いることができる。この結果、図１２に示すように、ソース電極１１およびドレイン電極１２を得ることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。
その後、ソース電極１１上に上部ソース電極２７（図８参照）を形成する。また、基板２の裏面上にドレイン電極１２（図８参照）を形成する。このようにして、図８に示す半導体装置を得ることができる。
（実施の形態３）
図１３は、本発明による半導体装置の実施の形態３を示す断面模式図である。図１３を参照して、本発明による半導体装置の実施の形態３を説明する。
図１３を参照して、本発明による半導体装置１は、基本的には図１に示した半導体装置１と同様の構成を備えるが、半導体層としてのｐ型層４と酸化膜８との界面から１０ｎｍ以内の領域を含む境界領域４１において水素原子濃度の最大値が１×１０21ｃｍ-3以上となっている点が図１に示した半導体装置１と異なっている。このようにしても、図１に示した半導体装置と同様に、境界領域４１を含むチャネル領域での移動度（チャネル移動度）を十分大きな値とすることができる。これは、図１３に示した半導体装置１では、境界領域４１に含有される水素原子が、図１に示した半導体装置１のｐ型層４と酸化膜８との界面から１０ｎｍ以内の領域に含有される窒素原子と同様に界面準位を低減しているためであると考えられる。
図１４は、図１３に示した半導体装置の製造方法を説明するためのフローチャートである。図１４を参照して、本発明による半導体装置の実施の形態３の製造方法を説明する。
図１４に示す半導体装置の製造方法は、基本的には図２に示した半導体装置の製造方法と同様であるが、図２における窒素アニール工程（Ｓ５０）に変えて水素アニール工程（Ｓ７０）が実施される点が異なっている。具体的には、図２に示した製造方法と同様に、基板準備工程（Ｓ１０）、エピタキシャル層形成工程（Ｓ２０）、注入工程（Ｓ３０）、ゲート絶縁膜形成工程（Ｓ４０）を実施する。その後、水素アニール工程（Ｓ７０）を実施する。具体的には、雰囲気ガスとして水素ガス（Ｈ２）ガスを用い、熱処理を行なう。この熱処理の条件としては、たとえば加熱温度を１１００℃、加熱時間を１時間とする条件を用いることができる。この結果、酸化膜７とｐ型層４およびｎ+領域５、６との界面領域に水素原子を導入することができる。また、この水素アニール工程においては、上述した水素原子を含む雰囲気ガスを用いたアニール工程の後に、不活性ガスを用いたアニール工程、たとえばアルゴン（Ａｒ）ガスを雰囲気ガスとして用いたアニール工程を実施してもよい。また、上述した水素アニール工程（Ｓ７０）においては、水素ガスに代えて水蒸気もしくは水蒸気含有水素ガスを雰囲気ガスとして用いてもよい。
その後、図１４に示すように、図２に示した製造方法と同様に電極形成工程（Ｓ６０）を実施することにより、図１３に示した半導体装置１を得ることができる。
(実施の形態４）
図１５は、本発明による半導体装置の実施の形態４を示す断面模式図である。図１５を参照して、本発明による半導体装置の実施の形態４を説明する。
図１５を参照して、本発明による半導体装置１は、基本的には図１に示した半導体装置１と同様の構成を備えるが、半導体層としてのｐ型層４と酸化膜８との界面から１０ｎｍ以内の領域を含む境界領域５１において窒素原子および水素原子の合計濃度の最大値が１×１０21ｃｍ-3以上となっている点が図１に示した半導体装置１と異なっている。このようにしても、図１に示した半導体装置と同様に、境界領域４１を含むチャネル領域での移動度（チャネル移動度）を十分大きな値とすることができる。
図１６は、図１５に示した半導体装置の製造方法を説明するためのフローチャートである。図１６を参照して、本発明による半導体装置の実施の形態４の製造方法を説明する。
図１６に示す半導体装置の製造方法は、基本的には図２に示した半導体装置の製造方法と同様であるが、図１６における窒素アニール工程（Ｓ５０）の後であって電極形成工程（Ｓ６０）の前に、水素アニール工程（Ｓ７０）を行なっている点が異なっている。具体的には、図２に示した製造方法と同様に、基板準備工程（Ｓ１０）、エピタキシャル層形成工程（Ｓ２０）、注入工程（Ｓ３０）、ゲート絶縁膜形成工程（Ｓ４０）、窒素アニール工程（Ｓ５０）を実施する。その後、水素アニール工程（Ｓ７０）を実施する。この工程（Ｓ７０）においては、実施の形態３の製造方法における水素アニール工程（Ｓ７０）と同様の条件(水素ガスを用いたアニール条件）を用いることができる。この結果、酸化膜７とｐ型層４およびｎ+領域５、６との界面領域に窒素原子および水素原子を導入することができる。なお、上述した水素アニール工程（Ｓ７０）においては、水素ガスに代えて水蒸気もしくは水蒸気含有酸素ガスを雰囲気ガスとして用いてもよい。また、水素アニール工程（Ｓ７０）を、窒素アニール工程（Ｓ５０）より先に実施してもよい。また、水素原子および窒素原子を含有する雰囲気ガスを用いる熱処理を実施することにより、水素アニール工程（Ｓ７０）と窒素アニール工程（Ｓ５０）とを同時に実施してもよい。
その後、図１６に示すように、図２に示した製造方法と同様に電極形成工程（Ｓ６０）を実施することにより、図１５に示した半導体装置１を得ることができる。
図１７は、図１６に示した半導体装置の製造方法の変形例を示すフローチャートである。図１７を参照して、本発明による半導体装置の実施の形態４の製造方法の変形例を説明する。
図１７に示す半導体装置の製造方法は、基本的には図１６に示した半導体装置の製造方法と同様であるが、図１６における水素アニール工程（Ｓ７０）の後であって電極形成工程（Ｓ６０）の前に、後熱処理工程（Ｓ８０）を行なっている点が異なっている。具体的には、図１６に示した製造方法と同様に、基板準備工程（Ｓ１０）、エピタキシャル層形成工程（Ｓ２０）、注入工程（Ｓ３０）、ゲート絶縁膜形成工程（Ｓ４０）、窒素アニール工程（Ｓ５０）、水素アニール工程（Ｓ７０）を実施する。その後、後熱処理工程（Ｓ８０）を実施する。具体的には、不活性ガスを用いたアニール工程を実施する。このアニール工程の条件としては、雰囲気ガスとして不活性ガス（たとえばアルゴン（Ａｒ））を用い、加熱温度を１１００℃、加熱時間を６０分といった条件を用いることができる。このような不活性ガスを用いたアニール工程を実施することにより、窒素アニール工程（Ｓ５０）および水素アニール工程（Ｓ７０）によりチャネル領域に導入された窒素原子および水素原子による界面準位の低減効果をより確実に発揮させることができる。
その後、図１７に示すように、図２に示した製造方法と同様に電極形成工程（Ｓ６０）を実施することにより、図１５に示した半導体装置１を得ることができる。
なお、上述した後熱処理工程（Ｓ８０）と同様の熱処理工程を、窒素アニール工程（Ｓ５０）と水素アニール工程（Ｓ７０）との間に追加実施してもよい。また、また、図１７に示した製造方法においても、水素アニール工程（Ｓ７０）を、窒素アニール工程（Ｓ５０）より先に実施してもよい。また、水素原子および窒素原子を含有する雰囲気ガスを用いる熱処理を実施することにより、水素アニール工程（Ｓ７０）と窒素アニール工程（Ｓ５０）とを同時に実施してもよい。
また、上述した実施の形態３、４においては、半導体装置１として横型ＭＯＳＦＥＴを示したが、当該実施の形態３、４の特徴は図８に示した縦型ＤｉＭＯＳＦＥＴに適用してもよい。すなわち、図８に示した半導体装置１において、酸化膜２６と、半導体層としてのｎ+領域２４、ｐ+領域２５、ｐ領域２３および耐圧保持層２２との界面から１０ｎｍ以内の領域における水素原子濃度の最大値、あるいは窒素原子と水素原子との合計濃度の最大値は１×１０21ｃｍ-3以上とすることができる。
ここで、上述した実施の形態と一部重複する部分もあるが、本発明の特徴的な構成を列挙する。
本発明に従った炭化ケイ素半導体装置としての半導体装置１は、面方位｛０００１｝に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板２と、半導体層（図１のｐ型層４、図８のｐ領域２３）と絶縁膜（図１の酸化膜８、図８の酸化膜２６）とを備える。半導体層（ｐ型層４、ｐ領域２３）は基板２上に形成され、炭化ケイ素からなる。絶縁膜（酸化膜８、２６）は、半導体層（チャネル領域を含むｐ型層４、ｐ領域２３）の表面に接触するように形成されている。半導体層と絶縁膜との界面（チャネル領域と酸化膜８、２６との界面）から１０ｎｍ以内の領域における窒素原子濃度の最大値が１×１０21ｃｍ-3以上である。
このようにすれば、ゲート絶縁膜として作用する酸化膜８、２６とチャネル領域との界面近傍におけるチャネル領域でのキャリアの移動度（チャネル移動度）を、当該界面近傍に窒素原子を含有させない場合よりも大きくし、従来の珪素を用いた半導体装置よりも低いオン抵抗を実現することができる。このため、十分大きなチャネル移動度を示す、電気的特性の優れた半導体装置１を得ることができる。なお、上述のように窒素原子濃度の最大値を１×１０21ｃｍ-3以上としたのは、窒素原子濃度を上記値以上とすることで、チャネル移動度を実用上十分な値である５０ｃｍ２／Ｖｓ以上とすることができるためである。
上記半導体装置１において、半導体層（図１のｐ型層４、図８のｐ領域２３）と絶縁膜（酸化膜８、２６）との界面から１０ｎｍ以内の領域には水素原子が含有されていてもよい。この場合、当該領域における界面準位をより確実に低減することができる。
本発明に従った炭化ケイ素半導体装置としての半導体装置１は、面方位｛０００１｝に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板２と、半導体層（図１３のｐ型層４、図８のｐ領域２３）と絶縁膜（図１３の酸化膜８、図８の酸化膜２６）とを備える。半導体層（ｐ型層４、ｐ領域２３）は基板２上に形成され、炭化ケイ素からなる。絶縁膜（酸化膜８、２６）は、半導体層（チャネル領域を含むｐ型層４、ｐ領域２３）の表面に接触するように形成されている。半導体層と絶縁膜との界面（たとえば図１３の境界領域４１に含まれる、チャネル領域と酸化膜８、２６との界面）から１０ｎｍ以内の領域における水素原子濃度の最大値が１×１０21ｃｍ-3以上である。
このようにすれば、ゲート絶縁膜として作用する酸化膜８、２６とチャネル領域との界面近傍におけるチャネル領域でのキャリアの移動度を、当該界面近傍に水素原子を含有させない場合よりも大きくし、従来の珪素を用いた半導体装置よりも低いオン抵抗を実現することができる。なお、上述のように水素原子濃度の最大値を１×１０21ｃｍ-3以上としたのは、水素原子濃度を上記値以上とすることで、チャネル移動度を実用上十分な値である５０ｃｍ２／Ｖｓ以上とすることができるためである。
上記半導体装置１において、半導体層（図１３のｐ型層４、図８のｐ領域２３）と絶縁膜（図１３の酸化膜８、図８の酸化膜２６）との界面から１０ｎｍ以内の領域には窒素原子が含有されていてもよい。この場合、当該領域における界面準位をより確実に低減することができる。
本発明に従った炭化ケイ素半導体装置としての半導体装置１は、面方位｛０００１｝に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板２と、半導体層（図１５のｐ型層４、図８のｐ領域２３）と絶縁膜（図１５の酸化膜８、図８の酸化膜２６）とを備える。半導体層（ｐ型層４、ｐ領域２３）は基板２上に形成され、炭化ケイ素からなる。絶縁膜（酸化膜８、２６）は、半導体層（チャネル領域を含むｐ型層４、ｐ領域２３）の表面に接触するように形成されている。半導体層と絶縁膜との界面（たとえば図１５の境界領域５１に含まれる、チャネル領域と酸化膜８、２６との界面）から１０ｎｍ以内の領域における窒素原子および水素原子の合計濃度の最大値が１×１０21ｃｍ-3以上である。
このようにすれば、ゲート絶縁膜として作用する酸化膜８、２６とチャネル領域との界面近傍におけるチャネル領域でのキャリアの移動度を、当該界面近傍に窒素原子および水素原子を含有させない場合よりも大きくし、従来の珪素を用いた半導体装置よりも低いオン抵抗を実現することができる。なお、上述のように窒素原子および水素原子の合計濃度の最大値を１×１０21ｃｍ-3以上としたのは、当該合計濃度を上記値以上とすることで、チャネル移動度を実用上十分な値である５０ｃｍ２／Ｖｓ以上とすることができるためである。
上記半導体装置１においては、伝導帯より０．１ｅＶ下での界面準位密度が１×１０１２ｃｍ−２ｅＶ−１よりも小さくなっていることが好ましい。この場合、上記のような界面準位密度とすることでチャネル領域でのキャリアの移動度を十分大きくすることができる。なお、上記界面準位密度が１×１０１２ｃｍ−２ｅＶ−１よりも大きくなっている場合には、当該半導体装置１におけるチャネル移動度が実用上十分な値と思われる５０ｃｍ２／Ｖｓを下回るため、上記のように界面準位密度の値は１×１０１２ｃｍ−２ｅＶ−１よりも小さくすることが好ましい。
上記半導体装置１において、基板２のオフ方位は＜１１−２０＞方向±５°以下の範囲であってもよい。また、炭化ケイ素からなる基板２が４Ｈ型ポリタイプのＳｉＣ基板であってもよい。また、上記半導体装置１において、基板２のオフ方位が＜０１−１０＞方向±５°以下の範囲であってもよい。この場合、上述したオフ方位は４Ｈ型ポリタイプのＳｉＣ基板における代表的なオフ方位であり、ＳｉＣ基板上へのエピタキシャル層の形成などを容易に行なうことができる。なお、オフ方位の範囲をそれぞれ±５°以下としたのは、基板スライス時の加工ばらつきを考慮したためである。
上記半導体装置１において、基板２の主表面の面方位は、面方位｛０３−３８｝に対しオフ角が−３°以上＋５°以下であってもよい。また、より好ましくは基板の主表面の面方位が実質的に｛０３−３８｝であり、さらに好ましくは基板の主表面の面方位が｛０３−３８｝である。ここで、基板の主表面が実質的に｛０３−３８｝であるとは、基板の加工精度などにより実質的に面方位が｛０３−３８｝とみなせるオフ角の範囲に基板の主表面の面方位が入っていることを意味し、この場合のオフ角の範囲としてはたとえば｛０３−３８｝に対してオフ角が±２°といった範囲である。この場合、上述したキャリア移動度（チャネル移動度）を最も大きくすることができる。
なお、面方位｛０３−３８｝に対する任意の方向でのオフ角の範囲を−３°以上＋５°以下としたのは、後述するデータからも明らかなように、良好なキャリア移動度（チャネル移動度）と考えられる９０ｃｍ2／Ｖｓ程度以上のチャネル移動度を示すオフ角度の範囲が少なくとも上記範囲と考えられるためである。
この発明に従った炭化ケイ素半導体装置の製造方法では、まず面方位｛０００１｝に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板２を準備する工程（基板準備工程（Ｓ１０））を実施する。基板２上に半導体層を形成する工程（エピタキシャル層形成工程（Ｓ２０））を実施する。さらに、半導体層の表面に接触するように絶縁膜を形成する工程（ゲート絶縁膜形成工程（Ｓ４０））を実施する。半導体層と絶縁膜との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値が１×１０21ｃｍ-3以上となるように窒素原子濃度を調整する工程（窒素アニール工程（Ｓ５０））を実施する。このようにすれば、本発明に従った、キャリア移動度（チャネル移動度）の増大した半導体装置１を容易に製造することができる。
上記炭化ケイ素半導体装置の製造方法は、半導体層（ｐ型層４、ｐ領域２３）と絶縁膜（酸化膜８、２６）との界面から１０ｎｍ以内の領域に水素原子を含有させる工程（たとえば図１６または図１７の水素アニール工程（Ｓ７０））をさらに備えていてもよい。この場合、上記領域において、窒素原子に加えて水素原子を含有する炭化ケイ素半導体装置を容易に製造することができる。
上記炭化ケイ素半導体装置の製造方法において、水素原子を含有させる工程（水素アニール工程（Ｓ７０））は、絶縁膜（酸化膜８、２６）が形成された基板を、水素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程を含む。この場合、半導体層（チャネル領域を含むｐ型層４、ｐ領域２３）と酸化膜８、２６との界面近傍における水素原子濃度を容易に調整することができる。
上記炭化ケイ素半導体装置の製造方法において、水素原子を含有させる工程（水素アニール工程（Ｓ７０））は、水素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程の後、不活性ガスを雰囲気ガスとして用いて基板を熱処理する工程を含んでいてもよい。この場合、半導体装置１のキャリア移動度をより増大させることができる。
上記炭化ケイ素半導体装置の製造方法において、窒素アニール工程（Ｓ５０））は、絶縁膜（酸化膜８、２６）が形成された基板２を、窒素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程を含んでいてもよい。この場合、半導体層（チャネル領域を含むｐ型層４、ｐ領域２３）と酸化膜８、２６との界面近傍における窒素原子濃度を容易に調整することができる。
上記炭化ケイ素半導体装置の製造方法において、窒素アニール工程（Ｓ５０）は、上述した窒素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程の後、不活性ガス（Ａｒガス）を雰囲気ガスとして用いて基板２を熱処理する工程を含んでいてもよい。この場合、半導体装置１のキャリア移動度をより増大させることができる。
この発明に従った炭化ケイ素半導体装置の製造方法では、まず面方位｛０００１｝に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板２を準備する工程（基板準備工程（Ｓ１０））を実施する。基板２上に半導体層を形成する工程（エピタキシャル層形成工程（Ｓ２０））を実施する。さらに、半導体層の表面に接触するように絶縁膜を形成する工程（ゲート絶縁膜形成工程（Ｓ４０））を実施する。半導体層と絶縁膜との界面から１０ｎｍ以内の領域における水素原子素濃度の最大値が１×１０21ｃｍ-3以上となるように水素原子濃度を調整する工程（水素アニール工程（Ｓ７０））を実施する。このようにすれば、本発明に従った、キャリア移動度（チャネル移動度）の増大した半導体装置１を容易に製造することができる。
上記炭化ケイ素半導体装置の製造方法は、半導体層（ｐ型層４、ｐ領域２３）と絶縁膜（酸化膜８、２６）との界面から１０ｎｍ以内の領域に窒素原子を含有させる工程（窒素アニール工程（Ｓ５０））をさらに備えていてもよい。この場合、上記領域において、水素原子に加えて窒素原子を含有する炭化ケイ素半導体装置を容易に製造することができる。
上記炭化ケイ素半導体装置の製造方法において、窒素原子を含有させる工程（窒素アニール工程（Ｓ５０））は、絶縁膜（酸化膜８、２６）が形成された基板を、窒素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程を含む。この場合、半導体層（チャネル領域を含むｐ型層４、ｐ領域２３）と酸化膜８、２６との界面近傍における窒素原子濃度を容易に調整することができる。
上記炭化ケイ素半導体装置の製造方法において、窒素原子を含有させる工程（窒素アニール工程（Ｓ５０））は、窒素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程の後、不活性ガスを雰囲気ガスとして用いて前記基板を熱処理する工程を含んでいてもよい。この場合、半導体装置１のキャリア移動度をより増大させることができる。
上記炭化ケイ素半導体装置の製造方法において、水素原子濃度を調整する工程（水素アニール工程（Ｓ７０））は、絶縁膜（酸化膜８、２６）が形成された基板を、水素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程を含んでいてもよい。この場合、半導体層（チャネル領域を含むｐ型層４、ｐ領域２３）と酸化膜８、２６との界面近傍における水素原子濃度を容易に調整することができる。
上記炭化ケイ素半導体装置の製造方法において、水素原子濃度を調整する工程（水素アニール工程（Ｓ７０））は、水素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程の後、不活性ガスを雰囲気ガスとして用いて基板を熱処理する工程を含んでいてもよい。この場合、半導体装置１のキャリア移動度をより増大させることができる。
上記炭化ケイ素半導体装置の製造方法において、水素原子を含有するガスは水蒸気もしくは水蒸気含有酸素ガスであってもよい。この場合、入手や取扱いが容易な水蒸気を雰囲気ガスとして用いるので、上記水素アニール工程（Ｓ７０）を比較的容易に行なうことができる。
この発明に従った炭化ケイ素半導体装置の製造方法では、まず面方位｛０００１｝に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板２を準備する工程（基板準備工程（Ｓ１０））を実施する。基板２上に半導体層を形成する工程（エピタキシャル層形成工程（Ｓ２０））を実施する。さらに、半導体層の表面に接触するように絶縁膜を形成する工程（ゲート絶縁膜形成工程（Ｓ４０））を実施する。半導体層と絶縁膜との界面から１０ｎｍ以内の領域における窒素原子および水素原子の合計濃度の最大値が１×１０21ｃｍ-3以上となるように合計濃度を調整する工程（窒素アニール工程（Ｓ５０）および水素アニール工程（Ｓ７０））を実施する。このようにすれば、本発明に従った、キャリア移動度（チャネル移動度）の増大した半導体装置１を容易に製造することができる。
（実施例１）
以下、本発明の効果を確認するために行なった実験の内容を説明する。
（試料について）
図１に示した構造の半導体装置を、試料として以下のように作製した。すなわち、厚みが４００μｍのｎ型炭化ケイ素基板２に、厚みが１０μｍのエピタキシャル層３を形成し、当該エピタキシャル層３上に厚みが１μｍのｐ型層４を形成した。そして、ｎ+領域５、６のｎ型の導電性不純物としてリン（Ｐ）を注入し、この不純物濃度として１×１０20ｃｍ-3といった値を用いた。また、このｎ+領域５、６の間の距離であるゲート長（チャネル長Ｌg）を１００μｍとした。また、ゲート幅（チャネル幅）を２００μｍとした。
そして、本発明の実施例１の試料として、ドライ酸化処理により酸化膜を形成した後、窒素アニールを行なった試料を作製した。また、本発明の実施例２の試料として、酸化膜を形成した後、窒素アニールを行ない、さらに不活性ガスとしてのアルゴンガスを雰囲気として用いたアニール処理（アルゴンアニール処理）を行なった試料を作製した。ここで、酸化膜８を形成するためのドライ酸化処理の条件としては、加熱温度を１２００℃、加熱時間を３０分という条件を用いた。また、本発明の実施例１の試料における窒素アニール工程では、雰囲気ガスとして一酸化窒素ガスを用い、加熱温度を１１００℃、加熱時間を６０分とした。また、本発明の実施例２の試料については、窒素アニール工程として、雰囲気ガスに一酸化窒素ガスを用い、加熱温度を１１００℃、加熱時間を１２０分とした。そして、本発明の実施例２の試料におけるアルゴンアニール処理については、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１１００℃、加熱時間を６０分という条件を用いた。
また、ゲート絶縁膜を形成した後に窒素アニール工程を行なわない試料を比較例の試料として作製した。上述した実施例１の酸化膜の厚みは４０ｎｍ、実施例２の酸化膜の厚みは４６ｎｍ、比較例の酸化膜の厚みは３３ｎｍであった。
そして、上述のような絶縁膜を形成した後、本発明の実施の形態１における製造方法と同様に、図１に示すようにソース電極１１およびドレイン電極１２、さらにゲート絶縁膜としての酸化膜８上にゲート電極１０を形成した。ソース電極１１およびドレイン電極１２の材料はニッケル（Ｎｉ）であり、その厚みは０．１μｍとした。また、ゲート電極１０の材料としてはアルミニウム（Ａｌ）を用いて、その厚みは１μｍとした。
（測定方法）
上述した各試料について、酸化膜８と半導体層としてのｐ型層４との界面近傍における窒素原子濃度の深さ方向での分布を測定した。測定方法としては、ＳＩＭＳ（二次イオン質量分析）により測定を行なった。また、形成された半導体装置において、チャネル移動度の測定を行なった。測定方法としては、以下のような方法を用いた。すなわち、ソース−ドレイン間電圧ＶDS＝０．１Ｖとし、ゲート電圧ＶGを印加してソース−ドレイン間電流ＩDSを測定した（ゲート電圧依存性を測定した）。そして、ｇm＝（δＩDS）／（δＶG）として、
チャネル移動度μ＝ｇｍ×（Ｌ×ｄ）／（Ｗ×ε×ＶDS）
（ここで、Ｌ：ゲート長、ｄ：酸化膜厚、Ｗ：ゲート幅、ε：酸化膜の誘電率）
という式からチャネル移動度のゲート電圧に対する最大値を求めた。
（測定結果）
深さ方向における窒素原子の濃度分布は、基本的には図１８に示すような分布となった。図１８は、本発明の実施例１における試料の深さ方向における窒素原子濃度を示すグラフである。図１８において、横方向は酸化膜の表面からの深さを示し、単位はｎｍである。また、縦軸は窒素原子濃度（単位はｃｍ-3）を示す。図１８からわかるように、窒素原子濃度は酸化膜８と半導体層としてのｐ型層４との界面部において最も高くなっている。そして、当該窒素原子は、酸化膜８とｐ型層４との界面を中心として±１０ｎｍの範囲内に分布していることがわかる。なお、図１８には実施例１についての測定データを示したが、実施例２についてもほぼ同様の窒素原子濃度分布を示した。ただし、実施例２では、窒素原子濃度の最大値（ピーク値）は実施例１よりも高くなっていた。
次に、チャネルにおける移動度の測定結果を図１９に示す。図１９は、測定された窒素原子濃度のピークの値と、チャネル移動度との関係を示すグラフである。図１９における横軸は各試料において測定された窒素原子濃度のピーク値（窒素原子のピーク濃度）を示している。単位はｃｍ-3である。また、図１９の縦軸は、測定した半導体装置のチャネル移動度（ＭＯＳチャネル移動度）を示している。単位はｃｍ2／Ｖｓである。
図１９に示すように、比較例の試料においては窒素原子のピーク濃度が最も低いと同時に、チャネル移動度の値も最も低くなっていた。一方、実施例１および実施例２の試料については、いずれも窒素原子のピーク濃度は比較例の試料よりも高くなると同時に、チャネル移動度の値も大きくなっていた。そして、実施例１と実施例２とを比較した場合には、窒素原子のピーク濃度がより大きくなっている実施例２の方がチャネル移動度の値も実施例１より大きくなっている。
ここで、ケイ素を用いた従来のＭＯＳＦＥＴと比較して、より低オン抵抗にするためには、チャネル移動度として必要最低限の値は５０ｃｍ2／Ｖｓと考えられる。このため、プロセスのばらつきなどを考慮しても、図１９から窒素原子のピーク濃度は１×１０21ｃｍ-3以上とすれば、十分なチャネル移動度の値を実現することができると考えられる。
（実施例２）
次に、基板２のオフ角度とチャネル移動度との関係を確認した。以下具体的に説明する。
（試料）
上述した実施例２の試料の製造方法と同様の製造方法を用いて、試料を作製した。具体的には、用いる主表面の面方位が異なる基板を用いて、比較例としての試料を４種類、本発明の実施例としての試料を３種類作製した。すなわち、比較例１として、基板の主表面の面方位が（０００１）のオフ角が８°となっている炭化ケイ素基板（（０００１）の８°オフ基板）を用いたもの、比較例２として基板の主表面の面方位が（０１−１５）で表わされる基板を用いたもの、比較例３として基板の主表面の面方位が（０１−１４）で表わされる基板を用いたもの、比較例４として、基板の主表面を表わす面方位が（０００１）のオフ角が７０°となっている基板を用いたものを準備した。また、本発明の実施例としては、実施例１として基板の主表面の面方位が（０１−１３）で表わされる基板を用いたもの、実施例２として基板の主表面の面方位が（０３−３８）で表わされる基板を用いたもの、実施例３として基板の主表面の面方位が（０１−１２）で表わされる基板を用いたものを準備した。そして、これらの異なる基板を用いて、同様の構造の半導体装置を上述した試料として形成した。
（測定方法）
上述した各試料について、チャネル移動度を測定した。チャネル移動度の測定方法は、基本的には実施例１におけるチャネル移動度の測定方法と同様の方法を用いた。
（測定結果）
測定結果を図２０に示す。図２０は、本発明の実施例２における基板のオフ角度とチャネル移動度との関係を示すグラフである。図２０における横軸は、各試料を構成する基板の主表面の、面方位｛０００１｝に対するオフ角度（単位：°）を示し、縦軸は図１９の縦軸と同様にチャネル移動度（単位：ｃｍ2／Ｖｓ）を示している。図２０からもわかるように、本発明の実施例に対応するオフ角度（５０°以上６５°以下）の範囲の実施例１〜３の試料においては、チャネル移動度の値が比較例に比べて大きく向上していることがわかる。
（実施例３）
次に、水素原子を半導体層と絶縁膜との界面から１０ｎｍ以内の領域に含有させた場合の効果を確認するため行なった実験の内容を説明する。
（試料について）
図１に示した構造の半導体装置を、試料として以下のように作製した。すなわち、厚みが４００μｍのｎ型炭化ケイ素基板２に、厚みが１０μｍのエピタキシャル層３を形成し、当該エピタキシャル層３上に厚みが１μｍのｐ型層４を形成した。そして、ｎ+領域５、６のｎ型の導電性不純物としてリン（Ｐ）を注入し、この不純物濃度として１×１０20ｃｍ-3といった値を用いた。また、このｎ+領域５、６の間の距離であるゲート長（チャネル長Ｌg）を１００μｍとした。また、ゲート幅（チャネル幅）を２００μｍとした。
そして、本発明の実施例１の試料として、ドライ酸化処理により酸化膜を形成した後、水素アニールを行なった試料を作製した。また、本発明の実施例２の試料として、酸化膜を形成した後、水素アニールを行ない、さらに不活性ガスとしてのアルゴンガスを雰囲気として用いたアニール処理（アルゴンアニール処理）を行なった試料を作製した。ここで、酸化膜８を形成するためのドライ酸化処理の条件としては、加熱温度を１２００℃、加熱時間を３０分という条件を用いた。また、本発明の実施例１の試料における水素アニール工程では、雰囲気ガスとして水素ガスを用い、加熱温度を１１００℃、加熱時間を６０分とした。また、本発明の実施例２の試料については、水素アニールの条件として雰囲気ガスとして水素ガスを用い、加熱温度を１１００℃、加熱時間を１２０分という条件を用いた。また、実施例２の試料におけるアルゴンアニール処理については、雰囲気ガスにアルゴンガスを用い、加熱温度を１１００℃、加熱時間を６０分とした。
また、ゲート絶縁膜を形成した後に水素アニール工程を行なわない試料を比較例の試料として作製した。なお、上述した実施例１の酸化膜の厚みは４０ｎｍ、実施例２の酸化膜の厚みは４５ｎｍ、比較例の酸化膜の厚みは３３ｎｍであった。
そして、上述のような絶縁膜を形成した後、本発明の実施の形態１における製造方法と同様に、図１に示すようにソース電極１１およびドレイン電極１２、さらにゲート絶縁膜としての酸化膜８上にゲート電極１０を形成した。ソース電極１１およびドレイン電極１２の材料はニッケル（Ｎｉ）であり、その厚みは０．１μｍとした。また、ゲート電極１０の材料としてはアルミニウム（Ａｌ）を用いて、その厚みは１μｍとした。
（測定方法）
上述した各試料について、すでに述べた実施例１の試験における測定方法と同様の方法により、酸化膜８と半導体層としてのｐ型層４との界面近傍における水素原子濃度の深さ方向での分布を測定した。つまり、測定方法としては、ＳＩＭＳ（二次イオン質量分析）を用いた。また、形成された半導体装置において、チャネル移動度の測定を行なった。測定方法としては、実施例１の試験における測定方法と同様の方法を用いた。
（測定結果）
深さ方向における水素原子の濃度分布は、基本的には図１８に示した窒素原子の濃度分布と同様の分布となった。つまり、図１８に示した窒素原子濃度の分布と同様に、水素原子濃度は酸化膜８と半導体層としてのｐ型層４との界面部において最も高くなり、その値も１×１０21ｃｍ-3以上となっていた。そして、当該水素原子は、酸化膜８とｐ型層４との界面を中心として±１０ｎｍの範囲内に分布していた。なお、上述した実施例１および実施例２の両方の試料とも、ほぼ同様の水素原子濃度分布を示した。ただし、実施例２の試料では、水素原子濃度の最大値（ピーク値）は実施例１の試料よりも高くなっていた。
次に、チャネルにおける移動度の測定結果についても、先に説明した図１９に示す、窒素原子濃度のピークの値と、チャネル移動度との関係と類似の関係を示していた。
つまり、図１９の場合と同様に、比較例の試料においては水素原子のピーク濃度が最も低いと同時に、チャネル移動度の値も最も低くなっていた。一方、実施例１および実施例２の試料については、いずれも水素原子のピーク濃度は比較例の試料よりも高くなると同時に、チャネル移動度の値も大きくなっていた。そして、実施例１と実施例２とを比較した場合には、水素原子のピーク濃度がより大きくなっている実施例２の方がチャネル移動度の値も実施例１より大きくなっている。なお、水素原子のピーク濃度とチャネル移動度との関係を示したデータを近似する近似線を当該グラフ中にプロットすると、図１９に示したグラフ中の近似線（曲線）とほぼ同様の曲線となった。
ここで、ケイ素を用いた従来のＭＯＳＦＥＴと比較して、より低オン抵抗にするためには、チャネル移動度として必要最低限の値は５０ｃｍ2／Ｖｓと考えられる。このため、プロセスのばらつきなどを考慮しても、窒素原子のピーク濃度に関する場合と同様に、水素原子のピーク濃度は１×１０21ｃｍ-3以上とすれば、十分なチャネル移動度の値を実現することができると考えられる。
（実施例４）
次に、熱処理の雰囲気ガスとして水蒸気を用いて、水素原子を半導体層と絶縁膜との界面から１０ｎｍ以内の領域に含有させた実験の内容を説明する。
（試料について）
図１に示した構造の半導体装置を、試料として作製した。試料の作成方法は、基本的には上述した実施例３における試料の作成方法と同様である。すなわち、厚みが４００μｍのｎ型炭化ケイ素基板２に、厚みが１０μｍのエピタキシャル層３を形成し、当該エピタキシャル層３上に厚みが１μｍのｐ型層４を形成した。そして、ｎ+領域５、６のｎ型の導電性不純物としてリン（Ｐ）を注入し、この不純物濃度として１×１０20ｃｍ-3といった値を用いた。また、このｎ+領域５、６の間の距離であるゲート長（チャネル長Ｌg）を１００μｍとした。また、ゲート幅（チャネル幅）を２００μｍとした。
そして、本発明の実施例１の試料として、ドライ酸化処理により酸化膜を形成した後、水蒸気含有酸素ガスアニールを行なった試料を作製した。また、本発明の実施例２の試料として、酸化膜を形成した後、水蒸気含有酸素ガスアニールを行ない、さらに不活性ガスとしてのアルゴンガスを雰囲気として用いたアニール処理（アルゴンアニール処理）を行なった試料を作製した。ここで、酸化膜８を形成するためのドライ酸化処理の条件としては、加熱温度を１２００℃、加熱時間を３０分という条件を用いた。また、本発明の実施例１の試料における水蒸気含有酸素ガスアニール工程では、雰囲気ガスとして水蒸気を含む酸素ガスを用い、加熱温度を１１００℃、加熱時間を６０分とした。また、本発明の実施例２の試料については、水蒸気含有酸素ガスアニールの条件として、雰囲気ガスとして水蒸気を含む酸素ガスを用い、加熱温度を１１００℃、加熱時間を１２０分という条件を用いた。また、実施例２の試料におけるアルゴンアニール処理については、雰囲気ガスにアルゴンガスを用い、加熱温度を１１００℃、加熱時間を６０分とした。
また、ゲート絶縁膜を形成した後に水蒸気含有酸素ガスアニール工程を行なわない試料を比較例の試料として作製した。なお、上述した実施例１の酸化膜の厚みは４０ｎｍ、実施例２の酸化膜の厚みは４４ｎｍ、比較例の酸化膜の厚みは３３ｎｍであった。
そして、上述のような絶縁膜を形成した後、本発明の実施の形態１における製造方法と同様に、図１に示すようにソース電極１１およびドレイン電極１２、さらにゲート絶縁膜としての酸化膜８上にゲート電極１０を形成した。ソース電極１１およびドレイン電極１２の材料はニッケル（Ｎｉ）であり、その厚みは０．１μｍとした。また、ゲート電極１０の材料としてはアルミニウム（Ａｌ）を用いて、その厚みは１μｍとした。
（測定方法）
上述した各試料について、すでに述べた実施例１の試験における測定方法と同様の方法により、酸化膜８と半導体層としてのｐ型層４との界面近傍における水素原子濃度の深さ方向での分布を測定した。つまり、測定方法としては、ＳＩＭＳ（二次イオン質量分析）を用いた。また、形成された半導体装置において、チャネル移動度の測定を行なった。測定方法としては、実施例１の試験における測定方法と同様の方法を用いた。
（測定結果）
深さ方向における水素原子の濃度分布は、実施例３の試験の場合と同様に、基本的には図１８に示した窒素原子の濃度分布と同様の分布となった。つまり、図１８に示した窒素原子濃度の分布と同様に、水素原子濃度は酸化膜８と半導体層としてのｐ型層４との界面部において最も高くなり、その値も１×１０21ｃｍ-3以上となっていた。そして、当該水素原子は、酸化膜８とｐ型層４との界面を中心として±１０ｎｍの範囲内に分布していた。なお、上述した実施例１および実施例２の両方の試料とも、ほぼ同様の水素原子濃度分布を示した。ただし、実施例２の試料では、水素原子濃度の最大値（ピーク値）は実施例１の試料よりも高くなっていた。
次に、チャネルにおける移動度の測定結果についても、先に説明した図１９に示す、窒素原子濃度のピークの値と、チャネル移動度との関係と類似の関係を示していた。
つまり、図１９の場合と同様に、比較例の試料においては水素原子のピーク濃度が最も低いと同時に、チャネル移動度の値も最も低くなっていた。一方、実施例１および実施例２の試料については、いずれも水素原子のピーク濃度は比較例の試料よりも高くなると同時に、チャネル移動度の値も大きくなっていた。そして、実施例１と実施例２とを比較した場合には、水素原子のピーク濃度がより大きくなっている実施例２の方がチャネル移動度の値も実施例１より大きくなっている。なお、水素原子のピーク濃度とチャネル移動度との関係を示したデータを近似する近似線を当該グラフ中にプロットすると、図１９に示したグラフ中の近似線（曲線）とほぼ同様の曲線となった。
ここで、ケイ素を用いた従来のＭＯＳＦＥＴと比較して、より低オン抵抗にするためには、チャネル移動度として必要最低限の値は５０ｃｍ2／Ｖｓと考えられる。このため、プロセスのばらつきなどを考慮しても、窒素原子のピーク濃度に関する場合と同様に、水素原子のピーク濃度は１×１０21ｃｍ-3以上とすれば、十分なチャネル移動度の値を実現することができると考えられる。
（実施例５）
次に、熱処理の雰囲気ガスとして窒素原子および水素原子を含有するガスを用いて、窒素原子および水素原子を半導体層と絶縁膜との界面から１０ｎｍ以内の領域に含有させた実験の内容を説明する。
（試料について）
図１に示した構造の半導体装置を、試料として作製した。試料の作成方法は、基本的には上述した実施例３における試料の作成方法と同様である。すなわち、厚みが４００μｍのｎ型炭化ケイ素基板２に、厚みが１０μｍのエピタキシャル層３を形成し、当該エピタキシャル層３上に厚みが１μｍのｐ型層４を形成した。そして、ｎ+領域５、６のｎ型の導電性不純物としてリン（Ｐ）を注入し、この不純物濃度として１×１０20ｃｍ-3といった値を用いた。また、このｎ+領域５、６の間の距離であるゲート長（チャネル長Ｌg）を１００μｍとした。また、ゲート幅（チャネル幅）を２００μｍとした。
そして、本発明の参考例の試料として、ドライ酸化処理により酸化膜を形成した後、窒素アニールを行なった試料を作製した。また、本発明の実施例１の試料として、酸化膜を形成した後、窒素アニールを行ない、さらに水素アニールを行なった試料を作製した。また、本発明の実施例２の試料として、酸化膜を形成した後、上記参考例の試料とは異なる条件で窒素アニールを行なった試料を作製した。また、本発明の実施例３の試料として、酸化膜を形成した後、上記実施例１の条件とは異なる条件で窒素アニールを行ない、さらに水素アニールを行なった試料を作製した。ここで、酸化膜８を形成するためのドライ酸化処理の条件としては、加熱温度を１２００℃、加熱時間を３０分という条件を用いた。また、本発明の参考例の試料における窒素アニール工程では、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用い、加熱温度を１１００℃、加熱時間を２０分とした。また、本発明の実施例１の試料については、窒素アニール工程の条件として、雰囲気ガスとして一酸化窒素ガスを用い、加熱温度を１１００℃、加熱時間を２０分という条件を用いた。また、実施例１の試料における水素アニール処理については、雰囲気ガスに水素ガスを用い、加熱温度を１１００℃、加熱時間を３０分とした。また、実施例２の試料における窒素アニール工程では、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用い、加熱温度を１１００℃、加熱時間を６０分とした。また、本発明の実施例３の試料については、窒素アニール工程の条件として、雰囲気ガスとして一酸化窒素ガスを用い、加熱温度を１１００℃、加熱時間を６０分という条件を用いた。また、実施例３の試料における水素アニール処理については、雰囲気ガスに水素ガスを用い、加熱温度を１１００℃、加熱時間を３０分とした。
また、ゲート絶縁膜を形成した後に窒素アニール工程および水素アニール工程を行なわない試料を比較例の試料として作製した。なお、上述した参考例の酸化膜の厚みは４１ｎｍ、実施例１の酸化膜の厚みは４５ｎｍ、実施例２の酸化膜の厚みは４１ｎｍ、実施例３の酸化膜の厚みは４５ｎｍ、比較例の酸化膜の厚みは３３ｎｍであった。
そして、上述のような絶縁膜を形成した後、本発明の実施の形態１における製造方法と同様に、各試料について図１に示すようにソース電極１１およびドレイン電極１２、さらにゲート絶縁膜としての酸化膜８上にゲート電極１０を形成した。ソース電極１１およびドレイン電極１２の材料はニッケル（Ｎｉ）であり、その厚みは０．１μｍとした。また、ゲート電極１０の材料としてはアルミニウム（Ａｌ）を用いて、その厚みは１μｍとした。
（測定方法）
上述した各試料について、すでに述べた実施例１の試験における測定方法と同様の方法により、酸化膜８と半導体層としてのｐ型層４との界面近傍における窒素原子および水素原子の合計濃度の深さ方向での分布を測定した。つまり、測定方法としては、ＳＩＭＳ（二次イオン質量分析）を用いた。また、形成された半導体装置において、チャネル移動度の測定を行なった。測定方法としては、実施例１の試験における測定方法と同様の方法を用いた。
（測定結果）
深さ方向における窒素原子および水素原子の合計濃度分布は、基本的には図１８に示した窒素原子の濃度分布と同様の分布となった。つまり、図１８に示した窒素原子濃度の分布と同様に、窒素原子および水素原子の合計濃度は酸化膜８と半導体層としてのｐ型層４との界面部において最も高くなっていた。そして、当該窒素原子および水素原子は、酸化膜８とｐ型層４との界面を中心として±１０ｎｍの範囲内に分布していた。
なお、上述した参考例の試料における窒素原子濃度のピーク値（最大値）は７×１０20ｃｍ-3であった。また、実施例１の試料における窒素原子濃度のピーク値は７×１０20ｃｍ-3であり、水素原子濃度のピーク値（最大値）は７×１０20ｃｍ-3であった。また、窒素原子と水素原子との濃度ピークの位置は重なっていた。つまり、実施例１の試料における窒素原子および水素原子の合計濃度のピーク値は１．４×１０21ｃｍ-3であった。
また、上述した実施例２の試料における窒素原子濃度のピーク値（最大値）は２×１０21ｃｍ-3であった。また、実施例３の試料における窒素原子濃度のピーク値は２×１０21ｃｍ-3であり、水素原子濃度のピーク値（最大値）は１×１０21ｃｍ-3であった。また、窒素原子と水素原子との濃度ピークの位置は重なっていた。つまり、実施例３の試料における窒素原子および水素原子の合計濃度のピーク値は３×１０21ｃｍ-3であった。
次に、チャネルにおける移動度の測定結果についても、先に説明した図１９に示す、窒素原子濃度のピークの値と、チャネル移動度との関係と類似の関係を示していた。チャネルにおける移動度の測定結果を図２１に示す。図２１は、測定された窒素原子および水素原子の合計濃度のピークの値と、チャネル移動度との関係を示すグラフである。図２１における横軸は各試料において測定された窒素原子および水素原子の合計濃度のピーク値（ピーク濃度）を示している。単位はｃｍ-3である。また、図２１の縦軸は、測定した半導体装置のチャネル移動度（ＭＯＳチャネル移動度）を示している。単位はｃｍ2／Ｖｓである。
図２１に示すように、比較例の試料においては窒素原子のピーク濃度が最も低いと同時に、チャネル移動度の値も最も低くなっていた。一方、実施例１〜実施例３の試料については、いずれも窒素原子および水素原子の合計濃度のピーク値は比較例の試料よりも高くなると同時に、チャネル移動度の値も大きくなっていた。そして、実施例１〜実施例３を比較した場合には、窒素原子および水素原子の合計濃度のピーク値（ピーク濃度）がより大きくなっている試料の方がチャネル移動度の値も大きくなっている。
ここで、ケイ素を用いた従来のＭＯＳＦＥＴと比較して、より低オン抵抗にするためには、すでに述べたようにチャネル移動度として必要最低限の値は５０ｃｍ2／Ｖｓと考えられる。このため、プロセスのばらつきなどを考慮しても、窒素原子のピーク濃度に関する場合と同様に、窒素原子および水素原子の合計濃度のピーク値（ピーク濃度）は１×１０21ｃｍ-3以上とすれば、十分なチャネル移動度の値を実現することができると考えられる。
（実施例６）
本発明の効果を確認するため、半導体装置を試作し、当該半導体装置の半導体層と絶縁膜との界面の界面準位を評価した。
（試料について）
図２２は、実施例６の測定のために準備した半導体装置を示す断面模式図である。図２２に示した半導体装置はＭＯＳキャパシタであって、ｎ型炭化ケイ素基板である基板２と、当該基板２上に形成されたバッファ層２１と、バッファ層２１上に形成された耐圧保持層２２と、耐圧保持層２２上に形成された酸化膜２６と、酸化膜上に形成されたゲート電極１０と、基板２の裏面（バッファ層２１が形成された表面と反対側の裏面）に形成された裏面電極３１とを備える。
上記半導体装置は、以下のような工程により製造した。すなわち、厚みが４００μｍのｎ型炭化ケイ素からなる基板２の表面に、ｎ型の炭化ケイ素エピタキシャル層からなるバッファ層２１を形成した。基板２の比抵抗は０．０２Ω・ｃｍである。当該バッファ層２１の厚みは０．５μｍであり、ｎ型不純物濃度は５×１０17ｃｍ-3とした。そして、バッファ層２１上に厚みが１０μｍのｎ型炭化ケイ素エピタキシャル層３を形成し、耐圧保持層２２とした。耐圧保持層２２のｎ型不純物濃度は５×１０15ｃｍ-3とした。
そして、本発明の実施例として、耐圧保持層２２の表面にドライ酸化処理により酸化膜２６を形成した後、窒素アニールを行なった試料を作製した。ここで、酸化膜２６を形成するためのドライ酸化処理の条件としては、加熱温度を１２００℃、加熱時間を３０分という条件を用いた。また、本発明の実施例の試料における窒素アニール工程では、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用い、加熱温度を１１００℃、加熱時間を６０分とした。
また、酸化膜２６を形成した後に窒素アニール工程を行なわない試料を比較例の試料として作製した。なお、上述した実施例の酸化膜２６の厚みは４０ｎｍであり、比較例の酸化膜２６の厚みは３３ｎｍであった。
そして、上述のように絶縁膜としての酸化膜２６を形成した後、図２２に示すように基板２の裏面にオーミック電極である裏面電極３１を、またゲート絶縁膜としての酸化膜２６上にゲート電極１０を形成した。裏面電極３１を構成する材料はニッケル（Ｎｉ）であり、その厚みは０．１μｍとした。また、当該裏面電極３１については、アルゴン（Ａｒ）雰囲気中で加熱温度９５０℃、加熱時間２分というアロイ処理（熱処理）を行なった。また、ゲート電極１０を構成する材料はアルミニウム（Ａｌ）であり、その厚みは１μｍとした。また、ゲート電極１０の平面形状は円形状であり、その直径は８００μｍである。このような工程を実施することにより、図２２に示す半導体装置の構成を備える実施例および比較例の試料を得ることができる。
（測定方法）
図２２に示した半導体装置（ＭＯＳキャパシタ）の構成を備える上記実施例及び比較例の試料について、容量−電圧特性（ＣＶ特性）を測定した。なお、高周波ＣＶ測定は測定周波数を１ＭＨｚとした。また、低周波ＣＶ測定は、ＱｕａｓｉｓｔａｔｉｃＣＶ測定法により行なった。なお、ＭＯＳ界面の半導体側に形成される空乏層による容量Ｃｓについては、ポアソン方程式を解くことにより求めた。このとき、反転状態は考慮せず、深い空乏状態を仮定した。
また、上記実施例および比較例の試料について、Ｈｉｇｈ−Ｌｏｗ法を用いて界面準位密度を算出した。以下、Ｈｉｇｈ−Ｌｏｗ法を用いた界面準位密度の算出方法の概略を示す。
上述した高周波ＣＶ測定において、比較的、放出時定数の大きな界面準位による容量Ｃｉｔは容量成分としては現れない。一方、界面準位への電子の捕獲・放出が応答できるような低い周波数で得られたＣＶ測定（低周波ＣＶ測定）においては、高周波ＣＶ測定における容量に界面準位による容量が加算された値として、容量が観測される。ここで、低周波ＣＶ測定で得られた容量は、酸化膜容量、空乏層容量、界面準位容量の情報が含まれる。そのため、低周波ＣＶ測定により得られた容量ＣＬＦは、
Figure 0005157843
という数式（１）により表される。
しかし、上述のように高周波ＣＶ測定では界面準位容量は応答しない（検出されない）ので、高周波ＣＶ測定により得られた容量ＣＨＦは、
Figure 0005157843
という数式（２）により表される。
したがって、上記数式（１）、（２）より、
Figure 0005157843
という数式（３）より、界面準位密度Ｄｉｔを求めることができる。
（測定結果）
図２３は、実施例の試料についてのＣＶ特性を示すグラフである。図２４は、比較例の試料についてのＣＶ特性を示すグラフである。図２５は、上記図２３および図２４に示したＣＶ特性から算出した界面準位密度と伝導帯を基準とした場合のエネルギーとの関係を示すグラフである。図２３〜図２５を参照して、上記測定の結果を説明する。
図２３および図２４に示したグラフでは、横軸が電圧であり縦軸は容量を示している。ただし、縦軸は容量は全体の容量Ｃを酸化膜容量Ｃｏｘで規格化して表示している。図２３および図２４から分かるように、図２３に示した本発明の実施例の試料では、高周波ＣＶ特性と低周波ＣＶ特性とで大きな差異は見られない。一方、図２４に示した比較例の試料では、高周波ＣＶ特性と低周波ＣＶ特性とで相対的に大きな差異が示されている。これは、比較例の試料の方が、実施例の試料より界面準位による容量（界面準位容量）の影響が大きくなっていると考えられる。
そして、上述したＨｉｇｈ−Ｌｏｗ法により界面準密度を実施例および比較例の試料について算出した結果が図２５に示されている。図２５では、縦軸が界面準位密度を示し、横軸が伝導帯を基準としたエネルギーの値を示している。
図２５から分かるように、実施例（窒素アニール有り）の試料の方が、いずれのエネルギーレベルにおいても比較例（窒素アニール無し）の試料より界面準位密度が低くなっている。また、伝導帯より０．１ｅＶ下のエネルギーレベルにおいても、実施例の試料の界面準位密度は１×１０１２ｃｍ−２ｅＶ−１よりも小さくなっている。
（実施例７）
本発明の効果を確認するため、試料を作成して界面準位密度とＭＯＳチャネル移動度との関係を評価した。
（試料について）
図１に示した構造の半導体装置を、試料として以下のように作製した。すなわち、厚みが４００μｍのｎ型炭化ケイ素基板２に、厚みが１０μｍのエピタキシャル層３を形成し、当該エピタキシャル層３上に厚みが１μｍのｐ型層４を形成した。そして、ｎ+領域５、６のｎ型の導電性不純物としてリン（Ｐ）を注入し、この不純物濃度として１×１０20ｃｍ-3といった値を用いた。また、このｎ+領域５、６の間の距離であるゲート長（チャネル長Ｌg）を１００μｍとした。また、ゲート幅（チャネル幅）を２００μｍとした。
そして、本発明の実施例１の試料として、ドライ酸化処理により酸化膜を形成した後、窒素アニールを行なった試料を作製した。また、本発明の実施例２の試料として、酸化膜を形成した後、窒素アニールを行ない、さらに不活性ガスとしてのアルゴンガスを雰囲気として用いたアニール処理（アルゴンアニール処理）を行なった試料を作製した。ここで、酸化膜８を形成するためのドライ酸化処理の条件としては、加熱温度を１２００℃、加熱時間を３０分という条件を用いた。また、本発明の実施例１の試料における窒素アニール工程では、雰囲気ガスとしてＮＯガスを用い、加熱温度を１１００℃、加熱時間を６０分とした。また、本発明の実施例２の試料については、窒素アニール工程の条件としては雰囲気ガスとしてＮＯガスを用い、加熱温度を１１００℃、加熱時間を１２０分という条件を用いた。また、実施例２の試料におけるアルゴンアニール処理については、雰囲気ガスにアルゴンガスを用い、加熱温度を１１００℃、加熱時間を６０分とした。
また、ゲート絶縁膜を形成した後に水素アニール工程を行なわない試料を比較例の試料として作製した。なお、上述した実施例１の酸化膜の厚みは４０ｎｍ、実施例２の酸化膜の厚みは４６ｎｍ、比較例の酸化膜の厚みは３３ｎｍであった。
そして、上述のような絶縁膜を形成した後、本発明の実施の形態１における製造方法と同様に、図１に示すようにソース電極１１およびドレイン電極１２、さらにゲート絶縁膜としての酸化膜８上にゲート電極１０を形成した。ソース電極１１およびドレイン電極１２の材料はニッケル（Ｎｉ）であり、その厚みは０．１μｍとした。また、ゲート電極１０の材料としてはアルミニウム（Ａｌ）を用いて、その厚みは１μｍとした。
（測定方法）
形成された半導体装置の試料において、チャネル移動度の測定を行なった。測定方法としては、実施例１の試験における測定方法と同様の方法を用いた。
また、各試料について、上記実施例６の試験における方法と同様の方法により（つまり、高周波ＣＶ特性と低周波ＣＶ特性とのデータに基づいてＨｉｇｈ−Ｌｏｗ法を用いて）界面準位密度を算出した。
（測定結果）
測定結果を図２６に示す。図２６は、測定されたＭＯＳチャネル移動度と界面準位密度との関係を示すグラフである。図２６の横軸は、伝導帯より０．１ｅＶ下のエネルギーレベルにおける界面準位密度の値を示している。単位はｃｍ−２ｅＶ−１である。また、図２６の縦軸は、測定した半導体装置のチャネル移動度（ＭＯＳチャネル移動度）を示している。単位はｃｍ2／Ｖｓである。
図２６からわかるように、界面準位密度が低くなるほど、チャネル移動度は大きくなっている。ここで、ケイ素を用いた従来のＭＯＳＦＥＴと比較して、より低オン抵抗にするためには、すでに述べたようにチャネル移動度として必要最低限の値は５０ｃｍ2／Ｖｓと考えられる。図２６では、チャネル移動度が５０ｃｍ2／Ｖｓとなる界面準位密度の範囲は７×１０11ｃｍ−２ｅＶ−１以下といった範囲であると見ることもできる。しかし、界面準位密度の測定値には一般に大きな誤差が含まれる場合があることから、発明者の経験によれば（伝導帯より０．１ｅＶ下での）界面準位密度を１×１０１２ｃｍ−２ｅＶ−１よりも小さくしておけば、十分なチャネル移動度を実現できると考えられる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、ＭＯＳＦＥＴやＤｉＭＯＳＦＥＴなど、炭化ケイ素からなる半導体層に絶縁膜が接触して形成さる炭化ケイ素半導体装置に有利に適用される。
本発明による半導体装置を示す断面模式図である。 図１に示した半導体装置の製造方法を説明するためのフローチャートである。 図２に示した製造方法の各工程を説明するための断面模式図である。 図２に示した製造方法の各工程を説明するための断面模式図である。 図２に示した製造方法の各工程を説明するための断面模式図である。 図２に示した製造方法の各工程を説明するための断面模式図である。 図２に示した製造方法の各工程を説明するための断面模式図である。 本発明による半導体装置の実施の形態２を示す断面模式図である。 図８に示した半導体装置の製造方法を説明するための断面模式図である。 図８に示した半導体装置の製造方法を説明するための断面模式図である。 図８に示した半導体装置の製造方法を説明するための断面模式図である。 図８に示した半導体装置の製造方法を説明するための断面模式図である。 本発明による半導体装置の実施の形態３を示す断面模式図である。 図１３に示した半導体装置の製造方法を説明するためのフローチャートである。 本発明による半導体装置の実施の形態４を示す断面模式図である。 図１５に示した半導体装置の製造方法を説明するためのフローチャートである。 図１６に示した半導体装置の製造方法の変形例を示すフローチャートである。 本発明の実施例１における試料の深さ方向における窒素原子濃度を示すグラフである。 測定された窒素原子濃度のピークの値と、チャネル移動度との関係を示すグラフである。 本発明の実施例２における基板のオフ角度とチャネル移動度との関係を示すグラフである。 測定された窒素原子および水素原子の合計濃度のピークの値と、チャネル移動度との関係を示すグラフである。 実施例６の測定のために準備した半導体装置を示す断面模式図である。 実施例の試料についてのＣＶ特性を示すグラフである。 比較例の試料についてのＣＶ特性を示すグラフである。 上記図２３および図２４に示したＣＶ特性から算出した界面準位密度と伝導帯を基準とした場合のエネルギーとの関係を示すグラフである。 測定されたＭＯＳチャネル移動度と界面準位密度との関係を示すグラフである。
符号の説明
１ 半導体装置、２ 基板、３ エピタキシャル層、４ ｐ型層、５，６ ｎ+領域、７，８ 酸化膜、１０ ゲート電極、１１ ソース電極、１２ ドレイン電極、１５ 開口部、２１ バッファ層、２２ 耐圧保持層、２３ ｐ領域、２４ ｎ+領域、２５ ｐ+領域、２６ 酸化膜、２７ 上部ソース電極、３１ 裏面電極、４１，５１ 境界領域。

Claims (21)

  1. 面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板と、
    前記基板上に形成され、炭化ケイ素からなる半導体層と、
    前記半導体層の表面に接触するように形成された絶縁膜とを備え、
    前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値が１×１０２１ｃｍ−３以上である、炭化ケイ素半導体装置。
  2. 前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の前記領域には水素原子が含有されている、請求項１に記載の炭化ケイ素半導体装置。
  3. 面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板と、
    前記基板上に形成され、炭化ケイ素からなる半導体層と、
    前記半導体層の表面に接触するように形成された絶縁膜とを備え、
    前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の領域における水素原子濃度の最大値が１×１０２１ｃｍ−３以上である、炭化ケイ素半導体装置。
  4. 前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の前記領域には窒素原子が含有されている、請求項３に記載の炭化ケイ素半導体装置。
  5. 面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板と、
    前記基板上に形成され、炭化ケイ素からなる半導体層と、
    前記半導体層の表面に接触するように形成された絶縁膜とを備え、
    前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の領域における窒素原子および水素原子の合計濃度の最大値が１×１０２１ｃｍ−３以上である、炭化ケイ素半導体装置。
  6. 伝導帯より０．１ｅＶ下での界面準位密度が１×１０１２ｃｍ−２ｅＶ−１よりも小さいことを特徴とする、請求項１〜５のいずれか１項に記載の炭化ケイ素半導体装置。
  7. 前記基板のオフ方位が＜１１−２０＞方向±５°以下の範囲である、請求項１〜６のいずれか１項に記載の炭化ケイ素半導体装置。
  8. 前記基板のオフ方位が＜０１−１０＞方向±５°以下の範囲である、請求項１〜６のいずれか１項に記載の炭化ケイ素半導体装置。
  9. 前記基板の主表面の面方位は、面方位{０３−３８}に対しオフ角が−３°以上＋５°以下である、請求項８に記載の炭化ケイ素半導体装置。
  10. 面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板を準備する工程と、
    前記基板上に半導体層を形成する工程と、
    前記半導体層の表面に接触するように絶縁膜を形成する工程と、
    前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値が１×１０２１ｃｍ−３以上となるように窒素原子濃度を調整する工程とを備える、炭化ケイ素半導体装置の製造方法。
  11. 前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の前記領域に水素原子を含有させる工程をさらに備える、請求項１０に記載の炭化ケイ素半導体装置の製造方法。
  12. 前記水素原子を含有させる工程は、前記絶縁膜が形成された前記基板を、水素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程を含む、請求項１１に記載の炭化ケイ素半導体装置の製造方法。
  13. 前記窒素原子濃度を調整する工程は、前記絶縁膜が形成された前記基板を、窒素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程を含む、請求項１０〜１２のいずれか１項に記載の炭化ケイ素半導体装置の製造方法。
  14. 前記窒素原子濃度を調整する工程は、前記窒素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程の後、不活性ガスを雰囲気ガスとして用いて前記基板を熱処理する工程を含む、請求項１３に記載の炭化ケイ素半導体装置の製造方法。
  15. 面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板を準備する工程と、
    前記基板上に半導体層を形成する工程と、
    前記半導体層の表面に接触するように絶縁膜を形成する工程と、
    前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の領域における水素原子濃度の最大値が１×１０２１ｃｍ−３以上となるように水素原子濃度を調整する工程とを備える、炭化ケイ素半導体装置の製造方法。
  16. 前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の前記領域に窒素原子を含有させる工程をさらに備える、請求項１５に記載の炭化ケイ素半導体装置の製造方法。
  17. 前記窒素原子を含有させる工程は、前記絶縁膜が形成された前記基板を、窒素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程を含む、請求項１６に記載の炭化ケイ素半導体装置の製造方法。
  18. 前記水素原子濃度を調整する工程は、前記絶縁膜が形成された前記基板を、水素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程を含む、請求項１５〜１７のいずれか１項に記載の炭化ケイ素半導体装置の製造方法。
  19. 前記水素原子濃度を調整する工程は、前記水素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程の後、不活性ガスを雰囲気ガスとして用いて前記基板を熱処理する工程を含む、請求項１８に記載の炭化ケイ素半導体装置の製造方法。
  20. 前記水素原子を含有するガスは水蒸気または水蒸気含有酸素である、請求項１２または１９に記載の炭化ケイ素半導体装置の製造方法。
  21. 面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板を準備する工程と、
    前記基板上に半導体層を形成する工程と、
    前記半導体層の表面に接触するように絶縁膜を形成する工程と、
    前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の領域における窒素原子および水素原子の合計濃度の最大値が１×１０２１ｃｍ−３以上となるように前記合計濃度を調整する工程とを備える、炭化ケイ素半導体装置の製造方法。
JP2008297088A 2007-12-04 2008-11-20 炭化ケイ素半導体装置およびその製造方法 Expired - Fee Related JP5157843B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2008297088A JP5157843B2 (ja) 2007-12-04 2008-11-20 炭化ケイ素半導体装置およびその製造方法
PCT/JP2009/051762 WO2010058610A1 (ja) 2008-11-20 2009-02-03 炭化ケイ素半導体装置およびその製造方法
KR1020117007375A KR101225332B1 (ko) 2008-11-20 2009-02-03 탄화규소 반도체 장치 및 그 제조 방법
US13/063,083 US8686434B2 (en) 2007-12-04 2009-02-03 Silicon carbide semiconductor device and method for manufacturing the same
EP09827391.5A EP2357671A4 (en) 2008-11-20 2009-02-03 SEMICONDUCTOR DEVICE BASED ON SILICON CARBIDE AND METHOD FOR MANUFACTURING THE SAME
CN200980146557.3A CN102224594B (zh) 2008-11-20 2009-02-03 碳化硅半导体器件及其制造方法
TW098103745A TWI440180B (zh) 2008-11-20 2009-02-05 Silicon carbide semiconductor device and manufacturing method thereof
US14/179,371 US20140159057A1 (en) 2008-11-20 2014-02-12 Silicon carbide semiconductor device and method for manufacturing the same
US14/179,338 US20140159056A1 (en) 2008-11-20 2014-02-12 Silicon carbide semiconductor device and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007313739 2007-12-04
JP2007313739 2007-12-04
JP2008297088A JP5157843B2 (ja) 2007-12-04 2008-11-20 炭化ケイ素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009158933A JP2009158933A (ja) 2009-07-16
JP5157843B2 true JP5157843B2 (ja) 2013-03-06

Family

ID=42199022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008297088A Expired - Fee Related JP5157843B2 (ja) 2007-12-04 2008-11-20 炭化ケイ素半導体装置およびその製造方法

Country Status (7)

Country Link
US (3) US8686434B2 (ja)
EP (1) EP2357671A4 (ja)
JP (1) JP5157843B2 (ja)
KR (1) KR101225332B1 (ja)
CN (1) CN102224594B (ja)
TW (1) TWI440180B (ja)
WO (1) WO2010058610A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5344037B2 (ja) * 2009-05-11 2013-11-20 住友電気工業株式会社 炭化珪素基板および半導体装置

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5564781B2 (ja) * 2008-07-07 2014-08-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP2011040675A (ja) * 2009-08-18 2011-02-24 Sumitomo Electric Ind Ltd 半導体装置
JP5464579B2 (ja) * 2009-08-28 2014-04-09 独立行政法人産業技術総合研究所 リセスゲート型炭化珪素電界効果トランジスタおよびその製造方法
EP2482307A1 (en) * 2009-09-24 2012-08-01 Sumitomo Electric Industries, Ltd. Silicon carbide ingot, silicon carbide substrate, methods for manufacturing the ingot and the substrate, crucible, and semiconductor substrate
CA2759856A1 (en) * 2009-10-13 2011-04-21 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide substrate, silicon carbide substrate, and semiconductor device
JP5316428B2 (ja) * 2010-01-12 2013-10-16 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
EP2528098B1 (en) * 2010-01-19 2019-01-02 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing same
US8450750B2 (en) 2010-01-27 2013-05-28 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing thereof
JP5920684B2 (ja) * 2010-02-10 2016-05-18 株式会社東芝 半導体装置
JP5880429B2 (ja) 2010-03-12 2016-03-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
EP3869537A1 (en) * 2010-03-23 2021-08-25 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
JP2011199132A (ja) * 2010-03-23 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2011243619A (ja) * 2010-05-14 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2012004494A (ja) * 2010-06-21 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法および製造装置
JP5673113B2 (ja) * 2011-01-12 2015-02-18 住友電気工業株式会社 半導体装置
JP5668576B2 (ja) * 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
JP2013004643A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
WO2013053052A1 (en) * 2011-10-14 2013-04-18 Diftek Lasers, Inc. Planarized semiconductor particles positioned on a substrate
US9455307B2 (en) 2011-10-14 2016-09-27 Diftek Lasers, Inc. Active matrix electro-optical device and method of making thereof
US9209019B2 (en) 2013-09-05 2015-12-08 Diftek Lasers, Inc. Method and system for manufacturing a semi-conducting backplane
KR101926687B1 (ko) 2011-10-24 2018-12-07 엘지이노텍 주식회사 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼
JP5809596B2 (ja) 2012-05-07 2015-11-11 住友電気工業株式会社 半導体装置およびその製造方法
JP2013235895A (ja) * 2012-05-07 2013-11-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5920010B2 (ja) * 2012-05-18 2016-05-18 住友電気工業株式会社 半導体装置
JP2013243179A (ja) * 2012-05-18 2013-12-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2014007310A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6068042B2 (ja) 2012-08-07 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP5811969B2 (ja) * 2012-08-27 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6070155B2 (ja) * 2012-12-18 2017-02-01 住友電気工業株式会社 炭化珪素半導体装置
US10002931B2 (en) * 2013-07-31 2018-06-19 Mitsubishi Electric Corporation Silicon carbide semiconductor device
JP6098447B2 (ja) * 2013-09-06 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP5763154B2 (ja) * 2013-11-20 2015-08-12 株式会社東芝 半導体素子及びその製造方法
JP6432232B2 (ja) * 2014-09-11 2018-12-05 富士電機株式会社 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
US10312310B2 (en) 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof
US20180233574A1 (en) * 2017-02-10 2018-08-16 Purdue Research Foundation Silicon carbide power transistor apparatus and method of producing same
JP2018186140A (ja) * 2017-04-24 2018-11-22 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10367086B2 (en) 2017-06-14 2019-07-30 Hrl Laboratories, Llc Lateral fin static induction transistor
TWI785043B (zh) * 2017-09-12 2022-12-01 日商松下知識產權經營股份有限公司 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
CN115244711B (zh) 2020-04-17 2023-12-12 Hrl实验室有限责任公司 垂直金刚石mosfet及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW565630B (en) 1999-09-07 2003-12-11 Sixon Inc SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
US6767843B2 (en) * 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
JP4843854B2 (ja) * 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
JP2005019951A (ja) 2003-06-06 2005-01-20 Japan Science & Technology Agency ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置
CN1802752A (zh) * 2003-11-25 2006-07-12 松下电器产业株式会社 半导体元件
JP2006210818A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2007096263A (ja) 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
CA2636776A1 (en) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. Method of manufacturing silicon carbide semiconductor device
JP2008244456A (ja) 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
CN102159332A (zh) 2008-08-12 2011-08-17 关西涂料株式会社 用于形成多层涂膜的方法
EP2482307A1 (en) * 2009-09-24 2012-08-01 Sumitomo Electric Industries, Ltd. Silicon carbide ingot, silicon carbide substrate, methods for manufacturing the ingot and the substrate, crucible, and semiconductor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5344037B2 (ja) * 2009-05-11 2013-11-20 住友電気工業株式会社 炭化珪素基板および半導体装置

Also Published As

Publication number Publication date
CN102224594A (zh) 2011-10-19
TW201021206A (en) 2010-06-01
KR101225332B1 (ko) 2013-01-23
TWI440180B (zh) 2014-06-01
US20140159057A1 (en) 2014-06-12
CN102224594B (zh) 2014-09-24
EP2357671A4 (en) 2013-05-01
US20110186862A1 (en) 2011-08-04
US8686434B2 (en) 2014-04-01
US20140159056A1 (en) 2014-06-12
EP2357671A1 (en) 2011-08-17
WO2010058610A1 (ja) 2010-05-27
JP2009158933A (ja) 2009-07-16
KR20110048070A (ko) 2011-05-09

Similar Documents

Publication Publication Date Title
JP5157843B2 (ja) 炭化ケイ素半導体装置およびその製造方法
JP5229845B2 (ja) 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ
WO2010110253A1 (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
WO2010116886A9 (ja) 絶縁ゲート型バイポーラトランジスタ
JPWO2010116887A1 (ja) 絶縁ゲート型電界効果トランジスタ
WO2014068813A1 (ja) 半導体装置
EP2348530A1 (en) Silicon carbide semiconductor device
JP5750948B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2011118101A1 (ja) 半導体装置およびその製造方法
JP6064977B2 (ja) 炭化珪素半導体装置
JP5751146B2 (ja) 半導体装置およびその製造方法
WO2010110252A1 (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
WO2012066820A1 (ja) 炭化珪素半導体装置
JPWO2009104299A1 (ja) 半導体装置および半導体装置の製造方法
JP6108330B2 (ja) 炭化珪素半導体装置及びその製造方法
JP6206012B2 (ja) 炭化珪素半導体装置
US8796123B2 (en) Method of manufacturing silicon carbide semiconductor device
CN110783406A (zh) 具有第iva族离子注入的mosfet的结构与制造方法
JP6070790B2 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

R150 Certificate of patent or registration of utility model

Ref document number: 5157843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees