KR20100051748A - 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치 - Google Patents

구동 장치, 구동 방법 및 플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20100051748A
KR20100051748A KR1020107007637A KR20107007637A KR20100051748A KR 20100051748 A KR20100051748 A KR 20100051748A KR 1020107007637 A KR1020107007637 A KR 1020107007637A KR 20107007637 A KR20107007637 A KR 20107007637A KR 20100051748 A KR20100051748 A KR 20100051748A
Authority
KR
South Korea
Prior art keywords
potential
period
electrodes
sustain
scan
Prior art date
Application number
KR1020107007637A
Other languages
English (en)
Other versions
KR101121651B1 (ko
Inventor
다카히코 오리구치
히데히코 쇼지
야스아키 무토우
다카테루 사와다
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20100051748A publication Critical patent/KR20100051748A/ko
Application granted granted Critical
Publication of KR101121651B1 publication Critical patent/KR101121651B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

복수의 주사 전극(SCi)에는, 제 1 기간(t5~t6)에서 제 1 전위(Vscn)로부터 제 2 전위(Vscn+Vset)로 상승하는 제 1 램프 파형(RW1)이 인가되고, 복수의 유지 전극(SUi)에는, 상기 제 1 기간(t5~t6)보다 전에 제 3 전위(Ve1)로부터 제 4 전위(0V)로 하강하는 구동 파형이 인가되고, 상기 제 1 기간(t5~t6)에서 상기 제 4 전위(0V)로 보지된다. 이 때, 복수의 데이터 전극(Dj)에는, 상기 제 1 기간(t5~t6)의 개시 시점(t5)과 동시에 시작하고, 또한 상기 제 1 기간(t5~t6)보다 짧은 제 2 기간(t5~t5a)에, 상기 제 1 램프 파형(RW1)의 전위의 변화에 따라 제 5 전위(0V)로부터 제 6 전위(Vd)로 상승하는 제 2 램프 파형(RW10)이 인가되어, 상기 복수의 주사 전극(SCi)과의 사이에서 강방전이 발생하는 것이 방지된다.

Description

구동 장치, 구동 방법 및 플라즈마 디스플레이 장치{DRIVING DEVICE, DRIVING METHOD, AND PLASMA DISPLAY APPARATUS}
본 발명은 복수의 방전 셀을 선택적으로 방전시키는 것에 의해 플라즈마 디스플레이 패널에 화상을 표시시키는 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치에 관한 것이다.
(플라즈마 디스플레이 패널의 구조)
플라즈마 디스플레이 패널(이하, 「패널」이라고 약기함)로서 대표적인 교류면 방전형 패널은 대향 배치된 전면판과 배면판과의 사이에 다수의 방전 셀을 구비한다.
전면판은 전면 유리 기판, 복수의 표시 전극, 유전체층 및 보호층에 의해 구성된다. 각 표시 전극은 한 쌍의 주사 전극 및 유지 전극으로 이루어진다. 복수의 표시 전극은, 전면 유리 기판 상에 서로 평행하게 형성되고, 그들의 표시 전극을 덮도록 유전체층 및 보호층이 형성되어 있다.
배면판은 배면 유리 기판, 복수의 데이터 전극, 유전체층, 복수의 격벽 및 형광체층에 의해 구성된다. 배면 유리 기판 상에 복수의 데이터 전극이 평행하게 형성되고, 그들을 덮도록 유전체층이 형성되어 있다. 그 유전체층 상에 데이터 전극과 평행하게 복수의 격벽이 각각 형성되고, 유전체층의 표면과 격벽의 측면에 R(적), G(녹) 및 B(청)의 형광체층이 형성되어 있다.
그리고, 표시 전극과 데이터 전극이 입체 교차하도록 전면판과 배면판이 대향 배치되어 밀봉되고, 내부의 방전 공간에는 방전 가스가 봉입되어 있다. 표시 전극과 데이터 전극이 대향하는 부분에 방전 셀이 형성된다.
이러한 구성을 갖는 패널에 있어서, 각 방전 셀내에서 가스 방전에 의해 자외선이 발생하고, 그 자외선에 의해 R, G 및 B의 형광체가 여기되어 발광한다. 그것에 의하여, 컬러 표시가 행해진다.
패널을 구동하는 방법으로서는 서브필드법이 사용되고 있다. 서브필드법에서는, 1필드 기간이 복수의 서브필드로 분할되고, 각각의 서브필드에서 각 방전 셀을 발광 또는 비발광시키는 것에 의해 계조 표시가 행해진다. 각 서브필드는 초기화 기간, 기입 기간 및 유지 기간을 갖는다.
(종래의 패널의 구동 방법 1)
초기화 기간에 있어서는, 각 방전 셀에서 미약 방전(초기화 방전)이 행해지고, 계속되는 기입 동작을 위해 필요한 벽전하가 형성된다. 부가하여, 초기화 기간은, 방전 지연을 작게 하고, 기입 방전을 안정하게 발생시키기 위한 프라이밍을 발생시킨다고 하는 기능을 갖는다. 여기서, 프라이밍이란, 방전을 위한 기폭제로 되는 여기 입자를 말한다.
기입 기간에서는, 주사 전극에 순차적으로 주사 펄스를 인가하고, 또한, 데이터 전극에 표시해야 할 화상 신호에 대응한 기입 펄스를 인가한다. 그것에 의하여, 주사 전극과 데이터 전극과의 사이에서 선택적으로 기입 방전이 발생하고, 선택적인 벽전하 형성이 행해진다.
계속되는 유지 기간에서는, 표시시켜야 하는 휘도에 따른 소정의 회수의 유지 펄스를 주사 전극과 유지 전극과의 사이에 인가한다. 그것에 의하여, 기입 방전에 의한 벽전하 형성이 행해진 방전 셀에서 선택적으로 방전이 일어나고, 그 방전 셀이 발광한다.
여기서, 상기의 초기화 기간에 있어서는, 각 방전 셀에서 미약 방전을 발생시키기 위해서, 주사 전극, 유지 전극 및 데이터 전극의 각각에 인가하는 전압을 조정한다.
구체적으로는, 초기화 기간의 전반부(이하, 상승 기간이라고 부름)에 있어서, 데이터 전극의 전위를 0V(접지 전위)로 보지(保持)한 상태에서, 완만하게 상승하는 램프 파형을 주사 전극에 인가한다. 이것에 의해, 상승 기간 동안에, 주사 전극과 데이터 전극과의 사이, 및 유지 전극과 데이터 전극과의 사이에 미약 방전을 발생시킨다.
또한, 초기화 기간의 후반부(이하, 하강 기간이라고 부름)에 있어서, 데이터 전극의 전위를 접지 전위로 보지한 상태에서, 완만하게 하강하는 램프 파형을 주사 전극에 인가한다. 이에 따라, 하강 기간 중에, 주사 전극과 데이터 전극 사이, 및 유지 전극과 데이터 전극 사이에 미약 방전을 발생시킨다.
이와 같이, 초기화 기간 중, 주사 전극에 램프 파형 또는 단계적으로 상승 또는 하강하는 전압을 인가하는 패널의 구동 방법이, 예컨대, 특허문헌 1에 개시되어 있다. 이에 따라, 주사 전극 및 유지 전극에 축적된 벽전하가 소거되고, 주사 전극, 유지 전극 및 데이터 전극의 각각에, 기입 동작을 위해 필요한 벽전하가 축적된다.
따라서, 실제로는, 상승 기간에 주사 전극과 데이터 전극 사이에서 강방전이 발생하는 경우가 있다. 이 경우, 주사 전극과 유지 전극 사이에서도 강방전이 발생하고, 다량의 벽전하 및 다량의 프라이밍이 방전 셀 내에 발생하고, 하강 기간에도 강방전이 발생하기 쉬워진다.
초기화 기간에 강방전이 발생하면, 주사 전극, 유지 전극 및 데이터 전극에 축적된 벽전하가 소거된다. 이 때문에, 각 전극에 기입 방전을 위해 필요한 적절한 양의 벽전하를 형성할 수 없다.
그래서, 초기화 기간에서의 강방전의 발생을 방지하는 패널의 구동 방법이 특허문헌 2에 개시되어 있다.
(종래의 패널의 구동 방법 2)
도 15는 특허문헌 2의 패널의 구동 방법을 이용한 패널의 구동 전압 파형(이하, 구동 파형이라 부름)의 일례이다. 도 15에서는, 유지 기간, 초기화 기간 및 기입 기간에, 주사 전극, 유지 전극 및 데이터 전극의 각각에 인가되는 구동 파형이 도시되어 있다.
도 15에 도시되는 바와 같이, 본 예에서는, 초기화 기간의 상승 기간에 데이터 전극이 접지 전위보다 높은 전위 Vd로 유지된다.
이 경우, 주사 전극과 데이터 전극 사이의 전압이, 데이터 전극을 접지 전위로 보지하고 있는 경우에 비해 작아진다. 이에 따라, 주사 전극과 유지 전극 사이의 전압이, 주사 전극과 데이터 전극과의 사이의 전압보다 먼저 방전 개시 전압을 초과한다.
이와 같이, 상승 기간에서는, 먼저 주사 전극과 유지 전극 사이에서 미약 방전이 일어나는 것에 의해 프라이밍이 발생한다. 그 후, 주사 전극과 데이터 전극 사이에서 미약 방전이 일어나는 것에 의해, 주사 전극, 유지 전극 및 데이터 전극의 각각에 기입 동작을 위해 필요한 벽전하가 형성된다.
예컨대, 도 15의 기입 기간의 개시시에는, 주사 전극에 음의 벽전하가 축적되고, 데이터 전극에 양의 벽전하가 축적된다. 그 결과, 기입 기간의 기입 방전이 안정화된다.
[특허문헌 1] 일본 특허 공개 제2003-15599호 공보
[특허문헌 2] 일본 특허 공개 제2006-18298호 공보
그런데, 최근에는, 패널의 대화면화 및 고세밀화에 따른 방전 셀의 수(화소의 증가)가 증가하고, 또한 인접하는 방전 셀 사이의 거리가 작아진다. 그 결과, 이하에 설명하는 바와 같이, 인접하는 방전 셀 사이에서 크로스토크가 발생하기 쉽다.
도 15에 나타낸 바와 같이, 앞의 서브필드의 최후에 주사 전극의 전위를 Vc1로 상승시키고 나서 소정 시간(위상차 TR) 경과 후에 유지 전극의 전위를 상승시킨다. 그것에 의하여, 주사 전극과 유지 전극과의 사이에서 소거 방전이 일어나고, 주사 전극에 축적된 양의 벽전하 및 유지 전극에 축적된 음의 벽전하가 소거 또는 저감된다.
다음으로, 초기화 기간의 상승 기간에 있어서, 데이터 전극을 전위 Vd로 보지한 상태에서, 완만하게 상승하는 램프 파형을 주사 전극에 인가한다. 이것에 의해, 주사 전극과 유지 전극과의 사이에 미약 방전이 발생한 후, 주사 전극과 데이터 전극과의 사이에 미약 방전이 발생한다. 그 결과, 주사 전극에 음의 벽전하가 축적되고, 유지 전극에 양의 벽전하가 축적된다. 이 때, 데이터 전극에는 양의 벽전하가 축적되어 있다.
또한, 초기화 기간의 하강 기간에 있어서, 데이터 전극을 접지 전위로 보지한 상태에서, 완만하게 하강하는 램프 파형을 주사 전극에 인가한다. 이것에 의해, 주사 전극과 데이터 전극과의 사이, 및 유지 전극과 데이터 전극과의 사이에 미약 방전이 발생한다. 그 결과, 주사 전극에 축적된 음의 벽전하가 감소하고, 유지 전극에 축적된 양의 벽전하가 감소한다. 이 때, 데이터 전극에는 양의 벽전하가 축적되어 있다.
이렇게 하여, 기입 기간의 개시시에는, 주사 전극에 음의 벽전하가 축적되고, 데이터 전극에 양의 벽전하가 축적되어 있다. 이 상태에서, 기입 기간에 있어서 주사 전극에 음극성의 기입 펄스를 인가하고, 데이터 전극에 양극성의 기입 펄스를 인가한다. 이 경우, 상기의 벽전하에 의해 주사 전극과 데이터 전극과의 사이의 전압이 높아져, 주사 전극과 데이터 전극과의 사이에서 기입 방전이 안정되게 발생한다.
이 때, 유지 전극에는 양의 벽전하가 축적되어 있기 때문에, 주사 전극과 유지 전극과의 사이에서 큰 기입 방전이 발생한다. 그것에 의하여, 인접하는 방전 셀 사이의 거리가 작은 경우에는, 인접하는 방전 셀 사이에서 크로스토크가 발생하여, 오방전이 생기기 쉽다. 그래서, 이러한 크로스토크의 발생을 방지하기 위해서, 이하에 설명하는 패널의 구동 방법이 실용화되고 있다.
(종래의 패널의 구동 방법 3)
도 16은 인접하는 방전 셀 사이에 발생하는 크로스토크를 방지하기 위한 패널의 구동 파형의 일례이다. 또, 본 예에 있어서도, 초기화 기간의 상승 기간 동안에 데이터 전극이 접지 전위보다 높은 전위 Vd로 보지된다.
도 16의 구동 파형에서는, 소거 방전을 위한 위상차 TR이 도 15의 구동 파형에 있어서의 소거 방전을 위한 위상차 TR보다 작다. 위상차 TR이 작을수록 소거 방전은 약해진다. 그 때문에, 도 16의 구동 파형에서는, 도 15의 구동 파형에 비하여 소거 방전이 약해져, 초기화 기간의 앞에 주사 전극에 양의 벽전하가 많이 남고, 유지 전극에 음의 벽전하가 많이 남는다. 이것에 의해, 기입 기간의 기입 방전을 약하게 할 수 있다. 그 결과, 인접하는 방전 셀 사이의 크로스토크를 방지할 수 있다고 생각된다.
그러나 본 발명자의 실험에 의하면, 실제로는, 다음과 같은 현상이 생기는 것을 알았다. 도 16에 나타낸 바와 같이, 초기화 기간의 상승 기간에 있어서는, 전위 Vm으로부터 전압 Vset만큼 완만하게 상승하는 램프 파형을 주사 전극에 인가하고, 또한, 유지 전극을 접지 전위로 보지하고, 데이터 전극을 접지 전위보다 높은 전위 Vd로 보지한다.
상기한 바와 같이, 초기화 기간의 앞에는, 주사 전극에는 다량의 양의 벽전하가 축적되고, 유지 전극에는 다량의 음의 벽전하가 축적되어 있다. 그 때문에, 주사 전극에 전압 Vm을 인가하면, 유지 전극과 데이터 전극과의 사이에서 강방전이 발생하고, 그것에 따라 주사 전극과 유지 전극과의 사이에서 강방전이 발생한다.
이러한 강방전의 발생에 의해 주사 전극, 유지 전극 및 데이터 전극에 축적되어 있던 벽전하가 소거된다. 그것에 의하여, 주사 전극에 전압 Vset만큼 상승하는 램프 파형을 인가하더라도, 주사 전극과 유지 전극과의 사이의 전압이 방전 개시 전압을 초과하지 않고, 주사 전극과 유지 전극과의 사이에서 미약 방전을 발생시킬 수 없게 된다.
따라서, 주사 전극, 유지 전극 및 데이터 전극의 벽전하를 기입 기간의 기입 방전에 필요한 양으로 조정하기 어려워진다.
그래서, 상기의 강방전의 발생후, 미약 방전을 발생시키기 위해서, 주사 전극에 인가하는 램프 파형을 크게 하는 것이 생각된다. 그러나 구동 회로의 비용이 증대한다.
본 발명의 목적은, 인접하는 방전 셀 사이에 발생하는 크로스토크를 방지하고, 또한, 방전 셀을 구성하는 복수의 전극에 소망량의 벽전하를 형성하는 것이 가능한 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치를 제공하는 것이다.
(1) 본 발명의 한 국면에 따른 구동 장치는, 복수의 주사 전극 및 유지 전극과 복수의 데이터 전극과의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을, 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 구동 장치로서, 복수의 주사 전극을 구동하는 주사 전극 구동 회로와, 복수의 유지 전극을 구동하는 유지 전극 구동 회로와, 복수의 데이터 전극을 구동하는 데이터 전극 구동 회로를 구비하고, 주사 전극 구동 회로는, 복수의 서브필드 중 적어도 하나의 서브필드의 초기화 기간 내에서의 제 1 기간에서 복수의 주사 전극에 제 1 전위로부터 제 2 전위로 상승하는 제 1 램프 파형을 인가하고, 유지 전극 구동 회로는, 제 1 기간보다 전에 제 3 전위로부터 제 4 전위로 하강하는 구동 파형을 복수의 유지 전극에 인가하고, 제 1 기간에서 복수의 유지 전극을 제 4 전위로 보지하고, 데이터 전극 구동 회로는, 제 1 기간의 개시 시점으로부터 제 1 기간보다 짧은 제 2 기간에서, 제 1 램프 파형의 전위의 변화에 따라 제 5 전위로부터 제 6 전위로 상승하는 제 2 램프 파형을 복수의 데이터 전극에 인가하는 것이다.
이 구동 장치에 있어서는, 복수의 서브필드 중 적어도 하나의 서브필드의 초기화 기간 내에서의 제 1 기간보다 전에, 유지 전극 구동 회로에 의해 복수의 유지 전극에 제 3 전위로부터 제 4 전위로 하강하는 구동 파형이 인가된다.
제 1 기간에서는, 복수의 유지 전극이 제 4 전위로 보지된다. 이 상태에서, 제 1 기간에, 주사 전극 구동 회로에 의해 제 1 전위로부터 제 2 전위로 상승하는 제 1 램프 파형이 복수의 주사 전극에 인가된다.
제 1 기간의 개시 시점으로부터 제 1 기간보다 짧은 제 2 기간에서는, 데이터 전극 구동 회로에 의해 제 1 램프 파형의 전위의 변화에 따라 제 5 전위로부터 제 6 전위로 상승하는 제 2 램프 파형이 복수의 데이터 전극에 인가된다.
이것에 의해, 제 2 기간에서는 복수의 주사 전극과 복수의 데이터 전극과의 사이의 전위차가 커지는 것이 억제된다.
제 2 기간 전에 복수의 주사 전극 상에 다량의 양의 벽전하가 축적되고, 복수의 유지 전극 상에 다량의 음의 벽전하가 축적되어 있는 경우, 복수의 유지 전극이 제 4 전위로 보지되어 있기 때문에, 복수의 주사 전극과 복수의 유지 전극과의 사이의 전위차가 복수의 주사 전극과 복수의 데이터 전극과의 사이의 전위차보다 먼저 방전 개시 전압을 초과한다.
이것에 의해, 복수의 주사 전극과 복수의 유지 전극과의 사이에서 미약한 초기화 방전이 발생한다. 그것에 의하여, 복수의 유지 전극 상에 축적된 음의 벽전하가 감소하기 때문에, 복수의 유지 전극과 복수의 데이터 전극과의 사이에서 강방전이 발생하는 것이 방지된다.
따라서, 복수의 유지 전극과 복수의 데이터 전극과의 사이의 강방전에 기인하여 복수의 주사 전극과 복수의 유지 전극과의 사이에서 강방전이 발생하는 것이 방지된다. 이렇게 하여, 제 2 기간에 있어서는, 복수의 주사 전극과 복수의 유지 전극과의 사이에서 강방전이 발생하는 것에 따라 복수의 주사 전극 상에 축적된 양의 벽전하가 0으로 되는 것이 방지된다.
이것에 의해, 복수의 주사 전극과 복수의 유지 전극과의 사이에서 미약한 초기화 방전을 발생시키기 위해서 복수의 주사 전극에 인가하는 제 1 램프 파형의 전위를 높게 설정할 필요가 없어진다. 그 결과, 주사 전극 구동 회로의 비용의 상승이 억제된다.
제 1 기간 내에서의 제 2 기간 경과 후에는, 복수의 주사 전극의 전위의 상승과 함께 복수의 주사 전극과 복수의 데이터 전극과의 사이의 전위차가 방전 개시 전압을 초과한다. 그것에 의하여, 복수의 주사 전극과 복수의 데이터 전극과의 사이에서 미약한 초기화 방전이 발생한다. 그 결과, 복수의 주사 전극, 복수의 유지 전극 및 복수의 데이터 전극 상의 벽전하가 기입 동작에 적합한 양으로 조정된다.
이렇게 하여, 기입 기간에 있어서, 복수의 주사 전극과 복수의 데이터 전극과의 사이 및 복수의 유지 전극과 복수의 주사 전극과의 사이의 기입 방전이 약해진다. 그 결과, 인접하는 방전 셀 사이의 거리가 작은 경우에도, 인접하는 방전 셀 사이에서 크로스토크가 발생하는 것이 방지된다.
(2) 데이터 전극 구동 회로는 제 2 기간에서 복수의 데이터 전극을 플로팅 상태로 해도 좋다.
복수의 데이터 전극이 플로팅 상태로 되면, 복수의 데이터 전극의 전위는, 용량 결합에 의해 복수의 주사 전극의 전위 변화에 따라 변화된다. 이것에 의해, 제 2 기간에 있어서는, 복수의 데이터 전극의 전위가 복수의 주사 전극에 인가되는 제 1 램프 파형에 따라 변화된다. 따라서, 간단한 회로 구성으로, 복수의 데이터 전극에 제 2 램프 파형을 인가할 수 있다. 그 결과, 비용의 상승이 억제된다.
(3) 데이터 전극 구동 회로는, 제 1 기간 내에서 또한 제 2 기간 경과 후에 복수의 데이터 전극을 제 6 전위로 보지할 수도 있다.
이 경우, 제 2 기간 경과 후에, 복수의 주사 전극의 전위의 상승과 함께 복수의 주사 전극과 복수의 데이터 전극과의 사이의 전위차가 확실히 커져, 방전 개시 전압을 초과한다. 그것에 의하여, 복수의 주사 전극과 복수의 데이터 전극과의 사이에서 미약한 초기화 방전이 발생한다. 그 결과, 복수의 주사 전극, 복수의 유지 전극 및 복수의 데이터 전극 상의 벽전하가 기입 동작에 적합한 양으로 확실히 조정된다.
(4) 제 1 램프 파형은, 제 1 전위로부터 제 2 전위로의 변화중에 복수의 주사 전극과 복수의 유지 전극과의 사이에서 방전이 발생하도록 제 4 전위에 근거하여 설정되고, 제 5 전위는, 복수의 유지 전극과 복수의 데이터 전극과의 사이에서 방전이 발생하지 않도록 제 4 전위에 근거하여 설정되고, 제 6 전위는, 제 1 기간 내에서 또한 제 2 기간 경과 후에 복수의 주사 전극과 복수의 데이터 전극과의 사이에서 방전이 발생하도록 제 1 램프 파형에 근거하여 설정되더라도 좋다.
이 경우, 제 1 램프 파형은, 제 1 전위로부터 제 2 전위로의 변화중에 복수의 주사 전극과 복수의 유지 전극과의 사이에서 방전이 발생하도록 제 4 전위에 근거하여 설정되어 있다.
이것에 의해, 제 2 기간 내에 복수의 주사 전극과 복수의 유지 전극과의 사이에서 미약한 초기화 방전이 발생한다. 그것에 의하여, 복수의 주사 전극 상에 축적된 양의 벽전하가 감소하고, 복수의 유지 전극 상에 축적된 음의 벽전하가 감소한다.
여기서, 제 5 전위는, 복수의 유지 전극과 복수의 데이터 전극과의 사이에서 방전이 발생하지 않도록 제 4 전위에 근거하여 설정되어 있다. 그 때문에, 제 2 기간 내에서는, 복수의 유지 전극과 복수의 데이터 전극과의 사이에서 강방전이 발생하지 않기 때문에, 복수의 주사 전극과 복수의 유지 전극과의 사이에서 강방전이 발생하는 것에 따라 복수의 주사 전극 상에 축적된 양의 벽전하가 0으로 되는 것이 방지된다.
따라서, 제 2 기간 종료 시점에서는, 복수의 주사 전극 상의 벽전하와 복수의 유지 전극 상의 벽전하가, 복수의 주사 전극과 복수의 유지 전극과의 사이의 미약한 초기화 방전에 의해 조정된 상태로 보지된다.
또한, 제 6 전위는, 제 1 기간 내에서 또한 제 2 기간 경과 후에 복수의 주사 전극과 복수의 데이터 전극과의 사이에서 방전이 발생하도록 제 1 램프 파형에 근거하여 설정되어 있다. 이것에 의해, 제 1 기간 내에서 또한 제 2 기간 경과 후에, 복수의 주사 전극과 복수의 데이터 전극과의 사이에서 확실히 방전이 발생한다. 그것에 의하여, 복수의 유지 전극 상의 벽전하가 기입 동작에 적합한 양으로 확실히 조정된다.
그 결과, 제 1 기간 내에서, 복수의 주사 전극, 복수의 유지 전극 및 복수의 데이터 전극 상의 벽전하가 기입 동작에 적합한 양으로 확실히 조정된다.
(5) 주사 전극 구동 회로는, 적어도 하나의 서브필드의 초기화 기간에 선행하는 이전의 유지 기간의 최후에서 제 7 전위를 갖는 구동 파형을 복수의 주사 전극에 인가하고, 유지 전극 구동 회로는, 유지 방전을 행한 방전 셀의 벽전하를 저감하기 위해, 제 7 전위를 갖는 구동 파형의 기간 동안에 제 4 전위로부터 제 3 전위로 변화되는 구동 파형을 복수의 유지 전극에 인가할 수도 있다.
이 경우, 적어도 하나의 서브필드의 초기화 기간에 선행하는 이전의 유지 기간의 최후에, 미약한 소거 방전에 의해 복수의 주사 전극 상 및 복수의 유지 전극 상에 많은 벽전하를 남기는 것이 가능해진다. 그것에 의하여, 그 초기화 기간후의 기입 기간에 있어서, 기입 방전이 약하게 되고, 인접하는 방전 셀 사이에 발생하는 크로스토크를 확실히 방지하는 것이 가능해진다.
(6) 주사 전극 구동 회로는, 적어도 하나의 서브필드의 초기화 기간에 선행하는 이전의 유지 기간의 최후에서, 유지 방전을 행한 방전 셀의 벽전하를 저감하기 위해, 제 1 전위로부터 제 8 전위로 상승하는 제 3 램프 파형을 복수의 주사 전극에 인가하고, 유지 전극 구동 회로는 제 3 램프 파형의 기간 동안에 복수의 유지 전극을 제 4 전위로 보지할 수도 있다.
이 경우, 적어도 하나의 서브필드의 초기화 기간에 선행하는 이전의 유지 기간의 최후에, 복수의 주사 전극에 제 3 램프 파형이 인가되기 때문에, 미약한 소거 방전에 의해 복수의 주사 전극 상 및 복수의 유지 전극 상에 많은 벽전하를 남기는 것이 가능해진다. 그것에 의하여, 그 초기화 기간후의 기입 기간에 있어서, 기입 방전이 약해져, 인접하는 방전 셀 사이에 발생하는 크로스토크를 확실히 방지하는 것이 가능해진다.
(7) 본 발명의 다른 국면에 따른 구동 방법은, 복수의 주사 전극 및 유지 전극과 복수의 데이터 전극과의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을, 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 구동 방법으로서, 복수의 서브필드 중 적어도 하나의 서브필드의 초기화 기간 내에서의 제 1 기간보다 전에 제 3 전위로부터 제 4 전위로 하강하는 구동 파형을 복수의 유지 전극에 인가하는 단계와, 제 1 기간에서 복수의 주사 전극에 제 1 전위로부터 제 2 전위로 상승하는 제 1 램프 파형을 인가하는 단계와, 제 1 기간에서 복수의 유지 전극을 제 4 전위로 보지하는 단계와, 제 1 기간의 개시 시점으로부터 제 1 기간보다 짧은 제 2 기간에서, 제 1 램프 파형의 전위의 변화에 따라 제 5 전위로부터 제 6 전위로 상승하는 제 2 램프 파형을 복수의 데이터 전극에 인가하는 단계를 포함하는 것이다.
이 구동 방법에 있어서는, 복수의 서브필드 중 적어도 하나의 서브필드의 초기화 기간 내에서의 제 1 기간보다 전에, 복수의 유지 전극에 제 3 전위로부터 제 4 전위로 하강하는 구동 파형이 인가된다.
제 1 기간에서는, 복수의 유지 전극이 제 4 전위로 보지된다. 이 상태에서, 제 1 기간에 제 1 전위로부터 제 2 전위로 상승하는 제 1 램프 파형이 복수의 주사 전극에 인가된다.
제 1 기간의 개시 시점으로부터 제 1 기간보다 짧은 제 2 기간에서는, 제 1 램프 파형의 전위의 변화에 따라 제 5 전위로부터 제 6 전위로 상승하는 제 2 램프 파형이 복수의 데이터 전극에 인가된다.
이것에 의해, 제 2 기간에서는 복수의 주사 전극과 복수의 데이터 전극과의 사이의 전위차가 커지는 것이 억제된다.
제 2 기간전에 복수의 주사 전극 상에 다량의 양의 벽전하가 축적되고, 복수의 유지 전극 상에 다량의 음의 벽전하가 축적되어 있는 경우, 복수의 유지 전극이 제 4 전위로 보지되어 있기 때문에, 복수의 주사 전극과 복수의 유지 전극과의 사이의 전위차가 복수의 주사 전극과 복수의 데이터 전극과의 사이의 전위차보다 먼저 방전 개시 전압을 초과한다.
이것에 의해, 복수의 주사 전극과 복수의 유지 전극과의 사이에서 미약한 초기화 방전이 발생한다. 그것에 의하여, 복수의 유지 전극 상에 축적된 음의 벽전하가 감소하기 때문에, 복수의 유지 전극과 복수의 데이터 전극과의 사이에서 강방전이 발생하는 것이 방지된다.
따라서, 복수의 유지 전극과 복수의 데이터 전극과의 사이의 강방전에 기인하여, 복수의 주사 전극과 복수의 유지 전극과의 사이에서 강방전이 발생하는 것이 방지된다. 이렇게 하여, 제 2 기간에 있어서는, 복수의 주사 전극과 복수의 유지 전극과의 사이에서 강방전이 발생하는 것에 따라 복수의 주사 전극 상에 축적된 양의 벽전하가 0으로 되는 것이 방지된다.
이것에 의해, 복수의 주사 전극과 복수의 유지 전극과의 사이에서 미약한 초기화 방전을 발생시키기 위해 복수의 주사 전극에 인가하는 제 1 램프 파형의 전위를 높게 설정할 필요가 없어진다. 그 결과, 주사 전극 구동 회로의 비용의 상승이 억제된다.
제 1 기간 내에서의 제 2 기간 경과 후에는, 복수의 주사 전극의 전위의 상승과 함께 복수의 주사 전극과 복수의 데이터 전극과의 사이의 전위차가 방전 개시 전압을 초과한다. 그것에 의하여, 복수의 주사 전극과 복수의 데이터 전극과의 사이에서 미약한 초기화 방전이 발생한다. 그 결과, 복수의 주사 전극, 복수의 유지 전극 및 복수의 데이터 전극 상의 벽전하가 기입 동작에 적합한 양으로 조정된다.
이렇게 하여, 기입 기간에서, 복수의 주사 전극과 복수의 데이터 전극과의 사이 및 복수의 유지 전극과 복수의 주사 전극과의 사이의 기입 방전이 약해진다. 그 결과, 인접하는 방전 셀 사이의 거리가 작은 경우에도, 인접하는 방전 셀 사이에서 크로스토크가 발생하는 것이 방지된다.
(8) 본 발명의 또 다른 국면에 따른 플라즈마 디스플레이 장치는, 복수의 주사 전극 및 유지 전극과 복수의 데이터 전극과의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널과, 플라즈마 디스플레이 패널을 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 구동 장치를 구비하고, 구동 장치는, 복수의 주사 전극을 구동하는 주사 전극 구동 회로와, 복수의 유지 전극을 구동하는 유지 전극 구동 회로와, 복수의 데이터 전극을 구동하는 데이터 전극 구동 회로를 구비하고, 주사 전극 구동 회로는, 복수의 서브필드 중 적어도 하나의 서브필드의 초기화 기간 내에서의 제 1 기간에서 복수의 주사 전극에 제 1 전위로부터 제 2 전위로 상승하는 제 1 램프 파형을 인가하고, 유지 전극 구동 회로는, 제 1 기간보다 전에 제 3 전위로부터 제 4 전위로 하강하는 구동 파형을 복수의 유지 전극에 인가하고, 제 1 기간에서 복수의 유지 전극을 제 4 전위로 보지하고, 데이터 전극 구동 회로는, 제 1 기간의 개시 시점으로부터 제 1 기간보다 짧은 제 2 기간에서, 제 1 램프 파형의 전위의 변화에 따라 제 5 전위로부터 제 6 전위로 상승하는 제 2 램프 파형을 복수의 데이터 전극에 인가하는 것이다.
이 플라즈마 디스플레이 장치에 있어서는, 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널이, 구동 장치에 의해 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동된다.
구동 장치에 있어서는, 복수의 서브필드 중 적어도 하나의 서브필드의 초기화 기간 내에서의 제 1 기간보다 전에, 유지 전극 구동 회로에 의해 복수의 유지 전극에 제 3 전위로부터 제 4 전위로 하강하는 구동 파형이 인가된다.
제 1 기간에서는, 복수의 유지 전극이 제 4 전위로 보지된다. 이 상태에서, 제 1 기간에, 주사 전극 구동 회로에 의해 제 1 전위로부터 제 2 전위로 상승하는 제 1 램프 파형이 복수의 주사 전극에 인가된다.
제 1 기간의 개시 시점으로부터 제 1 기간보다 짧은 제 2 기간에서는, 데이터 전극 구동 회로에 의해 제 1 램프 파형의 전위의 변화에 따라 제 5 전위로부터 제 6 전위로 상승하는 제 2 램프 파형이 복수의 데이터 전극에 인가된다.
이것에 의해, 제 2 기간에서는 복수의 주사 전극과 복수의 데이터 전극과의 사이의 전위차가 커지는 것이 억제된다.
제 2 기간 전에 복수의 주사 전극 상에 다량의 양의 벽전하가 축적되고, 복수의 유지 전극 상에 다량의 음의 벽전하가 축적되어 있는 경우, 복수의 유지 전극이 제 4 전위로 보지되어 있기 때문에, 복수의 주사 전극과 복수의 유지 전극과의 사이의 전위차가 복수의 주사 전극과 복수의 데이터 전극과의 사이의 전위차보다 먼저 방전 개시 전압을 초과한다.
이것에 의해, 복수의 주사 전극과 복수의 유지 전극과의 사이에서 미약한 초기화 방전이 발생한다. 그것에 의하여, 복수의 유지 전극 상에 축적된 음의 벽전하가 감소하기 때문에, 복수의 유지 전극과 복수의 데이터 전극과의 사이에서 강방전이 발생하는 것이 방지된다.
따라서, 복수의 유지 전극과 복수의 데이터 전극과의 사이의 강방전에 기인하여 복수의 주사 전극과 복수의 유지 전극과의 사이에서 강방전이 발생하는 것이 방지된다. 이렇게 하여, 제 2 기간에 있어서는, 복수의 주사 전극과 복수의 유지 전극과의 사이에서 강방전이 발생하는 것에 따라 복수의 주사 전극 상에 축적된 양의 벽전하가 0으로 되는 것이 방지된다.
이것에 의해, 복수의 주사 전극과 복수의 유지 전극과의 사이에서 미약한 초기화 방전을 발생시키기 위해서 복수의 주사 전극에 인가하는 제 1 램프 파형의 전위를 높게 설정할 필요가 없어진다. 그 결과, 주사 전극 구동 회로의 비용의 상승이 억제된다.
제 1 기간 내에서의 제 2 기간 경과 후에는, 복수의 주사 전극의 전위의 상승과 함께 복수의 주사 전극과 복수의 데이터 전극과의 사이의 전위차가 방전 개시 전압을 초과한다. 그것에 의하여, 복수의 주사 전극과 복수의 데이터 전극과의 사이에서 미약한 초기화 방전이 발생한다. 그 결과, 복수의 주사 전극, 복수의 유지 전극 및 복수의 데이터 전극 상의 벽전하가 기입 동작에 적합한 양으로 조정된다.
이렇게 하여, 기입 기간에서, 복수의 주사 전극과 복수의 데이터 전극과의 사이 및 복수의 유지 전극과 복수의 주사 전극과의 사이의 기입 방전이 약해진다. 그 결과, 인접하는 방전 셀 사이의 거리가 작은 경우에도, 인접하는 방전 셀 사이에서 크로스토크가 발생하는 것이 방지된다.
본 발명에 의하면, 인접하는 방전 셀 사이에 발생하는 크로스토크를 방지하고, 또한, 방전 셀을 구성하는 복수의 전극에 소망량의 벽전하를 형성하는 것이 가능해진다.
도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치에 있어서의 플라즈마 디스플레이 패널의 일부를 나타내는 분해 사시도,
도 2는 본 발명의 일 실시예에 있어서의 패널의 전극 배열도,
도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치의 회로 블록도,
도 4는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치의 각 전극에 인가되는 구동 파형의 일례를 나타내는 도면,
도 5는 도 4의 구동 파형의 일부 확대도,
도 6은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치의 각 전극에 인가되는 구동 파형의 다른 예를 나타내는 일부 확대도,
도 7은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치의 각 전극에 인가되는 구동 파형의 또 다른 예를 나타내는 도면,
도 8은 도 7의 구동 파형의 일부 확대도,
도 9는 도 3의 주사 전극 구동 회로의 구성을 나타내는 회로도,
도 10은 도 4 및 도 5의 제 1 SF의 초기화 기간에 주사 전극 구동 회로에 인가되는 제어 신호의 상세한 타이밍도,
도 11은 도 3의 유지 전극 구동 회로의 구성을 나타내는 회로도,
도 12는 도 4 및 도 5의 제 1 SF의 초기화 기간에 유지 전극 구동 회로에 인가되는 제어 신호의 상세한 타이밍도,
도 13은 도 3의 데이터 전극 구동 회로의 구성을 나타내는 회로도,
도 14는 도 4 및 도 5의 제 1 SF의 초기화 기간에 데이터 전극 구동 회로에 인가되는 제어 신호의 상세한 타이밍도,
도 15는 특허문헌 2의 패널의 구동 방법을 이용한 패널의 구동 파형의 일례,
도 16은 인접하는 방전 셀 사이에 발생하는 크로스토크를 방지하기 위한 패널의 구동 파형의 일례.
이하, 본 발명의 실시예에 따른 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치에 대하여, 도면을 이용하여 구체적으로 설명한다.
(1) 패널의 구성
도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치에 있어서의 플라즈마 디스플레이 패널의 일부를 나타내는 분해 사시도이다.
플라즈마 디스플레이 패널(이하, 패널이라 약기함)(10)은 서로 대향 배치된 유리제의 전면 기판(21) 및 배면 기판(31)을 구비한다. 전면 기판(21) 및 배면 기판(31)의 사이에 방전 공간이 형성된다. 전면 기판(21) 상에는 복수쌍의 주사 전극(22) 및 유지 전극(23)이 서로 평행하게 형성되어 있다. 각 쌍의 주사 전극(22) 및 유지 전극(23)이 표시 전극을 구성한다. 주사 전극(22) 및 유지 전극(23)을 덮도록 유전체층(24)이 형성되고, 유전체층(24) 상에는 보호층(25)이 형성되어 있다.
배면 기판(31) 상에는 절연체층(33)으로 덮어진 복수의 데이터 전극(32)이 마련되고, 절연체층(33) 상에 '井'자 형상의 격벽(34)이 마련되어 있다. 또한, 절연체층(33)의 표면 및 격벽(34)의 측면에 형광체층(35)이 마련되어 있다. 그리고, 복수쌍의 주사 전극(22) 및 유지 전극(23)과 복수의 데이터 전극(32)이 수직으로 교차하도록 전면 기판(21)과 배면 기판(31)이 대향 배치되고, 전면 기판(21)과 배면 기판(31)과의 사이에 방전 공간이 형성되어 있다. 방전 공간에는, 방전 가스로서, 예컨대, 네온과 제논의 혼합 가스가 봉입되어 있다. 또, 패널의 구조는 상술한 것에 한정되지 않고, 예컨대, 스트라이프 형상의 격벽을 구비한 구조를 사용할 수 있다.
상기 형광체층(35)은 방전 셀마다 R(적), G(녹) 및 B(청) 중 어느 것의 형광체층을 포함한다. 패널(10) 상의 1 화소는, R, G 및 B의 형광체를 각각 포함하는 3개의 방전 셀에 의해 구성된다.
도 2는 본 발명의 일 실시예에 있어서의 패널의 전극 배열도이다. 행 방향에 따라 n개의 주사 전극 SC1~SCn(도 1의 주사 전극(22)) 및 n개의 유지 전극 SU1~SUn(도 1의 유지 전극(23))이 배열되고, 열 방향에 따라 m개의 데이터 전극 D1~Dm(도 1의 데이터 전극(32))이 배열되어 있다. n 및 m은 각각 2 이상의 자연수이다. 그리고, 한 쌍의 주사 전극 SCi 및 유지 전극 SUi와 하나의 데이터 전극 Dj가 교차한 부분에 방전 셀 DC이 형성되어 있다. 그것에 의해, 방전 공간내에 m×n개의 방전 셀이 형성되어 있다. 한편, i는 1~n 중 임의의 정수이며, j는 1~m 중 임의의 정수이다.
(2) 플라즈마 디스플레이 장치의 구성
도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치의 회로 블록도이다.
도 3은 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 장치의 회로 블록도이다.
이 플라즈마 디스플레이 장치는 패널(10), 화상 신호 처리 회로(51), 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53), 유지 전극 구동 회로(54), 타이밍 발생 회로(55) 및 전원 회로(도시하지 않음)를 구비한다.
화상 신호 처리 회로(51)는, 화상 신호 sig를 패널(10)의 화소수에 따른 화상 데이터로 변환하고, 각 화소의 화상 데이터를 복수의 서브필드에 대응하는 복수의 비트로 분할하고, 그들을 데이터 전극 구동 회로(52)에 출력한다.
데이터 전극 구동 회로(52)는, 서브필드마다의 화상 데이터를 각 데이터 전극 D1~Dm에 대응하는 신호로 변환하고, 그 신호에 근거하여 각 데이터 전극 D1~Dm을 구동한다.
타이밍 발생 회로(55)는, 수평 동기 신호 H 및 수직 동기 신호 V에 근거하여 타이밍 신호를 발생하고, 그들의 타이밍 신호를 각각의 구동 회로 블록(화상 신호 처리 회로(51), 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54))로 공급한다.
주사 전극 구동 회로(53)는, 타이밍 신호에 근거하여 주사 전극 SC1~SCn에 구동 파형을 공급하고, 유지 전극 구동 회로(54)는 타이밍 신호에 근거하여 유지 전극 SU1~SUn에 구동 파형을 공급한다.
(3) 패널의 구동 방법
이하의 설명에서, 데이터 전극 D1~Dm이 전원 단자, 접지 단자 및 노드로부터 전기적으로 분리된 상태(플로팅 상태)를 하이 임피던스 상태라고 부른다. 하이 임피던스 상태에서는, 데이터 전극 D1~Dm은 주사 전극 SC1~SCn과 용량 결합하고 있다. 따라서, 데이터 전극 D1~Dm의 전위는 주사 전극 SC1~SCn의 전위의 변화에 따라 변화된다.
도 4는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치의 각 전극에 인가되는 구동 파형의 일례를 나타내는 도면이다. 또한, 도 5는 도 4의 구동 파형의 일부 확대도이다.
도 4 및 도 5에서는, 1개의 주사 전극 SCi의 구동 파형, 1개의 유지 전극 SUi의 구동 파형 및 1개의 데이터 전극 Di의 구동 파형이 도시되어 있다. 또, 상술한 바와 같이, i는 1~n 중 임의의 정수이며, j는 1~m 중 임의의 정수이다. 다른 주사 전극의 구동 파형은, 주사 펄스의 타이밍을 제외하고 주사 전극 SCi의 구동 파형과 동일하다. 다른 유지 전극의 구동 파형은 유지 전극 SUi의 구동 파형과 동일하다. 다른 데이터 전극의 구동 파형은 기입 펄스의 상태를 제외하고 데이터 전극 Dj의 구동 파형과 동일하다.
본 실시예에 있어서, 각 필드는 초기화 기간, 기입 기간 및 유지 기간을 갖는 복수의 서브필드로 분할된다. 본 실시예에서는, 1필드가 시간축 상에서 10개의 서브필드(이하, 제 1 SF, 제 2 SF, …, 및 제 10 SF라고 약기함)로 분할되어 있다. 또한, 각 필드의 제 10 SF의 뒤에 다음 필드까지의 기간에 의사 서브필드(이하, 의사 SF라고 약기함)가 마련되어 있다.
도 4에는, 앞의 필드의 제 10 SF의 유지 기간으로부터 그 다음 필드의 제 3 SF의 초기화 기간까지의 구동 파형이 도시되어 있다. 도 5에는, 도 4의 제 10 SF의 유지 기간으로부터 그 다음 필드의 제 1 SF의 기입 기간까지의 구동 파형이 도시되어 있다.
이하의 설명에 있어서, 전극을 덮는 유전체층 또는 형광체층 상 등에 축적한 벽전하에 의해 생기는 전압을 전극 상의 벽전압이라고 한다. 또한, 제 1 SF의 초기화 기간의 전반부, 즉 도 5의 시점 t5로부터 시점 t6까지의 기간을 상승 기간이라고 부르고, 제 1 SF의 초기화 기간의 후반부, 즉 도 5의 시점 t9로부터 시점 t10까지의 기간을 하강 기간이라고 부른다.
우선, 앞의 필드의 제 10 SF의 최후에서 제 1 SF의 기입 기간까지의 상세에 대해 도 5에 근거하여 설명한다.
도 5에 나타낸 바와 같이, 앞의 필드의 제 10 SF의 최후에 주사 전극 SCi에 유지 펄스 Ps가 인가된다. 이것에 의해, 주사 전극 SCi의 전위가 양의 전위 Vsus로 상승하고 나서 소정 시간(도 5의 위상차 TR) 경과 후에, 유지 전극 SUi의 전위가 양의 전위 Ve1로 상승한다.
그것에 의하여, 주사 전극 SCi와 유지 전극 SUi와의 사이에서 소거 방전이 발생하여, 주사 전극 SCi에 축적되어 있는 양의 벽전하 및 유지 전극 SUi에 축적되어 있는 음의 벽전하가 저감된다. 본 실시예에서는, 소거 방전이 약해지도록 위상차 TR이 작게 설정된다. 일반적으로, 상기와 같은 소거 방전을 위한 위상차 TR는, 약 450nsec이다. 이것에 대하여, 본 예에서는 위상차 TR이 예컨대 150nsec로 설정된다.
이와 같이, 위상차 TR이 작게 설정되는 것에 의해, 주사 전극 SCi와 유지 전극 SUi와의 사이의 소거 방전이 약해진다. 이것에 의해, 주사 전극 SCi에 양의 벽전하가 많이 남고, 유지 전극 SUi에 음의 벽전하가 많이 남는다. 이 때, 데이터 전극 Dj 상에는 양의 벽전하가 축적된다.
의사 SF의 전반부에서는, 유지 전극 SUi의 전위가 양의 전위 Ve1로 유지되고, 또한, 데이터 전극 Dj의 전위가 0V(접지 전위)로 유지되고, 주사 전극 SCi에 음의 램프 파형이 인가된다. 이 램프 파형은 접지 전위보다 약간 높은 양의 전위로부터 음의 전위를 향하여 완만하게 하강한다.
이것에 의해, 주사 전극 SCi와 유지 전극 SUi와의 사이에서 미약 방전이 발생한다. 그 결과, 주사 전극 SCi 상의 양의 벽전하가 약간 증가하고, 유지 전극 SUi 상의 음의 벽전하가 약간 증가한다. 또한, 데이터 전극 Dj 상에는 양의 벽전하가 축적된다. 이렇게 하여, 모든 방전 셀 DC의 벽전하가 거의 균일하게 조정된다.
의사 SF의 후반부에서는, 주사 전극 SCi의 전위가 접지 전위로 유지된다. 이렇게 하여, 의사 SF의 종료시에는, 주사 전극 SCi 상에 다량의 양의 벽전하가 축적되고, 유지 전극 SUi에 다량의 음의 벽전하가 축적된다.
그 후, 다음 필드의 제 1 SF의 직전의 시점 t1에서 유지 전극 SUi의 전위가 양의 전위 Ve1로부터 접지 전위로 하강한다.
또한, 시점 t3에서부터 시점 t4에 걸쳐, 주사 전극 SCi의 전위가 양의 전위 Vscn으로 상승한다.
여기서, 시점 t2로부터 시점 t4에 걸쳐, 유지 전극 SUi 및 데이터 전극 Dj의 전위는 접지 전위로 유지된다. 그 때문에, 유지 전극 SUi와 데이터 전극 Dj와의 사이에서 강방전이 발생하는 일은 없다. 따라서, 유지 전극 SUi 상에 다량의 음의 벽전하가 축적되고, 데이터 전극 Dj 상에 양의 벽전하가 축적된 상태가 유지된다.
계속해서, 시점 t5로부터 시점 t6에 걸쳐 주사 전극 SCi에 초기화 방전을 위한 양의 램프 파형 RW1이 인가된다. 이 램프 파형 RW1은 양의 전위 Vscn로부터 양의 전위(Vscn+Vset)를 향하여 완만하게 상승한다.
또한, 시점 t5로부터 상승 기간 내의 시점 t5a에 걸쳐서(이하, 하이 임피던스 기간 HP라고 부름), 데이터 전극 Dj가 하이 임피던스 상태로 된다. 이것에 의해, 데이터 전극 Dj의 전위는 주사 전극 SC1~SCn의 전위의 변화에 따라 변화되고, 주사 전극 SCi와 데이터 전극 Dj와의 사이의 전압이 일정하게 유지된다. 본 예에서는, 하이 임피던스 기간 HP 중, 데이터 전극 Dj의 전위가 접지 전위로부터 양의 전위 Vd까지 완만하게 상승한다(램프 파형 RW10). 따라서, 하이 임피던스 기간 HP에서는, 주사 전극 SCi와 데이터 전극 Dj와의 사이에서 미약 방전이 발생하지 않는다.
시점 t5a로부터 시점 t6에 걸쳐서는, 데이터 전극 Dj의 전위가 양의 전위 Vd로 유지된다. 이것에 의해, 주사 전극 SCi와 데이터 전극 Dj와의 사이의 전압이 방전 개시 전압을 초과하는 것에 의해 미약 방전(초기화 방전)이 발생한다.
한편, 주사 전극 SCi와 유지 전극 SUi와의 사이에서는, 주사 전극 SCi와 유지 전극 SUi와의 사이의 전압이 방전 개시 전압을 초과하는 것에 의해 시점 t5로부터 시점 t6에 걸쳐 미약 방전(초기화 방전)이 발생한다.
이렇게 하여, 상승 기간 동안, 주사 전극 SCi와 유지 전극 SUi와의 사이, 및 주사 전극 SCi와 데이터 전극 Dj와의 사이에서 미약 방전이 발생한다. 이것에 의해, 시점 t6에서는, 주사 전극 SCi 상에 음의 벽전하가 축적되고, 유지 전극 SUi 상에 양의 벽전하가 축적된다. 또한, 데이터 전극 Dj 상에 양의 벽전하가 축적된다.
그리고, 시점 t7로부터 시점 t8에 걸쳐, 주사 전극 SCi의 전위가 양의 전위(Vscn+Vset)로부터 양의 전위 Vsus까지 하강한다.
시점 t8로부터 시점 t9에 걸쳐, 유지 전극 SUi의 전위가 양의 전압 Ve1로 상승하고, 시점 t9에서 데이터 전극 Dj의 전위가 접지 전위로 하강한다.
계속해서, 시점 t9로부터 시점 t10에 걸쳐, 주사 전극 SCi에 음의 램프 파형 RW2이 인가된다. 이 램프 파형 RW2는, 양의 전위 Vsus로부터 음의 전위(-Vad)를 향하여 완만하게 하강한다.
그것에 의하여, 시점 t9로부터 시점 t10의 사이에서 주사 전극 SCi와 유지 전극 SUi와의 사이의 전압이 방전 개시 전압을 초과한다. 그 결과, 주사 전극 SCi와 유지 전극 SUi와의 사이에서 미약 방전(초기화 방전)이 발생한다. 그 후, 주사 전극 SCi와 데이터 전극 Dj와의 사이에서도 미약 방전(초기화 방전)이 발생한다.
이것에 의해, 주사 전극 SCi 상에 축적된 음의 벽전하가 감소하고, 유지 전극 SUi 상에 축적된 양의 벽전하가 감소한다. 또한, 데이터 전극 Dj 상에 축적된 양의 벽전하가 약간 감소한다. 그 결과, 시각 t10에서는, 주사 전극 SCi 상에 소량의 양의 벽전하가 축적되고, 유지 전극 SUi 상에 소량의 음의 벽전하가 축적되고, 데이터 전극 Dj 상에 양의 벽전하가 축적된다.
그 후, 시점 t10에서, 주사 전극 SCi의 전위가 양의 전위(Vscn-Vad)로 상승하고, 제 1 SF의 초기화 기간이 종료한다.
이렇게 하여, 주사 전극 SCi 상의 벽전압, 유지 전극 SUi 상의 벽전압 및 데이터 전극 Dj 상의 벽전압이 각각 기입 동작에 적합한 값으로 조정된다.
이상과 같이, 제 1 SF의 초기화 기간에서는, 모든 방전 셀 DC에서 초기화 방전을 발생시키는 전체 셀 초기화 동작이 행해진다.
계속되는 기입 기간에서는, 처음에, 주사 전극 SCi의 전위가 전위 (Vscn-Vad)로 유지되면서, 유지 전극 SUi의 전위가 양의 전위 Ve2로 상승한다.
다음으로, 기입 기간 내의 소정의 타이밍에서, 1행째의 주사 전극 SCi(i=1)에 음의 주사 펄스 Pa(=-Vad)가 인가되고, 또한, 1행째에서 발광해야 할 방전 셀 DC의 데이터 전극 Dk(k은 1~m의 어느 것)에 양의 기입 펄스 Pd가 인가된다.
그러면, 데이터 전극 Dk과 주사 전극 SCi와의 교차부의 전압은 외부 인가 전압(Pd-Pa)에 주사 전극 SCi 상의 벽전압 및 데이터 전극 Dk 상의 벽전압이 가산된 값으로 되어, 방전 개시 전압을 초과한다. 그것에 의하여, 주사 전극 SCi와 데이터 전극 Dk과의 사이 및 주사 전극 SCi와 유지 전극 SUi와의 사이에서 기입 방전이 발생한다.
그 결과, 그 방전 셀 DC의 주사 전극 SCi 상에 양의 벽전하가 축적되고, 유지 전극 SUi 상에 음의 벽전하가 축적되고, 데이터 전극 Dk 상에도 음의 벽전하가 축적된다.
이렇게 하여, 1행째에서 발광해야 할 방전 셀 DC에서 기입 방전을 발생시키는 기입 동작이 행해진다. 한편, 기입 펄스가 인가되지 않은 데이터 전극 Dh(h≠k)와 주사 전극 SCi와의 교차부의 전압은 방전 개시 전압을 초과하지 않는다. 그 때문에, 그 교차부의 방전 셀 DC에서 기입 방전은 발생하지 않는다. 이상의 기입 동작이 1행째의 방전 셀 DC로부터 n행째의 방전 셀 DC에 이를 때까지 순차적으로 행해지고, 기입 기간이 종료한다.
여기서, 본 예에서는, 상술한 바와 같이, 기입 기간의 개시시에, 주사 전극 SCi에 소량의 음의 벽전하가 축적되고, 유지 전극 SUi에 소량의 양의 벽전하가 축적되고, 데이터 전극 Dj에 양의 벽전하가 축적되어 있다. 그 때문에, 주사 전극 SCi와 유지 전극 SUi와의 사이의 기입 방전이 약해진다. 이것에 의해, 도 1의 패널(10)에서, 인접하는 방전 셀 사이의 거리가 작게 설정되어 있는 경우에도, 인접하는 방전 셀 DC 사이에서 크로스토크가 발생하는 것이 방지된다.
도 4로 되돌아가, 계속되는 유지 기간에서는, 유지 전극 SUi의 전위가 접지 전위로 되돌려지고, 주사 전극 SCi에 최초의 유지 펄스 Ps(=Vsus)가 인가된다. 이 때, 기입 기간에서 기입 방전이 발생한 방전 셀 DC에서는, 주사 전극 SCi와 유지 전극 SUi와의 사이의 전압은, 유지 펄스 Ps(=Vsus)에 주사 전극 SCi 상의 벽전압 및 유지 전극 SUi 상의 벽전압이 가산된 값으로 되어, 방전 개시 전압을 초과한다.
그것에 의하여, 주사 전극 SCi와 유지 전극 SUi와의 사이에서 유지 방전이 일어나, 방전 셀 DC이 발광한다. 그 결과, 주사 전극 SCi 상에 음의 벽전하가 축적되고, 유지 전극 SUi 상에 양의 벽전하가 축적되고, 데이터 전극 Dj 상에 양의 벽전하가 축적된다. 기입 기간에서 기입 방전이 발생하지 않은 방전 셀 DC에서는 유지 방전은 일어나지 않고, 초기화 기간의 종료시의 벽전하의 상태가 보지된다.
계속해서, 주사 전극 SCi의 전위가 접지 전위로 되돌려지고, 유지 전극 SUi에 유지 펄스 Ps가 인가된다. 그러면, 유지 방전이 일어난 방전 셀 DC에서는, 유지 전극 SUi와 주사 전극 SCi와의 사이의 전압이 방전 개시 전압을 초과한다. 그것에 의하여, 다시 유지 전극 SUi와 주사 전극 SCi와의 사이에서 유지 방전이 일어나, 유지 전극 SUi 상에 음의 벽전하가 축적되고, 주사 전극 SCi 상에 양의 벽전하가 축적된다.
이후 마찬가지로, 주사 전극 SCi와 유지 전극 SUi과 미리 정해진 수의 유지 펄스 Ps가 교대로 인가되는 것에 의해, 기입 기간에 있어서 기입 방전이 발생한 방전 셀 DC에서는 유지 방전이 계속하여 행해진다.
유지 기간 종료 전에는, 주사 전극 SCi에 유지 펄스 Ps가 인가되고 나서 소정 시간(도 5의 위상차 TR에 상당하는 시간) 경과 후에 유지 전극 SUi의 전위가 양의 전위 Ve1로 된다. 그것에 의하여, 도 5를 참조하여 설명한 앞의 필드의 제 10 SF의 종료시와 마찬가지로, 주사 전극 SCi와 유지 전극 SUi와의 사이에서 약한 소거 방전이 발생한다.
제 2 SF의 초기화 기간에서는, 유지 전극 SUi가 양의 전위 Ve1로 보지되고, 또한 데이터 전극 Dj가 접지 전위로 보지되면서, 주사 전극 SCi에 양의 전위로부터 음의 전위(-Vad)를 향하여 완만하게 하강하는 램프 파형이 인가된다. 그러면, 앞의 서브필드의 유지 기간에서 유지 방전이 일어난 방전 셀 DC에서는 미약 방전(초기화 방전)이 발생한다.
이렇게 하여, 주사 전극 SC1 상의 벽전압 및 유지 전극 SUi 상의 벽전압이 약해지고, 데이터 전극 Dj 상의 벽전압도 기입 동작에 적합한 값으로 조정된다. 상기한 바와 같이, 제 2 SF의 초기화 기간에서는, 직전의 서브필드에서 유지 방전이 발생한 방전 셀 DC에서 선택적으로 초기화 방전을 발생시키는 선택 초기화 동작을 행한다.
제 2 SF의 기입 기간에서는, 제 1 SF의 기입 기간과 마찬가지로 하여, 기입 동작이 1행째의 방전 셀로부터 n행째의 방전 셀에 이를 때까지 순차적으로 행해지고, 기입 기간이 종료한다. 계속되는 유지 기간의 동작은, 유지 펄스수를 제외하고 제 1 SF의 유지 기간의 동작과 마찬가지기 때문에 설명을 생략한다.
계속되는 제 3 SF~제 10 SF의 초기화 기간에서는, 제 2 SF의 초기화 기간과 마찬가지로 선택 초기화 동작이 행해진다. 제 3 SF~제 10 SF의 기입 기간에서는, 제 2 SF와 마찬가지로 유지 전극 SUi가 전위 Ve2로 보지되어 기입 동작이 행해진다. 제 3 SF~제 10 SF의 유지 기간에서는, 유지 펄스수를 제외하고 제 1 SF의 유지 기간과 마찬가지의 유지 동작이 행해진다.
(4) 구동 파형의 다른 예(벽전하의 조정에 관하여)
의사 SF의 개시전에 있어서의 주사 전극 SCi 및 유지 전극 SUi의 벽전하의 조정은 이하의 구동 파형을 각 전극에 인가하는 것에 의해 행하더라도 좋다. 도 6은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치의 각 전극에 인가되는 구동 파형의 다른 예를 나타내는 일부 확대도이다.
도 6에 나타낸 바와 같이, 본 예에서는, 앞의 필드의 의사 SF에서의 선택 초기화 전에 미약한 소거 방전을 하기 위해서, 앞의 필드의 제 10 SF의 최후에 램프 파형 RW0이 인가된다. 이 램프 파형 RW0은 접지 전위로부터 양의 전위(Vsus)를 향하여 완만하게 상승한다. 이 때, 유지 전극 SUi 및 데이터 전극 Dj는 접지 전위로 유지된다.
여기서, 유지 방전이 일어난 방전 셀 DC에서는, 주사 전극 SCi에 양의 벽전하가 축적되고, 유지 전극 SUi에 음의 벽전하가 축적되어 있다. 따라서, 상기한 바와 같이, 주사 전극 SCi에 램프 파형 RW0이 인가되면, 유지 방전이 일어난 방전 셀 DC에서는, 주사 전극 SCi와 유지 전극 SUi와의 사이의 전압이 방전 개시 전압을 초과하기 때문에, 유지 전극 SUi와 주사 전극 SCi와의 사이에서 미약한 소거 방전이 발생한다.
이것에 의해, 주사 전극 SCi에 축적되는 양의 벽전하 및 유지 전극 SUi에 축적되는 음의 벽전하가 약간 저감된다. 그것에 의하여, 주사 전극 SCi에 양의 벽전하가 많이 남고, 유지 전극 SUi에 음의 벽전하가 많이 남는다. 이 때, 데이터 전극 Dj 상에는 양의 벽전하가 축적된다.
이렇게 하여, 도 4 및 도 5의 예와 마찬가지로, 그 후의 의사 SF에서 선택 초기화 동작이 행해지고, 다음 필드에 있어서의 제 1 SF의 초기화 기간에서 전체 셀 초기화 동작이 행해지는 것에 의해, 주사 전극 SCi 상의 벽전압, 유지 전극 SUi 상의 벽전압 및 데이터 전극 Dj 상의 벽전압이 각각 기입 동작에 적합한 값으로 조정된다.
(5) 구동 파형의 다른 예(필드에서의 초기화 기간의 설정에 관하여)
도 4의 예에서는, 필드의 최초의 서브필드인 제 1 SF의 최초에 전체 셀 초기화 동작을 행하는 초기화 기간이 마련되어 있다. 이하에, 전체 셀 초기화 동작을 행하는 초기화 기간이 필드 내의 소정의 서브필드 사이에 마련되는 예를 설명한다.
도 7은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치의 각 전극에 인가되는 구동 파형의 또 다른 예를 나타내는 도면이며, 도 8은 도 7의 구동 파형의 일부 확대도이다.
도 7 및 도 8의 구동 파형에 대하여, 도 4 및 도 5의 구동 파형과 다른 점을 설명한다. 도 7에 나타낸 바와 같이, 본 예의 구동 파형에 있어서는, 제 1 SF가 전체 셀 초기화 동작을 행하는 초기화 기간을 갖지 않고, 제 2 SF가 전체 셀 초기화 동작을 행하는 초기화 기간을 갖는다.
도 7에는, 앞의 필드의 제 10 SF의 유지 기간으로부터 그 다음 필드의 제 3 SF의 초기화 기간까지가 도시되어 있다.
제 1 SF의 기입 기간에서는, 도 5를 참조하여 설명한 기입 기간과 마찬가지로, 주사 전극 SCi에 음의 주사 펄스 Pa(=-Vad)가 인가되고, 또한, 데이터 전극 Dk(k은 1~m의 어느 것)에 양의 기입 펄스 Pd(Vd)가 인가된다.
이것에 의해, 주사 전극 SCi와 데이터 전극 Dk과의 사이 및 주사 전극 SCi와 유지 전극 SUi와의 사이에서 기입 방전이 발생한다. 이 기입 동작을 1행째의 방전 셀 DC로부터 n행째의 방전 셀에 이를 때까지 순차적으로 행하고, 기입 기간이 종료한다.
계속되는 유지 기간에서도, 도 4를 참조하여 설명한 유지 기간과 마찬가지로, 유지 전극 SUi가 접지 전위로 되돌려지고, 주사 전극 SCi에 유지 펄스 Ps(=Vsus)가 인가된다. 이 때, 기입 기간에서 기입 방전이 발생한 방전 셀 DC에서는, 주사 전극 SCi와 유지 전극 SUi와의 사이에서 유지 방전이 일어나, 방전 셀 DC이 발광한다. 이후 마찬가지로, 주사 전극 SCi와 유지 전극 SUi에 미리 정해진 수의 유지 펄스 Ps가 교대로 인가되는 것에 의해, 기입 기간에 있어서 기입 방전이 발생한 방전 셀 DC에서는 유지 방전이 계속하여 행해진다.
여기서, 도 8에 나타낸 바와 같이, 이 제 1 SF에서는, 유지 기간의 종료 후, 제 2 SF의 개시 전에 소거 기간이 마련되어 있다.
소거 기간에 있어서는, 도 4 및 도 5를 참조하여 설명한 앞의 필드의 제 10 SF의 유지 기간의 최후와 마찬가지로, 주사 전극 SCi의 전위가 양의 전위 Vsus로 상승하고 나서 소정 시간(도 5의 위상차 TR에 상당하는 시간) 경과 후에 유지 전극 SUi의 전위가 양의 전위 Ve1로 상승한다.
이것에 의해, 주사 전극 SCi와 유지 전극 SUi와의 사이에서 미약한 소거 방전이 발생한다. 그것에 의하여, 주사 전극 SCi에 양의 벽전하를 많이 남기고, 유지 전극 SUi에 음의 벽전하를 많이 남길 수 있다. 이 상태에서, 제 1 SF가 종료한다.
그 후, 도 8에 나타낸 바와 같이, 제 2 SF의 처음에 설치된 초기화 기간에서, 도 4 및 도 5의 예와 마찬가지의 전체 셀 초기화 동작이 행해진다.
구체적으로는, 초기화 기간의 개시 시점 q2에서 유지 전극 SUi의 전위가 접지 전위로 되고, 시점 q5로부터 시점 q6에 걸쳐 주사 전극 SCi에 양의 램프 파형 RW1이 인가된다. 또한, 시점 q5로부터 시점 q5a에 걸쳐서(하이 임피던스 기간 HP) 데이터 전극 Dj가 하이 임피던스 상태로 된다.
그 후, 시점 q8로부터 시점 q9에 걸쳐 유지 전극 SUi의 전위가 양의 전위 Ve1로 상승하고, 시점 q9에서 데이터 전극 Dj의 전위가 접지 전위로 하강한다. 또한, 시점 q9로부터 시점 q10에 걸쳐 주사 전극 SCi에 음의 램프 파형 RW2이 인가된다.
여기서, 도 8에 있어서의 시점 q2, q5, q5a, q6, q8, q9, q10은 각각 도 5의 시점 t2, t5, t5a, t6, t8, t9, t10에 상당한다.
또한 그 후, 도 7에 나타낸 바와 같이, 제 2 SF에서의 기입 기간 및 유지 기간에 있어서는, 도 4 및 도 5의 예와 마찬가지의 기입 동작 및 유지 동작이 행해진다.
제 2 SF에 계속되는 제 3 SF에서 제 10 SF는, 각각 초기화 기간, 기입 기간 및 유지 기간을 갖지만, 이들의 초기화 기간에는 선택 초기화 동작이 행해진다.
이와 같이, 본 실시예에 따른 플라즈마 디스플레이 장치에 있어서는, 전체 셀 초기화 동작을 행하는 초기화 기간을 필드내의 소정의 서브필드 사이에 마련하더라도 좋다.
(6) 효과
본 실시예에 따른 플라즈마 디스플레이 장치에 있어서는, 초기화 기간의 개시전에, 주사 전극 SCi와 유지 전극 SUi와의 사이에서 미약한 소거 방전에 의해 주사 전극 SCi 상의 벽전하 및 유지 전극 SUi 상의 벽전하가 저감된다. 그것에 의하여, 주사 전극 SCi에 양의 벽전하를 많이 남기고, 유지 전극 SUi에 음의 벽전하를 많이 남길 수 있다.
또한, 전체 셀 초기화 동작이 행해지는 초기화 기간의 상승 기간의 개시 시점(도 5 및 도 6의 시점 t5 및 도 8의 시점 q5)보다 전에 유지 전극 SUi 및 데이터 전극 Dj의 전위가 접지 전위로 유지된다.
그 후, 상승 기간의 개시 시점으로부터 일정 기간(하이 임피던스 기간 HP) 데이터 전극 Dj가 하이 임피던스 상태로 된다. 이것에 의해, 데이터 전극 Dj의 전위가 주사 전극 SCi의 전위 변화에 따라 변화된다. 본 실시예에서는, 데이터 전극 Dj의 전위는 도 5, 도 6 및 도 8의 램프 파형 RW10과 같이 완만하게 상승한다. 이 경우, 주사 전극 SCi와 데이터 전극 Dj와의 사이의 전압은 거의 일정하게 유지된다.
따라서, 하이 임피던스 기간 HP에서는, 주사 전극 SCi에 양의 벽전하가 다량 축적되어 있는 경우에도, 주사 전극 SCi와 데이터 전극 Dj와의 사이에서 방전이 발생하지 않는다. 그 때문에, 주사 전극 SCi의 전위가 상승함으로써 주사 전극 SCi와 유지 전극 SUi와의 사이의 전압이 확실히 방전 개시 전압을 초과한다. 이것에 의해, 주사 전극 SCi와 유지 전극 SUi와의 사이에서 미약한 초기화 방전이 발생한다.
이 경우, 주사 전극 SCi 상의 양의 벽전하가 감소하고, 유지 전극 SUi 상의 음의 벽전하가 감소한다. 그것에 의하여, 하이 임피던스 기간 HP에서는, 유지 전극 SUi와 데이터 전극 Dj와의 사이에서 강방전이 발생하는 것이 확실히 방지된다. 그것에 의하여, 유지 전극 SUi와 데이터 전극 Dj와의 사이의 강방전의 발생에 기인하여 주사 전극 SCi와 유지 전극 SUi와의 사이에서 강방전이 발생하고, 주사 전극 SCi 상의 벽전하가 0으로 되는 것이 방지된다.
이것에 의해, 주사 전극 SCi와 유지 전극 SUi와의 사이에서 미약한 초기화 방전을 발생시키기 위해서 주사 전극 SCi에 인가하는 램프 파형 RW1의 전위를 높게 설정할 필요가 없어진다. 그 결과, 주사 전극 구동 회로(53)의 비용의 상승이 억제된다.
계속해서, 상승 기간 내의 하이 임피던스 기간 HP 후에, 데이터 전극 Dj의 전위가 양의 전위 Vd로 유지된다. 이것에 의해, 주사 전극 SCi의 전위의 상승과 함께 주사 전극 SCi와 데이터 전극 Dj와의 사이의 전압이 확실히 방전 개시 전압을 초과한다. 그것에 의하여, 주사 전극 SCi와 데이터 전극 Dj와의 사이에서 미약한 초기화 방전이 발생한다. 그 결과, 주사 전극 SCi, 유지 전극 SUi 및 데이터 전극 Dj 상의 벽전하가 기입 동작에 적합한 양으로 조정된다.
이렇게 하여, 기입 기간에서, 주사 전극 SCi와 데이터 전극 Di와의 사이 및 유지 전극 SUi와 주사 전극 SCi와의 사이의 기입 방전이 약해진다. 그 결과, 인접하는 방전 셀 DC 사이의 거리가 작은 경우에도, 인접하는 방전 셀 DC 사이에서 크로스토크가 발생하는 것이 방지된다.
(7) 주사 전극 구동 회로의 회로 구성 및 동작
(7-1) 회로 구성
도 9는 도 3의 주사 전극 구동 회로(53)의 구성을 나타내는 회로도이다.
주사 전극 구동 회로(53)는, 주사 IC(집적 회로)(100), 직류 전원(200), 보호 저항(300), 회수 회로(400), 다이오드 D10, n 채널 전계 효과 트랜지스터(이하, 트랜지스터라고 약기함) Q3~Q5, Q7 및 NPN 바이폴라 트랜지스터(이하, 트랜지스터라고 약기함) Q6, Q8을 포함한다. 도 9에는, 주사 전극 구동 회로(53)에서 1개의 주사 전극 SC1에 접속되는 하나의 주사 IC(100)가 도시된다. 다른 주사 전극 SC2~SCn에도 도 9의 주사 IC(100)와 마찬가지의 주사 IC가 각각 접속된다.
주사 IC(100)는 p 채널 전계 효과 트랜지스터(이하, 트랜지스터라고 약기함) Q1 및 n 채널 전계 효과 트랜지스터(이하, 트랜지스터라고 약기함) Q2를 포함한다. 회수 회로(400)는 n 채널 전계 효과 트랜지스터(이하, 트랜지스터라고 약기함) QA, QB, 회수 코일 LA, LB, 회수 콘덴서 CR 및 다이오드 DA, DB를 포함한다.
주사 IC(100)는 노드 N1과 노드 N2와의 사이에 접속된다. 주사 IC(100)의 트랜지스터 Q1은 노드 N2와 주사 전극 SC1과의 사이에 접속되고, 트랜지스터 Q2는 주사 전극 SC1과 노드 N1과의 사이에 접속된다. 트랜지스터 Q1의 게이트에는 제어 신호 S1이 인가되고, 트랜지스터 Q2의 게이트에는 제어 신호 S2가 인가된다.
보호 저항(300)은 노드 N2와 노드 N3과의 사이에 접속된다. 전압 Vscn을 받는 전원 단자 V10은 다이오드 D10을 통해 노드 N3에 접속된다. 직류 전원(200)은 노드 N1과 노드 N3과의 사이에 접속된다. 이 직류 전원(200)은 전해 콘덴서로 이루어지고, 전압 Vscn을 보지하는 플로팅 전원으로서 기능한다. 이하, 노드 N1의 전위를 VFGND로 하고, 노드 N3의 전위를 VscnF로 한다. 노드 N3의 전위 VscnF는 노드 N1의 전위 VFGND에 전압 Vscn을 가산한 값을 갖는다. 즉, VscnF=VFGND+Vscn로 된다.
트랜지스터 Q3은, 전압 Vset을 받는 전원 단자 V11과 노드 N4의 사이에 접속되고, 게이트에는 제어 신호 S3이 인가된다. 트랜지스터 Q4는, 노드 N1과 노드 N4의 사이에 접속되고, 게이트에는 제어 신호 S4가 인가된다. 트랜지스터 Q5는, 노드 N1과 음의 전압(-Vad)을 받는 전원 단자 V12와의 사이에 접속되고, 게이트에는 제어 신호 S5가 인가된다. 제어 신호 S4는 제어 신호 S5의 반전 신호다.
트랜지스터 Q6, Q7은 전압 Vsus를 받는 전원 단자 V13과 노드 N4와의 사이에 접속된다. 트랜지스터 Q6의 베이스에는 제어 신호 S6이 인가되고, 트랜지스터 Q7의 게이트에는 제어 신호 S7이 인가된다. 트랜지스터 Q8은, 노드 N4와 접지 단자와의 사이에 접속되고, 베이스에는 제어 신호 S8이 인가된다.
노드 N4와 노드 N5와의 사이에는, 회수 코일 LA, 다이오드 DA 및 트랜지스터 QA가 직렬로 접속되고, 또한, 회수 코일 LB, 다이오드 DB 및 트랜지스터 QB가 직렬로 접속된다. 트랜지스터 QA의 게이트에는 제어 신호 S9a가 인가되고, 트랜지스터 QB의 게이트에는 제어 신호 S9b가 인가된다. 회수 콘덴서 CR는 노드 N5와 접지 단자와의 사이에 접속된다.
도 9에 나타낸 바와 같이, 트랜지스터 Q3에는 게이트 저항 RG 및 콘덴서 CG가 접속된다. 다른 트랜지스터 Q5, Q6에도 게이트 저항 및 콘덴서가 접속되지만, 이들의 도시는 생략한다.
상기의 제어 신호 S1~S8, S9a, S9b는 도 3의 타이밍 발생 회로(55)로부터 주사 전극 구동 회로(53)에 타이밍 신호로서 인가된다.
(7-2) 초기화 기간에 있어서의 동작
도 10은 도 4 및 도 5의 제 1 SF의 초기화 기간에 주사 전극 구동 회로(53)에 인가되는 제어 신호의 상세한 타이밍도이다.
도 10의 최상단에는, 일점쇄선으로 노드 N1의 전위 VFGND의 변화가 도시되고, 점선으로 노드 N3의 전위 VscnF가 도시되고, 실선으로 주사 전극 SC1의 전위의 변화가 도시된다. 또, 도 10에는, 회수 회로(400)에 인가되는 제어 신호 S9a, S9b는 도시되어 있지 않다.
제 1 SF의 개시 시점 t2에서는, 제어 신호 S6, S3, S5가 로우 레벨(low level)에 있고, 제어 신호 S1, S2, S8, S7, S4가 하이 레벨(high level)에 있다. 그것에 의하여, 트랜지스터 Q1, Q6, Q3, Q5가 오프(off)하고, 트랜지스터 Q2, Q8, Q7, Q4가 온(on)하고 있다. 따라서, 노드 N1은 접지 전위(0V)로 되어 있고, 노드 N3의 전위 VscnF는 Vscn으로 되어 있다. 또한, 트랜지스터 Q2가 온하고 있기 때문에, 주사 전극 SC1의 전위는 접지 전위로 되어 있다.
시점 t3에서, 제어 신호 S8, S7이 로우 레벨로 되어, 트랜지스터 Q8, Q7이 오프한다. 또한, 제어 신호 S1, S2가 로우 레벨로 된다. 그것에 의하여, 트랜지스터 Q1이 온하고, 트랜지스터 Q2가 오프한다. 따라서, 주사 전극 SC1의 전위가 Vscn으로 상승한다. 시점 t4로부터 시점 t5에 걸쳐 주사 전극 SC1의 전위가 Vscn으로 유지된다.
시점 t5에서, 제어 신호 S3이 하이 레벨로 되어, 트랜지스터 Q3이 온한다. 그것에 의하여, 노드 N1의 전위 VFGND가 접지 전위로부터 Vset까지 완만하게 상승한다. 또한, 노드 N3의 전위 VscnF 및 주사 전극 SC1의 전위가 Vscn으로부터 (Vscn+Vset)까지 상승한다.
시점 t6에서, 제어 신호 S3이 로우 레벨로 되어, 트랜지스터 Q3이 오프한다. 그것에 의하여, 노드 N1의 전위 VFGND가 Vset로 유지된다. 또한, 노드 N3의 전위 VscnF 및 주사 전극 SC1의 전위가 (Vscn+Vset)로 유지된다.
시점 t7에서, 제어 신호 S6, S7이 하이 레벨로 되고, 트랜지스터 Q6, Q7이 온한다. 그것에 의하여, 노드 N1의 전위 VFGND가 Vsus까지 저하한다. 또한, 노드 N3의 전위 VscnF 및 주사 전극 SC1의 전위가 (Vscn+Vsus)까지 저하한다. 시점 t7a로부터 시점 t7b에 걸쳐서, 주사 전극 SC1의 전위가 (Vscn+Vsus)로 유지된다.
시점 t7b에서, 제어 신호 S1, S2가 하이 레벨로 된다. 그것에 의하여, 트랜지스터 Q1이 오프하고, 트랜지스터 Q2가 온한다. 따라서, 주사 전극 SC1의 전위가 Vsus까지 저하한다. 이것에 의해, 시점 t8로부터 시점 t9에 걸쳐, 주사 전극 SC1의 전위가 Vsus에서 유지된다.
시점 t9에서, 제어 신호 S4, S6이 로우 레벨로 되고, 트랜지스터 Q4, Q6이 오프한다. 또한, 제어 신호 S5가 하이 레벨로 되고, 트랜지스터 Q5가 온한다. 그것에 의하여, 노드 N1의 전위 VFGND 및 주사 전극 SC1의 전위가 (-Vad)를 향하여 완만하게 저하한다. 또한, 노드 N3의 전위 VscnF가 (-Vad+Vscn)를 향하여 완만하게 저하한다.
시점 t10에서, 제어 신호 S1, S2가 로우 레벨로 된다. 그것에 의하여, 트랜지스터 Q1이 온하고, 트랜지스터 Q2가 오프한다. 따라서, 주사 전극 SC1의 전위가 (-Vad+Vset2)로부터 (-Vad+Vscn)까지 상승한다. 여기서, Vset2<Vscn이다. 이 상태에서, 초기화 기간이 종료한다.
(8) 유지 전극 구동 회로의 회로 구성 및 동작
(8-1) 회로 구성
도 11은 도 3의 유지 전극 구동 회로(54)의 구성을 나타내는 회로도이다.
도 11의 유지 전극 구동 회로(54)는 서스테인 드라이버(540) 및 전압 상승 회로(541)를 포함한다.
도 11에 나타낸 바와 같이, 서스테인 드라이버(540)는 n 채널 전계 효과 트랜지스터(이하, 트랜지스터라고 약기함) Q101, Q102 및 회수 회로(540R)를 포함한다. 회수 회로(540R)는 n 채널 전계 효과 트랜지스터(이하, 트랜지스터라고 약기함) QA, QB, 회수 코일 LA, LB, 회수 콘덴서 CR 및 다이오드 DA, DB를 포함한다.
서스테인 드라이버(540)의 트랜지스터 Q101은, 전압 Vsus를 받는 전원 단자 V101과 노드 N101과의 사이에 접속되고, 게이트에는 제어 신호 S101이 인가된다.
트랜지스터 Q102는, 노드 N101과 접지 단자와의 사이에 접속되고, 게이트에는 제어 신호 S102가 인가된다. 노드 N101은 도 2의 유지 전극 SU1~SUn에 접속된다.
노드 N101과 회수 회로(540R)의 노드 N109와의 사이에는, 회수 코일 LA, 다이오드 DA 및 트랜지스터 QA가 직렬로 접속되고, 또한, 회수 코일 LB, 다이오드 DB 및 트랜지스터 QB가 직렬로 접속된다. 회수 콘덴서 CR는 노드 N109와 접지 단자와의 사이에 접속된다. 트랜지스터 QA의 게이트에는 제어 신호 S9c가 인가되고, 트랜지스터 QB의 게이트에는 제어 신호 S9d가 인가된다.
전압 상승 회로(541)는 n 채널 전계 효과 트랜지스터(이하, 트랜지스터라고 약기함) Q105a, Q105b, Q107, Q108, 다이오드 DD25 및 콘덴서 C102를 포함한다.
전압 상승 회로(541)의 다이오드 DD25는 전압 Ve1을 받는 전원 단자 V111과 노드 N104와의 사이에 접속된다.
트랜지스터 Q105a 및 트랜지스터 Q105b는 노드 N104와 노드 N101과의 사이에 직렬로 접속된다. 트랜지스터 Q105a 및 트랜지스터 Q105b의 게이트에는 제어 신호 S105가 인가된다. 콘덴서 C102는 노드 N104와 노드 N105와의 사이에 접속된다.
트랜지스터 Q107은, 노드 N105와 접지 단자와의 사이에 접속되고, 게이트에는 제어 신호 S107이 입력된다. 트랜지스터 Q108은, 전압 VE2을 받는 전원 단자 V103와 노드 N105와의 사이에 접속되고, 게이트에는 제어 신호 S108이 입력된다. 또, 전압 VE2는 VE2=Ve2-Ve1의 관계를 만족시키고, 예컨대 VE2=5[V]이다.
상기의 제어 신호 S101, S102, S9c, S9d, S105, S107, S108은 도 3의 타이밍 발생 회로(55)로부터 유지 전극 구동 회로(54)에 타이밍 신호로서 인가된다.
(8-2) 초기화 기간에 있어서의 동작
도 12는 도 4 및 도 5의 제 1 SF의 초기화 기간에 유지 전극 구동 회로(54)에 인가되는 제어 신호의 상세한 타이밍도이다.
도 12의 최상단에는, 참고로서 주사 전극 SC1의 전위의 변화가 도시되어 있다. 도 12의 다음단에, 유지 전극 SU1의 전위의 변화가 도시되어 있다.
제 1 SF의 개시 시점 t2에서는, 제어 신호 S101, S9c, S9d, S105, S108이 로우 레벨에 있고, 제어 신호 S102, S107이 하이 레벨에 있다. 그것에 의하여, 트랜지스터 Q101, QA, QB, Q105a, Q105b, Q108이 오프하고, 트랜지스터 Q102, Q107이 온하고 있다. 이것에 의해, 유지 전극 SU1(노드 N101)이 접지 전위로 되어 있다.
제 1 SF의 개시 시점 t2로부터 소정 기간 경과한 후(상승 기간 경과 후), 시점 t8에서, 제어 신호 S102가 로우 레벨로 되고, 제어 신호 S105가 하이 레벨로 된다. 이것에 의해, 트랜지스터 Q102가 오프하고, 트랜지스터 Q105a, Q105b가 온한다. 그것에 의하여, 전원 단자 V111로부터 노드 N104를 통해서 유지 전극 SU1에 전류가 흐른다. 그 결과, 유지 전극 SU1의 전위가 상승하고, 시점 t9에서 Ve1로 보지된다. 이 상태에서, 초기화 기간이 종료한다.
(9) 데이터 전극 구동 회로의 회로 구성 및 동작
(9-1) 회로 구성
도 13은 도 3의 데이터 전극 구동 회로(52)의 구성을 나타내는 회로도이다.
도 13의 데이터 전극 구동 회로(52)는 복수의 p 채널 전계 효과 트랜지스터(이하, 트랜지스터라고 약기함) Q201~Q20m, 복수의 n 채널 전계 효과 트랜지스터(이하, 트랜지스터라고 약기함) Q301~Q30m을 포함한다.
전압 Vd를 받는 전원 단자 V200은 노드 N200에 접속된다. 트랜지스터 Q201~Q20m은, 각각 노드 N200과 노드 ND1~NDm과의 사이에 접속되고, 게이트에는 제어 신호 S201~S20m이 인가된다. 노드 ND1~NDm은 각각 도 2의 데이터 전극 D1~Dm에 접속된다.
트랜지스터 Q301~Q30m은, 각각 노드 ND1~NDm과 접지 단자와의 사이에 접속되고, 게이트에는 제어 신호 S301~S30m이 인가된다.
상기의 제어 신호 S201~S20m은 도 2의 타이밍 발생 회로(55)로부터 데이터 전극 구동 회로(52)에 타이밍 신호로서 인가된다.
(9-2) 동작 제어
도 14는 도 4 및 도 5의 제 1 SF의 초기화 기간에 데이터 전극 구동 회로(52)에 인가되는 제어 신호의 상세한 타이밍도이다.
도 14의 최상단에는, 참고로서 주사 전극 SC1의 전위의 변화가 도시되어 있다. 도 14의 다음단에, 데이터 전극 D1의 전위의 변화가 도시되어 있다.
제 1 SF의 개시 시점 t2에서는, 제어 신호 S201~S20m, S301~S30m이 하이 레벨에 있다. 그것에 의하여, 트랜지스터 Q201~Q20m이 오프하고, 트랜지스터 Q301~Q30m이 온하고 있다. 이것에 의해, 데이터 전극 D1~Dm(노드 ND1~NDm)가 접지 전위로 되어 있다.
상승 기간이 시작되는 시점 t5에서, 제어 신호 S301~S30m이 로우 레벨로 된다. 이것에 의해, 트랜지스터 Q301~Q30m이 오프한다. 그것에 의하여, 데이터 전극 D1~Dm(노드 ND1~NDm)이 하이 임피던스 상태로 된다. 따라서, 주사 전극 SC1~SCn의 전위의 상승에 따라, 데이터 전극 D1~Dm의 전위가 전압 Vd만큼 완만하게 상승한다.
그리고, 상승 기간 동안의 시점 t5a에서, 제어 신호 S201~S20m이 로우 레벨로 된다. 이것에 의해, 트랜지스터 Q201~Q20m이 온한다. 그것에 의하여, 전원 단자 V200으로부터 노드 N200을 통해서 데이터 전극 D1~Dm에 전류가 흐른다. 그 결과, 데이터 전극 D1~Dm의 전위가 양의 전위 Vd로 보지된다.
하강 기간이 시작되는 시점 t9에서, 제어 신호 S201~S20m, S301~S30m이 하이 레벨로 된다. 이것에 의해, 트랜지스터 Q201~Q20m이 오프하고, 트랜지스터 Q301~Q30m이 온한다. 그것에 의하여, 데이터 전극 D1~Dm(노드 ND1~NDm)의 전위가 접지 전위로 된다. 이 상태에서, 초기화 기간이 종료한다.
(10) 다른 실시예
(10-1)
데이터 전극 Dj를 하이 임피던스 상태로 하는 대신에, 하이 임피던스 기간 HP에서 데이터 전극 Dj에 접지 전위로부터 전압 Vd만큼 완만하게 상승하는 램프 파형 또는 계단 형상 파형을 인가할 수도 있다. 이 경우에도, 상기와 마찬가지의 효과를 얻을 수 있다.
본 실시예에 있어서는, 제 1 SF 또는 제 2 SF에서 전체 셀 초기화 동작이 행해지는 예를 설명했지만, 전체 셀 초기화 동작은 제 1 SF 및 제 2 SF에 한하지 않고, 다른 서브필드에서 행해져도 좋다. 또한, 전체 셀 초기화 동작이 복수의 서브필드로 행해져도 좋다.
(10-2)
상기 실시예에서는, 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54)에 있어서, 스위칭 소자로서 n 채널 전계 효과 트랜지스터 및 p 채널 전계 효과 트랜지스터가 사용되고 있지만, 스위칭 소자는 이들에 한정되지 않는다.
예컨대, 상기 각 회로에서, n 채널 전계 효과 트랜지스터 대신 p 채널 전계 효과 트랜지스터 또는 절연 게이트형 바이폴라 트랜지스터 등을 사용할 수도 있고, p 채널 전계 효과 트랜지스터 대신, n 채널 전계 효과 트랜지스터 또는 절연 게이트형 바이폴라 트랜지스터 등을 사용할 수 있다.
(11) 청구항의 각 구성요소와 실시예의 각 요소와의 대응
이하, 청구항의 각 구성요소와 실시예의 각 요소와의 대응의 예에 대하여 설명하지만, 본 발명은 하기의 예에 한정되지 않는다.
상기 실시예에서는, 화상 신호 처리 회로(51), 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53), 유지 전극 구동 회로(54), 타이밍 발생 회로(55) 및 전원 회로가 구동 장치의 예이며, 시점 t5로부터 시점 t6까지의 상승 기간이 제 1 기간의 예이며, 양의 전위 Vscn이 제 1 전위의 예이며, 양의 전위 (Vscn+Vset)가 제 2 전위의 예이며, 램프 파형 RW1이 제 1 램프 파형의 예이다.
또한, 양의 전위 Ve1이 제 3 전위의 예이며, 접지 전위가 제 4 및 제 5 전위의 예이며, 시점 t5로부터 시점 t5a까지의 하이 임피던스 기간 HP이 제 2 기간의 예이며, 양의 전위 Vd가 제 6 전위의 예이며, 하이 임피던스 기간 HP에서의 유지 전극 SUi의 램프 파형 RW10이 제 2 램프 파형의 예이다.
또한, 양의 전위 Vsus가 제 7 및 제 8 전위의 예이며, 램프 파형 RW0이 제 3 램프 파형의 예이다.
패널(10), 화상 신호 처리 회로(51), 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53), 유지 전극 구동 회로(54), 타이밍 발생 회로(55) 및 전원 회로가 플라즈마 디스플레이 장치의 예이다.
청구항의 각 구성요소로서, 청구항에 기재되어 있는 구성 또는 기능을 갖는 다른 여러가지의 요소를 이용할 수도 있다.
본 발명은 여러가지의 화상을 표시하는 표시 장치에 이용할 수 있다.
10 : 패널 21 : 전면 기판
22 : 주사 전극 23 : 유지 전극
24 : 유전체층 25 : 보호층
31 : 배면 기판 32 : 데이터 전극
33 : 절연체층 51 : 화상 신호 처리 회로
52 : 데이터 전극 구동 회로 53 : 주사 전극 구동 회로
54 : 유지 전극 구동 회로 55 : 타이밍 발생 회로

Claims (8)

  1. 복수의 주사 전극 및 유지 전극과 복수의 데이터 전극과의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을, 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 구동 장치로서,
    상기 복수의 주사 전극을 구동하는 주사 전극 구동 회로와,
    상기 복수의 유지 전극을 구동하는 유지 전극 구동 회로와,
    상기 복수의 데이터 전극을 구동하는 데이터 전극 구동 회로
    를 구비하고,
    상기 주사 전극 구동 회로는, 상기 복수의 서브필드 중 적어도 하나의 서브필드의 초기화 기간 내의 제 1 기간에서 상기 복수의 주사 전극에 제 1 전위로부터 제 2 전위로 상승하는 제 1 램프 파형을 인가하고,
    상기 유지 전극 구동 회로는, 상기 제 1 기간보다 전에 제 3 전위로부터 제 4 전위로 하강하는 구동 파형을 상기 복수의 유지 전극에 인가하고, 상기 제 1 기간에서 상기 복수의 유지 전극을 상기 제 4 전위로 보지(保持)하고,
    상기 데이터 전극 구동 회로는, 상기 제 1 기간의 개시 시점으로부터 상기 제 1 기간보다 짧은 제 2 기간에서, 상기 제 1 램프 파형의 전위의 변화에 따라 제 5 전위로부터 제 6 전위로 상승하는 제 2 램프 파형을 상기 복수의 데이터 전극에 인가하는
    구동 장치.
  2. 제 1 항에 있어서,
    상기 데이터 전극 구동 회로는 상기 제 2 기간에서 상기 복수의 데이터 전극을 플로팅(floating) 상태로 하는 구동 장치.
  3. 제 1 항에 있어서,
    상기 데이터 전극 구동 회로는 상기 제 1 기간 내에서 또한 상기 제 2 기간 경과 후에 상기 복수의 데이터 전극을 상기 제 6 전위로 보지하는 구동 장치.
  4. 제 3 항에 있어서,
    상기 제 1 램프 파형은, 상기 제 1 전위로부터 상기 제 2 전위로의 변화중에 상기 복수의 주사 전극과 상기 복수의 유지 전극과의 사이에서 방전이 발생하도록 상기 제 4 전위에 근거하여 설정되고,
    상기 제 5 전위는 상기 복수의 유지 전극과 상기 복수의 데이터 전극과의 사이에서 방전이 발생하지 않도록 상기 제 4 전위에 근거하여 설정되고,
    상기 제 6 전위는, 상기 제 1 기간 내에서 또한 상기 제 2 기간 경과 후에 상기 복수의 주사 전극과 상기 복수의 데이터 전극과의 사이에서 방전이 발생하도록 상기 제 1 램프 파형에 근거하여 설정되는
    구동 장치.
  5. 제 1 항에 있어서,
    상기 주사 전극 구동 회로는, 상기 적어도 하나의 서브필드의 초기화 기간에 선행하는 이전의 유지 기간의 최후에서 제 7 전위를 갖는 구동 파형을 상기 복수의 주사 전극에 인가하고,
    상기 유지 전극 구동 회로는, 유지 방전을 행한 방전 셀의 벽전하를 저감하기 위해, 상기 제 7 전위를 갖는 구동 파형의 기간 동안에 상기 제 4 전위로부터 상기 제 3 전위로 변화되는 구동 파형을 상기 복수의 유지 전극에 인가하는
    구동 장치.
  6. 제 1 항에 있어서,
    상기 주사 전극 구동 회로는, 상기 적어도 하나의 서브필드의 초기화 기간에 선행하는 이전의 유지 기간의 최후에 있어, 유지 방전을 행한 방전 셀의 벽전하를 저감하기 위해, 상기 제 1 전위로부터 제 8 전위로 상승하는 제 3 램프 파형을 상기 복수의 주사 전극에 인가하고,
    상기 유지 전극 구동 회로는, 상기 제 3 램프 파형의 기간 동안에 상기 복수의 유지 전극을 상기 제 4 전위로 보지하는
    구동 장치.
  7. 복수의 주사 전극 및 유지 전극과 복수의 데이터 전극과의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을, 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 구동 방법으로서,
    상기 복수의 서브필드 중 적어도 하나의 서브필드의 초기화 기간 내에서의 제 1 기간보다 전에 제 3 전위로부터 제 4 전위로 하강하는 구동 파형을 상기 복수의 유지 전극에 인가하는 단계와,
    상기 제 1 기간에서 상기 복수의 유지 전극을 상기 제 4 전위로 보지하는 단계와,
    상기 제 1 기간에서 상기 복수의 주사 전극에 제 1 전위로부터 제 2 전위로 상승하는 제 1 램프 파형을 인가하는 단계와,
    상기 제 1 기간의 개시 시점으로부터 상기 제 1 기간보다 짧은 제 2 기간에서, 상기 제 1 램프 파형의 전위의 변화에 따라 제 5 전위로부터 제 6 전위로 상승하는 제 2 램프 파형을 상기 복수의 데이터 전극에 인가하는 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  8. 복수의 주사 전극 및 유지 전극과 복수의 데이터 전극과의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널과,
    상기 플라즈마 디스플레이 패널을 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 구동 장치
    를 구비하고,
    상기 구동 장치는,
    상기 복수의 주사 전극을 구동하는 주사 전극 구동 회로와,
    상기 복수의 유지 전극을 구동하는 유지 전극 구동 회로와,
    상기 복수의 데이터 전극을 구동하는 데이터 전극 구동 회로를 구비하고,
    상기 주사 전극 구동 회로는, 상기 복수의 서브필드 중 적어도 하나의 서브필드의 초기화 기간 내의 제 1 기간에서 상기 복수의 주사 전극에 제 1 전위로부터 제 2 전위로 상승하는 제 1 램프 파형을 인가하고,
    상기 유지 전극 구동 회로는, 상기 제 1 기간보다 전에 제 3 전위로부터 제 4 전위로 하강하는 구동 파형을 상기 복수의 유지 전극에 인가하고, 상기 제 1 기간에서 상기 복수의 유지 전극을 상기 제 4 전위로 보지하고,
    상기 데이터 전극 구동 회로는, 상기 제 1 기간의 개시 시점으로부터 상기 제 1 기간보다 짧은 제 2 기간에서, 상기 제 1 램프 파형의 전위의 변화에 따라 제 5 전위로부터 제 6 전위로 상승하는 제 2 램프 파형을 상기 복수의 데이터 전극에 인가하는
    플라즈마 디스플레이 장치.
KR1020107007637A 2007-09-11 2008-08-20 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치 KR101121651B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007235296 2007-09-11
JPJP-P-2007-235296 2007-09-11
PCT/JP2008/002252 WO2009034681A1 (ja) 2007-09-11 2008-08-20 駆動装置、駆動方法およびプラズマディスプレイ装置

Publications (2)

Publication Number Publication Date
KR20100051748A true KR20100051748A (ko) 2010-05-17
KR101121651B1 KR101121651B1 (ko) 2012-02-28

Family

ID=40451702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107007637A KR101121651B1 (ko) 2007-09-11 2008-08-20 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치

Country Status (5)

Country Link
US (1) US8471785B2 (ko)
JP (1) JP5230634B2 (ko)
KR (1) KR101121651B1 (ko)
CN (1) CN101796569B (ko)
WO (1) WO2009034681A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100016B1 (ko) 2007-07-25 2011-12-29 파나소닉 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
JP5275244B2 (ja) 2007-09-26 2013-08-28 パナソニック株式会社 駆動装置、駆動方法およびプラズマディスプレイ装置
JPWO2009081511A1 (ja) * 2007-12-26 2011-05-06 パナソニック株式会社 プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置
WO2009107341A1 (ja) * 2008-02-27 2009-09-03 パナソニック株式会社 プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置
WO2012102029A1 (ja) * 2011-01-27 2012-08-02 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015599A (ja) 1998-01-22 2003-01-17 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR100831499B1 (ko) 1998-09-04 2008-05-22 마츠시타 덴끼 산교 가부시키가이샤 고화질과 고휘도를 표시할 수 있는 플라즈마 표시 패널구동방법 및 화상표시장치
DE69933042T2 (de) * 1998-11-13 2007-01-04 Matsushita Electric Industrial Co., Ltd., Kadoma Hochauflösender und hochluminesender plasmabildschirm und ansteurungsverfahren dafür
TW425536B (en) * 1998-11-19 2001-03-11 Acer Display Tech Inc The common driving circuit of the scan electrode in plasma display panel
US7365708B2 (en) 2001-06-12 2008-04-29 Matsushita Electric Industrial Co., Ltd. Plasma display and its driving method
JP4675517B2 (ja) * 2001-07-24 2011-04-27 株式会社日立製作所 プラズマディスプレイ装置
KR100450192B1 (ko) * 2002-03-12 2004-09-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동방법
JP2003271092A (ja) 2002-03-19 2003-09-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100490631B1 (ko) * 2003-05-14 2005-05-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동방법
US7068245B2 (en) * 2003-06-24 2006-06-27 Matsushita Electric Industrial Co., Ltd. Plasma display apparatus
JP2005321680A (ja) * 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR100551010B1 (ko) * 2004-05-25 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
JP2005338784A (ja) * 2004-05-28 2005-12-08 Samsung Sdi Co Ltd プラズマ表示装置とプラズマパネルの駆動方法
KR100578975B1 (ko) * 2004-05-28 2006-05-12 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100550995B1 (ko) 2004-06-30 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법
KR20060072783A (ko) * 2004-12-23 2006-06-28 엘지전자 주식회사 플라즈마 표시장치
KR100627118B1 (ko) * 2005-03-22 2006-09-25 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100931441B1 (ko) 2005-09-14 2009-12-11 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및플라즈마 디스플레이 장치
KR100748989B1 (ko) * 2006-03-14 2007-08-13 엘지전자 주식회사 플라즈마 디스플레이 장치의 구동 방법
US20070235389A1 (en) * 2006-04-10 2007-10-11 Boyes Barry E Metal-coated superficially porous supports as a medium for HPLC of phosphorus-containing materials
US20090079720A1 (en) 2006-05-01 2009-03-26 Mitsuhiro Murata Method of driving plasma display panel and image display
KR100775841B1 (ko) * 2006-05-12 2007-11-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
CN101356560B (zh) * 2006-08-10 2010-12-29 松下电器产业株式会社 等离子显示装置以及等离子显示面板的驱动方法
JP5075119B2 (ja) 2006-11-28 2012-11-14 パナソニック株式会社 プラズマディスプレイ装置およびその駆動方法
KR101009889B1 (ko) 2006-12-05 2011-01-20 파나소닉 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
US20100066718A1 (en) 2007-02-28 2010-03-18 Panasonic Corporation Driving device and driving method of plasma display panel, and plasma display device
JP5275244B2 (ja) 2007-09-26 2013-08-28 パナソニック株式会社 駆動装置、駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
JPWO2009034681A1 (ja) 2010-12-24
US8471785B2 (en) 2013-06-25
KR101121651B1 (ko) 2012-02-28
JP5230634B2 (ja) 2013-07-10
CN101796569A (zh) 2010-08-04
US20100201678A1 (en) 2010-08-12
WO2009034681A1 (ja) 2009-03-19
CN101796569B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
KR101009889B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR101048978B1 (ko) 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
KR101056252B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR101121651B1 (ko) 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
JP2010243883A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009069512A (ja) 駆動装置、駆動方法およびプラズマディスプレイ装置
KR101168553B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR101100016B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR101109850B1 (ko) 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
KR101019777B1 (ko) 플라즈마 디스플레이 패널 표시 장치와 그 구동 방법
JP2009069271A (ja) 駆動装置、駆動方法およびプラズマディスプレイ装置
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR101139117B1 (ko) 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009265465A (ja) プラズマディスプレイパネル表示装置とその駆動方法
JPWO2012090451A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2007163735A (ja) プラズマディスプレイパネルの駆動方法
WO2012017633A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009042414A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2007078945A (ja) プラズマディスプレイパネルの駆動方法
JP2008122734A (ja) プラズマディスプレイパネルの駆動方法
JP2010019960A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009192654A (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee