KR20060072783A - 플라즈마 표시장치 - Google Patents

플라즈마 표시장치 Download PDF

Info

Publication number
KR20060072783A
KR20060072783A KR1020040111508A KR20040111508A KR20060072783A KR 20060072783 A KR20060072783 A KR 20060072783A KR 1020040111508 A KR1020040111508 A KR 1020040111508A KR 20040111508 A KR20040111508 A KR 20040111508A KR 20060072783 A KR20060072783 A KR 20060072783A
Authority
KR
South Korea
Prior art keywords
electrodes
sustain
address
voltage
data
Prior art date
Application number
KR1020040111508A
Other languages
English (en)
Inventor
강성호
한정관
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040111508A priority Critical patent/KR20060072783A/ko
Priority to JP2005370525A priority patent/JP2006178474A/ja
Priority to US11/314,820 priority patent/US7755571B2/en
Priority to EP05258070A priority patent/EP1675092A3/en
Priority to CNB2005101358132A priority patent/CN100550097C/zh
Publication of KR20060072783A publication Critical patent/KR20060072783A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 데이터 구동 집적회로의 발열을 줄이고 구동 신뢰성을 향상시키도록 한 플라즈마 표시장치에 관한 것이다.
이 플라즈마 표시장치는 다수의 어드레스전극들에 데이터전압을 공급하기 위한 데이터 구동 집적회로와; 적어도 하나 이상의 상기 어드레스전극과 상기 데이터 구동 집적회로 사이에 100Ω 내지 10KΩ 사이의 저항값을 갖는 저항소자가 형성되어 있다.

Description

플라즈마 표시장치{PLASMA DISPLAY}
도 1은 플라즈마 표시장치에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도면이다.
도 2는 3 전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.
도 3은 통상적인 플라즈마 디스플레이 패널의 구동 파형을 나타내는 파형도이다.
도 4는 종래의 데이터 구동 집적회로와 그에 접속된 플라즈마 디스플레이 패널을 등가적으로 나타낸 회로도이다.
도 5는 본 발명의 실시예에 따른 플라즈마 표시장치를 나타내는 블록도이다.
도 6은 본 발명의 실시예에 따른 데이터 구동 집적회로와 그에 접속된 플라즈마 디스플레이 패널을 등가적으로 나타낸 회로도이다.
도 7은 데이터 구동 집적회로와 어드레스전극들 사이에 형성된 저항을 나타내는 도면이다.
도 8은 도 7에 도시된 링크부의 배선에 형성되는 지그재그 패턴을 나타내는 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
40 : 데이터 구동 집적회로 101 : 타이밍 콘트롤러
102 : 데이터 구동부 103 : 스캔 구동부
104 : 서스테인 구동부 105 : 구동전압 발생부
Rx : 저항 Cp : 패널 커패시터
LNK : 링크부
본 발명은 플라즈마 표시장치에 관한 것으로, 특히 데이터 구동 집적회로의 발열을 줄이고 구동 신뢰성을 향상시키도록 한 플라즈마 표시장치에 관한 것이다.
플라즈마 표시장치는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 플라즈마 표시장치는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
플라즈마 표시장치는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 주사라인을 선택하고 선택된 주사라인에서 방전셀 을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 1과 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8 개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 2는 종래의 3 전극 교류 면방전형 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)의 전극배치를 개략적으로 나타낸다.
도 2를 참조하면, 종래의 3 전극 교류 면방전형 PDP는 상판에 형성된 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)과, 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)과 직교하도록 하판에 형성되는 어드레스전극들(X1 내지 Xm)을 구비한다.
스캔전극들(Y1 내지 Yn), 서스테인전극들(Z) 및 어드레스전극들(X1 내지 Xm)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 방전셀들(1)이 매트릭스 형태로 배치된다.
스캔전극들(Y1 내지 Yn)과 서스테인전극들(Z)이 형성된 상판 상에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다.
어드레스전극들(X1 내지 Xm)이 형성된 하판 상에는 인접한 방전셀들(1) 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하판과 격벽 표면에는 자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다.
이러한 PDP의 상판과 하판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.
도 3은 도 2와 같은 PDP에 공급되는 구동파형을 나타낸다.
도 3을 참조하면, 각각의 서브필드들(SFn-1, SFn)은 전화면의 방전셀들(1)을 초기화하기 위한 리셋기간(RP), 방전셀을 선택하기 위한 어드레스기간(AP), 선택된 방전셀들(1)의 방전을 유지시키기 위한 서스테인기간(SP) 및 방전셀(1) 내의 벽전하를 소거하기 위한 소거기간(EP)을 포함한다.
n-1 번째 서브필드(SFn-1)의 소거기간(EP)에는 서스테인전극들(Z)에 소거 램프파형(ERR)이 인가된다. 이 소거기간(EP) 동안 스캔전극들(Y)과 어드레스전극들(X)에는 0V가 인가된다. 소거 램프파형(ERR)은 전압이 0V로부터 정극성의 서스테인전압(Vs)까지 점진적으로 상승하는 포지티브 램프파형이다. 이 소거 램프파형(ERR)에 의해 서스테인방전이 일어난 온셀(On-cells) 내에는 스캔전극(Y)과 서스테인전극(Z) 사이에서 소거 방전이 일어난다.
n 번째 서브필드(SFn)가 시작되는 리셋기간(RP)의 셋업기간(SU)에는 모든 스캔전극들(Y)에 포지티브 램프파형(PR)이 인가되며, 서스테인전극들(Z)과 어드레스전극들(X)에는 0[V]가 인가된다. 셋업기간(UP)의 포지티브 램프파형(PR)에 의해 스캔전극들(Y) 상의 전압은 정극성의 서스테인전압(Vs)으로부터 그 보다 높은 리셋전압(Vr)까지 점진적으로 상승한다. 이 포지티브 램프파형(PR)에 의해 전화면의 방전셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 빛이 거의 발생되지 않는 암방전(Dark discharge)이 발생됨과 동시에 스캔전극들(Y)과 서스테인전극들(Z) 사이에도 암방전이 일어난다. 이러한 암방전의 결과로, 셋업기간(SU)의 직후에 어드레스전극들(X)과 서스테인전극들(Z) 상에는 정극성의 벽전하가 남게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 남게 된다. 셋업기간(SU)에서 암방전이 발생되는 동안 스캔전극들(Y)과 서스테인전극들(Z) 사이의 갭전압(Gap voltage, Vg)과, 스캔전극들(Y)과 어드레스전극들(X) 사이의 갭전압은 방전을 일으킬 수 있는 방전점화전압(Firing Voltage, Vf)과 가까운 전압으로 초기화된다.
셋업기간(SU)에 이어서, 리셋기간(RP)의 셋다운기간(SD)에는 네가티브 램프파형(NR)이 스캔전극들(Y)에 인가된다. 이와 동시에, 서스테인전극들(Z)에는 정극성의 서스테인전압(Vs)이 인가되고, 어드레스전극들(X)에는 0[V]가 인가된다. 네가티브 램프파형(NR)에 의해 스캔전극들(Y) 상의 전압은 정극성의 서스테인전압(Vs)으로부터 부극성의 소거전압(Ve)까지 점진적으로 낮아진다. 이 네가티브 램프파형(NR)에 의해 전화면의 방전셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 암방전이 발생됨과 거의 동시에 스캔전극들(Y)과 서스테인전극들(Z) 사이에도 암방전이 일어난다. 이 셋다운기간(SD)의 암방전의 결과로, 각 방전셀들(1) 내의 벽전하 분포는 어드레스가 가능한 조건으로 변하게 된다. 이 때, 각 방전셀들(1) 내에서 스캔전극들(Y)과 어드레스전극들(X) 상에는 어드레스방전에 불필요한 과도 벽전하들이 소거되고 일정한 양의 벽전하들이 남게된다. 그리고 서스테인전극들(Z) 상의 벽전하들은 스캔전극들(Y)로부터 이동되는 부극성 벽전하들이 쌓이면서 그 극성이 정극성에서 부극성으로 반전한다. 리셋기간(RP)의 셋다운기간(SD)에서 암방전이 발생되는 동안 스캔전극들(Y)과 서스테인전극들(Z) 사이의 갭전압과, 스캔전극들(Y)과 어드레스전극들(X) 사이의 갭전압은 방전점화전압(Vf)과 가깝게 된다.
어드레스기간(AP)에는 부극성의 스캔펄스(-SCNP)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 그 스캔펄스(-SCNP)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 스캔펄스(-SCNP)의 전압은 0V나 그와 가까운 부극성 스캔바이어스전압(Vyb)으로부터 부극성의 스캔전압(-Vy)까지 낮아지는 스캔전압(Vsc)이다. 데이터펄스(DP)의 전압은 정극성 데이터전압(Va)이다. 이 어드레스기간 동안(AP), 서스테인전극들(Z)에는 정극성 서스테인전압(Vs)보다 낮은 정극성 Z 바이어스 전압(Vzb)이 공급된다. 리셋기간(RP)의 직후에 방전점화전압(Vf)과 가까운 상태로 갭전압이 조정된 상태에서, 스캔전압(Vsc)과 데이터전압(Va)이 인가되는 온셀들(On-cells) 내에는 스캔전극들(Y)과 어드레스전극들(X) 사이의 갭전압이 방전점화전압(Vf)을 초과하면서 그 전극들(Y, X) 사이에 1차 어드레스방전이 발생된다. 여기서, 스캔전극(Y)과 어드레스전극(X)의 1차 어드레스 방전은 스캔전극(Y)과 서스테인전극(Z) 사이의 갭으로부터 먼 가장자리 근방에서 일어난다. 스캔전극들(Y)과 어드레스전극들(X) 사이의 1차 어드레스방전은 방전셀 내의 프라이밍 하전입자들을 발생시켜 스캔전극들(Y)과 서스테인전극들(Z) 사이의 2차 방전을 유도한다.
한편, 어드레스 방전이 발생되지 않은 오프셀들(Off-cells) 내의 벽전하 분 포는 실질적으로 셋다운 직후의 벽전하분포와 같다.
서스테인기간(SP)에는 스캔전극들(Y)과 서스테인전극들(Z)에 정극성 서스테인전압(Vs)의 서스테인펄스들(SUSP)이 교대로 인가된다. 그러면 어드레스방전에 의해 선택된 온셀들은 매 서스테인펄스(SUSP) 마다 스캔전극들(Y)과 서스테인전극들(Z) 사이에서 서스테인방전이 일어난다. 이에 반하여, 오프셀들은 서스테인기간 동안 방전이 일어나지 않는다. 이는 오프셀들의 벽전하 분포가 실질적으로 셋다운 직후의 벽전하 분포와 같으므로 최초 정극성 서스테인전압(Vs)이 스캔전극들(Y)에 인가될 때 스캔전극들(Y)과 서스테인전극들(Z) 사이의 갭전압이 방전점화전압(Vf)을 초과할 수 없기 때문이다.
그런데 종래의 플라즈마 표시장치는 어드레스전극들에 데이터를 공급하기 위한 데이터 구동 집적회로(Data Driving Integrated Circuit)의 발열양이 많고 고장(Fail)이 흔히 발생하는 문제점이 있다. 이러한 현상은 어드레스전극들(X)로부터 데이터 구동 집적회로에 유입되는 고전류가 가장 큰 원인으로 작용한다. 이를 도 4를 결부하여 상세히 설명하기로 한다.
도 4를 참조하면, 데이터 구동 집적회로(40)는 데이터 전압원(Va)에 접속된 제1 스위치소자(S1)와, 기저전압원(GND)에 접속된 제2 스위치소자(S2)를 구비한다. 또한, 데이터 구동 집적회로(40)는 RC 직렬회로에 의해 어드레스전극들(X)을 충전시키고 어드레스전극들(X)로부터 방전에 기여하지 않은 무효전력을 회수하는 에너지 회수회로(Energy Recovery Circuit, 도시하지 않음)를 포함한다. 이러한 데이터 구동 집적회로(40)는 일반적으로 칩온필름(Chip On Film, COF) 형태로 PDP에 형 성된 다수의 어드레스전극들(X)에 접속된다.
도 4에 있어서, 도면부호 "RX"는 데이터 구동 집적회로와 패널 커패시터(Cp) 사이에 형성된 어드레스전극들(X)의 기생저항이며, 패널 커패시터(Cp)는 어드레스전극들(X)과 스캔전극들(Y) 사이의 기생용량과 어드레스전극들(X)과 서스테인전극들(Z) 사이의 기생용량이다.
제1 스위치소자(S1)는 어드레스기간 동안 데이터가 하이논리값일 때 타이밍 콘트롤러의 제어 하에 턴-온되어 대략 80V 이상의 데이터전압(Va)을 어드레스전극들(X)에 공급하는 반면에, 데이터가 로우논리값일 때 타이밍 콘트롤러의 제어 하에 턴-오프된다. 그리고 제1 스위치소자(S1)는 어드레스기간 이외의 기간 동안 오프 상태를 유지한다.
제2 스위치소자(S2)는 어드레스기간 동안 데이터가 로우논리값일 때 타이밍 콘트롤러의 제어 하에 턴-온되어 기저전압(GND)을 어드레스전극들(X)에 공급하는 반면에, 데이터가 하이논리값일 때 타이밍 콘트롤러의 제어 하에 턴-오프된다. 그리고 제2 스위치소자(S2)는 어드레스기간 이외의 기간 동안 온 상태를 유지한다.
이러한 데이터 구동 집적회로(40)는 패널 커패시터(Cp)로부터 기생저항(R)을 경유하여 유입되는 역전류에 의해 발열되고 심지어는 역전류에 의해 반도체 스위치소자로 구현된 스위치소자들의 절연파괴 등으로 인하여 고장될 수 있다. 이러한 역전류는 데이터양이 많을 때나 데이터전압(Va)이 높을 수록 그리고 패널의 유전체 특성에 따라 더 커진다.
따라서, 본 발명의 목적은 데이터 구동 집적회로의 발열을 줄이고 구동 신뢰성을 향상시키도록 한 플라즈마 표시장치를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 표시장치는 다수의 어드레스전극들에 데이터전압을 공급하기 위한 데이터 구동 집적회로와; 적어도 하나 이상의 상기 어드레스전극과 상기 데이터 구동 집적회로 사이에 100Ω 내지 10KΩ 사이의 저항값을 갖는 저항소자가 형성되어 있다.
상기 저항소자는 500Ω 내지 1.5KΩ 사이의 저항값을 갖는다.
상기 저항소자는 상기 어드레스전극들 각각에 형성된다.
상기 저항소자는 구부러진 형상으로 패터닝된다.
상기 어드레스전극은 다른 어드레스전극에 비해 높이가 낮다.
상기 어드레스전극에는 비저항이 높은 금속 물질이 포함된다.
상기 목적 외에 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.
도 5는 본 발명의 실시예에 따른 플라즈마 표시장치를 나타낸다. 도 5의 플라즈마 표시장치에 대하여 도 3의 파형도를 결부하여 설명하기로 한다.
도 5를 참조하면, 본 발명의 실시예에 따른 플라즈마 표시장치는 PDP(100)와, PDP(100)의 어드레스전극들(X1 내지 Xm)에 데이터전압을 공급하기 위한 데이터구동부(102)와, PDP(100)의 스캔전극들(Y1 내지 Yn)을 구동하기 위한 스캔구동부(103)와, PDP(100)의 서스테인전극들(Z)을 구동하기 위한 서스테인구동부(104)와, 각 구동부(102, 103, 104)를 제어하기 위한 타이밍콘트롤러(101)와, 각 구동부(102, 103, 104)에 필요한 구동전압을 발생하기 위한 구동전압 발생부(105)를 구비한다.
데이터구동부(102)에는 도시하지 않은 역감마보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 미리 설정된 서브필드 패턴에 맵핑된 데이터가 공급된다. 이 데이터구동부(102)는 도 6과 같은 다수의 데이터 구동 집적회로들(40)을 포함하며, 도 3과 같이 리셋기간(RP) 및 서스테인기간(SP)에 0V나 기저전압을 어드레스전극들(X1 내지 Xm)에 인가한다. 또한, 데이터구동부(102)는 타이밍콘트롤러(201)의 제어 하에 각 서브필드의 어드레스기간(AP) 동안 데이터를 샘플링하고 래치한 다음, 데이터 전압(Va)을 어드레스전극들(X1 내지 Xm)에 공급한다.
스캔구동부(103)는 타이밍 콘트롤러(101)의 제어 하에 도 3과 같이 리셋기간(RP)에 전 방전셀들을 초기화하기 위하여 램프파형(PR, NR)을 스캔전극들(Y1 내지 Yn)에 공급한 후, 어드레스기간(AP) 동안 데이터가 공급되는 스캔라인을 선택하기 위하여 스캔펄스(SCNP)를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급한다. 그리고 스캔구동부(103)는 서스테인기간(SP)에 선택된 온셀들 내에서 서스테인방전이 일어 날 수 있게 하기 위하여 서스테인펄스들(SUSP)을 스캔전극들(Y1 내지 Yn)에 공급한다.
서스테인구동부(104)는 타이밍 콘트롤러(101)의 제어 하에 리셋기간(RP)의 셋다운기간(SD) 동안 도 3과 같이 서스테인전압(Vs)을 서스테인전극들(Z)에 공급한 후, 어드레스기간(AP)에 서스테인전압(Vs)보다 낮은 Z 바이어스전압(Vzb)을 서스테인전극들(Z)에 공급한다. 그리고 서스테인구동부(104)는 서스테인기간(SP)에 스캔구동부(103)와 교대로 동작하여 서스테인펄스들(SUSP)을 서스테인전극들(Z)에 공급한다.
타이밍 콘트롤러(101)는 수직/수평 동기신호와 클럭신호를 입력받아 각 구동부(102, 103, 104)에 필요한 타이밍제어신호(CTRX, CTRY, CTRZ)를 발생하고 그 타이밍제어신호(CTRX, CTRY, CTRZ)를 해당 구동부(102, 103, 104)에 공급함으로써 각 구동부(102, 103, 104)를 제어한다. 데이터구동부(102)에 공급되는 타이밍제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔구동부(103)에 인가되는 타이밍제어신호(CTRY)에는 스캔구동부(103) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 그리고 서스테인구동부(104)에 인가되는 타이밍제어신호(CTRZ)에는 서스테인구동부(104) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다.
구동전압 발생부(105)는 PDP(100)에 공급되는 구동전압들 즉, 도 3에 도시된 Vr, Vs, -Ve, -Vy, Va, Vyb, Vzb 등을 발생한다. 이러한 구동전압들은 PDP(100)의 해상도, 모델 등에 따라 달라지는 방전특성이나 방전가스 조성에 따라 달라질 수 있다.
도 6을 참조하면, 본 발명에 따른 플라즈마 표시장치는 데이터 구동 집적회로(40)와 다수의 어드레스전극들(X) 사이에 형성된 저항(RX)을 구비한다.
데이터 구동 집적회로(50)와 패널 커패시터(Cp) 사이에 형성된 저항(RX)은 대략 100Ω∼10KΩ의 저항 값을 갖는다.
데이터 구동 집적회로(50)는 칩온필름(COF) 형태로 PDP의 어드레스전극들(X)에 접속되고, 그 회로구성은 도 4에 도시된 그 것과 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다. 패널 커패시터(Cp)는 어드레스전극들(X)과 스캔전극들(Y) 사이의 기생용량과 어드레스전극들(X)과 서스테인전극들(Z) 사이의 기생용량이다.
저항(RX)은 데이터 구동 집적회로(40)와 패널 커패시터(Cp) 사이에 형성된 어드레스전극의 저항 또는 어드레스전극에 접속된 저항으로써 패널 커패시터(Cp)로부터 데이터 구동 집적회로(40)로 유입되는 과도한 역전류를 차단한다. 이 저항(RX)은 과도한 역전류를 차단할 수 있도록 100Ω∼10KΩ의 저항값으로 형성되지만, 어드레스전극들(X)에 공급되는 데이터전압의 전압강하와 데이터 구동집적회로의 내전류특성을 고려할 때 대략 1KΩ±500Ω 정도의 저항값으로 형성되는 것이 바람직하다.
저항(RX)은 도 7과 같이 어드레스전극들(X)과 데이터 구동 집적회로(40) 사 이에 형성될 수 있으며, 데이터 구동 집적회로(40)의 출력단자들 사이의 피치와 어드레스전극들(X) 사이의 피치 차를 보상하기 위한 링크부(LNK)의 배선 저항을 높임으로써 구현될 수 있다. 링크부(LNK)의 배선 저항값을 높이기 위한 방법으로는 어드레스전극의 두께를 낮추거나, 은(Ag)의 함량을 낮추는 반면에 비저항이 높은 재료의 혼합비를 높임으로써 가능하며, 도 8과 같이 지그재그패턴(zig-zag pattern) 형태 등과 같이 구부러지도록 링크부(LNK)의 배선을 패터닝하여 그 길이를 길게 함으로써 저항값을 높일 수도 있다.
한편, 종래의 PDP에 형성된 어드레스전극들(X)은 은(Ag)을 주성분으로 하여 PDP에 형성되는 경우에 그 저항값이 대략 20Ω 정도로 낮다. 이렇게 어드레스전극들(X)의 선저항값이 낮으면 그 만큼 데이터 구동 집적회로(40)에 과도한 전류가 유입될 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 표시장치는 어드레스전극들(X)의 저항을 높이거나 별도의 저항을 부가하여 어드레스전극들(X)로부터 데이터 구동 집적회로(40)로 유입되는 과도한 역전류를 차단하여 데이터 구동 집적회로(40)의 발열양을 줄이고 그 구동 신뢰성을 높일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (6)

  1. 다수의 어드레스전극들에 데이터전압을 공급하기 위한 데이터 구동 집적회로와;
    적어도 하나 이상의 상기 어드레스전극과 상기 데이터 구동 집적회로 사이에 100Ω 내지 10KΩ 사이의 저항값을 갖는 저항소자가 형성되어 있는 것을 특징으로 하는 플라즈마 표시장치.
  2. 제 1 항에 있어서,
    상기 저항소자는 500Ω 내지 1.5KΩ 사이의 저항값을 갖는 것을 특징으로 하는 플라즈마 표시장치.
  3. 제 1 항에 있어서,
    상기 저항소자는 상기 어드레스전극들 각각에 형성되는 것을 특징으로 하는 플라즈마 표시장치.
  4. 제 1 항에 있어서,
    상기 저항소자는 구부러진 형상인 것을 특징으로 하는 플라즈마 표시장치.
  5. 제 1 항에 있어서,
    적어도 하나 이상의 상기 어드레스전극은 다른 어드레스전극에 비해 높이가 낮은 것을 특징으로 하는 플라즈마 표시장치.
  6. 제 1 항에 있어서,
    적어도 하나 이상의 상기 어드레스전극에는 비저항이 높은 금속 물질이 포함되어 있는 것을 특징으로 하는 플라즈마 표시장치.
KR1020040111508A 2004-12-23 2004-12-23 플라즈마 표시장치 KR20060072783A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040111508A KR20060072783A (ko) 2004-12-23 2004-12-23 플라즈마 표시장치
JP2005370525A JP2006178474A (ja) 2004-12-23 2005-12-22 プラズマディスプレイ装置
US11/314,820 US7755571B2 (en) 2004-12-23 2005-12-22 Plasma display apparatus
EP05258070A EP1675092A3 (en) 2004-12-23 2005-12-23 Plasma display apparatus
CNB2005101358132A CN100550097C (zh) 2004-12-23 2005-12-23 等离子体显示器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111508A KR20060072783A (ko) 2004-12-23 2004-12-23 플라즈마 표시장치

Publications (1)

Publication Number Publication Date
KR20060072783A true KR20060072783A (ko) 2006-06-28

Family

ID=36013636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111508A KR20060072783A (ko) 2004-12-23 2004-12-23 플라즈마 표시장치

Country Status (5)

Country Link
US (1) US7755571B2 (ko)
EP (1) EP1675092A3 (ko)
JP (1) JP2006178474A (ko)
KR (1) KR20060072783A (ko)
CN (1) CN100550097C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800499B1 (ko) * 2006-07-18 2008-02-04 엘지전자 주식회사 플라즈마 디스플레이 장치
KR101121651B1 (ko) * 2007-09-11 2012-02-28 파나소닉 주식회사 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2096514B1 (es) * 1993-12-31 1998-02-16 Telefonica Nacional Espana Co Circuito de exploracion de puntos.
JP3241577B2 (ja) * 1995-11-24 2001-12-25 日本電気株式会社 表示パネル駆動回路
JP3447185B2 (ja) * 1996-10-15 2003-09-16 富士通株式会社 フラット表示パネルを利用した表示装置
EP0867853A3 (en) 1997-03-27 1998-12-23 Hitachi, Ltd. Circuit device, drive circuit, and display apparatus including these components
KR100431559B1 (ko) * 2001-07-03 2004-05-12 주식회사 유피디 에너지 회수 회로를 구비한 교류형 플라즈마 디스플레이패널의 유지 구동 장치
JP3983120B2 (ja) * 2001-07-30 2007-09-26 富士通日立プラズマディスプレイ株式会社 Ｉｃチップの実装構造及びディスプレイ装置

Also Published As

Publication number Publication date
CN1794325A (zh) 2006-06-28
US20060139243A1 (en) 2006-06-29
EP1675092A3 (en) 2009-10-14
JP2006178474A (ja) 2006-07-06
CN100550097C (zh) 2009-10-14
US7755571B2 (en) 2010-07-13
EP1675092A2 (en) 2006-06-28

Similar Documents

Publication Publication Date Title
EP1677279A2 (en) Plasma display apparatus and driving method thereof
KR100784543B1 (ko) 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치
KR100726640B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100644833B1 (ko) 플라즈마 표시장치와 그 구동방법
KR100774874B1 (ko) 플라즈마 표시장치와 그 구동방법
KR100493917B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060056820A (ko) 플라즈마 디스플레이 패널 구동장치 및 구동방법
US7755571B2 (en) Plasma display apparatus
KR100656703B1 (ko) 플라즈마 표시장치와 그 구동방법
KR100525734B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100680226B1 (ko) 플라즈마 표시장치와 그 구동방법
KR100551128B1 (ko) 플라즈마 표시장치와 그 구동방법
KR100508252B1 (ko) 선택적 소거를 이용한 플라즈마 디스플레이 패널의구동방법 및 장치
KR20050118084A (ko) 플라즈마 표시장치와 그 구동방법
KR100692811B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100738222B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR20070003450A (ko) 플라즈마 디스플레이 장치
KR20070087743A (ko) 플라즈마 표시장치 및 그 구동방법
KR100631122B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR100681018B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR100747320B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20060063498A (ko) 플라즈마 표시장치 및 그 구동방법
KR100589245B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100649718B1 (ko) 플라즈마 표시장치와 그 구동방법
KR100566820B1 (ko) 플라즈마 표시장치의 스캔 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060918

Effective date: 20061226