JPWO2009034681A1 - 駆動装置、駆動方法およびプラズマディスプレイ装置 - Google Patents

Abstract

複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路と、複数のデータ電極を駆動するデータ電極駆動回路とを備え、走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形を印加し、維持電極駆動回路は、第１の期間よりも前に第３の電位から第４の電位に下降する駆動波形を複数の維持電極に印加し、第１の期間において複数の維持電極を第４の電位に保持し、データ電極駆動回路は、第１の期間の開始時点から第１の期間よりも短い第２の期間で、第１のランプ波形の電位の変化に従って第５の電位から第６の電位に上昇する第２のランプ波形を複数のデータ電極に印加する。

Description

本発明は、複数の放電セルを選択的に放電させることによりプラズマディスプレイパネルに画像を表示させる駆動装置、駆動方法およびプラズマディスプレイ装置に関する。

（プラズマディスプレイパネルの構造）
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルを備える。

前面板は、前面ガラス基板、複数の表示電極、誘電体層および保護層により構成される。各表示電極は、一対の走査電極および維持電極からなる。複数の表示電極は、前面ガラス基板上に互いに平行に形成され、それらの表示電極を覆うように誘電体層および保護層が形成されている。

背面板は、背面ガラス基板、複数のデータ電極、誘電体層、複数の隔壁および蛍光体層により構成される。背面ガラス基板上に複数のデータ電極が平行に形成され、それらを覆うように誘電体層が形成されている。その誘電体層上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とにＲ（赤）、Ｇ（緑）およびＢ（青）の蛍光体層が形成されている。

そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。表示電極とデータ電極とが対向する部分に放電セルが形成される。

このような構成を有するパネルにおいて、各放電セル内でガス放電により紫外線が発生し、その紫外線でＲ、ＧおよびＢの蛍光体が励起されて発光する。それにより、カラー表示が行われる。

パネルを駆動する方法としてはサブフィールド法が用いられている。サブフィールド法では、１フィールド期間が複数のサブフィールドに分割され、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示が行われる。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。

（従来のパネルの駆動方法１）
初期化期間においては、各放電セルで微弱放電（初期化放電）が行われ、続く書込み動作のために必要な壁電荷が形成される。加えて、初期化期間は、放電遅れを小さくし、書込み放電を安定して発生させるためのプライミングを発生させるという働きを有する。ここで、プライミングとは、放電のための起爆剤となる励起粒子をいう。

書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極に表示すべき画像信号に対応した書込みパルスを印加する。それにより、走査電極とデータ電極との間で選択的に書込み放電が発生し、選択的な壁電荷形成が行われる。

続く維持期間では、表示させるべき輝度に応じた所定の回数の維持パルスを走査電極と維持電極との間に印加する。それにより、書込み放電による壁電荷形成が行われた放電セルで選択的に放電が起こり、その放電セルが発光する。

ここで、上記の初期化期間においては、各放電セルで微弱放電を発生させるために、走査電極、維持電極およびデータ電極の各々に印加する電圧を調整する。

具体的には、初期化期間の前半部（以下、上昇期間と呼ぶ）において、データ電極の電位を０Ｖ（接地電位）に保持した状態で、緩やかに上昇するランプ波形を走査電極に印加する。これにより、上昇期間中に、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電を発生させる。

また、初期化期間の後半部（以下、下降期間と呼ぶ）において、データ電極の電位を接地電位に保持した状態で、緩やかに下降するランプ波形を走査電極に印加する。これにより、下降期間中に、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電を発生させる。

このように、初期化期間中、走査電極にランプ波形または段階的に上昇または下降する電圧を印加するパネルの駆動方法が、例えば特許文献１に開示されている。これにより、走査電極および維持電極に蓄積された壁電荷が消去され、走査電極、維持電極およびデータ電極の各々に、書込み動作のために必要な壁電荷が蓄積される。

しかしながら、実際には、上昇期間に走査電極とデータ電極との間で強放電が発生する場合がある。この場合、走査電極と維持電極との間でも強放電が発生し、多量の壁電荷および多量のプライミングが放電セル内に発生し、下降期間にも強放電が発生しやすくなる。

初期化期間に強放電が発生すると、走査電極、維持電極およびデータ電極に蓄積された壁電荷が消去される。そのため、各電極に書込み放電のために必要な適切な量の壁電荷を形成することができない。

そこで、初期化期間における強放電の発生を防止するパネルの駆動方法が特許文献２に開示されている。

（従来のパネルの駆動方法２）
図１５は、特許文献２のパネルの駆動方法を用いたパネルの駆動電圧波形（以下、駆動波形と呼ぶ）の一例である。図１５では、維持期間、初期化期間および書込み期間に、走査電極、維持電極およびデータ電極の各々に印加される駆動波形が示されている。

図１５に示すように、本例では、初期化期間の上昇期間にデータ電極が接地電位よりも高い電位Ｖｄに保たれる。

この場合、走査電極とデータ電極との間の電圧が、データ電極を接地電位に保持している場合に比べて小さくなる。それにより、走査電極と維持電極との間の電圧が、走査電極とデータ電極との間の電圧よりも先に放電開始電圧を超える。

このように、上昇期間においては、先に走査電極と維持電極との間で微弱放電が起きることによりプライミングが発生する。その後、走査電極とデータ電極との間で微弱放電が起きることにより、走査電極、維持電極およびデータ電極の各々に書込み動作のために必要な壁電荷が形成される。

例えば、図１５の書込み期間の開始時には、走査電極に負の壁電荷が蓄積され、データ電極に正の壁電荷が蓄積される。その結果、書込み期間の書込み放電が安定化する。
特開２００３−１５５９９号公報 特開２００６−１８２９８号公報

ところで、近年では、パネルの大画面化および高精細化に伴い放電セルの数（画素の増加）が増加するとともに隣接する放電セル間の距離が小さくなる。その結果、以下に説明するように、隣接する放電セル間でクロストークが発生しやすい。

図１５に示すように、前のサブフィールドの最後に走査電極の電位をＶｃｌに立ち上げてから所定時間（位相差ＴＲ）経過後に維持電極の電位を立ち上げる。それにより、走査電極と維持電極との間で消去放電が起こり、走査電極に蓄積された正の壁電荷および維持電極に蓄積された負の壁電荷が消去または低減される。

次に、初期化期間の上昇期間において、データ電極を電位Ｖｄに保持した状態で、緩やかに上昇するランプ波形を走査電極に印加する。これにより、走査電極と維持電極との間に微弱放電が発生した後、走査電極とデータ電極との間に微弱放電が発生する。その結果、走査電極に負の壁電荷が蓄積され、維持電極に正の壁電荷が蓄積される。このとき、データ電極には正の壁電荷が蓄積されている。

また、初期化期間の下降期間において、データ電極を接地電位に保持した状態で、緩やかに下降するランプ波形を走査電極に印加する。これにより、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電が発生する。その結果、走査電極に蓄積された負の壁電荷が減少し、維持電極に蓄積された正の壁電荷が減少する。このとき、データ電極には正の壁電荷が蓄積されている。

このようにして、書込み期間の開始時には、走査電極に負の壁電荷が蓄積され、データ電極に正の壁電荷が蓄積されている。この状態で、書込み期間において走査電極に負極性の書込みパルスを印加し、データ電極に正極性の書込みパルスを印加する。この場合、上記の壁電荷により走査電極とデータ電極との間の電圧が高くなり、走査電極とデータ電極との間で書込み放電が安定に発生する。

このとき、維持電極には正の壁電荷が蓄積されているため、走査電極と維持電極との間で大きな書込み放電が発生する。それにより、隣接する放電セル間の距離が小さい場合には、隣接する放電セル間でクロストークが発生し、誤放電が生じやすい。そこで、このようなクロストークの発生を防止するために、以下に説明するパネルの駆動方法が実用化されている。

（従来のパネルの駆動方法３）
図１６は、隣接する放電セル間に発生するクロストークを防止するためのパネルの駆動波形の一例である。なお、本例においても、初期化期間の上昇期間中にデータ電極が接地電位よりも高い電位Ｖｄに保たれる。

図１６の駆動波形では、消去放電のための位相差ＴＲが、図１５の駆動波形における消去放電のための位相差ＴＲよりも小さい。位相差ＴＲが小さいほど消去放電は弱くなる。そのため、図１６の駆動波形では、図１５の駆動波形に比べて消去放電が弱くなり、初期化期間の前に走査電極に正の壁電荷が多く残り、維持電極に負の壁電荷が多く残る。これにより、書込み期間の書込み放電を弱くすることができる。その結果、隣接する放電セル間のクロストークを防止することができると考えられる。

しかしながら、本発明者の実験によると、実際には、次のような現象が生じることがわかった。図１６に示すように、初期化期間の上昇期間においては、電位Ｖｍから電圧Ｖｓｅｔ分緩やかに上昇するランプ波形を走査電極に印加するとともに、維持電極を接地電位に保ち、データ電極を接地電位よりも高い電位Ｖｄに保つ。

上記のように、初期化期間の前には、走査電極には多くの正の壁電荷が蓄積され、維持電極には多くの負の壁電荷が蓄積されている。そのため、走査電極に電圧Ｖｍを印加すると、維持電極とデータ電極との間で強放電が発生し、それに伴って走査電極と維持電極との間で強放電が発生する。

このような強放電の発生により走査電極、維持電極およびデータ電極に蓄積されていた壁電荷が消去される。それにより、走査電極に電圧Ｖｓｅｔ分上昇するランプ波形を印加しても、走査電極と維持電極との間の電圧が放電開始電圧を超えず、走査電極と維持電極との間で微弱放電を発生させることができなくなる。

したがって、走査電極、維持電極およびデータ電極の壁電荷を書込み期間の書込み放電に必要な量に調整することが困難となる。

そこで、上記の強放電の発生後、微弱放電を発生させるために、走査電極に印加するランプ波形を大きくすることが考えられる。しかしながら、駆動回路のコストが増大する。

本発明の目的は、隣接する放電セル間に発生するクロストークを防止するとともに、放電セルを構成する複数の電極に所望量の壁電荷を形成することが可能な駆動装置、駆動方法およびプラズマディスプレイ装置を提供することである。

（１）本発明の一局面に従う駆動装置は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路と、複数のデータ電極を駆動するデータ電極駆動回路とを備え、走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形を印加し、維持電極駆動回路は、第１の期間よりも前に第３の電位から第４の電位に下降する駆動波形を複数の維持電極に印加し、第１の期間において複数の維持電極を第４の電位に保持し、データ電極駆動回路は、第１の期間の開始時点から第１の期間よりも短い第２の期間で、第１のランプ波形の電位の変化に従って第５の電位から第６の電位に上昇する第２のランプ波形を複数のデータ電極に印加するものである。

この駆動装置においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間よりも前に、維持電極駆動回路により複数の維持電極に第３の電位から第４の電位に下降する駆動波形が印加される。

第１の期間においては、複数の維持電極が第４の電位に保持される。この状態で、第１の期間に、走査電極駆動回路により第１の電位から第２の電位に上昇する第１のランプ波形が複数の走査電極に印加される。

第１の期間の開始時点から第１の期間よりも短い第２の期間では、データ電極駆動回路により第１のランプ波形の電位の変化に従って第５の電位から第６の電位に上昇する第２のランプ波形が複数のデータ電極に印加される。

これにより、第２の期間では複数の走査電極と複数のデータ電極との間の電位差が大きくなることが抑制される。

第２の期間前に複数の走査電極上に多量の正の壁電荷が蓄積され、複数の維持電極上に多量の負の壁電荷が蓄積されている場合、複数の維持電極が第４の電位に保持されているので、複数の走査電極と複数の維持電極との間の電位差が複数の走査電極と複数のデータ電極との間の電位差よりも先に放電開始電圧を超える。

これにより、複数の走査電極と複数の維持電極との間で微弱な初期化放電が発生する。それにより、複数の維持電極上に蓄積された負の壁電荷が減少するので、複数の維持電極と複数のデータ電極との間で強放電が発生することが防止される。

したがって、複数の維持電極と複数のデータ電極との間の強放電に起因して複数の走査電極と複数の維持電極との間で強放電が発生することが防止される。このようにして、第２の期間においては、複数の走査電極と複数の維持電極との間で強放電が発生することに伴って複数の走査電極上に蓄積された正の壁電荷が０となることが防止される。

これにより、複数の走査電極と複数の維持電極との間で微弱な初期化放電を発生させるために複数の走査電極に印加する第１のランプ波形の電位を高く設定する必要がなくなる。その結果、走査電極駆動回路のコストの上昇が抑制される。

第１の期間内における第２の期間経過後においては、複数の走査電極の電位の上昇とともに複数の走査電極と複数のデータ電極との間の電位差が放電開始電圧を超える。それにより、複数の走査電極と複数のデータ電極との間で微弱な初期化放電が発生する。その結果、複数の走査電極、複数の維持電極および複数のデータ電極上の壁電荷が書込み動作に適した量に調整される。

このようにして、書込み期間において、複数の走査電極と複数のデータ電極との間および複数の維持電極と複数の走査電極との間の書込み放電が弱められる。その結果、隣接する放電セル間の距離が小さい場合でも、隣接する放電セル間でクロストークが発生することが防止される。

（２）データ電極駆動回路は、第２の期間で複数のデータ電極をフローティング状態にしてもよい。

複数のデータ電極がフローティング状態になると、複数のデータ電極の電位は、容量結合により複数の走査電極の電位変化に従って変化する。これにより、第２の期間においては、複数のデータ電極の電位が、複数の走査電極に印加される第１のランプ波形に従って変化する。したがって、簡単な回路構成で、複数のデータ電極に第２のランプ波形を印加することができる。その結果、コストの上昇が抑制される。

（３）データ電極駆動回路は、第１の期間内でかつ第２の期間経過後に複数のデータ電極を第６の電位に保持してもよい。

この場合、第２の期間経過後に、複数の走査電極の電位の上昇とともに複数の走査電極と複数のデータ電極との間の電位差が確実に大きくなり、放電開始電圧を超える。それにより、複数の走査電極と複数のデータ電極との間で微弱な初期化放電が発生する。その結果、複数の走査電極、複数の維持電極および複数のデータ電極上の壁電荷が書込み動作に適した量に確実に調整される。

（４）第１のランプ波形は、第１の電位から第２の電位への変化中に複数の走査電極と複数の維持電極との間で放電が発生するように第４の電位に基づいて設定され、第５の電位は、複数の維持電極と複数のデータ電極との間で放電が発生しないように第４の電位に基づいて設定され、第６の電位は、第１の期間内でかつ第２の期間経過後に複数の走査電極と複数のデータ電極との間で放電が発生するように第１のランプ波形に基づいて設定されてもよい。

この場合、第１のランプ波形は、第１の電位から第２の電位への変化中に複数の走査電極と複数の維持電極との間で放電が発生するように第４の電位に基づいて設定されている。

これにより、第２の期間内に複数の走査電極と複数の維持電極との間で微弱な初期化放電が発生する。それにより、複数の走査電極上に蓄積された正の壁電化が減少し、複数の維持電極上に蓄積された負の壁電荷が減少する。

ここで、第５の電位は、複数の維持電極と複数のデータ電極との間で放電が発生しないように第４の電位に基づいて設定されている。そのため、第２の期間内では、複数の維持電極と複数のデータ電極との間で強放電が発生しないので、複数の走査電極と複数の維持電極との間で強放電が発生することに伴って複数の走査電極上に蓄積された正の壁電荷が０となることが防止される。

したがって、第２の期間終了時点では、複数の走査電極上の壁電荷と複数の維持電極上の壁電荷とが、複数の走査電極と複数の維持電極との間の微弱な初期化放電により調整された状態で保持される。

また、第６の電位は、第１の期間内でかつ第２の期間経過後に複数の走査電極と複数のデータ電極との間で放電が発生するように第１のランプ波形に基づいて設定されている。これにより、第１の期間内でかつ第２の期間経過後に、複数の走査電極と複数のデータ電極との間で確実に放電が発生する。それにより、複数の維持電極上の壁電荷が書込み動作に適した量に確実に調整される。

その結果、第１の期間内で、複数の走査電極、複数の維持電極および複数のデータ電極上の壁電荷が書込み動作に適した量に確実に調整される。

（５）走査電極駆動回路は、少なくとも１つのサブフィールドの初期化期間に先行する前の維持期間の最後において第７の電位を有する駆動波形を複数の走査電極に印加し、維持電極駆動回路は、維持放電を行った放電セルの壁電荷を低減するために、第７の電位を有する駆動波形の期間中に第４の電位から第３の電位に変化する駆動波形を複数の維持電極に印加してもよい。

この場合、少なくとも１つのサブフィールドの初期化期間に先行する前の維持期間の最後に、微弱な消去放電により複数の走査電極上および複数の維持電極上に多くの壁電荷を残すことが可能となる。それにより、その初期化期間後の書込み期間において、書込み放電が弱められ、隣接する放電セル間に発生するクロストークを確実に防止することが可能となる。

（６）走査電極駆動回路は、少なくとも１つのサブフィールドの初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、第１の電位から第８の電位に上昇する第３のランプ波形を複数の走査電極に印加し、維持電極駆動回路は、第３のランプ波形の期間中に複数の維持電極を第４の電位に保持してもよい。

この場合、少なくとも１つのサブフィールドの初期化期間に先行する前の維持期間の最後に、複数の走査電極に第３のランプ波形が印加されるので、微弱な消去放電により複数の走査電極上および複数の維持電極上に多くの壁電荷を残すことが可能となる。それにより、その初期化期間後の書込み期間において、書込み放電が弱められ、隣接する放電セル間に発生するクロストークを確実に防止することが可能となる。

（７）本発明の他の局面に従う駆動方法は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間よりも前に第３の電位から第４の電位に下降する駆動波形を複数の維持電極に印加するステップと、第１の期間で複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形を印加するステップと、第１の期間において複数の維持電極を第４の電位に保持するステップと、第１の期間の開始時点から第１の期間よりも短い第２の期間で、第１のランプ波形の電位の変化に従って第５の電位から第６の電位に上昇する第２のランプ波形を複数のデータ電極に印加するステップとを備えるものである。

この駆動方法においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間よりも前に、複数の維持電極に第３の電位から第４の電位に下降する駆動波形が印加される。

第１の期間においては、複数の維持電極が第４の電位に保持される。この状態で、第１の期間に、第１の電位から第２の電位に上昇する第１のランプ波形が複数の走査電極に印加される。

第１の期間の開始時点から第１の期間よりも短い第２の期間では、第１のランプ波形の電位の変化に従って第５の電位から第６の電位に上昇する第２のランプ波形が複数のデータ電極に印加される。

これにより、第２の期間では複数の走査電極と複数のデータ電極との間の電位差が大きくなることが抑制される。

第２の期間前に複数の走査電極上に多量の正の壁電荷が蓄積され、複数の維持電極上に多量の負の壁電荷が蓄積されている場合、複数の維持電極が第４の電位に保持されているので、複数の走査電極と複数の維持電極との間の電位差が複数の走査電極と複数のデータ電極との間の電位差よりも先に放電開始電圧を超える。

これにより、複数の走査電極と複数の維持電極との間で微弱な初期化放電が発生する。それにより、複数の維持電極上に蓄積された負の壁電荷が減少するので、複数の維持電極と複数のデータ電極との間で強放電が発生することが防止される。

したがって、複数の維持電極と複数のデータ電極との間の強放電に起因して、複数の走査電極と複数の維持電極との間で強放電が発生することが防止される。このようにして、第２の期間においては、複数の走査電極と複数の維持電極との間で強放電が発生することに伴って複数の走査電極上に蓄積された正の壁電荷が０となることが防止される。

これにより、複数の走査電極と複数の維持電極との間で微弱な初期化放電を発生させるために複数の走査電極に印加する第１のランプ波形の電位を高く設定する必要がなくなる。その結果、走査電極駆動回路のコストの上昇が抑制される。

第１の期間内における第２の期間経過後においては、複数の走査電極の電位の上昇とともに複数の走査電極と複数のデータ電極との間の電位差が放電開始電圧を超える。それにより、複数の走査電極と複数のデータ電極との間で微弱な初期化放電が発生する。その結果、複数の走査電極、複数の維持電極および複数のデータ電極上の壁電荷が書込み動作に適した量に調整される。

このようにして、書込み期間において、複数の走査電極と複数のデータ電極との間および複数の維持電極と複数の走査電極との間の書込み放電が弱められる。その結果、隣接する放電セル間の距離が小さい場合でも、隣接する放電セル間でクロストークが発生することが防止される。

（８）本発明のさらに他の局面に従うプラズマディスプレイ装置は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、駆動装置は、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路と、複数のデータ電極を駆動するデータ電極駆動回路とを備え、走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形を印加し、維持電極駆動回路は、第１の期間よりも前に第３の電位から第４の電位に下降する駆動波形を複数の維持電極に印加し、第１の期間において複数の維持電極を第４の電位に保持し、データ電極駆動回路は、第１の期間の開始時点から第１の期間よりも短い第２の期間で、第１のランプ波形の電位の変化に従って第５の電位から第６の電位に上昇する第２のランプ波形を複数のデータ電極に印加するものである。

このプラズマディスプレイ装置においては、複数の放電セルを有するプラズマディスプレイパネルが、駆動装置により１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動される。

駆動装置においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間よりも前に、維持電極駆動回路により複数の維持電極に第３の電位から第４の電位に下降する駆動波形が印加される。

第１の期間においては、複数の維持電極が第４の電位に保持される。この状態で、第１の期間に、走査電極駆動回路により第１の電位から第２の電位に上昇する第１のランプ波形が複数の走査電極に印加される。

第１の期間の開始時点から第１の期間よりも短い第２の期間では、データ電極駆動回路により第１のランプ波形の電位の変化に従って第５の電位から第６の電位に上昇する第２のランプ波形が複数のデータ電極に印加される。

これにより、第２の期間では複数の走査電極と複数のデータ電極との間の電位差が大きくなることが抑制される。

第２の期間前に複数の走査電極上に多量の正の壁電荷が蓄積され、複数の維持電極上に多量の負の壁電荷が蓄積されている場合、複数の維持電極が第４の電位に保持されているので、複数の走査電極と複数の維持電極との間の電位差が複数の走査電極と複数のデータ電極との間の電位差よりも先に放電開始電圧を超える。

これにより、複数の走査電極と複数の維持電極との間で微弱な初期化放電が発生する。それにより、複数の維持電極上に蓄積された負の壁電荷が減少するので、複数の維持電極と複数のデータ電極との間で強放電が発生することが防止される。

したがって、複数の維持電極と複数のデータ電極との間の強放電に起因して複数の走査電極と複数の維持電極との間で強放電が発生することが防止される。このようにして、第２の期間においては、複数の走査電極と複数の維持電極との間で強放電が発生することに伴って複数の走査電極上に蓄積された正の壁電荷が０となることが防止される。

これにより、複数の走査電極と複数の維持電極との間で微弱な初期化放電を発生させるために複数の走査電極に印加する第１のランプ波形の電位を高く設定する必要がなくなる。その結果、走査電極駆動回路のコストの上昇が抑制される。

第１の期間内における第２の期間経過後においては、複数の走査電極の電位の上昇とともに複数の走査電極と複数のデータ電極との間の電位差が放電開始電圧を超える。それにより、複数の走査電極と複数のデータ電極との間で微弱な初期化放電が発生する。その結果、複数の走査電極、複数の維持電極および複数のデータ電極上の壁電荷が書込み動作に適した量に調整される。

このようにして、書込み期間において、複数の走査電極と複数のデータ電極との間および複数の維持電極と複数の走査電極との間の書込み放電が弱められる。その結果、隣接する放電セル間の距離が小さい場合でも、隣接する放電セル間でクロストークが発生することが防止される。

本発明によれば、隣接する放電セル間に発生するクロストークを防止するとともに、放電セルを構成する複数の電極に所望量の壁電荷を形成することが可能となる。

図１は本発明の一実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図 図２は本発明の一実施の形態におけるパネルの電極配列図 図３は本発明の一実施の形態に係るプラズマディスプレイ装置の回路ブロック図 図４は本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図 図５は図４の駆動波形の一部拡大図 図６は本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形の他の例を示す一部拡大図 図７は本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形のさらに他の例を示す図 図８は図７の駆動波形の一部拡大図 図９は図３の走査電極駆動回路の構成を示す回路図 図１０は図４および図５の第１ＳＦの初期化期間に走査電極駆動回路に与えられる制御信号の詳細なタイミング図 図１１は図３の維持電極駆動回路の構成を示す回路図 図１２は図４および図５の第１ＳＦの初期化期間に維持電極駆動回路に与えられる制御信号の詳細なタイミング図 図１３は図３のデータ電極駆動回路の構成を示す回路図 図１４は図４および図５の第１ＳＦの初期化期間にデータ電極駆動回路に与えられる制御信号の詳細なタイミング図 図１５は特許文献２のパネルの駆動方法を用いたパネルの駆動波形の一例 図１６は隣接する放電セル間に発生するクロストークを防止するためのパネルの駆動波形の一例

以下、本発明の実施の形態に係る駆動装置、駆動方法およびプラズマディスプレイ装置について、図面を用いて詳細に説明する。

（１）パネルの構成
図１は本発明の一実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図である。

プラズマディスプレイパネル（以下、パネルと略記する）１０は、互いに対向配置されたガラス製の前面基板２１および背面基板３１を備える。前面基板２１および背面基板３１の間に放電空間が形成される。前面基板２１上には複数対の走査電極２２および維持電極２３が互いに平行に形成されている。各対の走査電極２２および維持電極２３が表示電極を構成する。走査電極２２および維持電極２３を覆うように誘電体層２４が形成され、誘電体層２４上には保護層２５が形成されている。

背面基板３１上には絶縁体層３３で覆われた複数のデータ電極３２が設けられ、絶縁体層３３上に井桁状の隔壁３４が設けられている。また、絶縁体層３３の表面および隔壁３４の側面に蛍光体層３５が設けられている。そして、複数対の走査電極２２および維持電極２３と複数のデータ電極３２とが垂直に交差するように前面基板２１と背面基板３１とが対向配置され、前面基板２１と背面基板３１との間に放電空間が形成されている。放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。なお、パネルの構造は上述したものに限られず、例えばストライプ状の隔壁を備えた構造を用いてもよい。

上記蛍光体層３５は、放電セルごとにＲ（赤）、Ｇ（緑）およびＢ（青）のいずれかの蛍光体層を含む。パネル１０上の１画素は、Ｒ、ＧおよびＢの蛍光体をそれぞれ含む３つの放電セルにより構成される。

図２は本発明の一実施の形態におけるパネルの電極配列図である。行方向に沿ってｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に沿ってｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。ｎおよびｍはそれぞれ２以上の自然数である。そして、１対の走査電極ＳＣｉおよび維持電極ＳＵｉと１つのデータ電極Ｄｊとが交差した部分に放電セルＤＣが形成されている。それにより、放電空間内にｍ×ｎ個の放電セルが形成されている。なお、ｉは１〜ｎのうち任意の整数であり、ｊは１〜ｍのうち任意の整数である。

（２）プラズマディスプレイ装置の構成
図３は本発明の一実施の形態に係るプラズマディスプレイ装置の回路ブロック図である。

図３は本発明の第１の実施の形態に係るプラズマディスプレイ装置の回路ブロック図である。

このプラズマディスプレイ装置は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および電源回路（図示せず）を備える。

画像信号処理回路５１は、画像信号ｓｉｇをパネル１０の画素数に応じた画像データに変換し、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、それらをデータ電極駆動回路５２に出力する。

データ電極駆動回路５２は、サブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し、その信号に基づいて各データ電極Ｄ１〜Ｄｍを駆動する。

タイミング発生回路５５は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を発生し、それらのタイミング信号をそれぞれの駆動回路ブロック（画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４）へ供給する。

走査電極駆動回路５３は、タイミング信号に基づいて走査電極ＳＣ１〜ＳＣｎに駆動波形を供給し、維持電極駆動回路５４はタイミング信号に基づいて維持電極ＳＵ１〜ＳＵｎに駆動波形を供給する。

（３）パネルの駆動方法
以下の説明において、データ電極Ｄ１〜Ｄｍが電源端子、接地端子およびノードから電気的に切り離された状態（フローティング状態）をハイインピーダンス状態と呼ぶ。ハイインピーダンス状態では、データ電極Ｄ１〜Ｄｍは、走査電極ＳＣ１〜ＳＣｎと容量結合している。したがって、データ電極Ｄ１〜Ｄｍの電位は、走査電極ＳＣ１〜ＳＣｎの電位の変化に応じて変化する。

図４は本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図である。また、図５は、図４の駆動波形の一部拡大図である。

図４および図５では、１本の走査電極ＳＣｉの駆動波形、１本の維持電極ＳＵｉの駆動波形および１本のデータ電極Ｄｉの駆動波形が示されている。なお、上述のように、ｉは１〜ｎのうち任意の整数であり、ｊは１〜ｍのうち任意の整数である。他の走査電極の駆動波形は、走査パルスのタイミングを除いて走査電極ＳＣｉの駆動波形と同じである。他の維持電極の駆動波形は維持電極ＳＵｉの駆動波形と同じである。他のデータ電極の駆動波形は書込みパルスの状態を除いてデータ電極Ｄｊの駆動波形と同じである。

本実施の形態において、各フィールドは、初期化期間、書込み期間および維持期間を有する複数のサブフィールドに分割される。本実施の形態では、１フィールドが時間軸上で１０個のサブフィールド（以下、第１ＳＦ、第２ＳＦ、・・・、および第１０ＳＦと略記する）に分割されている。また、各フィールドの第１０ＳＦの後で次のフィールドまでの期間に擬似サブフィールド（以下、擬似ＳＦと略記する）が設けられている。

図４には、前のフィールドの第１０ＳＦの維持期間からその次のフィールドの第３ＳＦの初期化期間までの駆動波形が示されている。図５には、図４の第１０ＳＦの維持期間からその次のフィールドの第１ＳＦの書込み期間までの駆動波形が示されている。

以下の説明において、電極を覆う誘電体層または蛍光体層上等に蓄積した壁電荷により生じる電圧を電極上の壁電圧という。また、第１ＳＦの初期化期間の前半部、すなわち図５の時点ｔ５から時点ｔ６までの期間を上昇期間と呼び、第１ＳＦの初期化期間の後半部、すなわち図５の時点ｔ９から時点ｔ１０までの期間を下降期間と呼ぶ。

まず、前のフィールドの第１０ＳＦの最後から第１ＳＦの書込み期間までの詳細について図５に基づき説明する。

図５に示すように、前のフィールドの第１０ＳＦの最後に走査電極ＳＣｉに維持パルスＰｓが印加される。これにより、走査電極ＳＣｉの電位が正の電位Ｖｓｕｓに立ち上がってから所定時間（図５の位相差ＴＲ）経過後に、維持電極ＳＵｉの電位が正の電位Ｖｅ１に立ち上がる。

それにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で消去放電が発生し、走査電極ＳＣｉに蓄積されている正の壁電荷および維持電極ＳＵｉに蓄積されている負の壁電荷が低減される。本実施の形態では、消去放電が弱くなるように位相差ＴＲが小さく設定される。一般に、上記のような消去放電のための位相差ＴＲは、約４５０ｎｓｅｃである。これに対して、本例では位相差ＴＲが例えば１５０ｎｓｅｃに設定される。

このように、位相差ＴＲが小さく設定されることにより、走査電極ＳＣｉと維持電極ＳＵｉとの間の消去放電が弱くなる。これにより、走査電極ＳＣｉに正の壁電荷が多く残り、維持電極ＳＵｉに負の壁電荷が多く残る。このとき、データ電極Ｄｊ上には正の壁電荷が蓄積される。

擬似ＳＦの前半部では、維持電極ＳＵｉの電位が正の電位Ｖｅ１で維持されるとともに、データ電極Ｄｊの電位が０Ｖ（接地電位）で維持され、走査電極ＳＣｉに負のランプ波形が印加される。このランプ波形は、接地電位よりもわずかに高い正の電位から負の電位に向かって緩やかに下降する。

これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱放電が発生する。その結果、走査電極ＳＣｉ上の正の壁電荷がやや増加し、維持電極ＳＵｉ上の負の壁電荷がやや増加する。また、データ電極Ｄｊ上には正の壁電荷が蓄積される。このようにして、全ての放電セルＤＣの壁電荷がほぼ均一に調整される。

擬似ＳＦの後半部では、走査電極ＳＣｉの電位が接地電位で維持される。このようにして、擬似ＳＦの終了時には、走査電極ＳＣｉ上に多量の正の壁電荷が蓄積され、維持電極ＳＵｉに多量の負の壁電荷が蓄積される。

その後、次のフィールドの第１ＳＦの直前の時点ｔ１で維持電極ＳＵｉの電位が正の電位Ｖｅ１から接地電位に立ち下がる。

また、時点ｔ３から時点ｔ４にかけて、走査電極ＳＣｉの電位が正の電位Ｖｓｃｎに立ち上がる。

ここで、時点ｔ２から時点ｔ４にかけて、維持電極ＳＵｉおよびデータ電極Ｄｊの電位は接地電位で維持される。そのため、維持電極ＳＵｉとデータ電極Ｄｊとの間で強放電が発生することはない。したがって、維持電極ＳＵｉ上に多量の負の壁電荷が蓄積され、データ電極Ｄｊ上に正の壁電荷が蓄積された状態が維持される。

続いて、時点ｔ５から時点ｔ６にかけて走査電極ＳＣｉに初期化放電のための正のランプ波形ＲＷ１が印加される。このランプ波形ＲＷ１は、正の電位Ｖｓｃｎから正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）に向かって緩やかに上昇する。

また、時点ｔ５から上昇期間内の時点ｔ５ａにかけて（以下、ハイインピーダンス期間ＨＰと呼ぶ）、データ電極Ｄｊがハイインピーダンス状態となる。これにより、データ電極Ｄｊの電位は走査電極ＳＣ１〜ＳＣｎの電位の変化に従って変化し、走査電極ＳＣｉとデータ電極Ｄｊとの間の電圧が一定に保たれる。本例では、ハイインピーダンス期間ＨＰ中、データ電極Ｄｊの電位が接地電位から正の電位Ｖｄまで緩やかに上昇する（ランプ波形ＲＷ１０）。したがって、ハイインピーダンス期間ＨＰでは、走査電極ＳＣｉとデータ電極Ｄｊとの間で微弱放電が発生しない。

時点ｔ５ａから時点ｔ６にかけては、データ電極Ｄｊの電位が正の電位Ｖｄで維持される。これにより、走査電極ＳＣｉとデータ電極Ｄｊとの間の電圧が放電開始電圧を超えることにより微弱放電（初期化放電）が発生する。

一方、走査電極ＳＣｉと維持電極ＳＵｉとの間では、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が放電開始電圧を超えることにより時点ｔ５から時点ｔ６にかけて微弱放電（初期化放電）が発生する。

このようにして、上昇期間中、走査電極ＳＣｉと維持電極ＳＵｉとの間、および走査電極ＳＣｉとデータ電極Ｄｊとの間で微弱放電が発生する。これにより、時点ｔ６では、走査電極ＳＣｉ上に負の壁電荷が蓄積され、維持電極ＳＵｉ上に正の壁電荷が蓄積される。また、データ電極Ｄｊ上に正の壁電荷が蓄積される。

そして、時点ｔ７から時点ｔ８にかけて、走査電極ＳＣｉの電位が正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）から正の電位Ｖｓｕｓまで立ち下がる。

時点ｔ８から時点ｔ９にかけて、維持電極ＳＵｉの電位が正の電圧Ｖｅ１に上昇し、時点ｔ９でデータ電極Ｄｊの電位が接地電位に立ち下がる。

続いて、時点ｔ９から時点ｔ１０にかけて、走査電極ＳＣｉに負のランプ波形ＲＷ２が印加される。このランプ波形ＲＷ２は、正の電位Ｖｓｕｓから負の電位（−Ｖａｄ）に向かって緩やかに下降する。

それにより、時点ｔ９から時点ｔ１０の間で走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が放電開始電圧を超える。その結果、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱放電（初期化放電）が発生する。その後、走査電極ＳＣｉとデータ電極Ｄｊとの間でも微弱放電（初期化放電）が発生する。

これにより、走査電極ＳＣｉ上に蓄積された負の壁電荷が減少し、維持電極ＳＵｉ上に蓄積された正の壁電荷が減少する。また、データ電極Ｄｊ上に蓄積された正の壁電荷がわずかに減少する。その結果、時刻ｔ１０では、走査電極ＳＣｉ上に少量の正の壁電荷が蓄積され、維持電極ＳＵｉ上に少量の負の壁電荷が蓄積され、データ電極Ｄｊ上に正の壁電荷が蓄積される。

その後、時点ｔ１０で、走査電極ＳＣｉの電位が正の電位（Ｖｓｃｎ−Ｖａｄ）に立ち上がり、第１ＳＦの初期化期間が終了する。

このようにして、走査電極ＳＣｉ上の壁電圧、維持電極ＳＵｉ上の壁電圧およびデータ電極Ｄｊ上の壁電圧が、それぞれ書込み動作に適した値に調整される。

以上のように、第１ＳＦの初期化期間では、全ての放電セルＤＣで初期化放電を発生させる全セル初期化動作が行われる。

続く書込み期間においては、初めに、走査電極ＳＣｉの電位が電位（Ｖｓｃｎ−Ｖａｄ）で維持されつつ、維持電極ＳＵｉの電位が正の電位Ｖｅ２に立ち上がる。

次に、書込み期間内の所定のタイミングで、１行目の走査電極ＳＣｉ（ｉ＝１）に負の走査パルスＰａ（＝−Ｖａｄ）が印加されるとともに、１行目において発光すべき放電セルＤＣのデータ電極Ｄｋ（ｋは１〜ｍのいずれか）に正の書込みパルスＰｄが印加される。

すると、データ電極Ｄｋと走査電極ＳＣｉとの交差部の電圧は、外部印加電圧（Ｐｄ−Ｐａ）に走査電極ＳＣｉ上の壁電圧およびデータ電極Ｄｋ上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、走査電極ＳＣｉとデータ電極Ｄｋとの間および走査電極ＳＣｉと維持電極ＳＵｉとの間で書込み放電が発生する。

その結果、その放電セルＤＣの走査電極ＳＣｉ上に正の壁電荷が蓄積され、維持電極ＳＵｉ上に負の壁電荷が蓄積され、データ電極Ｄｋ上にも負の壁電荷が蓄積される。

このようにして、１行目において発光すべき放電セルＤＣで書込み放電を発生させる書込み動作が行われる。一方、書込みパルスが印加されなかったデータ電極Ｄｈ（ｈ≠ｋ）と走査電極ＳＣｉとの交差部の電圧は放電開始電圧を超えない。そのため、その交差部の放電セルＤＣで書込み放電は発生しない。以上の書込み動作が１行目の放電セルＤＣからｎ行目の放電セルＤＣに至るまで順次行われ、書込み期間が終了する。

ここで、本例では、上述のように、書込み期間の開始時に、走査電極ＳＣｉに少量の負の壁電荷が蓄積され、維持電極ＳＵｉに少量の正の壁電荷が蓄積され、データ電極Ｄｊに正の壁電荷が蓄積されている。そのため、走査電極ＳＣｉと維持電極ＳＵｉとの間の書込み放電が弱められる。これにより、図１のパネル１０において、隣接する放電セル間の距離が小さく設定されている場合でも、隣接する放電セルＤＣ間でクロストークが発生することが防止される。

図４に戻り、続く維持期間では、維持電極ＳＵｉの電位が接地電位に戻され、走査電極ＳＣｉに最初の維持パルスＰｓ（＝Ｖｓｕｓ）が印加される。このとき、書込み期間で書込み放電が発生した放電セルＤＣにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧は、維持パルスＰｓ（＝Ｖｓｕｓ）に走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が加算された値となり、放電開始電圧を超える。

それにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で維持放電が起こり、放電セルＤＣが発光する。その結果、走査電極ＳＣｉ上に負の壁電荷が蓄積され、維持電極ＳＵｉ上に正の壁電荷が蓄積され、データ電極Ｄｊ上に正の壁電荷が蓄積される。書込み期間で書込み放電が発生しなかった放電セルＤＣでは維持放電は起こらず、初期化期間の終了時における壁電荷の状態が保持される。

続いて、走査電極ＳＣｉの電位が接地電位に戻され、維持電極ＳＵｉに維持パルスＰｓが印加される。すると、維持放電が起こった放電セルＤＣでは、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧が放電開始電圧を超える。それにより、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が起こり、維持電極ＳＵｉ上に負の壁電荷が蓄積され、走査電極ＳＣｉ上に正の壁電荷が蓄積される。

以降同様に、走査電極ＳＣｉと維持電極ＳＵｉとに予め定められた数の維持パルスＰｓが交互に印加されることにより、書込み期間において書込み放電が発生した放電セルＤＣでは維持放電が継続して行われる。

維持期間終了前には、走査電極ＳＣｉに維持パルスＰｓが印加されてから所定時間（図５の位相差ＴＲに相当する時間）経過後に維持電極ＳＵｉの電位が正の電位Ｖｅ１になる。それにより、図５を参照して説明した前のフィールドの第１０ＳＦの終了時と同様に、走査電極ＳＣｉと維持電極ＳＵｉとの間で弱い消去放電が発生する。

第２ＳＦの初期化期間では、維持電極ＳＵｉが正の電位Ｖｅ１に保持されるとともにデータ電極Ｄｊが接地電位に保持されつつ、走査電極ＳＣｉに正の電位から負の電位（−Ｖａｄ）に向かって緩やかに下降するランプ波形が印加される。すると、前のサブフィールドの維持期間で維持放電が起こった放電セルＤＣでは微弱放電（初期化放電）が発生する。

このようにして、走査電極ＳＣ１上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められ、データ電極Ｄｊ上の壁電圧も書込み動作に適した値に調整される。上記のように、第２ＳＦの初期化期間では、直前のサブフィールドで維持放電が発生した放電セルＤＣで選択的に初期化放電を発生させる選択初期化動作を行う。

第２ＳＦの書込み期間では、第１ＳＦの書込み期間と同様にして、書込み動作が１行目の放電セルからｎ行目の放電セルに至るまで順次行われ、書込み期間が終了する。続く維持期間の動作は、維持パルス数を除いて第１ＳＦの維持期間の動作と同様であるため説明を省略する。

続く第３ＳＦ〜第１０ＳＦの初期化期間では、第２ＳＦの初期化期間と同様に選択初期化動作が行われる。第３ＳＦ〜第１０ＳＦの書込み期間では、第２ＳＦと同様に維持電極ＳＵｉが電位Ｖｅ２に保持されて書込み動作が行われる。第３ＳＦ〜第１０ＳＦの維持期間では、維持パルス数を除いて第１ＳＦの維持期間と同様の維持動作が行われる。

（４）駆動波形の他の例（壁電荷の調整に関して）
擬似ＳＦの開始前における走査電極ＳＣｉおよび維持電極ＳＵｉの壁電荷の調整は以下の駆動波形を各電極に印加することにより行ってもよい。図６は、本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形の他の例を示す一部拡大図である。

図６に示すように、本例では、前のフィールドの擬似ＳＦにおける選択初期化前に微弱な消去放電を行うために、前のフィールドの第１０ＳＦの最後にランプ波形ＲＷ０が印加される。このランプ波形ＲＷ０は、接地電位から正の電位（Ｖｓｕｓ）に向かって緩やかに上昇する。このとき、維持電極ＳＵｉおよびデータ電極Ｄｊは接地電位で維持される。

ここで、維持放電が起こった放電セルＤＣでは、走査電極ＳＣｉに正の壁電荷が蓄積され、維持電極ＳＵｉに負の壁電荷が蓄積されている。したがって、上記のように、走査電極ＳＣｉにランプ波形ＲＷ０が印加されると、維持放電が起こった放電セルＤＣにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が放電開始電圧を超えるので、維持電極ＳＵｉと走査電極ＳＣｉとの間で微弱な消去放電が発生する。

これにより、走査電極ＳＣｉに蓄積される正の壁電荷および維持電極ＳＵｉに蓄積される負の壁電荷がやや低減される。それにより、走査電極ＳＣｉに正の壁電荷が多く残り、維持電極ＳＵｉに負の壁電荷が多く残る。このとき、データ電極Ｄｊ上には正の壁電荷が蓄積される。

このようにして、図４および図５の例と同様に、その後の擬似ＳＦで選択初期化動作が行われ、次のフィールドにおける第１ＳＦの初期化期間で全セル初期化動作が行われることにより、走査電極ＳＣｉ上の壁電圧、維持電極ＳＵｉ上の壁電圧およびデータ電極Ｄｊ上の壁電圧が、それぞれ書込み動作に適した値に調整される。

（５）駆動波形の他の例（フィールドにおける初期化期間の設定に関して）
図４の例では、フィールドの最初のサブフィールドである第１ＳＦの最初に全セル初期化動作を行う初期化期間が設けられている。以下に、全セル初期化動作を行う初期化期間がフィールド内の所定のサブフィールド間に設けられる例を説明する。

図７は本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形のさらに他の例を示す図であり、図８は図７の駆動波形の一部拡大図である。

図７および図８の駆動波形について、図４および図５の駆動波形と異なる点を説明する。図７に示すように、本例の駆動波形においては、第１ＳＦが全セル初期化動作を行う初期化期間を有さず、第２ＳＦが全セル初期化動作を行う初期化期間を有する。

図７には、前のフィールドの第１０ＳＦの維持期間からその次のフィールドの第３ＳＦの初期化期間までが示されている。

第１ＳＦの書込み期間では、図５を参照して説明した書込み期間と同様に、走査電極ＳＣｉに負の走査パルスＰａ（＝−Ｖａｄ）が印加されるとともに、データ電極Ｄｋ（ｋは１〜ｍのいずれか）に正の書込みパルスＰｄ（Ｖｄ）が印加される。

これにより、走査電極ＳＣｉとデータ電極Ｄｋとの間および走査電極ＳＣｉと維持電極ＳＵｉとの間で書込み放電が発生する。この書込み動作を１行目の放電セルＤＣからｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。

続く維持期間でも、図４を参照して説明した維持期間と同様に、維持電極ＳＵｉが接地電位に戻され、走査電極ＳＣｉに維持パルスＰｓ（＝Ｖｓｕｓ）が印加される。このとき、書込み期間で書込み放電が発生した放電セルＤＣにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間で維持放電が起こり、放電セルＤＣが発光する。以降同様に、走査電極ＳＣｉと維持電極ＳＵｉとに予め定められた数の維持パルスＰｓが交互に印加されることにより、書込み期間において書込み放電が発生した放電セルＤＣでは維持放電が継続して行われる。

ここで、図８に示すように、この第１ＳＦにおいては、維持期間の終了後、第２ＳＦの開始前に消去期間が設けられている。

消去期間においては、図４および図５を参照して説明した前のフィールドの第１０ＳＦの維持期間の最後と同様に、走査電極ＳＣｉの電位が正の電位Ｖｓｕｓに立ち上がってから所定時間（図５の位相差ＴＲに相当する時間）経過後に維持電極ＳＵｉの電位が正の電位Ｖｅ１に立ち上がる。

これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱な消去放電が発生する。それにより、走査電極ＳＣｉに正の壁電荷を多く残し、維持電極ＳＵｉに負の壁電荷を多く残すことができる。この状態で、第１のＳＦが終了する。

その後、図８に示すように、第２ＳＦの初めに設けられた初期化期間において、図４および図５の例と同様の全セル初期化動作が行われる。

具体的には、初期化期間の開始時点ｑ２で維持電極ＳＵｉの電位が接地電位となり、時点ｑ５から時点ｑ６にかけて走査電極ＳＣｉに正のランプ波形ＲＷ１が印加される。また、時点ｑ５から時点ｑ５ａにかけて（ハイインピーダンス期間ＨＰ）データ電極Ｄｊがハイインピーダンス状態となる。

その後、時点ｑ８から時点ｑ９にかけて維持電極ＳＵｉの電位が正の電位Ｖｅ１に上昇し、時点ｑ９でデータ電極Ｄｊの電位が接地電位に立ち下がる。また、時点ｑ９から時点ｑ１０にかけて走査電極ＳＣｉに負のランプ波形ＲＷ２が印加される。

ここで、図８における時点ｑ２，ｑ５，ｑ５ａ，ｑ６，ｑ８，ｑ９，ｑ１０は、それぞれ図５の時点ｔ２，ｔ５，ｔ５ａ，ｔ６，ｔ８，ｔ９，ｔ１０に相当する。

さらにその後、図７に示すように、第２ＳＦにおける書込み期間および維持期間においては、図４および図５の例と同様の書込み動作および維持動作が行われる。

第２ＳＦに続く第３ＳＦから第１０ＳＦは、それぞれ初期化期間、書込み期間および維持期間を有するが、これらの初期化期間には選択初期化動作が行われる。

このように、本実施の形態に係るプラズマディスプレイ装置においては、全セル初期化動作を行う初期化期間をフィールド内の所定のサブフィールド間に設けてもよい。

（６）効果
本実施の形態に係るプラズマディスプレイ装置においては、初期化期間の開始前に、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱な消去放電により走査電極ＳＣｉ上の壁電荷および維持電極ＳＵｉ上の壁電荷が低減される。それにより、走査電極ＳＣｉに正の壁電荷を多く残し、維持電極ＳＵｉに負の壁電荷を多く残すことができる。

また、全セル初期化動作が行われる初期化期間の上昇期間の開始時点（図５および図６の時点ｔ５ならびに図８の時点ｑ５）よりも前に維持電極ＳＵｉおよびデータ電極Ｄｊの電位が接地電位で維持される。

その後、上昇期間の開始時点から一定期間（ハイインピーダンス期間ＨＰ）データ電極Ｄｊがハイインピーダンス状態となる。これにより、データ電極Ｄｊの電位が走査電極ＳＣｉの電位変化に従って変化する。本実施の形態では、データ電極Ｄｊの電位は、図５、図６および図８のランプ波形ＲＷ１０のように緩やかに上昇する。この場合、走査電極ＳＣｉとデータ電極Ｄｊとの間の電圧は、ほぼ一定に保たれる。

したがって、ハイインピーダンス期間ＨＰにおいては、走査電極ＳＣｉに正の壁電荷が多量に蓄積されている場合でも、走査電極ＳＣｉとデータ電極Ｄｊとの間で放電が発生しない。そのため、走査電極ＳＣｉの電位が上昇することにより、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が確実に放電開始電圧を超える。これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱な初期化放電が発生する。

この場合、走査電極ＳＣｉ上の正の壁電荷が減少し、維持電極ＳＵｉ上の負の壁電荷が減少する。それにより、ハイインピーダンス期間ＨＰにおいては、維持電極ＳＵｉとデータ電極Ｄｊとの間で強放電が発生することが確実に防止される。それにより、維持電極ＳＵｉとデータ電極Ｄｊとの間の強放電の発生に起因して走査電極ＳＣｉと維持電極ＳＵｉとの間で強放電が発生し、走査電極ＳＣｉ上の壁電荷が０となることが防止される。

これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱な初期化放電を発生させるために走査電極ＳＣｉに印加するランプ波形ＲＷ１の電位を高く設定する必要がなくなる。その結果、走査電極駆動回路５３のコストの上昇が抑制される。

続いて、上昇期間内のハイインピーダンス期間ＨＰ後に、データ電極Ｄｊの電位が正の電位Ｖｄで維持される。これにより、走査電極ＳＣｉの電位の上昇とともに走査電極ＳＣｉとデータ電極Ｄｊとの間の電圧が確実に放電開始電圧を超える。それにより、走査電極ＳＣｉとデータ電極Ｄｊとの間で微弱な初期化放電が発生する。その結果、走査電極ＳＣｉ、維持電極ＳＵｉおよびデータ電極Ｄｊ上の壁電荷が書込み動作に適した量に調整される。

このようにして、書込み期間において、走査電極ＳＣｉとデータ電極Ｄｉとの間および維持電極ＳＵｉと走査電極ＳＣｉとの間の書込み放電が弱められる。その結果、隣接する放電セルＤＣ間の距離が小さい場合でも、隣接する放電セルＤＣ間でクロストークが発生することが防止される。

（７）走査電極駆動回路の回路構成および動作
（７−１）回路構成
図９は図３の走査電極駆動回路５３の構成を示す回路図である。

走査電極駆動回路５３は、走査ＩＣ（集積回路）１００、直流電源２００、保護抵抗３００、回収回路４００、ダイオードＤ１０、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ３〜Ｑ５，Ｑ７およびＮＰＮバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ６，Ｑ８を含む。図９には、走査電極駆動回路５３において１本の走査電極ＳＣ１に接続される１つの走査ＩＣ１００が示される。他の走査電極ＳＣ２〜ＳＣｎにも図９の走査ＩＣ１００と同様の走査ＩＣがそれぞれ接続される。

走査ＩＣ１００は、ｐチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１およびｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ２を含む。回収回路４００は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）ＱＡ，ＱＢ、回収コイルＬＡ，ＬＢ、回収コンデンサＣＲおよびダイオードＤＡ，ＤＢを含む。

走査ＩＣ１００はノードＮ１とノードＮ２との間に接続される。走査ＩＣ１００のトランジスタＱ１はノードＮ２と走査電極ＳＣ１との間に接続され、トランジスタＱ２は走査電極ＳＣ１とノードＮ１との間に接続される。トランジスタＱ１のゲートには制御信号Ｓ１が与えられ、トランジスタＱ２のゲートには制御信号Ｓ２が与えられる。

保護抵抗３００は、ノードＮ２とノードＮ３との間に接続される。電圧Ｖｓｃｎを受ける電源端子Ｖ１０は、ダイオードＤ１０を介してノードＮ３に接続される。直流電源２００は、ノードＮ１とノードＮ３との間に接続される。この直流電源２００は、電解コンデンサからなり、電圧Ｖｓｃｎを保持するフローティング電源として働く。以下、ノードＮ１の電位をＶＦＧＮＤとし、ノードＮ３の電位をＶｓｃｎＦとする。ノードＮ３の電位ＶｓｃｎＦは、ノードＮ１の電位ＶＦＧＮＤに電圧Ｖｓｃｎを加算した値を有する。すなわち、ＶｓｃｎＦ＝ＶＦＧＮＤ＋Ｖｓｃｎとなる。

トランジスタＱ３は、電圧Ｖｓｅｔを受ける電源端子Ｖ１１とノードＮ４との間に接続され、ゲートには制御信号Ｓ３が与えられる。トランジスタＱ４は、ノードＮ１とノードＮ４との間に接続され、ゲートには制御信号Ｓ４が与えられる。トランジスタＱ５は、ノードＮ１と負の電圧（−Ｖａｄ）を受ける電源端子Ｖ１２との間に接続され、ゲートには制御信号Ｓ５が与えられる。制御信号Ｓ４は制御信号Ｓ５の反転信号である。

トランジスタＱ６，Ｑ７は、電圧Ｖｓｕｓを受ける電源端子Ｖ１３とノードＮ４との間に接続される。トランジスタＱ６のベースには制御信号Ｓ６が与えられ、トランジスタＱ７のゲートには制御信号Ｓ７が与えられる。トランジスタＱ８は、ノードＮ４と接地端子との間に接続され、ベースには制御信号Ｓ８が与えられる。

ノードＮ４とノードＮ５との間には、回収コイルＬＡ、ダイオードＤＡおよびトランジスタＱＡが直列に接続されるとともに、回収コイルＬＢ、ダイオードＤＢおよびトランジスタＱＢが直列に接続される。トランジスタＱＡのゲートには制御信号Ｓ９ａが与えられ、トランジスタＱＢのゲートには制御信号Ｓ９ｂが与えられる。回収コンデンサＣＲはノードＮ５と接地端子との間に接続される。

図９に示すように、トランジスタＱ３にはゲート抵抗ＲＧおよびコンデンサＣＧが接続される。他のトランジスタＱ５，Ｑ６にもゲート抵抗およびコンデンサが接続されるが、これらの図示は省略する。

上記の制御信号Ｓ１〜Ｓ８，Ｓ９ａ，Ｓ９ｂは、図３のタイミング発生回路５５から走査電極駆動回路５３にタイミング信号として与えられる。

（７−２）初期化期間における動作
図１０は、図４および図５の第１ＳＦの初期化期間に走査電極駆動回路５３に与えられる制御信号の詳細なタイミング図である。

図１０の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、点線でノードＮ３の電位ＶｓｃｎＦが示され、実線で走査電極ＳＣ１の電位の変化が示される。なお、図１０には、回収回路４００に与えられる制御信号Ｓ９ａ，Ｓ９ｂは図示されていない。

第１ＳＦの開始時点ｔ２では、制御信号Ｓ６，Ｓ３，Ｓ５がローレベルにあり、制御信号Ｓ１，Ｓ２，Ｓ８，Ｓ７，Ｓ４がハイレベルにある。それにより、トランジスタＱ１，Ｑ６，Ｑ３，Ｑ５がオフし、トランジスタＱ２，Ｑ８，Ｑ７，Ｑ４がオンしている。したがって、ノードＮ１は接地電位（０Ｖ）となっており、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎとなっている。また、トランジスタＱ２がオンしているので、走査電極ＳＣ１の電位は接地電位となっている。

時点ｔ３で、制御信号Ｓ８，Ｓ７がローレベルになり、トランジスタＱ８，Ｑ７がオフする。また、制御信号Ｓ１，Ｓ２がローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位がＶｓｃｎに立ち上がる。時点ｔ４から時点ｔ５にかけて走査電極ＳＣ１の電位がＶｓｃｎで維持される。

時点ｔ５で、制御信号Ｓ３がハイレベルになり、トランジスタＱ３がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤが接地電位からＶｓｅｔまで緩やかに上昇する。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位がＶｓｃｎから（Ｖｓｃｎ＋Ｖｓｅｔ）まで上昇する。

時点ｔ６で、制御信号Ｓ３がローレベルになり、トランジスタＱ３がオフする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｓｅｔで保持される。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｅｔ）で維持される。

時点ｔ７で、制御信号Ｓ６，Ｓ７がハイレベルになり、トランジスタＱ６，Ｑ７がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｓｕｓまで低下する。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｕｓ）まで低下する。時点ｔ７ａから時点ｔ７ｂにかけて、走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｕｓ）で維持される。

時点ｔ７ｂで、制御信号Ｓ１，Ｓ２がハイレベルとなる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位がＶｓｕｓまで低下する。これにより、時点ｔ８から時点ｔ９にかけて、走査電極ＳＣ１の電位がＶｓｕｓで維持される。

時点ｔ９で、制御信号Ｓ４，Ｓ６がローレベルになり、トランジスタＱ４，Ｑ６がオフする。また、制御信号Ｓ５がハイレベルになり、トランジスタＱ５がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が（−Ｖａｄ）に向かって緩やかに低下する。また、ノードＮ３の電位ＶｓｃｎＦが（−Ｖａｄ＋Ｖｓｃｎ）に向かって緩やかに低下する。

時点ｔ１０で、制御信号Ｓ１，Ｓ２がローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２）から（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。ここで、Ｖｓｅｔ２＜Ｖｓｃｎである。この状態で、初期化期間が終了する。

（８）維持電極駆動回路の回路構成および動作
（８−１）回路構成
図１１は図３の維持電極駆動回路５４の構成を示す回路図である。

図１１の維持電極駆動回路５４は、サステインドライバ５４０および電圧上昇回路５４１を含む。

図１１に示すように、サステインドライバ５４０は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１０１，Ｑ１０２および回収回路５４０Ｒを含む。回収回路５４０Ｒは、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）ＱＡ，ＱＢ、回収コイルＬＡ，ＬＢ、回収コンデンサＣＲおよびダイオードＤＡ，ＤＢを含む。

サステインドライバ５４０のトランジスタＱ１０１は、電圧Ｖｓｕｓを受ける電源端子Ｖ１０１とノードＮ１０１との間に接続され、ゲートには制御信号Ｓ１０１が与えられる。

トランジスタＱ１０２は、ノードＮ１０１と接地端子との間に接続され、ゲートには制御信号Ｓ１０２が与えられる。ノードＮ１０１は、図２の維持電極ＳＵ１〜ＳＵｎに接続される。

ノードＮ１０１と回収回路５４０ＲのノードＮ１０９との間には、回収コイルＬＡ、ダイオードＤＡおよびトランジスタＱＡが直列に接続されるとともに、回収コイルＬＢ、ダイオードＤＢおよびトランジスタＱＢが直列に接続される。回収コンデンサＣＲはノードＮ１０９と接地端子との間に接続される。トランジスタＱＡのゲートには制御信号Ｓ９ｃが与えられ、トランジスタＱＢのゲートには制御信号Ｓ９ｄが与えられる。

電圧上昇回路５４１は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１０５ａ，Ｑ１０５ｂ，Ｑ１０７，Ｑ１０８、ダイオードＤＤ２５およびコンデンサＣ１０２を含む。

電圧上昇回路５４１のダイオードＤＤ２５は、電圧Ｖｅ１を受ける電源端子Ｖ１１１とノードＮ１０４との間に接続される。

トランジスタＱ１０５ａおよびトランジスタＱ１０５ｂは、ノードＮ１０４とノードＮ１０１との間に直列に接続される。トランジスタＱ１０５ａおよびトランジスタＱ１０５ｂのゲートには制御信号Ｓ１０５が与えられる。コンデンサＣ１０２は、ノードＮ１０４とノードＮ１０５との間に接続される。

トランジスタＱ１０７は、ノードＮ１０５と接地端子との間に接続され、ゲートには制御信号Ｓ１０７が入力される。トランジスタＱ１０８は、電圧ＶＥ２を受ける電源端子Ｖ１０３とノードＮ１０５との間に接続され、ゲートには制御信号Ｓ１０８が入力される。なお、電圧ＶＥ２は、ＶＥ２＝Ｖｅ２−Ｖｅ１の関係を満たし、例えばＶＥ２＝５［Ｖ］である。

上記の制御信号Ｓ１０１，Ｓ１０２，Ｓ９ｃ，Ｓ９ｄ，Ｓ１０５，Ｓ１０７，Ｓ１０８は、図３のタイミング発生回路５５から維持電極駆動回路５４にタイミング信号として与えられる。

（８−２）初期化期間における動作
図１２は、図４および図５の第１ＳＦの初期化期間に維持電極駆動回路５４に与えられる制御信号の詳細なタイミング図である。

図１２の最上段には、参考として走査電極ＳＣ１の電位の変化が示されている。図１２の次段に、維持電極ＳＵ１の電位の変化が示されている。

第１ＳＦの開始時点ｔ２では、制御信号Ｓ１０１，Ｓ９ｃ，Ｓ９ｄ，Ｓ１０５，Ｓ１０８がローレベルにあり、制御信号Ｓ１０２，Ｓ１０７がハイレベルにある。それにより、トランジスタＱ１０１，ＱＡ，ＱＢ，Ｑ１０５ａ，Ｑ１０５ｂ，Ｑ１０８がオフし、トランジスタＱ１０２，Ｑ１０７がオンしている。これにより、維持電極ＳＵ１（ノードＮ１０１）が接地電位となっている。

第１ＳＦの開始時点ｔ２から所定期間経過した後（上昇期間経過後）、時点ｔ８で、制御信号Ｓ１０２がローレベルとなり、制御信号Ｓ１０５がハイレベルとなる。これにより、トランジスタＱ１０２がオフし、トランジスタＱ１０５ａ，Ｑ１０５ｂがオンする。それにより、電源端子Ｖ１１１からノードＮ１０４を通して維持電極ＳＵ１に電流が流れる。その結果、維持電極ＳＵ１の電位が上昇し、時点ｔ９でＶｅ１に保持される。この状態で、初期化期間が終了する。

（９）データ電極駆動回路の回路構成および動作
（９−１）回路構成
図１３は図３のデータ電極駆動回路５２の構成を示す回路図である。

図１３のデータ電極駆動回路５２は、複数のｐチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ２０１〜Ｑ２０ｍ、複数のｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ３０１〜Ｑ３０ｍを含む。

電圧Ｖｄを受ける電源端子Ｖ２００は、ノードＮ２００に接続される。トランジスタＱ２０１〜Ｑ２０ｍは、それぞれノードＮ２００とノードＮＤ１〜ＮＤｍとの間に接続され、ゲートには制御信号Ｓ２０１〜Ｓ２０ｍが与えられる。ノードＮＤ１〜ＮＤｍは、それぞれ図２のデータ電極Ｄ１〜Ｄｍに接続される。

トランジスタＱ３０１〜Ｑ３０ｍは、それぞれノードＮＤ１〜ＮＤｍと接地端子との間に接続され、ゲートには制御信号Ｓ３０１〜Ｓ３０ｍが与えられる。

上記の制御信号Ｓ２０１〜Ｓ２０ｍは、図２のタイミング発生回路５５からデータ電極駆動回路５２にタイミング信号として与えられる。

（９−２）動作制御
図１４は、図４および図５の第１ＳＦの初期化期間にデータ電極駆動回路５２に与えられる制御信号の詳細なタイミング図である。

図１４の最上段には、参考として走査電極ＳＣ１の電位の変化が示されている。図１４の次段に、データ電極Ｄ１の電位の変化が示されている。

第１ＳＦの開始時点ｔ２では、制御信号Ｓ２０１〜Ｓ２０ｍ，Ｓ３０１〜Ｓ３０ｍがハイレベルにある。それにより、トランジスタＱ２０１〜Ｑ２０ｍがオフし、トランジスタＱ３０１〜Ｑ３０ｍがオンしている。これにより、データ電極Ｄ１〜Ｄｍ（ノードＮＤ１〜ＮＤｍ）が接地電位となっている。

上昇期間が開始される時点ｔ５で、制御信号Ｓ３０１〜Ｓ３０ｍがローレベルとなる。これにより、トランジスタＱ３０１〜Ｑ３０ｍがオフする。それにより、データ電極Ｄ１〜Ｄｍ（ノードＮＤ１〜ＮＤｍ）がハイインピーダンス状態となる。したがって、走査電極ＳＣ１〜ＳＣｎの電位の上昇に伴って、データ電極Ｄ１〜Ｄｍの電位が電圧Ｖｄ分緩やかに上昇する。

そして、上昇期間中の時点ｔ５ａで、制御信号Ｓ２０１〜Ｓ２０ｍがローレベルとなる。これにより、トランジスタＱ２０１〜Ｑ２０ｍがオンする。それにより、電源端子Ｖ２００からノードＮ２００を通してデータ電極Ｄ１〜Ｄｍに電流が流れる。その結果、データ電極Ｄ１〜Ｄｍの電位が正の電位Ｖｄに保持される。

下降期間が開始される時点ｔ９で、制御信号Ｓ２０１〜Ｓ２０ｍ，Ｓ３０１〜Ｓ３０ｍがハイレベルとなる。これにより、トランジスタＱ２０１〜Ｑ２０ｍがオフし、トランジスタＱ３０１〜Ｑ３０ｍがオンする。それにより、データ電極Ｄ１〜Ｄｍ（ノードＮＤ１〜ＮＤｍ）の電位が接地電位となる。この状態で、初期化期間が終了する。

（１０）他の実施の形態
（１０−１）
データ電極Ｄｊをハイインピーダンス状態とする代わりに、ハイインピーダンス期間ＨＰにおいてデータ電極Ｄｊに接地電位から電圧Ｖｄ分緩やかに上昇するランプ波形または階段状波形を印加してもよい。この場合にも、上記と同様の効果を得ることができる。

本実施の形態においては、第１ＳＦまたは第２ＳＦで全セル初期化動作が行われる例を説明したが、全セル初期化動作は第１ＳＦおよび第２ＳＦに限らず、他のサブフィールドで行われてもよい。また、全セル初期化動作が複数のサブフィールドで行われてもよい。

（１０−２）
上記実施の形態では、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４において、スイッチング素子としてｎチャネル電界効果トランジスタおよびｐチャネル電界効果トランジスタが用いられているが、スイッチング素子はこれらに限られない。

例えば、上記各回路において、ｎチャネル電界効果トランジスタに代えてｐチャネル電界効果トランジスタまたは絶縁ゲート型バイポーラトランジスタ等を用いてもよいし、ｐチャネル電界効果トランジスタに代えて、ｎチャネル電界効果トランジスタまたは絶縁ゲート型バイポーラトランジスタ等を用いてもよい。

（１１）請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。

上記実施の形態では、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および電源回路が駆動装置の例であり、時点ｔ５から時点ｔ６までの上昇期間が第１の期間の例であり、正の電位Ｖｓｃｎが第１の電位の例であり、正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）が第２の電位の例であり、ランプ波形ＲＷ１が第１のランプ波形の例である。

また、正の電位Ｖｅ１が第３の電位の例であり、接地電位が第４および第５の電位の例であり、時点ｔ５から時点ｔ５ａまでのハイインピーダンス期間ＨＰが第２の期間の例であり、正の電位Ｖｄが第６の電位の例であり、ハイインピーダンス期間ＨＰにおける維持電極ＳＵｉのランプ波形ＲＷ１０が第２のランプ波形の例である。

さらに、正の電位Ｖｓｕｓが第７および第８の電位の例であり、ランプ波形ＲＷ０が第３のランプ波形の例である。

パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および電源回路がプラズマディスプレイ装置の例である。

請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。

本発明は、種々の画像を表示する表示装置に利用することができる。

Claims (8)

1. 複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、
   前記複数の走査電極を駆動する走査電極駆動回路と、
   前記複数の維持電極を駆動する維持電極駆動回路と、
   前記複数のデータ電極を駆動するデータ電極駆動回路とを備え、
   前記走査電極駆動回路は、前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で前記複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形を印加し、
   前記維持電極駆動回路は、前記第１の期間よりも前に第３の電位から第４の電位に下降する駆動波形を前記複数の維持電極に印加し、前記第１の期間において前記複数の維持電極を前記第４の電位に保持し、
   前記データ電極駆動回路は、前記第１の期間の開始時点から前記第１の期間よりも短い第２の期間で、前記第１のランプ波形の電位の変化に従って第５の電位から第６の電位に上昇する第２のランプ波形を前記複数のデータ電極に印加する、駆動装置。
2. 前記データ電極駆動回路は、前記第２の期間で前記複数のデータ電極をフローティング状態にする、請求項１記載の駆動装置。
3. 前記データ電極駆動回路は、前記第１の期間内でかつ前記第２の期間経過後に前記複数のデータ電極を前記第６の電位に保持する、請求項１記載の駆動装置。
4. 前記第１のランプ波形は、前記第１の電位から前記第２の電位への変化中に前記複数の走査電極と前記複数の維持電極との間で放電が発生するように前記第４の電位に基づいて設定され、
   前記第５の電位は、前記複数の維持電極と前記複数のデータ電極との間で放電が発生しないように前記第４の電位に基づいて設定され、
   前記第６の電位は、前記第１の期間内でかつ前記第２の期間経過後に前記複数の走査電極と前記複数のデータ電極との間で放電が発生するように前記第１のランプ波形に基づいて設定される、請求項３記載の駆動装置。
5. 前記走査電極駆動回路は、前記少なくとも１つのサブフィールドの初期化期間に先行する前の維持期間の最後において第７の電位を有する駆動波形を前記複数の走査電極に印加し、
   前記維持電極駆動回路は、維持放電を行った放電セルの壁電荷を低減するために、前記第７の電位を有する駆動波形の期間中に前記第４の電位から前記第３の電位に変化する駆動波形を前記複数の維持電極に印加する、請求項１記載の駆動装置。
6. 前記走査電極駆動回路は、前記少なくとも１つのサブフィールドの初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、前記第１の電位から第８の電位に上昇する第３のランプ波形を前記複数の走査電極に印加し、
   前記維持電極駆動回路は、前記第３のランプ波形の期間中に前記複数の維持電極を前記第４の電位に保持する、請求項１記載の駆動装置。
7. 複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、
   前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間よりも前に第３の電位から第４の電位に下降する駆動波形を前記複数の維持電極に印加するステップと、
   前記第１の期間において前記複数の維持電極を前記第４の電位に保持するステップと、
   前記第１の期間で前記複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形を印加するステップと、
   前記第１の期間の開始時点から前記第１の期間よりも短い第２の期間で、前記第１のランプ波形の電位の変化に従って第５の電位から第６の電位に上昇する第２のランプ波形を前記複数のデータ電極に印加するステップとを備える、プラズマディスプレイパネルの駆動方法。
8. 複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、
   前記プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、
   前記駆動装置は、
   前記複数の走査電極を駆動する走査電極駆動回路と、
   前記複数の維持電極を駆動する維持電極駆動回路と、
   前記複数のデータ電極を駆動するデータ電極駆動回路とを備え、
   前記走査電極駆動回路は、前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で前記複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形を印加し、
   前記維持電極駆動回路は、前記第１の期間よりも前に第３の電位から第４の電位に下降する駆動波形を前記複数の維持電極に印加し、前記第１の期間において前記複数の維持電極を前記第４の電位に保持し、
   前記データ電極駆動回路は、前記第１の期間の開始時点から前記第１の期間よりも短い第２の期間で、前記第１のランプ波形の電位の変化に従って第５の電位から第６の電位に上昇する第２のランプ波形を前記複数のデータ電極に印加する、プラズマディスプレイ装置。

Images