KR20090124906A - 고출력 발광 장치 및 그것에 이용하는 패키지 - Google Patents

고출력 발광 장치 및 그것에 이용하는 패키지 Download PDF

Info

Publication number
KR20090124906A
KR20090124906A KR1020087018789A KR20087018789A KR20090124906A KR 20090124906 A KR20090124906 A KR 20090124906A KR 1020087018789 A KR1020087018789 A KR 1020087018789A KR 20087018789 A KR20087018789 A KR 20087018789A KR 20090124906 A KR20090124906 A KR 20090124906A
Authority
KR
South Korea
Prior art keywords
light emitting
lead electrode
emitting element
package
emitting device
Prior art date
Application number
KR1020087018789A
Other languages
English (en)
Inventor
마사끼 하야시
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20090124906A publication Critical patent/KR20090124906A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발열에 의한 패키지의 변색을 억제하여, 고출력이면서 긴 수명의 발광 장치를 제공하는 것을 목적으로 한다. 본 발명의 발광 장치(1)는 발광 소자(10)와, 열경화성 수지로 형성되고, 상기 발광 소자(10)를 실장하는 오목부(43)를 갖는 패키지(40)와, 상기 패키지(40)의 오목부(43)의 저면(41)으로부터 노출되고, 상기 발광 소자(10)가 재치되는 제1 리드 전극(20)과, 상기 패키지(40)의 오목부(43)의 저면(41)으로부터 노출되고, 상기 발광 소자(10)와 전기적으로 접속되는 제2 리드 전극(30)을 구비하고 있고, 상기 발광 소자(10)가, 공정층(70)을 개재하여 상기 제1 리드 전극(20)에 공정 접합되고, 적어도 상기 제1 리드 전극(20)의 표면이 Ag막(22)에 의해 피복되어 있고, 상기 Ag막(22)의 막 두께가, 0.5㎛∼20㎛인 것을 특징으로 한다.
발광 장치, 발광 소자, 오목부, 패키지, 저면, 공정층

Description

고출력 발광 장치 및 그것에 이용하는 패키지{HIGH OUTPUT EMISSION DEVICE AND PACKAGE USED THERETO}
본 발명은 조명 기구, 디스플레이, 휴대 전화의 백라이트, 동화상 조명 보조 광원, 그 밖의 일반적 민생용 광원 등에 이용되는 표면 실장형 발광 장치 및 그것에 적합한 수지 성형체에 관한 것이다.
발광 소자를 이용한 표면 실장형 발광 장치는, 소형이면서 전력 효율이 좋고 선명한 색의 발광을 한다. 또한, 이 발광 소자는 반도체 소자이므로 파열 등의 염려가 없다. 또한 초기 구동 특성이 우수하고, 진동이나 온ㆍ오프 점등의 반복에 강하다고 하는 특징을 갖는다. 이와 같은 우수한 특성을 갖기 때문에, 발광 다이오드(LED), 레이저 다이오드(LD) 등의 발광 소자를 이용하는 발광 장치는, 각종의 광원으로서 이용되고 있다.
종래의 표면 실장형 발광 장치에서는, 발광 소자와, 이를 탑재하는 탑재용 리드 프레임과, 발광 소자에 도선을 통하여 접속되는 결선용 리드 프레임과, 각 리드 프레임의 대부분을 덮는 패키지를 구비하고 있다(예를 들면, 특허 문헌 1 참조). 이 표면 실장형 발광 장치는 양산성을 확보하기 위해, 패키지용의 성형 재료로서 성형성이 양호한 열가소성 수지(예를 들면 액정 폴리머, PPS(폴리페닐렌설파이 드), 나일론 등)를 이용하는 경우가 있었다. 또한, 일반적으로, 패키지에 이용되는 열가소성 수지는 리플로우 땜납을 용융하기 위한 승온에 견딜 수 있는 내열성이 필요하기 때문에, 열가소성 수지 중에서도 비교적 내열성이 양호한 반방향족 폴리아미드, 액정 폴리머, PPS 등의 엔지니어링 폴리머가 사용되고 있었다.
최근, 발광 소자의 출력이 높아지고, 그에 수반하여 발광 시의 발열량도 매우 커지고 있다. 그리고, 오목부 내의 발광 소자에서 발생한 열에 의해 패키지는 고온에 노출되고, 종래의 수지 패키지에서는 그 열에 견딜 수 없어 변색이나 변형이 생기고 있었다.
따라서, 패키지의 재료를 내열성이 더 높은 것으로 변경하고(예를 들면, 특허 문헌 2 참조), 또는 발광 소자에서 발생한 열이 패키지 내에 머물지 않도록 하는 방열 구조를 설치하는 것이 이루어져 있다(예를 들면, 특허 문헌 3 참조). 발광 소자를 리드 프레임에 다이본드할 때에, 다이본드 수지에 의해 접착하는 대신에 땜납 재료에 의해 공정 접합(예를 들면, 특허 문헌 3∼5)함으로써도, 발광 소자로부터의 방열성을 높일 수도 있다.
또한, 발광 소자로부터의 광을 효율적으로 취출하기 위해, 리드 프레임의 표면에 은 도금을 실시하는 것도 알려져 있다(예를 들면, 특허 문헌 2 및 5 참조). 은 도금에 의해 리드 프레임의 반사율이 향상되면, 발광 장치 내에서의 광의 흡수가 억제되게 되므로, 하우징 온도 상승을 억제하는 효과도 기대된다.
특허 문헌 1 : 일본 특허 공개 평11-87780호 공보
특허 문헌 2 : 일본 특허 공개 제2006-156704호 공보
특허 문헌 3 : 일본 특허 공개 제2006-49442호 공보
특허 문헌 4 : 일본 특허 공개 제2005-259972호 공보
특허 문헌 5 : 일본 특허 공개 제2005-353914호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
패키지의 재료를 내열성 재료로 함으로써, 패키지의 변색이나 변형은 상당히 억제할 수 있었지만, 현재 제공할 수 있는 발광 소자의 출력으로부터 보면 그것으로도 아직 충분하지 않고, 사용 시간과 함께 패키지가 서서히 변색된다. 패키지가 변색되면 패키지가 광을 흡수하는 양이 급격히 증가하고, 흡수된 광은 열로 변환되기 때문에 패키지의 온도는 더 상승하여, 패키지의 변색이 더 촉진된다고 하는 악순환이 일어난다. 패키지의 변색이 진행되면, 발광 장치의 발광 강도가 현저히 저하되어, 발광 장치의 교환이 부득이하게 이루어진다. 즉, 발광 장치의 수명을 연장시키기 위해서는, 패키지의 근소한 변색도 억제하는 것이 중요하다.
따라서, 본 발명은 발열에 의한 패키지의 변색을 억제하여, 고출력이면서 장수명의 발광 장치를 제공하는 것을 목적으로 한다.
<과제를 해결하기 위한 수단>
본 발명의 제1 발광 장치는, 발광 소자와, 열경화성 수지로 형성되고, 상기 발광 소자를 실장하는 오목부를 갖는 패키지와, 상기 패키지의 오목부의 저면으로부터 노출되고, 상기 발광 소자가 재치되는 제1 리드 전극과, 상기 패키지의 오목부의 저면으로부터 노출되고, 상기 발광 소자와 전기적으로 접속되는 제2 리드 전 극을 구비한 발광 장치로서, 상기 발광 소자가, 공정층을 개재하여 상기 제1 리드 전극에 공정 접합되고, 적어도 상기 제1 리드 전극의 표면이 Ag막에 의해 피복되어 있고, 상기 Ag막의 막 두께가, 0.5㎛∼20㎛인 것을 특징으로 한다.
Ag막의 막 두께가 0.5㎛ 미만이면, Ag막의 결정성이 낮고, 황화나 산화를 받아 변색되기 쉽다. 변색된 부분은 광을 흡수하여 발열하기 때문에, 패키지의 온도 상승에 기여할 우려가 있다.
또한, Ag막의 막 두께가 20㎛보다 두꺼우면, 땜납 재료로 발광 소자를 접합할 때, 기판에 발광 장치를 실장할 때 등에 발생하는 열응력에 의해, Ag막의 박리가 일어나기 쉬워진다. 즉, Ag막이 두꺼워지면, 땜납 재료를 이용하여 발광 소자를 실장할 때에 Ag막의 열팽창이나 수축이 커져, Ag막이 리드 전극으로부터 박리되기 쉬워진다.
본 발명에서는, Ag막을 0.5㎛ 이상으로 함으로써, 결정성이 높고, 치밀하며, 변색되기 어려운 Ag막이 얻어진다. 따라서, Ag막이 광을 흡수하는 것을 억제할 수 있고, 결과로서 패키지 내에 발생하는 열을 감소하는 효과가 있다. 또한, Ag막의 막 두께를 20㎛ 이하로 함으로써, Ag막의 박리를 억제할 수 있으면서, Ag막과 공정층과의 접합 면적을 충분히 확보할 수 있다. 이에 의해, 발광 소자의 열이 공정층을 개재하여 리드 전극에 전도하기 쉬워져, 발광 장치의 방열성을 향상시키는 효과가 있다. 또한, 발광 소자와 리드 전극과의 접합 강도가 높아져, 발광 장치의 고장율을 억제할 수 있는 효과도 있다.
본 발명의 제2 발광 장치는, 발광 소자와, 열경화성 수지로 형성되고, 상기 발광 소자를 실장하는 오목부를 갖는 패키지와, 상기 패키지의 오목부의 저면으로부터 노출되고, 상기 발광 소자가 재치되는 제1 리드 전극과, 상기 패키지의 오목부의 저면으로부터 노출되고, 상기 발광 소자와 전기적으로 접속되는 제2 리드 전극을 구비한 발광 장치로서, 상기 발광 소자가, 공정층을 개재하여 상기 제1 리드 전극에 공정 접합되고, 적어도 상기 제1 리드 전극의 표면이 Ag막에 의해 피복되어 있고, 상기 제1 리드 전극 및 상기 제2 리드 전극의 표면 중, 발광 소자와 접합하는 영역의 평탄도가, 0.001∼50㎛인 것을 특징으로 한다.
본 발명에서, 「평탄도」란, 측정하는 영역의 3모퉁이를 계측하고, 그 3모퉁이를 포함하는 면을 기준면으로 하고, 기준면으로부터, 측정 영역의 중앙의 높이를 계측하여, 그 높이를 가리키고 있다.
공정층은 Ag막과의 접합력이 낮고, Ag막에 대한 습윤성이 낮고, 그리고 다이본드 수지에 비해 유동성이 부족한 등의 성질이 있다. 그 때문에, 예를 들면 도금 전의 리드의 평탄도나, Ag막의 형성 조건이나, 성형 가공 시의 상태 등의 영향이 겹쳐, 리드 전극 중 발광 소자를 접합하는 접합 영역의 평탄도가 커지면(즉, 표면이 거칠어지면), 공정층과 Ag막의 간극에 공정층이 충분히 흘러들어가지 않아, 공정층과 Ag막 사이에서 충분한 접합 면적이 얻어지지 않는다. 특히, 평탄도가 50㎛보다 커지면, 접합 면적의 저하가 현저해져, 발광 장치의 방열성의 저하와, 발광 소자와 리드 프레임과의 접합 강도의 저하의 영향이 커진다.
그 반면, Ag막의 평탄도가 0.001㎛ 미만으로 작아지면, Ag막의 표면이 지나치게 매끄러워, 공정층의 앵커 효과를 높이는 데에도 적합한 미소한 요철마저 존재 하지 않게 된다. 그 결과, 반대로 공정층과 Ag막이 박리하기 쉬워져, 접합 강도의 저하로 이어진다.
본 발명에서는, Ag막의 평탄도(즉 Ag막을 피복한 리드 전극의 표면의 평탄도)를, 0.001∼50㎛의 범위로 함으로써, 발광 소자로부터의 열을 효율적으로 방열할 수 있는 효과와, 또한 발광 소자와 리드 전극과의 접합 강도를 높게 하여, 발광 장치의 고장율을 억제할 수 있는 효과가 얻어진다.
<발명의 효과>
이와 같이, 본 발명에 따르면, 발광 장치 내에 머무는 열을 줄이어 패키지의 변색을 억제할 수 있으므로, 고출력이면서 긴 수명의 발광 장치가 얻어진다. 또한, 본 발명에 따르면, 발광 소자와 리드 프레임과의 접합 강도가 높아지므로, 고장율이 적은 발광 장치라고 할 수 있다.
도 1은 제1 실시 형태에 따른 발광 장치를 도시하는 개략 상면도.
도 2는 도 1의 A-A선을 따라서 절단한 발광 장치의 개략 단면도.
도 3a는 제1 실시 형태에 따른 표면 실장형 발광 장치의 제조 공정을 도시하는 개략 단면도.
도 3b는 제1 실시 형태에 따른 표면 실장형 발광 장치의 제조 공정을 도시하는 개략 단면도.
도 3c는 제1 실시 형태에 따른 표면 실장형 발광 장치의 제조 공정을 도시하는 개략 단면도.
도 3d는 제1 실시 형태에 따른 표면 실장형 발광 장치의 제조 공정을 도시하는 개략 단면도.
도 3e는 제1 실시 형태에 따른 표면 실장형 발광 장치의 제조 공정을 도시하는 개략 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 발광 장치
10 : 발광 소자
11 : 발광 소자의 제1 전극
12 : 발광 소자의 제2 전극
20 : 제1 리드 전극
20a : 제1 리드 전극의 이너 리드부
20b : 제1 리드 전극의 아우터 리드부
22 : Ag막
30 : 제2 리드 전극
30a : 제2 리드 전극의 이너 리드부
30b : 제2 리드 전극의 아우터 리드부
32 : Ag막
40 : 패키지
41 : 저면
42 : 측면
43 : 오목부
50 : 밀봉 부재
60 : 도전 와이어
70 : 공정층
80 : 형광 물질
90 : 절연막
120 : 상부 금형
121 : 하부 금형
<발명을 실시하기 위한 최량의 형태>
이하에, 본 발명에 따른 발광 장치를 실시 형태 및 실시예를 이용하여 설명한다. 단, 본 발명은, 본 실시 형태 및 실시예에 한정되지 않는다.
<실시 형태 1>
도 1 및 도 2에 도시한 본 실시 형태의 발광 장치(1)는 발광 소자(10)와, 발광 소자(10)를 재치하는 오목부(43)를 갖는 패키지(40)와, 발광 소자(10)를 피복하는 밀봉 부재(50)를 갖고 있다.
패키지(40)에는 2개의 리드 전극(제1 리드 전극(20)과 제2 리드 전극(30))이 고정되어 있고, 각 리드 전극(20, 30)의 일단(이너 리드부(20a, 30a))의 표면이 오목부(43)의 저면(41)으로부터 노출되어 있다.
또한, 각 리드 전극(20, 30)의 타단(아우터 리드부(20b, 30b))은 패키지(40)보다 외측으로 돌출되어 있다.
발광 소자(10)는 패키지(40)의 오목부(43) 내에서, 제1 리드 전극(20)의 이너 리드부(20a)의 상면(20c)측에, 공정층(70)을 개재하여 재치되어 있다. 도시되어 있는 발광 소자(10)는 표면에 2개의 전극(11, 12)이 형성된 타입이며, 제1 전극(11)은 제1 리드 전극(20)의 이너 리드부(20a)의 상면(20c)에, 와이어(60)를 통하여 전기적으로 접속된다. 또한, 발광 장치(1)의 제2 전극(12)은 제2 리드 전극(30)의 이너 리드부(30a)의 상면(30c)에, 와이어(60)를 통하여 전기적으로 접속되어 있다.
또한, 본 발명에는 상면과 하면으로부터 정부 한 쌍의 전극을 갖는 발광 소자(10)도 사용할 수 있다.
본 발명의 발광 장치(1)에서는, 발광 소자(10)를 재치하는 제1 리드 전극(20)의 이너 리드(20a)의 표면이, Ag막(22)에 의해 피복되어 있다. 또한, 제2 리드 전극(30)의 상면(30c)도 Ag막(32)에 의해 피복되어 있는 것이 바람직하다. Ag막(22, 32)은 발광이 리드 전극(20, 30)에 도달하기 전에 반사하는 광 반사 기능을 갖고 있다. 일반적으로 이용되는 리드 전극(20, 30)은 구리 등의 도전율이 높은 재료로 형성되어 있지만, 그들의 도전율이 높은 재료의 대부분은 광의 반사율이 그다지 높지 않다. 그 때문에, 발광 소자(10)로부터의 발광이 리드 전극(20, 30)에 도달하면, 광의 일부를 흡수하여 열로 변환하기 때문에, 발광 장치(1) 내의 온도를 상승시키는 하나의 원인으로 된다. 또한, 리드 전극(20, 30)에서의 광 흡수는 발광 장치(1)의 광 손실로 되므로, 발광 장치(1)의 발광 강도를 저하시키는 원인으로도 된다. 따라서, 리드 전극(20, 30)에 광 반사율이 높은 Ag막을 피복함으 로써, 발광 장치(1) 내의 온도 상승을 억제하여, 발광 장치(1)의 발광 강도를 향상시킬 수 있다.
본원의 제1 발광 장치에서는, 제1 리드 전극(20)의 표면의 Ag막(22)의 막 두께를, 0.5㎛∼20㎛로 하고 있다. 그 작용 효과는 다음과 같다.
본 발명에서는, Ag막을 0.5㎛ 이상으로 함으로써, 결정성이 높고, 치밀하며, 변색되기 어려운 Ag막이 얻어진다. 따라서, Ag막이 광을 흡수하는 것을 억제할 수 있고, 결과로서 패키지 내에 발생하는 열을 감소하는 효과가 있다. 또한, Ag막의 막 두께를 20㎛ 이하로 함으로써, Ag막의 박리를 억제할 수 있으면서, Ag막과 공정층의 접합 면적을 충분히 확보할 수 있다. 이에 의해, 발광 소자의 열이 공정층을 통하여 리드 전극에 전도하기 쉬워져, 발광 장치의 방열성을 향상시키는 효과가 있다. 또한, 발광 소자와 리드 전극과의 접합 강도가 높아져, 발광 장치의 고장율을 억제할 수 있는 효과도 있다.
또한, 본원의 제2 발광 장치에서는, 제1 리드 전극(20)의 평탄도는 50㎛∼0.001㎛로 함으로써, 발광 소자(10)에서의 발열을 효율적으로 방열하여, 패키지(40)의 황변을 억제할 수 있다. 이하에 제2 발광 장치의 작용 효과를 상술한다.
발광 소자(10)를 제1 리드 전극(20)에 고정하는 공정층(70)은, 금속의 땜납 재료로 형성할 수 있다. 공정층(70)은 금속으로 형성되어 있으므로 열전도율이 높고, 발광 장치(1)의 점등 시에 발광 소자(10)에서 발생한 열은, 공정층(70)을 통하여 제1 리드 전극(20)까지 효율적으로 전해진다. 그리고, 그 열은, 제1 리드 전극(20)의 아우터 리드(20b)로부터 외부에 방열할 수 있다. 따라서, 공정층(70)에 의해, 발광 장치(1)의 온도 상승을 억제할 수 있다.
발광 소자(10)로부터 공정층(70)을 통하여 제1 리드 전극(20)에서 행해지는 방열에서는, 각 재료의 열전도율 외에, 재료간의 계면에서의 열전도의 효율이 중요하게 된다. 특히, 공정층(70)과 제1 리드 전극(20)과의 계면에는 기포가 형성되기 쉽고, 그 때문에 열전도의 효율이 용이하게 저하된다고 생각된다. 따라서, 본 발명의 발광 장치(1)에서는, 공정층(70)과 제1 리드 전극(20)과의 계면의 기포를 감소시킴으로써, 발광 장치(1) 내에서 발생한 열을 효율적으로 외부에 방열할 수 있게 하는 것을 중시하고 있다.
공정층(70)과 제1 리드 전극(20)과의 계면의 기포의 발생은, 주로 제1 리드 전극(20)의 표면 거칠기와, 용융한 공정층(70)의 습윤성의 낮은 정도에 영향을 받는 것으로 생각된다.
공정층(70)에 의한 발광 소자(10)의 실장에서는, 우선 공정층(70)을 발광 소자(10)의 이면에 물리적 또는 화학적 성막법에 의해 형성하고, 이어서 제1 리드 전극(20)의 상면에 발광 소자(10)를 배치한다. 이 때, 공정층(70)이 제1 리드 전극(20)에 접촉하는 상태에서 배치한다. 그리고, 공정층(70)을 리플로우하고, 용융한 공정층(70)이 제1 리드 전극(20)의 표면에 밀착한 곳에서 냉각되어, 발광 소자(10)가 제1 리드 전극(20)에 실장된다. 공정층(70)은, 종래부터 발광 소자의 실장에 사용되고 있는 다이본드 수지에 비교하면, 리드 전극(20)의 표면에 형성된 Ag막에 대해 습윤성이 낮고, 또한 다이본드 수지에 비해 박막으로 사용되므로, 리드 전극의 표면에 다소의 요철이 있는 것만으로 계면에 기포가 남게 된다. 따라서, 제1 리드 전극(20)의 표면의 요철을 적게 하여, 기포의 발생을 억제하는 것이 좋다.
본 발명에서는, 제1 리드 전극(20)의 평탄도를 50㎛ 이하로 매끄럽게 함으로써, 접합 면적의 감소를 효과적으로 억제하고 있다. 이에 의해, 발광 소자(10)에서의 발열을 효율적으로 방열하여, 패키지(40)의 황변을 억제할 수 있다.
그러나, 제1 리드 전극(20) 및 제2 리드 전극(30)의 표면이 지나치게 평탄하면, 패키지(40)와의 밀착성이 악화되게 된다. 따라서, 본 발명에서는, 제1 리드 전극(20) 및 제2 리드 전극(30)의 평탄도를 0.001㎛ 이상으로 함으로써, 패키지(40)로부터 리드 전극(20)이 박리하는 것을 방지하고 있다. 따라서, 이면에 리드 전극(20, 30)이 노출된 발광 장치(1)이어도, 리드 전극(20, 30)이 박리하기 어렵게 할 수 있다.
제1 리드 전극(20)의 표면의 요철을 줄이기 위해서는, 리드 전극(20, 30)의 표면을 연마 등에 의해 평탄하게 할 수도 있지만, Ag막(22)의 막 두께를 두껍게 함으로써도 달성할 수 있다. 그러나, Ag은 연질 재료이므로, Ag막(22)의 막 두께가 지나치게 두꺼우면 막 내에서의 박리나 균열이 생기기 쉬워진다. 따라서, Ag막(22)의 막 두께는, 0.5㎛∼20㎛로 하는 것이 좋다. Ag막(22)이 0.5㎛ 이상이면 제1 리드 전극(20)의 표면의 요철을 평탄하게 하는 효과가 나타나고, 또한 20㎛ 이하이면 막 내의 박리 등이 일어나기 어렵다. 또한, Ag막(22)의 막 두께가 1㎛∼15㎛이면 더 바람직하다.
리드 전극(20, 30)의 아우터 리드부(20b, 30b)는, 광의로는 「리드 전극의 외부 전극과 접속하는 부분」으로 해석되므로, 외부에 노출되어 있는 리드 전극 부분은 모두 아우터 리드부라고 할 수도 있다. 즉, 본 실시 형태와 같은 발광 장치(1)에서는, 리드 전극(20, 30)의 하면(20d, 30d)도 아우터 리드부(20b, 30b)로 될 수 있다. 제1 아우터 리드부(20b)는 외부 전극과 전기적으로 접속됨과 함께 발광 장치(1) 내의 열을 방열하는 기능도 갖는다.
패키지(40)는 내열성이 우수한 열경화성 수지로 형성하는 것이 바람직하다. 본 발명에 적합한 열경화성 수지는 경화 후의 내열 온도가 100℃ 이상인 것이며, 예를 들면 트리아진 유도체 에폭시 수지, 에폭시 수지, 변성 에폭시 수지, 실리콘 수지, 변성 실리콘 수지, 아크릴레이트 수지, 우레탄 수지로 이루어지는 군으로부터 선택되는 적어도 1종에 의해 형성되는 것을 들 수 있다. 특히, 트리아진 유도체 에폭시 수지를 함유하는 에폭시 수지가 바람직하다.
사용되는 열경화성 수지가 투명한 경우에는, 발광 소자로부터의 발광을 효율적으로 반사하기 위해 광 반사재를 혼입하는 것이 바람직하다.
본 실시 형태에서는, 패키지(40)의 오목부(43)를 개구 방향으로 직경 확장하여 발광 소자(10)의 지향성의 제어 및 광 취출의 향상을 도모하고 있다. 그 때문에, 오목부(43)의 측면(42)이 경사져 있다. 오목부(43)의 측면의 경사를, 저면(41)으로부터 오목부(43)의 내부를 통하여 측면(42)까지 측정한 경사 각도 θ(도 2 참조)에 의해 규정한 경우, θ=95°∼150°가 바람직하고, 특히 θ=100°∼120°가 더 바람직하다. 이에 의해, 광범위의 광원으로서 사용하기 쉬운 지향성을 갖는 발광 장치(1)를 얻을 수 있다. 또한, 측면(42)을 경사시키지 않아도 되고, 측 면(42)을 저면에 대해 수직하게 한 형태도 바람직하게 이용할 수 있다.
오목부(43)의 측면(42)의 표면을 평활하게 할 수도 있지만, 표면에 요철을 형성하면 패키지(40)와 밀봉 부재(50)의 계면의 밀착성을 향상시키는 효과를 기대할 수 있다.
패키지(40)의 주면측의 형상은 사각형이지만, 타원, 원형, 오각형, 육각형 등으로 할 수도 있다. 오목부(43)의 주면측의 형상은 타원이지만, 대략 원형, 사각형, 오각형, 육각형 등으로 하는 것도 가능하다. 패키지(40)의 표면에는 발광 소자(10)의 정극의 방향을 나타내기 위해 캐소드 마크를 붙일 수 있다.
제1 리드 전극(20)과 제2 리드 전극(30) 사이에는, 패키지(40)의 일부가 개재되어 있어, 전극간의 단락을 방지하고 있다.
본 실시 형태에서는, 발광 장치(1)는 표면 실장용으로 사용할 수 있으므로, 리드 전극(20, 30)의 이면측(아우터 리드부(20b, 30b))이 실질적으로 동일 평면을 형성하고 있으면, 실장 안정성을 향상시킬 수 있다. 또한, 발광 장치(1)를 리드 전극(20, 30)의 이면측에서 실장 기판에 납땜하는 경우에는, 제1 리드 전극(20)과 제2 리드 전극(30) 사이에 땜납이 넓어져 단락을 일으킬 우려가 있으므로, 제1 리드 전극(20)과 제2 리드 전극(30) 사이에 개재하고 있는 패키지(40)의 일부(이를 이격 부재(44)라고 칭함)의 이면측에, 전기 절연성의 절연막(90)을 얇게 코팅하면 된다.
공정층(70)은 융점이 200℃∼350℃인 땜납 재료로 이루어지는 것이 바람직하다. 공정층(70)의 융점이 200℃ 미만이면, 발광 장치(1)를 점등하여 사용하고 있 는 동안에 공정층(70)의 표면이 산화나 황화하여 변색되게 된다. 공정층(70)이 변색되면, 발광 소자로부터의 발광의 흡수율이 상승하여, 발광 장치(1) 내의 온도 상승이나 발광 장치(1)의 발광 강도의 저하를 유발하므로 바람직하지 못하다. 또한, 융점이 350℃ 보다 높으면, 패키지(40)에 사용하는 열경화성 수지의 내열 온도보다도 높아질 가능성이 있고, 후술하는 발광 소자(10)의 실장 시에서, 공정층(70)을 리플로우하기 위한 가열에 의해 패키지(40)가 황변할 우려가 있으므로 바람직하지 못하다.
본 발명에서는, 발광 소자의 발광 파장이, 리드 전극(20, 30)에 의해 흡수되기 쉽고, 또한 Ag막(22, 32)에 의한 반사율이 높은 경우에, 발광 장치(1)의 온도 상승 억제 효과나 발광 강도 향상의 효과가 높다. 따라서, 본 발명은 발광 파장이 400㎚∼530㎚인 발광 소자(10)에 바람직하다. 그리고, 그 발광 파장 영역에서, 패키지(40)의 반사율이 70％ 이상인 것이 바람직하다. 패키지(40)의 반사율이 70％ 미만이면, 패키지(40)가 발광 소자로부터의 발광을 흡수하여, 발광 장치(1) 내의 온도 상승이나 발광 장치(1)의 발광 강도의 저하를 유발하므로 바람직하지 못하다.
본 실시 형태에서는, 패키지(40)의 오목부(43) 내부에는 발광 소자(10)를 피복하도록 밀봉 부재(50)가 충전되어 있다. 밀봉 부재(50)는 외부 환경으로부터의 외력이나 먼지, 수분 등으로부터 발광 소자(10)를 보호하기 위해 설치되어 있다. 또한, 발광 소자(10)와 밀봉 부재(50)의 굴절률차를 조절함으로써, 발광 소자(10)로부터 출사되는 광을 효율적으로 외부에 방출시킬 수도 있다. 밀봉 부재(50)는 패키지(40)의 오목부(43) 내에 배치하고 있다.
밀봉 부재(50)는 내열성이 우수한 열경화성 수지를 이용하는 것이 바람직하고, 패키지(40)와 마찬가지로 온도 상승에 의한 황변을 억제할 수 있다. 또한, 밀봉 부재(50)가 패키지(40)에 사용하는 열경화성 수지와 동등한 또는 가까운 물성을 갖추고 있으면, 밀봉 부재(50)와 패키지(40)의 계면의 밀착성이나, 열팽창 시의 박리 어려움이 향상되므로 바람직하다.
밀봉 부재(50)에는, 형광 물질(80)을 혼입할 수 있다. 형광 물질(80)은 발광 장치(1)의 발광색을 발광 소자(10)의 발광색과 서로 다르게 하고자 하는 경우에 사용되는 것이다. 예를 들면, 청색 발광하는 발광 소자(10)와, 청색광을 흡수하여 황색광을 발광하는 발색 형광 물질(80)을 조합하면, 보색의 관계에 의해 백색으로 발광하는 발광 장치(1)를 얻을 수 있다.
형광 물질(80)은, 도 2에서 모식적으로 도시되어 있는 바와 같이 밀봉 부재(50)의 내부에 균일하게 분산할 수도 있다. 그러나, 일반적으로 사용되는 형광 물질(80)은 밀봉 부재(50)보다도 비중이 크므로, 형광 물질(80)은 패키지(40)의 오목부(43)의 저면(41)측에 침강한 상태에서 밀봉 부재(50) 내에 봉입되어 있다.
이하, 각 구성 부재에 대해 상술해 간다.
<발광 소자(10)>
발광 소자(10)는, 기판 상에 GaAlN, ZnS, ZnSe, SiC, GaP, GaAlAs, AlN, InN, AlInGaP, InGaN, GaN, AlInGaN 등의 반도체를 발광층으로서 형성시킨 것이 이용된다. 반도체의 구조로서는, MIS 접합, PIN 접합이나 PN 접합을 가진 호모 구조, 헤테로 구조 혹은 더블 헤테로 구성의 것을 들 수 있다. 반도체층의 재료나 그 혼정도에 의해 발광 파장을 자외광부터 적외광까지 다양하게 선택할 수 있다. 발광층은, 양자 효과가 생기는 박막으로 한 단일 양자 우물 구조나 다중 양자 우물 구조로 하여도 된다.
옥외 등에서의 사용을 고려하는 경우, 고휘도의 발광 소자를 형성 가능한 반도체 재료로서 질화 갈륨계 화합물 반도체를 이용하는 것이 바람직하고, 또한 적색에서는 갈륨ㆍ알루미늄ㆍ비소계의 반도체나 알루미늄ㆍ인듐ㆍ갈륨ㆍ인계의 반도체를 이용하는 것이 바람직하지만, 용도에 따라서 다양하게 이용할 수도 있다.
질화 갈륨계 화합물 반도체를 사용한 경우, 반도체 기판에는 사파이어, 스피넬, SiC, Si, ZnO나 GaN 단결정 등의 재료가 이용된다. 결정성이 양호한 질화 갈륨을 양산성 양호하게 형성시키기 위해서는 사파이어 기판을 이용하는 것이 바람직하다. 질화물계 화합물 반도체를 이용한 발광 소자(10) 예를 나타낸다. 사파이어 기판 상에 GaN, AlN 등의 버퍼층을 형성한다. 그 위에 N 혹은 P형의 GaN인 제1 컨택트층, 양자 효과를 갖는 InGaN 박막인 활성층, P 혹은 N형의 AlGaN인 클래드층, P 혹은 N형의 GaN인 제2 컨택트층을 순서대로 형성한 구성으로 할 수 있다. 질화 갈륨계 화합물 반도체는, 불순물을 도프하지 않은 상태에서 N형 도전성을 나타낸다. 또한, 발광 효율을 향상시키는 등 원하는 N형 질화 갈륨 반도체를 형성시키는 경우에는, N형 도펀트로서 Si, Ge, Se, Te, C 등을 적절히 도입하는 것이 바람직하다.
한편, P형 질화 갈륨 반도체를 형성시키는 경우에는, P형 도펀드인 Zn, Mg, Be, Ca, Sr, Ba 등을 도프시킨다. 질화 갈륨계 반도체는, P형 도펀트를 도프한 것 만으로는 P형화하기 어렵기 때문에 P형 도펀트 도입 후에, 노에 의한 가열, 저전자선 조사나 플라즈마 조사 등에 의해 어닐링함으로써 P형화시킬 필요가 있다. 이렇게 하여 형성된 반도체 웨이퍼를 부분적으로 에칭 등으로 하여 정부의 각 전극을 형성시킨다. 그 후 반도체 웨이퍼를 원하는 크기로 절단함으로써 발광 소자를 형성시킬 수 있다.
이러한 발광 소자(10)는 적절히 복수개 이용할 수 있고, 그 조합에 의해 백색 표시에서의 혼색성을 향상시킬 수도 있다. 예를 들면, 녹색계가 발광 가능한 발광 소자(10)를 2개, 청색계 및 적색 색계가 발광 가능한 발광 소자(10)를 각각 1개씩으로 할 수 있다. 또한, 표시 장치용의 풀 컬러 발광 장치로서 이용하기 위해서는 적색계의 발광 파장이 610㎚ 내지 700㎚, 녹색계의 발광 파장이 495㎚ 내지 565㎚, 청색계의 발광 파장이 430㎚ 내지 490㎚인 것이 바람직하다. 본 발명의 표면 실장형 발광 장치에서 백색계의 혼색광을 발광시키는 경우에는, 형광 물질로부터의 발광 파장과의 보색 관계나 투광성 수지의 열화 등을 고려하여 발광 소자의 발광 파장은 430㎚ 이상 530㎚ 이하가 바람직하고, 430㎚ 이상 490㎚ 이하가 더 바람직하다. 발광 소자와 형광 물질의 여기, 발광 효율을 각각 보다 향상시키기 위해서는, 450㎚ 이상 475㎚ 이하가 더 바람직하다. 또한, 비교적 자외선에 의해 열화되기 어려운 부재와의 조합에 의해 400㎚보다 짧은 자외선 영역 혹은 가시광의 단파장 영역을 주발광 파장으로 하는 발광 소자를 이용할 수도 있다.
발광 소자(10)의 크기는 □600㎛이다. 그 밖에, □1㎜, □450㎛, □320㎛ 사이즈 등의 것도 실장 가능하다.
<패키지(40)>
패키지(40)의 재질은 열경화성 수지의 경화물이다. 열경화성 수지 중, 에폭시 수지, 변성 에폭시 수지, 실리콘 수지, 변성 실리콘 수지, 아크릴레이트 수지, 우레탄 수지로 이루어지는 군으로부터 선택되는 적어도 1종에 의해 형성하는 것이 바람직하고, 특히 에폭시 수지, 변성 에폭시 수지, 실리콘 수지, 변성 실리콘 수지가 바람직하다. 예를 들면, 트리글리시딜 이소시아누레이트(화학식 1), 수소화 비스페놀A 디글리시딜에테르(화학식 2) 등으로 이루어지는 에폭시 수지와, 헥사히드로 무수프탈산(화학식 3), 3-메틸헥사히드로 무수프탈산(화학식 4), 4-메틸헥사히드로 무수프탈산(화학식 5) 등으로 이루어지는 산무수물을, 에폭시 수지에 당량으로 되도록 용해 혼합한 무색 투명한 혼합물 100중량부에, 경화 촉진제로서 DBU(1, 8-Diazabicyclo(5, 4, 0)　undecene-7)(화학식 6)를 0.5 중량부, 조촉매로서 에틸렌글리콜(화학식 7)을 1중량부, 산화 티탄 안료를 10중량부, 글래스 섬유를 50중량부 첨가하고, 가열에 의해 부분적으로 경화 반응시켜 B스테이지화한 고형상 에폭시 수지 조성물을 사용할 수 있다.
Figure 112008055023838-PCT00001
Figure 112008055023838-PCT00002
Figure 112008055023838-PCT00003
Figure 112008055023838-PCT00004
Figure 112008055023838-PCT00005
Figure 112008055023838-PCT00006
Figure 112008055023838-PCT00007
패키지(40)는 패키지로서의 기능을 갖기 위해 경질의 것이 바람직하다. 또한, 패키지(40)는 투광성의 유무를 불문하지만, 용도 등에 따라서 적절히 설계하는 것은 가능하다. 예를 들면, 패키지(40)에 차광성 물질을 혼합하여, 패키지(40)를 투과하는 광을 저감할 수 있다. 한편, 표면 실장형 발광 장치로부터의 광이 주로 전방 및 측방에 균일하게 출사되도록, 필러나 확산제를 혼합해 둘 수도 있다. 또한, 광의 흡수를 저감하기 위해, 암색계의 안료보다도 백색계의 안료를 첨가해 둘 수도 있다. 이와 같이, 패키지(40)는 소정의 기능을 갖게 하기 위해, 필러, 확산제, 안료, 형광 물질, 반사성 물질, 차광성 물질로 이루어지는 군으로부터 선택되는 적어도 1종을 혼합할 수도 있다.
<제1 리드 전극(20) 및 제2 리드 전극(30)>
제1 리드 전극(20) 및 제2 리드 전극(30)은 철, 인 청동, 동합금 등의 전기 양도체를 이용하여 구성할 수 있다. 또한, 발광 소자(10)로부터의 광의 반사율을 향상시키기 위해, 제1 리드 전극(20) 및 제2 리드 전극(30)의 표면에 은, 알루미늄, 구리나 금 등의 금속 도금을 실시할 수도 있다. 또한, 제1 리드 전극(20) 및 제2 리드 전극(30)의 표면의 반사율을 향상시키기 위해, 평활하게 하는 것이 바람직하다. 또한, 방열성을 향상시키기 위해 제1 리드 전극(20) 및 제2 리드 전극(300)의 면적은 크게 할 수 있다. 이에 의해 발광 소자(10)의 온도 상승을 효과적으로 억제할 수 있어, 발광 소자(10)에 비교적 많은 전기를 흘릴 수 있다. 또한, 제1 리드 전극(20) 및 제2 리드 전극(30)을 두껍게 함으로써 방열성을 향상시킬 수 있다. 이 경우, 제1 리드 전극(20) 및 제2 리드 전극(30)을 구부리는 등의 성형 공정이 곤란하기 때문에, 소정의 크기로 절단한다. 또한, 제1 리드 전극(20) 및 제2 리드 전극(30)을 두껍게 함으로써, 제1 리드 전극(20) 및 제2 리드 전 극(30)의 휘어짐이 적어져, 발광 소자(10)의 실장을 쉽게 할 수 있다. 이와는 반대로, 제1 리드 전극(20) 및 제2 리드 전극(30)을 얇은 평판 형상으로 함으로써 구부리는 성형 공정이 하기 쉬워져, 소정의 형상으로 성형할 수 있다.
제1 리드 전극(20) 및 제2 리드 전극(30)은, 한 쌍의 정부의 전극이다. 제1 리드 전극(20) 및 제2 리드 전극(30)은, 적어도 1개씩 있으면 되지만, 복수 설치할 수도 있다. 또한, 제1 리드 전극(20)에 복수의 발광 소자(10)를 재치하는 경우에는, 복수의 제2 리드 전극(30)을 설치할 필요도 있다.
<밀봉 부재(50)>
밀봉 부재(50)의 재질은 열경화성 수지이다. 열경화성 수지 중, 에폭시 수지, 변성 에폭시 수지, 실리콘 수지, 변성 실리콘 수지, 아크릴레이트 수지, 우레탄 수지로 이루어지는 군으로부터 선택되는 적어도 1종에 의해 형성하는 것이 바람직하고, 특히 에폭시 수지, 변성 에폭시 수지, 실리콘 수지, 변성 실리콘 수지가 바람직하다. 밀봉 부재(50)는 발광 소자(10)를 보호하기 위해 경질의 것이 바람직하다. 또한, 밀봉 부재(50)는 내열성, 내후성, 내광성이 우수한 수지를 이용하는 것이 바람직하다. 밀봉 부재(50)는 소정의 기능을 갖게 하기 위해, 필러, 확산제, 안료, 형광 물질, 반사성 물질로 이루어지는 군으로부터 선택되는 적어도 1종을 혼합할 수도 있다. 밀봉 부재(50) 중에는 확산제를 함유시켜도 된다. 구체적인 확산제로서는 티탄산 바륨, 산화 티탄, 산화 알루미늄, 산화 규소 등을 바람직하게 이용할 수 있다. 또한, 원하는 것 외의 파장을 커트하는 목적으로 유기나 무기의 착색 염료나 착색 안료를 함유시킬 수 있다. 또한, 밀봉 부재(50)는 발광 소 자(10)로부터의 광을 흡수하고, 파장 변환하는 형광 물질(80)을 함유시킬 수도 있다.
<형광 물질(80)>
형광 물질(80)은 발광 소자(10)로부터의 광을 흡수하고 서로 다른 파장의 광으로 파장 변환하는 것이면 된다. 예를 들면, Eu, Ce 등의 란타노이드계 원소로 주로 부활되는 질화물계 형광체ㆍ산질화물계 형광체ㆍ사이앨론계 형광체, Eu 등의 란타노이드계, Mn 등의 천이 금속계의 원소에 의해 주로 부활되는 알칼리 토류 할로겐 아파타이트 형광체, 알칼리 토류 금속 붕산 할로겐 형광체, 알칼리 토류 금속 알루민 산염 형광체, 알칼리 토류 규산염, 알칼리 토류 황화물, 알칼리 토류 티오갈레이트, 알칼리 토류 질화 규소, 게르마늄 산염, 또는 Ce 등의 란타노이드계 원소로 주로 부활되는 희토류 알루민 산염, 희토류 규산염 또는 Eu 등의 란타노이드계 원소로 주로 부활되는 유기 및 유기 착체 등으로부터 선택되는 적어도 어느 1 이상인 것이 바람직하다. 구체예로서, 하기의 형광체를 사용할 수 있지만, 이에 한정되지 않는다.
Eu, Ce 등의 란타노이드계 원소로 주로 부활되는 질화물계 형광체는, M2Si5N8:Eu, CaAlSiN3:Eu(M은, Sr, Ca, Ba, Mg, Zn으로부터 선택되는 적어도 1종 이상임) 등이 있다. 또한, M2Si5N8:Eu 외에 MSi7N10:Eu, M1 .8Si5O0 .2N8:Eu, M0.9Si7O0.1N10:Eu(M은, Sr, Ca, Ba, Mg, Zn으로부터 선택되는 적어도 1종 이상임) 등도 있다.
Eu, Ce 등의 란타노이드계 원소로 주로 부활되는 산질화물계 형광체는, MSi2O2N2:Eu(M은, Sr, Ca, Ba, Mg, Zn으로부터 선택되는 적어도 1종 이상임) 등이 있다.
Eu, Ce 등의 란타노이드계 원소로 주로 부활되는 사이앨론계 형광체는, Mp/2Si12-p-qAlp+qOqN16-p:Ce, M-Al-Si-O-N(M은, Sr, Ca, Ba, Mg, Zn으로부터 선택되는 적어도 1종 이상임. q는 0∼2.5, p는 1.5∼3임) 등이 있다.
Eu 등의 란타노이드계, Mn 등의 천이 금속계의 원소에 의해 주로 부활되는 알칼리 토류 할로겐 아파타이트 형광체에는, M5(PO4)3X:R(M은, Sr, Ca, Ba, Mg, Zn으로부터 선택되는 적어도 1종 이상임. X는, F, Cl, Br, I로부터 선택되는 적어도 1종 이상임. R은, Eu, Mn, Eu와 Mn, 중 어느 1 이상임) 등이 있다.
알칼리 토류 금속 붕산 할로겐 형광체에는, M2B5O9X:R(M은, Sr, Ca, Ba, Mg, Zn으로부터 선택되는 적어도 1종 이상임. X는, F, Cl, Br, I로부터 선택되는 적어도 1종 이상임. R은, Eu, Mn, Eu와 Mn, 중 어느 1 이상임) 등이 있다.
알칼리 토류 금속 알루민 산염 형광체에는, SrAl2O4:R, Sr4Al14O25:R, CaAl2O4:R, BaMg2Al16O27:R, BaMg2Al16O12:R, BaMgAl10O17:R(R은, Eu, Mn, Eu와 Mn, 중 어느 1 이상임) 등이 있다.
알칼리 토류 황화물 형광체에는, La2O2S:Eu, Y2O2S:Eu, Gd2O2S:Eu 등이 있다.
Ce 등의 란타노이드계 원소로 주로 부활되는 희토류 알루민 산염 형광체에 는, Y3Al5O12:Ce,(Y0 .8Gd0 .2)3Al5O12:Ce, Y3(Al0 .8Ga0 .2)5O12:Ce,(Y, Gd)3(Al, Ga)5O12의 조성식으로 표현되는 YAG계 형광체 등이 있다. 또한, Y의 일부 혹은 전부를 Tb, Lu 등으로 치환한 Tb3Al5O12:Ce, Lu3Al5O12:Ce 등도 있다.
그 밖의 형광체에는, ZnS:Eu, Zn2GeO4:Mn, MGa2S4:Eu(M은, Sr, Ca, Ba, Mg, Zn으로부터 선택되는 적어도 1종 이상임. X는, F, Cl, Br, I로부터 선택되는 적어도 1종 이상임) 등이 있다.
전술한 형광체는, 원하는 것에 따라서 Eu 대신에, 또는 Eu 외에 Tb, Cu, Ag, Au, Cr, Nd, Dy, Co, Ni, Ti로부터 선택되는 1종 이상을 함유시킬 수도 있다.
또한, 상기 형광체 이외의 형광체로서, 마찬가지의 성능, 효과를 갖는 형광체도 사용할 수 있다.
이들 형광체는 발광 소자(10)의 여기광에 의해, 황색, 적색, 녹색, 청색으로 발광 스펙트럼을 갖는 형광체를 사용할 수 있는 것 외에, 이들 중간색인 황색, 청록색, 등색 등에 발광 스펙트럼을 갖는 형광체도 사용할 수 있다. 이들 형광체를 다양하게 조합하여 사용함으로써, 다양한 발광색을 갖는 표면 실장형 발광 장치를 제조할 수 있다.
예를 들면, 청색으로 발광하는 GaN계 화합물 반도체를 이용하여, Y3Al5O12:Ce 혹은 (Y0 .8Gd0 .2)3Al5O12:Ce의 형광 물질에 조사하고, 파장 변환을 행한다. 발광 소자(10)로부터의 광과, 형광체(80)로부터의 광과의 혼합색에 의해 백색으로 발광하 는 표면 실장형 발광 장치를 제공할 수 있다.
예를 들면, 녹색으로부터 황색으로 발광하는 CaSi2O2N2:Eu, 또는 SrSi2O2N2:Eu와, 형광체인 청색으로 발광하는 (Sr, Ca)5(PO4)3Cl:Eu, 적색으로 발광하는 (Ca, Sr)2Si5N8:Eu로 이루어지는 형광체(80)를 사용함으로써, 황색성이 양호한 백색으로 발광하는 표면 실장형 발광 장치를 제공할 수 있다. 이것은, 색의 삼원색인 적ㆍ청ㆍ녹을 사용하고 있기 때문에, 제1 형광체 및 제2 형광체의 배합비를 바꾸는 것만으로, 원하는 백색광을 실현할 수 있다.
<기타>
표면 실장형 발광 장치에는, 또한 보호 소자로서 제너 다이오드를 설치할 수도 있다. 제너 다이오드는 발광 소자(10)와 떨어져 오목부(43)의 저면(41)의 제1 리드 전극(20)에 재치할 수 있다. 또한, 제너 다이오드는 오목부(43)의 저면(41)의 제1 리드 전극(20)에 재치되고, 그 위에 발광 소자(10)를 재치하는 구성을 취할 수도 있다. □280㎛ 사이즈 외, □300㎛ 사이즈 등도 사용할 수 있다.
와이어(60)는 발광 소자(10)의 제2 전극(12)과 제2 리드 전극(30), 발광 소자(10)의 제1 전극(11)과 제1 리드 전극(20)을 전기적으로 접속하는 것이다. 와이어(60)는 발광 소자(10)의 전극과의 오믹성, 기계적 접속성, 전기 전도성 및 열전도성이 양호한 것이 구해진다. 열전도율로서 0.01cal/(S)(㎠)(℃/㎝) 이상이 바람직하고, 더 바람직하게는 0.5cal/(S)(㎠)(℃/㎝) 이상이다. 발광 소자(10)의 바로 위부터, 도금을 실시한 배선 패턴의 와이어 본딩 에리어까지, 와이어를 깔아 도통 을 취하고 있다.
<표면 실장형 발광 장치의 제조 방법>
도 3a 내지 도 3E를 참조하면서, 본 발명에 따른 발광 장치의 제조 방법에 대해 설명한다.
<1. 리드 전극(20, 30)의 형성>
우선, 제1 리드 전극(20) 및 제2 리드 전극(30)의 표면에 Ag막을 피복한다. Ag막의 피복 방법으로서는, 전기 Ag 도금법, 무전해 Ag 도금법, PVD법, CVD법 등을 이용할 수 있다. 특히, 코스트, 품질의 밸런스로부터, 전기 Ag 도금이 바람직하다. 본 명세서에서는, 「전기 Ag 도금법」이란, 금속 이온을 함유하는 전해 용액 내에서 리드 전극을 음극으로서 통전하고, 리드 전극의 표면에 Ag(필요에 따라서 기초용의 금속)을 전석시키는 것을 가리킨다. 전기 Ag 도금법의 상세 내용을 이하에 설명한다.
우선, 리드 전극(20, 30)을 알칼리 침지 탈지 용액ㆍ알칼리 전해 탈지 용액에 침지하여, 유분을 제거한다. 다음으로, 리드 전극(20, 30)을 산 용액에 침지하여, 산화막을 제거한다. 필요에 따라서, 알칼리 중화 용액에 침지하여 중화한다. 그 후, Ag 도금 전의 기초 처리로서, 전기 Cu 스트라이크 도금, 전기 Cu 도금 및 전기 Ag 스트라이크 도금 등을 행한다. 각 기초 처리에 적합한 전해 용액에 리드 전극(20, 30)을 순차적으로 침지하여, 표면에 기초 금속을 전석시킨다. 그리고, 기초 처리가 완료된 리드 전극(20, 30)을, Ag 도금용의 전해 용액에 침지하여 Ag을 전석시킨다. 또한, 각 전해 용액에서 전석을 행한 후에는, 리드 전극(20, 30)을 순수로 세정한다. 마지막의 Ag 도금 후의 순수 세정을 행한 후, 리드 전극(20, 30)을 건조시킨다.
이 일련의 공정에 의해, 리드 전극(20, 30)의 표면에는 Ag막(22, 32)이 피복된다.
<2. 금형(120, 121)에 의한 리드 전극(20, 30)의 협지>
도 3a 및 도 3b에 도시한 바와 같이, Ag막을 피복한 면을 상측으로 하여, 제1 리드 전극(20)과 제2 리드 전극(30)을, 상부 금형(120)과 하부 금형(121) 사이에 상하로부터 끼워 넣는다. 상부 금형(120)은 패키지(40)의 형상에 대응한 내부 공극(122)과, 패키지의 오목부를 형성하기 위한 볼록부(123)를 구비하고 있다. 여기서, 패키지(40)에 사용되는 열경화성 수지는 형 흐름이 양호하여, 제1 리드 전극(20) 및 제2 리드 전극(30)과 볼록부(123)의 간극에 침입하는 경우가 있다. 열경화성 수지가 제1 리드 전극(20) 및 제2 리드 전극(30)의 상면에 부착되면, 그들 리드 전극(20, 30)의 표면에 절연막을 형성하게 되므로, 그와 같은 열경화성 수지의 침입은 바람직하지 못하다. 따라서, 리드 전극(20, 30)의 이면을 하부 금형(121)으로 밀어 올려, 볼록부(123)에 상기 제1 리드 전극(20) 및 상기 제2 리드 전극(30)을 꽉 누르는 것이 좋다.
또한, 이 예에서는 하부 금형은 평탄하게 되어 있지만, 패키지(40)의 종류에 따라서는 내부 공극을 구비할 수도 있다. 그 경우에는, 하부 금형(121)에 의해 리드 전극(20, 30)을 밀어 올리기 어려워지므로, 하부 금형의 일부에 밀어 올림용의 돌조 부재를 설치하거나, 또는 하부 금형을 관통하는 별도의 부재를 설치하여 리드 전극(20, 30)을 밀어 올리거나 할 수 있다.
<3. 패키지의 성형>
도 3c에 도시한 바와 같이, 상부 금형(120)의 공극(122)에 열경화성 수지를 주입하고, 가열 경화하여 패키지를 성형한다. 열경화성 수지의 주입 방법으로서, 트랜스퍼 몰드를 이용할 수 있다.
트랜스퍼 몰드는, 소정의 크기를 갖는 펠릿 형상의 열경화성 수지를 소정의 용기에 넣는다. 그 소정의 용기에 압력을 가한다. 그 소정의 용기로부터 이어지는 상부 금형(120)과 하부 금형(121) 사이에 끼워 넣어진 오목 부분에, 용융 상태의 열경화성 수지를 흘러 넣는다. 상부 금형(120)과 하부 금형(121)을 소정의 온도로 따뜻하게 하여, 그 흘러 넣어진 열경화성 수지를 경화한다. 이 일련의 공정을 트랜스퍼 몰드라고 한다.
제1 리드 전극(20) 및 제2 리드 전극(30)은 금형 사이에 끼워 넣어져 있으므로, 열경화성 수지를 흘러 넣을 때에 리드 전극(20, 30)이 변동하는 것이 없어, 버어의 발생을 억제할 수 있다.
<4. 버어 제거 공정>
성형 후의 패키지(40)는 패키지(40)의 외주나 오목부(43)의 내부에 버어가 발생하는 경우가 있다. 이들 버어는 발광 소자(10)를 실장하기 전에 제거된다. 버어의 제거에는 전해 처리, 케미컬 디핑, 드라이브 라스트, 워터 제트, 액체 호닝 등의 버어 제거 관련 장치를 조합하여 이용할 수 있다.
<5. 공정층(70)의 성막>
가열 경화가 끝난 패키지(40)는 상부 금형(120) 및 하부 금형(121)으로부터 떼어지고, 발광 소자(10) 등이 실장된다. 발광 소자(10)의 실장에 앞서서, 발광 소자(10)의 이면에, 금속의 땜납 재료로 이루어지는 공정층(70)을 성막해 둔다. 공정층(70)의 성막 방법으로서는, 페이스트재를 사용한 인쇄, 디스펜스, 전사, 프리폼, 박 성형, 메탈라이즈, 볼 형성 등이 있다.
<6. 발광 소자(10)의 실장>
도 3d와 같이, 패키지(40)의 오목부(43)의 내부에, 발광 소자(10)를 배치한다. 이 때, 발광 소자(10)의 공정층(70)이, 제1 리드 전극(20)의 상면에 접촉하도록 발광 소자(10)를 배치해야만 한다. 패키지(40)마다 가열 처리하여 공정층(70)을 용융(리플로우)하고, 그 후에 방냉하면 발광 소자(10)는 제1 리드 전극(20)의 표면에 고정된다.
그리고, 발광 소자(10)의 전극(11, 12)과, 제1 리드 전극(20) 및 제2 리드 전극(30)을 도전 와이어(60)에 의해, 전기적으로 접속한다.
<7. 밀봉 부재(50)의 충전>
발광 소자(10)의 고정 후에, 오목부(43) 내에 밀봉 부재(50)용의 열경화성 수지를 충전한다. 열경화성 수지의 충전은 적하 수단이나 사출 수단, 압출 수단 등에 의해 행하지만, 특히 적하 수단을 이용하는 것이 바람직하다. 적하 수단으로는, 열경화성 수지의 충전과 동시에, 오목부(43) 내에 잔존하는 공기를 효과적으로 추방할 수 있기 때문이다. 열경화성 수지에는 형광 물질(80)을 혼합해 두는 것이 바람직하다. 이에 의해 발광 장치의 색조 조정을 용이하게 행할 수 있다.
주입이 완료되면, 열경화성 수지를 가열 경화하여 밀봉 부재(50)를 형성한다.
<실시예 1>
<실시예 1∼10, 비교예 1∼6>
(1. 원료의 배합)
표 1∼표 3의 배분을 따라서 각 시료를 조정한다. 표 중의 각 부호는 이하의 재료를 나타내고 있다.
(A) 에폭시 수지
(A1) 트리아진 유도체 에폭시 수지
트리스(2, 3-에폭시프로필) 이소시아네이트(TEPIC-S:Nissan Chemical Industrial Co., Ltd 상품명, 에폭시 당량 100)
(A2) 수소 첨가 에폭시 수지
비스페놀 A형 수소 첨가 에폭시 수지(YL-7170:Japan Epoxy Resin, Ltd. 상품명, 에폭시 당량 1200)
(A3) 그 밖의 방향족 에폭시 수지
비스페놀 A형 에폭시 수지(E1004:Japan Epoxy Resin, Ltd. 상품명, 에폭시 당량 890)
(B) 산무수물
(B1) 비탄소 탄소 이중 결합 산무수물;메틸헥사히드로 무수프탈산(리카시드MH:New Japan Chemical co., ltd. 상품명)
(B2) 탄소 함유 탄소 이중 결합 산무수물;테트라히드로 무수프탈산(리카시드TH:New Japan Chemical co., ltd. 상품명)
(C) 산화 방지제
(C1) 린계 산화 방지제;아인산 트리페닐(Wako Pure Chemical Industries, Ltd. 상품명)
(C2) 페놀계 산화 방지제;2, 6-디-t-부틸-p-크레졸(BHT:Wako Pure Chemical Industries, Ltd. 상품명)
(D) 이산화 티탄;루틸형(타이페이크, CR-90:Ishihara Sangyo Kaisha, Ltd. 상품명)
(E) 무기 충전제;파쇄 용융 실리카(Tatsumori Ltd. 상품명)
(F) 경화 촉매
(F1) 인계 경화 촉매;메틸트리부틸포스포늄-디메틸포스페이트(PX－4MP:Nippon Chemical Industrial Co., Ltd. 상품명)
(F2) 이미다졸계 촉매;2-에틸4-메틸이미다졸(2E4MZ:Shikoku Chemicals　Corporation 상품명)
Figure 112008055023838-PCT00008
Figure 112008055023838-PCT00009
Figure 112008055023838-PCT00010
<2. 측정용 시료의 제작>
우선, (A) 에폭시 수지, (B) 산무수물 및 (C) 산화 방지제를, 미리 반응솥에 의해 80도에서 5시간 용융 혼합하고, 냉각 고화시킨 후에 분쇄한다. 분쇄한 혼합물에, (D) 광 반사제, (E) 무기 충전제 및 (F) 경화 촉매를 소정의 조성비로 배합하고, 열 2개 롤로 균일하게 용융 혼합하고, 냉각, 분쇄하여 패키지(40)용의 열경화성 수지를 조정하였다.
동합금으로 이루어지는 리드 프레임의 표면에 Ag막을 성막하고, 금형으로 협지하고, 상기에서 조정한 열경화성 수지를 트랜스퍼 몰드에 의해 금형 내에 주입하여, 패키지(40)를 성형하였다. 발광 소자(10)에는 청색 발광 다이오드(사파이어 기판 상에 InGaN의 발광층을 갖는 반도체층을 적층하여 형성)를 사용하고, 융점이 서로 다른 복수 종류의 땜납 재료를 이용하여 제1 리드 전극(20)에 실장한다.
또한, 표 1∼표 3의 배분에서의 땜납 재료의 각 부호는 이하의 재료를 나타내고 있다.
(G) 땜납 재료
땜납 재료로서는, Sn-Pb(융점 285℃), Au-Sn(융점 282℃), Sn-Ag-Cu(융점 220℃), Sn-Ag-Cu-x(x=Bi, In, Ge, Ni, 융점 200∼230℃), Sn-Zn을 들 수 있다.
(G1) Au-Sn(융점 282 ℃)
(G2) Sn-Pb(융점 285℃)
(G3) Sn-Ag-Cu(융점 220℃)
(G4) Sn-Pb(융점 183℃)
(G5) Au-Si(융점 363℃)
발광 소자(10)와 리드 전극(20, 30)의 도통에는, 직경 30μ의 금선 와이어를 이용하였다. 그 후, 패키지(40)의 오목부(43)에 밀봉 부재(50)용의 열경화성 수지를 적하한다. 열경화성 수지에는 실리콘 수지 100중량부에 대해 YAG 형광체 30중량부와 산화 규소로 이루어지는 광 확산제 5중량부를 함유하는 것을 사용하고, 실온으로부터 150℃까지 3시간 걸쳐 승온하고, 150℃에서 5시간 경화시킨다. 마지막으로 리드 프레임으로부터 잘라내기를 행하여, 백색 발광의 발광 장치(1)를 얻는다.
<3. 발광 장치의 평가>
발광 소자(10)의 실장에 의한 패키지(40)의 황변에 대해 목시로 관찰하였다. 그 결과, 공정층(70)에 융점 363℃의 땜납 재료를 이용한 비교예 3에서, 황변이 확인되었다. 이것은, 땜납 재료를 용융시키기 위한 가열 온도가 높아, 그 온도에서는 열경화성 에폭시 수지의 경화물이, 산화 열화하여 황변하게 되었기 때문이다.
<4. 가열 실험>
패키지(40)에 사용한 원료를 이용하여 시료편을 제작하고, 가열 하에서의 변색의 유무를 조사하였다. 시료편은 175℃, 6.9N/㎟, 성형 시간 2min의 조건에서, 직경 50×3㎜의 원반 형상으로 성형하였다. 이 시료편을 180℃에서 24시간 방치하고, 황변성을 비교한 바, 비교예 4 및 5의 시료에 황변이 확인되었다. 이 실험에 의해, 트리아진 유도체 에폭시 수지를 함유하지 않는 열경화성 에폭시 수지에서는, 수지의 내열성이 낮기 때문에, 180℃ 정도의 온도이어도 황변하는 것을 알았다.
<5. 점등 실험>
실시예 및 비교예의 발광 장치(1)를 장시간 점등시켰을 때의 공정층(70)의 변색과 패키지의 황변성을 조사하였다. 점등 실험은 85℃-85％ RH이며, 1000hr의 조건에서 행하였다. 실험 후의 시료의 관찰에서는 공정층(70)의 변색 확인은, 발광 소자(10)를 떼어낸 후에 광학 현미경으로 관찰하고, 패키지(40)의 황변 관찰은 목시로 확인하였다.
공정층(70)에 변색이 확인된 것은, 공정층(70)에 융점 183℃의 땜납 재료를 이용한 비교예 2이었다. 땜납 재료의 융점이, 약 200℃ 이하로 되면, 땜납 재료가 산화 열화되기 쉬워져, 황변하기 쉬워지기 때문이라고 생각된다.
또한, 패키지(40)에 황변이 확인된 것은, 비교예 1, 4 및 5이었다.
비교예 1의 Ag층은 두께가 얇으므로, Ag의 결정성이 나빠 용이하게 산화 열화하여 착색될 가능성, 또는 Ag막의 기초막으로서 도금한 Cu가 Ag막의 표면에 확산하여 산화 구리로 되어, Ag막의 표면이 변색될 가능성이 있다. Ag막의 표면이 착색되면, 발광 소자로부터의 발광을 흡수하여 열로 변환되고, 패키지 내의 온도 상승을 조장한다. 그 결과, 패키지가, 약간 황변하였다고 생각된다.
비교예 4 및 5는, 열경화성 에폭시 수지의 내열성이 낮으므로, 수지가 산화 열화하여, 패키지가 황변하였다고 생각된다.
<6. 쉐어 강도 측정>
발광 소자(10)와 제1 리드 전극(20)의 접합력을 조사하기 위해, 쉐어 강도를 측정하였다. 측정에는 쉐어 테스터를 사용하였다. 우선, 샘플을 쉐어 테스터 스테이지에 고정하고, 다음으로 쉐어 툴을 소정의 위치에 세트하여, 쉐어 툴을 이동시켜 발광 소자를 떼어낸다. 쉐어 툴에 걸리는 강도를 측정하여, 박리 시의 강도(피크 강도)를 쉐어 강도로 하였다.
실시예에서 사용한 □600㎛의 발광 소자(10)의 경우, 요망되는 쉐어 강도는 1.0kgf∼8.0kgf이다. 이 쉐어 강도를 충족하지 않았던 비교예 1은, 도금 표면이 평탄하지 않고, 공정 접합 부분에 기포가 많이 포함되어, 접합 강도가 낮아졌다고 생각된다.
<7. 평탄도의 측정>
레이저식의 측정 현미경을 사용하여, 리드 전극(22) 중, 발광 소자(10)를 실장하는 영역의 평탄도를 측정하였다. 실장 영역의 3모퉁이를 계측하고, 그 3모퉁이를 포함하는 면을 기준면으로 하였을 때의 실장 에리어의 중앙의 높이를 평탄도로 하였다.
이 측정 결과와, 쉐어 강도 및 패키지의 변색의 관계를 보면, Ag막의 평탄도가 커지면(즉, 표면이 거칠어지면), 쉐어 강도가 저하되는 경향이 보여진다. 평탄도가 작은(즉, 표면이 원활한) 실시예 8에서는, 패키지의 황변 없이, 쉐어 강도도 높다. 평탄도가 55㎛로 커져 있는 비교예 6에서는, 패키지의 황변이 확인되었다. 이것은, 평탄도가 지나치게 큰 결과, 발광 소자와 리드 전극 사이에 충분한 접합 면적이 얻어지지 않아, 발광 소자의 방열성이 악화되어 황변하였다고 생각된다. 또한, 비교예 6의 시료는, 쉐어 강도도 작다.
평탄도는, 칩의 치수에 의해 영향의 정도가 상이하다고 생각된다. 예를 들면, 동일한 평탄도(동일한 요철의 상태)이어도, 큰 치수의 칩에 비해 작은 치수의 칩의 쪽이, 평탄도의 영향을 받기 쉽다. 따라서, 평탄도를 칩 치수에 의해 규격화한 상대 평탄도 α를, 실시예 및 비교예 각각에 대해 구하였다. 여기서, 상대 평탄도 α(％)란, α=(평탄도(㎛)/발광 소자의 사이즈(㎛))×100으로 하여 산출하였다. 「발광 소자의 사이즈」란, 발광 소자가 정방형인 경우에는 발광 소자의 저면의 1변의 길이를 가리키고, 발광 소자가 직사각형인 경우에는 긴 변의 길이를 가리키는 것으로 한다.
상대 평탄도 α가 가장 작은 것은, α=0.1％(실시예 8)이며, 쉐어 강도는 3.4kgf로 높고, 패키지의 황변도 없다. α=1.7(실시예 1∼7), α=3.3(실시예 9), 및 α=8.3(실시예 10)에서는 패키지의 황변은 보이지 않지만, α=9.2(비교예 6)에서는 패키지의 황변이 확인되었다. 또한, α=9.2의 비교예 6은 쉐어 강도도 낮다. 이 점으로부터, 상대 평탄도 α는 약 9％ 이하인 것이 바람직하다고 생각된다.
본 발명의 표면 실장형 발광 장치는, 조명 기구, 디스플레이, 휴대 전화의 백라이트, 카메라의 플래시 라이트, 동화상 조명 보조 광원 등에 이용할 수 있다.

Claims (8)

  1. 발광 소자와,
    열경화성 수지로 형성되고, 상기 발광 소자를 실장하는 오목부를 갖는 패키지와,
    상기 패키지의 오목부의 저면으로부터 노출되고, 상기 발광 소자가 재치되는 제1 리드 전극과,
    상기 패키지의 오목부의 저면으로부터 노출되고, 상기 발광 소자와 전기적으로 접속되는 제2 리드 전극을 구비한 발광 장치로서,
    상기 발광 소자가, 공정층을 개재하여 상기 제1 리드 전극에 공정 접합되고,
    적어도 상기 제1 리드 전극의 표면이 Ag막에 의해 피복되어 있고,
    상기 Ag막의 막 두께가, 0.5㎛∼20㎛인 것을 특징으로 하는 발광 장치.
  2. 제1항에 있어서,
    상기 Ag막의 막 두께가, 1㎛∼15㎛인 것을 특징으로 하는 발광 장치.
  3. 발광 소자와,
    열경화성 수지로 형성되고, 상기 발광 소자를 실장하는 오목부를 갖는 패키지와,
    상기 패키지의 오목부의 저면으로부터 노출되고, 상기 발광 소자가 재치되는 제1 리드 전극과,
    상기 패키지의 오목부의 저면으로부터 노출되고, 상기 발광 소자와 전기적으로 접속되는 제2 리드 전극을 구비한 발광 장치로서,
    상기 발광 소자가, 공정층을 개재하여 상기 제1 리드 전극에 공정 접합되고,
    적어도 상기 제1 리드 전극의 표면이 Ag막에 의해 피복되어 있고,
    상기 제1 리드 전극 및 상기 제2 리드 전극의 표면 중, 상기 발광 소자와 접합하는 영역의 평탄도가 0.001∼50㎛인 것을 특징으로 하는 발광 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 공정층은, 융점이 200℃∼350℃인 땜납 재료로 이루어지는 것을 특징으로 하는 발광 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 패키지가, 트리아진 유도체 에폭시 수지를 함유하는 에폭시 수지를 함유하는 열경화성 에폭시 수지 조성물의 경화물로 성형되어 있는 것을 특징으로 하는 발광 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 패키지는, 파장 430㎚ 이상의 광에 대한 반사율이 70％ 이상이며,
    상기 발광 소자는, 발광 피크 파장이 430㎚∼530㎚인 것을 특징으로 하는 발 광 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 발광 장치가, 발광 소자를 밀봉하는 투광성의 밀봉 부재를 더 구비하고 있고,
    상기 밀봉 부재가, 열경화성 수지로 이루어지는 것을 특징으로 하는 발광 장치.
  8. 발광 소자와,
    열경화성 수지로 형성되고, 상기 발광 소자를 실장하는 오목부를 갖는 패키지와,
    상기 패키지의 오목부의 저면으로부터 노출되고, 상기 발광 소자가 재치되는 제1 리드 전극과,
    상기 패키지의 오목부의 저면으로부터 노출되고, 상기 발광 소자와 전기적으로 접속되는 제2 리드 전극과,
    적어도 상기 제1 리드 전극의 표면을 피복하는 Ag막과,
    상기 발광 소자와, 상기 제1 리드 전극 사이에 개재된 공정층을 구비한 발광 장치의 제조 방법으로서,
    상기 제1 리드 전극의 표면에 Ag막을 피복하는 공정과,
    상기 패키지의 형상에 대응한 내부 공극을 구비한 상부 금형 및 하부 금형에 의해 상기 제1 리드 전극과 상기 제2 리드 전극을 협지하고, 패키지의 오목부를 형성하기 위해 상기 상부 금형에 구비된 볼록부에 상기 제1 리드 전극 및 상기 제2 리드 전극을 꽉 누르는 공정과,
    상기 상부 금형 및 상기 하부 금형의 내부 공극에 열경화성 수지를 주입하고, 가열 경화하여 패키지를 형성하는 공정과,
    상기 발광 소자의 이면에, 금속의 땜납 재료로 이루어지는 상기 공정층을 성막하는 공정과,
    상기 형성한 패키지의 상기 오목부의 내부에, 상기 공정층이 상기 제1 리드 전극의 상면에 접촉하도록 상기 발광 소자를 재치하고, 상기 공정층을 가열 용융하여 상기 발광 소자를 상기 제1 리드 전극에 고정하는 공정과,
    상기 발광 소자와 상기 제1 리드 전극 및 상기 제2 리드 전극이, 전기적으로 접속되는 공정
    을 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
KR1020087018789A 2007-03-12 2008-03-07 고출력 발광 장치 및 그것에 이용하는 패키지 KR20090124906A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00061599 2007-03-12
JP2007061599 2007-03-12

Publications (1)

Publication Number Publication Date
KR20090124906A true KR20090124906A (ko) 2009-12-03

Family

ID=39759443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087018789A KR20090124906A (ko) 2007-03-12 2008-03-07 고출력 발광 장치 및 그것에 이용하는 패키지

Country Status (5)

Country Link
US (1) US8610143B2 (ko)
JP (1) JPWO2008111504A1 (ko)
KR (1) KR20090124906A (ko)
TW (1) TWI459584B (ko)
WO (1) WO2008111504A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110026401A (ko) * 2009-09-07 2011-03-15 닛토덴코 가부시키가이샤 광반도체 소자 수납 패키지용 수지 조성물 및 그것을 사용해서 얻어지는 광반도체 발광 장치

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007135707A1 (ja) 2006-05-18 2007-11-29 Nichia Corporation 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
KR100901618B1 (ko) 2007-04-19 2009-06-08 엘지이노텍 주식회사 발광 다이오드 패키지 및 제조방법
US10008637B2 (en) 2011-12-06 2018-06-26 Cree, Inc. Light emitter devices and methods with reduced dimensions and improved light output
CN102165011B (zh) 2008-09-30 2013-09-04 日立化成工业株式会社 涂布剂、使用该涂布剂的光半导体元件搭载用基板及光半导体装置
JP2010095633A (ja) * 2008-10-16 2010-04-30 Omron Corp 接着方法、接着構造、光学モジュールの製造方法および光学モジュール
JP5363789B2 (ja) * 2008-11-18 2013-12-11 スタンレー電気株式会社 光半導体装置
KR101018191B1 (ko) * 2008-11-27 2011-02-28 삼성엘이디 주식회사 세라믹 패키지 및 이를 구비하는 헤드램프 모듈
TWI426206B (zh) * 2008-12-25 2014-02-11 Au Optronics Corp 發光二極體裝置
JP5482293B2 (ja) * 2009-03-05 2014-05-07 日亜化学工業株式会社 光半導体装置及びその製造方法
JP6133004B2 (ja) * 2009-03-31 2017-05-24 日立化成株式会社 光反射用熱硬化性樹脂組成物、光半導体素子搭載用基板及びその製造方法、並びに光半導体装置
JP2010263133A (ja) * 2009-05-11 2010-11-18 Furukawa Electric Co Ltd:The 発光ダイオード装置および発光ダイオード装置の製造方法
JP2011009346A (ja) * 2009-06-24 2011-01-13 Shin-Etsu Chemical Co Ltd 光半導体装置
JP5381585B2 (ja) * 2009-09-30 2014-01-08 凸版印刷株式会社 Ｌｅｄ発光素子用リードフレームの製造方法、及びｌｅｄパッケージの製造方法
KR100986397B1 (ko) * 2010-02-08 2010-10-08 엘지이노텍 주식회사 발광 장치
KR101192181B1 (ko) 2010-03-31 2012-10-17 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법
KR20110111243A (ko) * 2010-04-02 2011-10-10 아사히 가라스 가부시키가이샤 발광 소자 탑재 기판 및 이 기판을 사용한 발광 장치
KR101662239B1 (ko) * 2010-04-28 2016-10-04 엘지이노텍 주식회사 발광 소자, 그 제조 방법 및 발광 소자 패키지
US8691890B2 (en) * 2010-10-22 2014-04-08 Panasonic Corporation Unsaturated polyester resin composition for use in LED reflector, and LED reflector and LED luminaire using said composition
USD707192S1 (en) 2010-11-18 2014-06-17 Cree, Inc. Light emitting device
USD721339S1 (en) 2010-12-03 2015-01-20 Cree, Inc. Light emitter device
USD712850S1 (en) 2010-11-18 2014-09-09 Cree, Inc. Light emitter device
US8564000B2 (en) 2010-11-22 2013-10-22 Cree, Inc. Light emitting devices for light emitting diodes (LEDs)
US9490235B2 (en) 2010-11-22 2016-11-08 Cree, Inc. Light emitting devices, systems, and methods
US8575639B2 (en) 2011-02-16 2013-11-05 Cree, Inc. Light emitting devices for light emitting diodes (LEDs)
US9300062B2 (en) 2010-11-22 2016-03-29 Cree, Inc. Attachment devices and methods for light emitting devices
US9000470B2 (en) 2010-11-22 2015-04-07 Cree, Inc. Light emitter devices
US8624271B2 (en) * 2010-11-22 2014-01-07 Cree, Inc. Light emitting devices
USD706231S1 (en) 2010-12-03 2014-06-03 Cree, Inc. Light emitting device
US20120193671A1 (en) * 2011-02-01 2012-08-02 Chi Mei Lighting Technology Corp. Light-emitting diode device and method for manufacturing the same
USD702653S1 (en) 2011-10-26 2014-04-15 Cree, Inc. Light emitting device component
US8809880B2 (en) 2011-02-16 2014-08-19 Cree, Inc. Light emitting diode (LED) chips and devices for providing failure mitigation in LED arrays
US8455908B2 (en) 2011-02-16 2013-06-04 Cree, Inc. Light emitting devices
US8729589B2 (en) 2011-02-16 2014-05-20 Cree, Inc. High voltage array light emitting diode (LED) devices and fixtures
JP2012175030A (ja) * 2011-02-24 2012-09-10 Nitto Denko Corp 光半導体素子収納用実装パッケージ用樹脂組成物およびそれを用いて得られる光半導体発光装置
US10686107B2 (en) 2011-07-21 2020-06-16 Cree, Inc. Light emitter devices and components with improved chemical resistance and related methods
US10211380B2 (en) 2011-07-21 2019-02-19 Cree, Inc. Light emitting devices and components having improved chemical resistance and related methods
TW201312807A (zh) 2011-07-21 2013-03-16 Cree Inc 光發射器元件封裝與部件及改良化學抵抗性的方法與相關方法
US9142743B2 (en) * 2011-08-02 2015-09-22 Kabushiki Kaisha Toshiba High temperature gold-free wafer bonding for light emitting diodes
USD705181S1 (en) 2011-10-26 2014-05-20 Cree, Inc. Light emitting device component
US9496466B2 (en) 2011-12-06 2016-11-15 Cree, Inc. Light emitter devices and methods, utilizing light emitting diodes (LEDs), for improved light extraction
JP2013179271A (ja) 2012-01-31 2013-09-09 Rohm Co Ltd 発光装置および発光装置の製造方法
US9240530B2 (en) 2012-02-13 2016-01-19 Cree, Inc. Light emitter devices having improved chemical and physical resistance and related methods
US9343441B2 (en) 2012-02-13 2016-05-17 Cree, Inc. Light emitter devices having improved light output and related methods
US9735198B2 (en) 2012-03-30 2017-08-15 Cree, Inc. Substrate based light emitter devices, components, and related methods
US10134961B2 (en) 2012-03-30 2018-11-20 Cree, Inc. Submount based surface mount device (SMD) light emitter components and methods
CN103367565A (zh) * 2012-04-06 2013-10-23 展晶科技(深圳)有限公司 发光二极管封装方法
JP5167424B1 (ja) * 2012-04-18 2013-03-21 積水化学工業株式会社 光半導体装置用白色硬化性組成物及び光半導体装置用成形体
US20140023430A1 (en) * 2012-07-19 2014-01-23 Apple Inc. Attachment Techniques
US9345091B2 (en) 2013-02-08 2016-05-17 Cree, Inc. Light emitting device (LED) light fixture control systems and related methods
JP2013153175A (ja) * 2013-02-26 2013-08-08 Shin Etsu Chem Co Ltd 封止樹脂の変色抑制方法
TWI529971B (zh) * 2013-04-08 2016-04-11 逢甲大學 發光裝置及其操作與製造方法
CN104103748B (zh) * 2013-04-10 2016-12-07 重庆市路迪机械厂 发光二极管封装结构及其制造方法
USD739565S1 (en) 2013-06-27 2015-09-22 Cree, Inc. Light emitter unit
USD740453S1 (en) 2013-06-27 2015-10-06 Cree, Inc. Light emitter unit
JP6204088B2 (ja) * 2013-07-02 2017-09-27 エスアイアイ・セミコンダクタ株式会社 半導体装置
KR101501020B1 (ko) * 2014-02-17 2015-03-13 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
KR102199986B1 (ko) * 2014-02-17 2021-01-08 엘지이노텍 주식회사 발광 장치
US10177292B2 (en) 2014-05-23 2019-01-08 Everlight Electronics Co., Ltd. Carrier, carrier leadframe, and light emitting device
TWI553264B (zh) * 2014-05-23 2016-10-11 億光電子工業股份有限公司 承載支架及其製造方法以及從該承載支架所製得之發光裝置及其製造方法
TWI598538B (zh) * 2015-07-31 2017-09-11 宏齊科技股份有限公司 無需使用預儲電源的可攜式發光裝置及其發光二極體封裝結構
JP6361645B2 (ja) * 2015-12-22 2018-07-25 日亜化学工業株式会社 発光装置
JP6191705B2 (ja) * 2016-01-04 2017-09-06 日立化成株式会社 光反射用熱硬化性樹脂組成物、光半導体素子搭載用基板及びその製造方法、並びに光半導体装置
USD823492S1 (en) 2016-10-04 2018-07-17 Cree, Inc. Light emitting device
JP6555243B2 (ja) * 2016-12-16 2019-08-07 日亜化学工業株式会社 発光装置および発光装置の製造方法
US20190393112A1 (en) * 2018-06-25 2019-12-26 Elizabeth Nofen Encapsulant material containing fluorophores for in-situ visualization of stress in an organic package
JP7038645B2 (ja) * 2018-12-06 2022-03-18 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN113416963A (zh) * 2021-06-19 2021-09-21 贵州航箭电子产品有限公司 一种电子元器件镀银后处理工艺

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3059828B2 (ja) 1992-06-26 2000-07-04 三洋電機株式会社 発光ダイオード表示装置
JP3472450B2 (ja) 1997-09-04 2003-12-02 シャープ株式会社 発光装置
JP4065051B2 (ja) 1998-04-17 2008-03-19 スタンレー電気株式会社 表面実装ｌｅｄとその製造方法
JP2002270860A (ja) 2000-12-06 2002-09-20 Ibiden Co Ltd Ｉｃチップ実装用基板
US7091656B2 (en) * 2001-04-20 2006-08-15 Nichia Corporation Light emitting device
MY134305A (en) * 2001-04-20 2007-12-31 Nichia Corp Light emitting device
JP4211359B2 (ja) * 2002-03-06 2009-01-21 日亜化学工業株式会社 半導体装置の製造方法
KR100961342B1 (ko) * 2002-03-22 2010-06-04 니치아 카가쿠 고교 가부시키가이샤 질화물 형광체와 그 제조 방법 및 발광 장치
EP1491927B1 (en) * 2002-04-01 2013-02-27 Ibiden Co., Ltd. Ic chip mounting substrate, and ic chip mounting substrate manufacturing method
JP4029843B2 (ja) 2004-01-19 2008-01-09 豊田合成株式会社 発光装置
WO2004082036A1 (ja) * 2003-03-10 2004-09-23 Toyoda Gosei Co., Ltd. 固体素子デバイスおよびその製造方法
WO2004082034A1 (ja) 2003-03-14 2004-09-23 Sumitomo Electric Industries Ltd. 半導体装置
US7070730B2 (en) * 2003-06-13 2006-07-04 Safe Boats International, Llc Method of manufacturing foam core boat collars
JP2005191420A (ja) * 2003-12-26 2005-07-14 Stanley Electric Co Ltd 波長変換層を有する半導体発光装置およびその製造方法
JP2005259972A (ja) * 2004-03-11 2005-09-22 Stanley Electric Co Ltd 表面実装型ｌｅｄ
JP4632426B2 (ja) 2004-03-31 2011-02-16 シーアイ化成株式会社 発光ダイオード組立体の組立方法および発光ダイオード組立体
JP4359195B2 (ja) 2004-06-11 2009-11-04 株式会社東芝 半導体発光装置及びその製造方法並びに半導体発光ユニット
JP2006049442A (ja) 2004-08-02 2006-02-16 Sharp Corp 半導体発光装置およびその製造方法
JP4659421B2 (ja) 2004-09-30 2011-03-30 株式会社トクヤマ 発光素子収納用パッケージの製造方法
JP5060707B2 (ja) 2004-11-10 2012-10-31 日立化成工業株式会社 光反射用熱硬化性樹脂組成物
JP4608294B2 (ja) * 2004-11-30 2011-01-12 日亜化学工業株式会社 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP2006186297A (ja) 2004-12-03 2006-07-13 Toshiba Corp 半導体発光装置及びその製造方法
JP4876426B2 (ja) * 2005-04-08 2012-02-15 日亜化学工業株式会社 耐熱性及び耐光性に優れる発光装置
JP4091063B2 (ja) 2005-06-07 2008-05-28 株式会社フジクラ 発光素子実装用基板および発光素子モジュール
JP4037423B2 (ja) 2005-06-07 2008-01-23 株式会社フジクラ 発光素子実装用ホーロー基板の製造方法
US8269227B2 (en) * 2005-06-09 2012-09-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
EP1925037A4 (en) * 2005-09-13 2011-10-26 Showa Denko Kk LIGHT EMITTING DEVICE
WO2007135707A1 (ja) * 2006-05-18 2007-11-29 Nichia Corporation 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
US20070295482A1 (en) * 2006-06-23 2007-12-27 Fitzgerald Thomas J Heat spreader for use in conjunction with a semiconducting device and method of manufacturing same
WO2008081794A1 (ja) * 2006-12-28 2008-07-10 Nichia Corporation 発光装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110026401A (ko) * 2009-09-07 2011-03-15 닛토덴코 가부시키가이샤 광반도체 소자 수납 패키지용 수지 조성물 및 그것을 사용해서 얻어지는 광반도체 발광 장치

Also Published As

Publication number Publication date
TW200903859A (en) 2009-01-16
WO2008111504A1 (ja) 2008-09-18
TWI459584B (zh) 2014-11-01
US8610143B2 (en) 2013-12-17
JPWO2008111504A1 (ja) 2010-06-24
US20090261374A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
US11631790B2 (en) Resin molding, surface mounted light emitting apparatus and methods for manufacturing the same
KR20090124906A (ko) 고출력 발광 장치 및 그것에 이용하는 패키지
JP4608294B2 (ja) 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP4611937B2 (ja) 表面実装型発光装置及びその製造方法
JP5262374B2 (ja) 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP5233170B2 (ja) 発光装置、発光装置を構成する樹脂成形体及びそれらの製造方法
JP2007329219A (ja) 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
WO2010026716A1 (ja) 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP5294741B2 (ja) 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP5628475B2 (ja) 表面実装型発光装置の製造方法
JP2013138262A (ja) 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP7054019B2 (ja) 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP6809518B2 (ja) 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP6628752B2 (ja) 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP6149886B2 (ja) 表面実装型発光装置
JP2008252148A (ja) 発光装置用のパッケージ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E90F Notification of reason for final refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101001135; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160226

Effective date: 20180605