KR20070055878A - 반도체소자의 스토리지노드콘택플러그 형성 방법 - Google Patents
반도체소자의 스토리지노드콘택플러그 형성 방법 Download PDFInfo
- Publication number
- KR20070055878A KR20070055878A KR1020050114363A KR20050114363A KR20070055878A KR 20070055878 A KR20070055878 A KR 20070055878A KR 1020050114363 A KR1020050114363 A KR 1020050114363A KR 20050114363 A KR20050114363 A KR 20050114363A KR 20070055878 A KR20070055878 A KR 20070055878A
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- node contact
- forming
- contact plug
- hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000003860 storage Methods 0.000 claims abstract description 171
- 239000010410 layer Substances 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 48
- 239000011229 interlayer Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 238000001312 dry etching Methods 0.000 claims description 22
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 238000001039 wet etching Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 9
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 12
- 238000005498 polishing Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 101001027622 Homo sapiens Protein adenylyltransferase FICD Proteins 0.000 description 2
- 102100037689 Protein adenylyltransferase FICD Human genes 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 101100251965 Arabidopsis thaliana RLP51 gene Proteins 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101150094878 SNC1 gene Proteins 0.000 description 1
- 101100203507 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SNC2 gene Proteins 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 스토리지노드콘택플러그의 탑부분의 오픈면적을 증가시키고, 스토리지노드와 스토리지노드콘택플러그간의 SAC 페일이 발생하는 것을 방지하며, 저가의 장비를 적용할 수 있는 반도체소자의 스토리지노드콘택플러그 형성 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 스토리지노드콘택플러그 형성 방법은 랜딩플러그콘택이 형성된 반도체 기판 상부에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 라인타입의 스토리지노드콘택마스크를 형성하는 단계; 상기 스토리지노드콘택마스크를 식각마스크로 상기 층간절연막을 부분식각하여 측면확장된 1차 홀을 형성하는 단계; 상기 1차 홀 아래의 층간절연막의 나머지 부분을 식각하여 상기 랜딩플러그콘택의 표면을 노출시키는 2차 홀을 형성하는 단계; 및 상기 1차 홀과 2차 홀로 이루어지는 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그를 형성하는 단계를 포함하고, 상술한 본 발명은 라인타입의 스토리지노드콘택마스크를 이용하여 입구가 넓은 스토리지노드콘택홀을 형성하고, 여기에 스토리지노드콘택플러그를 형성하므로써 후속 스토리지노드와의 오픈 면적을 증가시켜 패드폴리실리콘 형성없이 스토리지노드와의 오버레이마진을 증가시킬 수 있는 효과가 있다.
스토리지노드콘택플러그, 라인타입, 스토리지노드콘택마스크, 오버레이
Description
도 1은 종래기술에 따른 반도체소자의 평면도,
도 2는 도 1의 Ⅰ-Ⅰ'선에 따른 단면도,
도 3은 도 1의 Ⅱ-Ⅱ'선에 따른 단면도,
도 4는 본 발명의 실시예에 따른 반도체소자의 평면도,
도 5a 내지 도 5f는 도 4의 Ⅰ-Ⅰ'선에 따른 스토리지노드콘택플러그의 형성 방법을 도시한 공정 단면도,
도 6a 내지 도 6f는 도 4의 Ⅱ-Ⅱ'선에 따른 스토리지노드콘택플러그의 형성 방법을 도시한 공정 단면도,
도 7은 본 발명의 실시예에 따른 ILD CMP의 결과를 나타낸 사진,
도 8은 본 발명의 스토리지노드콘택식각후의 SEM 사진,
도 9a는 본 발명의 SNC CMP 결과를 나타낸 사진,
도 9b는 SNC CMP 후의 CD SEM 사진.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체기판 32 : 소자분리막
33 : 게이트라인 34 : 제1층간절연막
35 : 랜딩플러그콘택 36 : 제2층간절연막
38 : Ti/TiN 39 : 비트라인텅스텐막
40a : 비트라인하드마스크질화막
40b : 비트라인하드마스크텅스텐막
40c : 비트라인하드마스크비정질카본막
44 : 제3층간절연막 45 : 스토리지노드콘택마스크
46 : 스토리지노드콘택홀 48 : 스토리지노드콘택플러그
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 스토리지노드콘택플러그 형성 방법에 관한 것이다.
반도체소자가 고집적화되면서 80nm 기술 이하급의 스토리지노드콘택플러그의 경우 ArF 포토레지스트를 이용한 홀타입(Hole type)으로 콘택을 형성하고 있다.
도 1은 종래기술에 따른 반도체소자의 평면도로서, 활성영역(11a) 상부에 복수의 게이트라인(13)이 일방향으로 배치되고, 게이트라인(13) 사이의 활성영역(11a) 상에 랜딩플러그콘택(15)이 형성되며, 게이트라인(13)과 교차하는 방향으로 랜딩플러그(15) 중 어느 하나와 연결되는 비트라인(BL)이 배치된다.
그리고, 비트라인(BL)과 게이트라인(13)이 교차하는 지역의 랜딩플러그콘택 (15) 상에 스토리지노드콘택플러그(SNC)가 형성되며, 스토리지노드콘택플러그(SNC) 상에 캐패시터의 스토리지노드(SN)가 형성된다.
도 2는 도 1의 Ⅰ-Ⅰ'선에 따른 단면도이고, 도 3은 도 1의 Ⅱ-Ⅱ'선에 따른 단면도이다.
도 2 및 도 3을 참조하면, 반도체기판(11)의 소정영역에 소자분리막(12)을 형성하여 활성영역(11a)을 정의하고, 반도체기판(11) 상에 복수의 게이트라인(13)을 형성한 후, 게이트라인의 양측벽에 게이트라인스페이서를 형성한다.
이어서, 게이트라인(13) 상에 제1층간절연막(14)을 형성하고, 제1층간절연막(14)을 평탄화시킨다. 이어서, 제1층간절연막(14)을 식각하여 게이트라인(13) 사이의 활성영역을 노출시키는 콘택홀을 형성한 후 활성영역 상에 랜딩플러그콘택(15)을 형성한다.
이어서, 랜딩플러그콘택(15) 상부에 제2층간절연막(16)을 형성한 후, 제2층간절연막(16) 상에 비트라인패턴(17)을 형성한다. 이때, 비트라인패턴(17)은 Ti/TiN 배리어메탈(17a), 비트라인텅스텐막(17b) 및 비트라인하드마스크질화막(17c)의 순서로 적층된 것이다.
이어서, 비트라인패턴(17)의 양측벽에 비트라인스페이서(18)를 형성한다.
이어서, 비트라인패턴(17) 사이를 채울때까지 전면에 제3층간절연막(19)을 형성한 후, 제3층간절연막(19) 상에 홀타입의 스토리지노드콘택마스크(20)를 형성 한다.
이어서, 스토리지노드콘택마스크(20)를 식각마스크로 하여 제3층간절연막(19), 제2층간절연막(16)을 식각하여 랜딩플러그콘택(15)의 표면을 노출시키는 스토리지노드콘택홀(21)을 형성한다. 이때, 스토리지노드콘택홀(21) 형성을 위한 식각공정은 자기정렬콘택(Self Aligned Contact) 식각 공정을 이용한다.
후속 공정으로, 도시하지 않았지만, 스토리지노드콘택홀(21)을 채울때까지 플러그 폴리실리콘을 증착한 후 플러그 분리공정을 진행하여 스토리지노드콘택플러그(SNC)를 형성하고, 스토리지노드콘택플러그(SNC) 상에 스토리지노드(SN)를 형성한다.
그러나, 종래기술은 홀타입의 스토리지노드콘택홀에 스토리지노드콘택플러그를 매립하므로 스토리지노드콘택플러그의 탑부분의 오픈 면적이 작아서 후속 스토리지노드와의 오버레이마진이 부족하게 되어 중간에 패드폴리실리콘을 형성해주어야 하는 문제점이 있다.
또한, 홀타입의 스토리지노드콘택홀을 형성하기 위한 식각 진행시 ArF 포토레지스트를 적용하는데 이 경우 고가의 장비적용으로 인한 유지비용 증가로 양산성이 저하되는 문제점이 있다.
또한, 스토리지노드콘택홀 형성을 위한 식각 공정시 비트라인하드마스크질화막의 손실(24)이 불가피하게 발생하고, 이로 인해 후속 스토리지노드와 스토리지노드콘택플러그간에 숏트가 발생하는 등의 SAC 페일이 발생하게 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 스토리지노드콘택플러그의 탑부분의 오픈면적을 증가시키고, 스토리지노드와 스토리지노드콘택플러그간의 SAC 페일이 발생하는 것을 방지하며, 저가의 장비를 적용할 수 있는 반도체소자의 스토리지노드콘택플러그 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 스토리지노드콘택플러그 형성 방법은 랜딩플러그콘택이 형성된 반도체 기판 상부에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 라인타입의 스토리지노드콘택마스크를 형성하는 단계; 상기 스토리지노드콘택마스크를 식각마스크로 상기 층간절연막을 부분식각하여 측면확장된 1차 홀을 형성하는 단계; 상기 1차 홀 아래의 층간절연막의 나머지 부분을 식각하여 상기 랜딩플러그콘택의 표면을 노출시키는 2차 홀을 형성하는 단계; 및 상기 1차 홀과 2차 홀로 이루어지는 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그를 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 측면확장된 1차 홀을 형성하는 단계는 상기 스토리지노드콘택마스크를 식각마스크로 하여 상기 층간절연막을 건식식각하여 1차 홀을 형성하는 단계; 및 습식식각을 진행하여 상기 건식식각으로 형성된 1차 홀을 측면확장시키는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체소자의 스토리지노드콘택플러그 형성 방법은 랜딩플러그콘택이 형성된 반도체기판 상에 제1절연막을 형성하는 단계; 상기 제1절연막 상에 3중층의 하드마스크를 갖는 복수의 비트라인패턴을 형성하는 단계; 상기 비트라인패턴 사이를 채울때까지 상기 비트라인패턴 상부에 제2절연막을 형성하는 단계; 상기 비트라인하드마스크 중에서 두번째 하드마스크 표면이 드러날때까지 상기 제2절연막을 평탄화시키는 단계; 상기 평탄화된 제2절연막 상에 라인타입의 스토리지노드콘택마스크를 형성하는 단계; 상기 스토리지노드콘택마스크를 식각마스크로 상기 제2절연막과 제1절연막을 식각하여 상기 비트라인패턴 사이의 랜딩플러그콘택의 표면을 노출시키면서 입구의 폭이 나머지 역역에 비해 더 넓은 스토리지노드콘택홀을 형성하는 단계; 및 상기 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그를 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 스토리지노드콘택홀을 형성하는 단계는 상기 제1절연막을 부분식각하여 측면확장된 1차 홀을 형성하는 단계; 및 상기 1차 홀 아래의 나머지 제2절연막과 제1절연막을 식각하여 상기 랜딩플러그콘택의 표면을 노출시키는 2차 홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 반도체소자의 평면도이다.
활성영역(31a) 상부에 복수의 게이트라인(33)이 일방향으로 배치되고, 게이 트라인(33) 사이의 활성영역(31a) 상에 랜딩플러그콘택(35)이 형성되며, 게이트라인(33)과 교차하는 방향으로 랜딩플러그(35) 중 어느 하나와 연결되는 비트라인패턴(BL)이 배치된다.
그리고, 비트라인(BL)과 게이트라인(33)이 교차하는 지역의 랜딩플러그콘택 (35) 상에 스토리지노드콘택플러그(48)가 형성되며, 스토리지노드콘택플러그(48) 상에 캐패시터의 스토리지노드(SN)가 형성된다.
도 4에서, 스토리지노드콘택플러그(48)가 형성되는 스토리지노드콘택홀(46)은 후술하겠지만 라인타입의 스토리지노드콘택마스크를 이용하여 입구가 넓은 형태로 형성한 것이다. 여기서, 스토리지노드콘택마스크는 KrF 포토레지스트로만 형성한 것이다.
도 5a 내지 도 5f는 도 4의 Ⅰ-Ⅰ'선에 따른 스토리지노드콘택플러그의 형성 방법을 도시한 공정 단면도이고, 도 6a 내지 도 6f는 도 4의 Ⅱ-Ⅱ'선에 따른 스토리지노드콘택플러그의 형성 방법을 도시한 공정 단면도이다.
도 5a 및 도 6a에 도시된 바와 같이, 반도체기판(31)의 소정영역에 소자분리막(32)을 형성하여 활성영역(31a)을 정의하고, 반도체기판(31) 상에 복수의 게이트라인(33)을 형성한 후, 게이트라인(33)의 양측벽에 게이트라인스페이서(33a)를 형성한다.
이어서, 복수의 게이트라인(33) 사이를 채울때까지 전면에 제1층간절연막(34)을 형성하고, 제1층간절연막(34)을 평탄화시킨다. 이때, 제1층간절연막(34)의 평탄화는 CMP(Chemical Mechanical Polishing) 공정으로 진행하며, CMP 공정은 게 이트라인(33)의 상부 표면이 드러날때까지 진행한다.
이어서, 제1층간절연막(34)을 식각하여 게이트라인(33) 사이의 활성영역(31a)을 노출시키는 콘택홀을 형성한 후 활성영역(31a) 상에 랜딩플러그콘택(35)을 형성한다. 이때, 랜딩플러그콘택(35)은 콘택홀을 채울때까지 폴리실리콘을 증착한 후 에치백 또는 CMP 공정을 진행하여 형성한다.
이어서, 랜딩플러그콘택(35) 상부에 제2층간절연막(36)을 형성한 후, 제2층간절연막(36)을 선택적으로 식각하여 랜딩플러그콘택(35) 중에서 비트라인이 연결될 랜딩플러그콘택의 표면을 노출시키는 비트라인콘택홀(37)을 형성한다.
이어서, 비트라인콘택홀(37)을 포함한 제2층간절연막(36) 상에 비트라인배리어막인 Ti와 TiN의 순서로 적층되는 Ti/TiN(38)의 이중층을 증착한다. 이때, Ti/TiN(38)의 이중층은 100Å∼1000Å 두께로 형성하는데, Ti/TiN(38)은 IMP(Ionized Metal ion Plasma)법으로 증착하며, 증착후에 막질 치밀화를 위해 어닐(850℃/20초)을 진행할 수 있으며, 어닐후에 추가로 접착층으로서 TiN을 IMP법으로 증착할 수도 있다.
이어서, Ti/TiN(38) 상에 CVD법을 이용하여 300Å∼1000Å 두께로 비트라인텅스텐막(39)을 증착한 후, 비트라인텅스텐막(39) 상에 3중층 구조의 비트라인하드마스크(40)를 형성한다. 이때, 비트라인하드마스크(40)는 비트라인하드마스크질화막(Bitline Hardmask nitride, 40a), 비트라인하드마스크텅스텐막(Bitline hardmask W, 40b) 및 비트라인하드마스크비정질카본막(Bitline a-Carbon, 40c)의 순서로 적층하여 형성한다. 그리고, 비트라인하드마스크(40)의 총 두께는 종래기술 의 단일 비트라인하드마스크인 비트라인하드마스크질화막과 동일한 두께로 형성하여 후속 제3층간절연막 증착시의 갭필특성을 유지하도록 한다. 예컨대, 비트라인하드마스크질화막(40a)은 플라즈마질화막(Plasma Enhanced Nitride)을 1000Å∼2500Å 두께로 형성하고, 비트라인하드마스크텅스텐막(40b)은 300Å∼800Å 두께로 형성하고, 비트라인하드마스크비정질카본막(40c)은 1000Å∼2000Å 두께로 형성한다.
이어서, 비트라인하드마스크(40) 상에 반사방지층(Anti Reflective Coating layer, 41)을 형성하는데, 반사방지층(41)은 SiON으로 형성하며, 그 두께는 300Å∼1000Å 두께로 한다.
다음으로, 포토레지스트를 이용한 비트라인마스크(42) 및 식각 공정을 진행하여 비트라인패턴을 형성한다. 따라서, 비트라인패턴은 Ti/TiN(38), 비트라인텅스텐막(39), 비트라인하드마스크(40)의 순서로 적층된 구조가 된다.
상기 비트라인패턴 형성을 위한 식각공정시, 반사방지층(41) 및 3중층의 비트라인하드마스크(40)의 식각은 CF4/CHF3/O2/Ar의 혼합가스를 사용하고, 20mT∼70mT 압력범위에서 300W∼1000W의 파워를 적용하여 진행한다. 그리고, 비트라인텅스텐막(39)과 Ti/TiN(38)의 식각은 SF6/BCl3/N2/Cl2의 혼합가스를 사용하고, 20mT∼70mT 압력범위에서 300W∼1000W의 파워를 적용하여 진행한다.
도 5b 및 도 6b에 도시된 바와 같이, 비트라인마스크(42)를 스트립하는데, 이때 반사방지층(41)이 동시에 제거되어 비트라인패턴의 상부 표면이 노출된다.
이어서, 비트라인패턴을 포함한 전면에 비트라인스페이서질화막을 50Å∼150 Å 두께로 증착한 후 비트라인스페이서 식각을 진행하여 비트라인패턴의 양측벽에 접하는 비트라인스페이서(43)를 형성한다.
이어서, 비트라인패턴 사이를 채울때까지 전면에 제3층간절연막(44)을 증착한다. 이때, 제3층간절연막(44)은 고밀도플라즈마(High Density Plasma) 방식을 이용하여 증착한 산화막으로 형성하고, 그 두께는 4000Å∼10000Å 두께로 한다. 따라서, 제3층간절연막(44)은 비트라인패턴 사이를 채우면서도 비트라인패턴 상부에서 일정 두께를 갖고 형성된다.
도 5c 및 도 6c에 도시된 바와 같이, 제3층간절연막(44)에 대한 화학적기계적연마(이를 'ILD CMP'라고 함)를 진행하여 제3층간절연막(44)을 평탄화시킨다. 이때, 제3층간절연막(44)의 화학적기계적연마는 비트라인하드마스크(40)의 비트라인하드마스크텅스텐막(44b)에서 연마가 정지되도록 하여 진행한다.
즉, 화학적기계적연마 공정시 제3층간절연막(44)은 물론 비트라인하드마스크(40)의 최상부층인 비트라인하드마스크비정질카본막(40c)도 연마가 되도록 하여 비트라인하드마스크텅스텐막(40b)의 표면을 노출시킨다. 여기서, 비트라인하드마스크비정질카본막(40c)은 산화막 물질인 제3층간절연막(44)과 거의 유사한 수준의 연마속도를 가지므로 제3층간절연막(44)을 균일하게 평탄화시킬 수 있다.
이와 같이, 비트라인하드마스크(40) 중의 비트라인하드마스크비정질카본막(40c)을 화학적기계적연마공정시에 제거해주므로써, 3중층 구조의 비트라인하드마스크(40) 도입에 따른 후속 스토리지노드콘택 식각 공정시의 식각부담을 줄여준다.
도 5d 및 도 6d에 도시된 바와 같이, 화학적기계적연마가 완료된 구조물의 전면에 KrF 포토레지스트를 도포하고 노광 및 현상으로 패터닝하여 스토리지노드콘택마스크(45)를 형성한다.
이때, 스토리지노드콘택마스크(45)는 스토리지노드콘택홀이 형성될 부분을 오픈시키는 라인타입의 마스크이며, 더불어 스토리지노드콘택마스크(45)는 비트라인패턴과 교차하는 방향으로 형성된 라인타입의 마스크이다.
이어서, 스토리지노드콘택마스크(45)를 이용하여 스토리지노드콘택 식각을 진행하는데, 이때 스토리지노드콘택식각은 1차적으로 부분식각(Partial etch)을 먼저 진행한다. 예컨대, 비트라인패턴 사이의 랜딩플러그콘택(35) 상부를 개방시키기 위해 제3층간절연막(44)을 식각할 때, 랜딩플러그콘택(35)이 완전히 노출될때까지 식각하지 않고 비트라인텅스텐막(39) 상부의 비트라인하드마스크질화막(40a)의 측벽 일부 깊이(d)까지만 식각을 진행한다.
위와 같이 부분식각으로 진행하는 1차 스토리지노드콘택식각 공정은 건식식각과 습식식각을 혼용하여 진행한다.
먼저, 1차 스토리지노드콘택 식각시 건식식각은 15∼50mT의 압력에서 1000W∼2000W의 파워, CF4, C4F8, C5F8, C4F6, CHF3, CH2F2, Ar, O2, CO 및 N2로 이루어진 그룹중에서 선택되는 가스를 적어도 두가지 이상 혼합한 혼합가스를 사용하여 1000Å∼2000Å 타겟으로 진행한다.
이어서, 습식식각은 불산(HF) 용액 또는 BOE 용액을 이용하여 진행하는데, 이와 같이 불산을 함유한 용액을 이용한 습식식각은 측면식각이 주로 발생하므로 건식식각을 통해 형성된 스토리지노드콘택홀의 1차 홀(46a)의 측면이 확장된다. 따라서, 습식식각을 통해 측면이 확장된 2차 홀(46b)이 형성된다.
상술한 바와 같이 부분식각으로 진행하는 1차 스토리지노드콘택식각 공정시 건식식각과 습식식각을 혼용하여 진행하므로써, 특히 습식식각을 마지막에 진행하므로 1차 스토리지노드콘택식각을 통해 형성되는 1차 홀(46b)의 측면을 확장시킨다.
여기서, 1차 홀(46b)은 스토리지노드콘택홀의 입구영역이 되며, 이에 따라 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그의 탑부분의 오픈면적을 크게 하여 후속 스토리지노드 형성시 정렬마진을 확보할 수 있다.
도 5e 및 도 6e에 도시된 바와 같이, 스토리지노드콘택마스크(45)를 이용한 스토리지노드콘택식각, 2차 스토리지노드콘택식각을 진행한다. 이때, 1차 스토리지노드콘택식각은 건식식각 및 습식식각을 혼용한 부분 식각으로 진행하였으나, 2차 스토리지노드콘택식각은 건식식각을 이용하여 랜딩플러그콘택(35) 상부를 완전히 노출시킬 때까지 1차 홀(46b) 아래의 층간절연막들(44, 36)을 식각하여 스토리지노드콘택홀(46)의 2차 홀(46c)을 개방시킨다. 여기서, 2차 홀(46c) 형성은 건식식각으로 진행하고, 건식식각은 15∼50mT의 압력에서 1000W∼2000W의 파워, C4F8, C5F8, C4F6, CH2F2, Ar, O2, CO 및 N2로 이루어진 그룹중에서 선택되는 적어도 두가지 이상의 가스를 혼합한 혼합가스를 사용하여 진행한다.
상술한 1차 홀(46b)과 2차 홀(46c)은 스토리지노드콘택홀(46)을 이루며, 스 토리지노드콘택홀(46)은 1차 스토리지노드콘택식각에 의해 입구가 측면이 확장된 1차 홀(46b)의 형태로 형성되고, 입구 아래의 나머지 영역은 1차 홀(46b)보다 선폭이 작은 2차 홀(46c)의 형태이다.
도 5f 및 도 6f에 도시된 바와 같이, 스토리지노드콘택마스크(45)를 스트립한 후 세정을 진행하고, 전면에 스토리지노드콘택스페이서용 절연막(질화막)을 증착한 후 스페이서식각(에치백 이용)을 진행하여 스토리지노드콘택홀(46)의 양측벽에 접하는 스토리지노드콘택스페이서(47)를 형성한다. 이때, 비트라인하드마스크(40)의 중간층인 비트라인하드마스크텅스텐막(40b)을 동시에 제거해준다.
이어서, 스토리지노드콘택홀(46)을 채울때까지 플러그 폴리실리콘막을 증착한 후, 비트라인하드마스크질화막(40a)의 상부 표면이 드러날때까지 CMP(이를 'SNC CMP'라고 함)를 진행하여 스토리지노드콘택플러그(48)의 분리를 완료한다.
상술한 실시예에 따르면, 본 발명은 라인타입의 스토리지노드콘택마스크를 이용하여 입구가 넓은 스토리지노드콘택홀을 형성하고, 여기에 스토리지노드콘택플러그(48)를 형성하므로써 후속 스토리지노드와의 오픈 면적을 증가시킨다. 즉, 스토리지노드콘택플러그(48)의 입구는 'W2'의 폭을 갖고, 입구 아래의 나머지 부분은 'W2'보다 작은 'W1'의 폭을 갖게되고, 이로써 스토리지노드콘택플러그(48)의 스토리지노드와의 접촉부분이 매우 넓다.
또한, KrF 포토레지스트를 이용하여 라인타입의 스토리지노드콘택마스크를 형성하므로 별도의 스토리지노드콘택하드마스크 적용없이 포토레지스트로만 스토리지노드콘택마스크를 라인타입으로 형성할 수 있다. 즉, 고가의 장비가 요구되는 ArF 포토레지스트를 사용하지 않아도 되고, 또한 스토리지노드콘택식각을 위한 별도의 하드마스크를 도입할 필요없이 KrF 포토레지스트로만 스토리지노드콘택식각을 진행할 수 있다.
또한, 비트라인패턴 형성시 3중의 하드마스크를 적용하므로써 스토리지노드콘택식각시 비트라인하드마스크 손실을 최소화한다.
도 7은 본 발명의 실시예에 따른 ILD CMP의 결과를 나타낸 사진으로서, 비트라인하드마스크텅스텐막 위에서 연마가 정지됨을 알 수 있다. 이때, 비트라인하드마스크텅스텐막의 손실은 200Å 이하로 작다. 그리고, 웨이퍼의 위치별로 변동이 거의 없음을 알 수 있다.
표1은 본 발명의 실시예에 따른 스토리지노드콘택 식각의 진행 결과를 나타낸 표이고, 도 8은 본 발명의 스토리지노드콘택식각후의 SEM 사진이다.
| DICD | 습식식각 | FICD(인라인 | FICD(B-SEM) | R-W HM | R-Nit HM | Nit loss | Top CD | Bar CD | |
| 타겟 | 150nm | 450Å | 95nm | 0Å | 1200Å | 0Å | 200nm | 54nm | |
| Law data | 148nm | 437Å | 110nm | 106nm | 214Å | 1506Å | 0 | 243nm | 53nm |
표1의 결과는 다음과 같은 레시피로 진행하여 얻은 결과이다.
1차 건식식각(SNC1) : 50mT/1000W/200W/80CF4/20CHF3/12O2/60mm/15" 또는 30mT/900W/1500W/21C4F6/16O2/800Ar/30mm/14"
2차 건식식각(SNC2) : 30mT/700W/1100W/20C4F6/10O2/1000Ar/30mm/60"
1차 홀 형성시의 습식식각 : 20:1 BOE 10"
표1에서 알 수 있듯이, 스토리지노드콘택식각 완료후에 비트라인하드마스크질화막의 손실(Nit loww)이 0Å로 거의 없음을 알 수 있다.
도 9a는 본 발명의 SNC CMP 결과를 나타낸 사진이고, 도 9b는 SNC CMP 후의 CD SEM 사진이다..
도 9a 및 도 9b를 살펴보면, 스토리지노드콘택플러그간 분리CD를 40nm 이상으로 확보함에 따라 자기정렬콘택 마진은 평균 800Å으로 확보할 수 있었다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 라인타입의 스토리지노드콘택마스크를 이용하여 입구가 넓은 스토리지노드콘택홀을 형성하고, 여기에 스토리지노드콘택플러그를 형성하므로써 후속 스토리지노드와의 오픈 면적을 증가시켜 패드폴리실리콘 형성없이 스토리지노드와의 오버레이마진을 증가시킬 수 있는 효과가 있다.
또한, 본 발명은 KrF 포토레지스트를 이용하여 라인타입의 스토리지노드콘택마스크를 형성하므로써 별도의 스토리지노드콘택하드마스크 적용없이 포토레지스트로만 스토리지노드콘택마스크를 라인형태로 형성하여 원가를 줄일 수 있는 효과가 있다.
또한, 비트라인패턴 형성시 3중의 하드마스크를 적용하므로써 스토리지노드콘택식각시 비트라인하드마스크 손실을 최소화하여 SAC 페일을 방지할 수 있는 효과가 있다.
Claims (21)
- 랜딩플러그콘택이 형성된 반도체 기판 상부에 층간절연막을 형성하는 단계;상기 층간절연막 상에 라인타입의 스토리지노드콘택마스크를 형성하는 단계;상기 스토리지노드콘택마스크를 식각마스크로 상기 층간절연막을 부분식각하여 측면확장된 1차 홀을 형성하는 단계;상기 1차 홀 아래의 층간절연막의 나머지 부분을 식각하여 상기 랜딩플러그콘택의 표면을 노출시키는 2차 홀을 형성하는 단계; 및상기 1차 홀과 2차 홀로 이루어지는 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그를 형성하는 단계를 포함하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제1항에 있어서,상기 측면확장된 1차 홀을 형성하는 단계는,상기 스토리지노드콘택마스크를 식각마스크로 하여 상기 층간절연막을 건식식각하여 1차 홀을 형성하는 단계; 및습식식각을 진행하여 상기 건식식각으로 형성된 1차 홀을 측면확장시키는 단계를 포함하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제2항에 있어서,상기 건식식각은,15∼50mT의 압력에서 1000W∼2000W의 파워, CF4, C4F8, C5F8, C4F6, CHF3, CH2F2, Ar, O2, CO 및 N2로 이루어진 그룹중에서 선택되는 가스를 적어도 두가지 이상 혼합한 혼합가스를 사용하여 1000Å∼2000Å 타겟으로 진행하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제2항에 있어서,상기 습식식각은, 불산을 함유한 용액으로 진행하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제1항 내지 제4항 중 어느 한 항에 있어서,상기 1차 홀은 상기 2차 홀보다 폭이 더 넓은 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제5항에 있어서,상기 2차 홀을 형성하는 단계는,건식식각으로 진행하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제6항에 있어서,상기 건식식각은, 15∼50mT의 압력에서 1000W∼2000W의 파워, C4F8, C5F8, C4F6, CH2F2, Ar, O2, CO 및 N2로 이루어진 그룹중에서 선택되는 적어도 두가지 이상의 가스를 혼합한 혼합가스를 사용하여 진행하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제5항에 있어서상기 스토리지노드콘택마스크는, KrF 포토레지스트로 형성하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 랜딩플러그콘택이 형성된 반도체기판 상에 제1절연막을 형성하는 단계;상기 제1절연막 상에 3중층의 하드마스크를 갖는 복수의 비트라인패턴을 형성하는 단계;상기 비트라인패턴 사이를 채울때까지 상기 비트라인패턴 상부에 제2절연막을 형성하는 단계;상기 비트라인하드마스크 중에서 두번째 하드마스크 표면이 드러날때까지 상기 제2절연막을 평탄화시키는 단계;상기 평탄화된 제2절연막 상에 라인타입의 스토리지노드콘택마스크를 형성하는 단계;상기 스토리지노드콘택마스크를 식각마스크로 상기 제2절연막과 제1절연막을 식각하여 상기 비트라인패턴 사이의 랜딩플러그콘택의 표면을 노출시키면서 입구의 폭이 나머지 역역에 비해 더 넓은 스토리지노드콘택홀을 형성하는 단계; 및상기 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그를 형성하는 단계를 포함하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제9항에 있어서,상기 스토리지노드콘택홀을 형성하는 단계는,상기 제1절연막을 부분식각하여 측면확장된 1차 홀을 형성하는 단계; 및상기 1차 홀 아래의 나머지 제2절연막과 제1절연막을 식각하여 상기 랜딩플러그콘택의 표면을 노출시키는 2차 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제10항에 있어서,상기 측면확장된 1차 홀을 형성하는 단계는,상기 스토리지노드콘택마스크를 식각마스크로 하여 상기 제1절연막을 건식식각하여 1차 홀을 형성하는 단계; 및습식식각을 진행하여 상기 건식식각으로 형성된 1차 홀을 측면확장시키는 단계를 포함하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제11항에 있어서,상기 건식식각은,15∼50mT의 압력에서 1000W∼2000W의 파워, CF4, C4F8, C5F8, C4F6, CHF3, CH2F2, Ar, O2, CO 및 N2로 이루어진 그룹중에서 선택되는 가스를 적어도 두가지 이상 혼합한 혼합가스를 사용하여1000Å∼2000Å 타겟으로 진행하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제11항에 있어서,상기 습식식각은, 불산용액으로 진행하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제10항에 있어서,상기 2차 홀을 형성하는 단계는,건식식각으로 진행하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제14항에 있어서,상기 건식식각은, 15∼50mT의 압력에서 1000W∼2000W의 파워, C4F8, C5F8, C4F6, CH2F2, Ar, O2, CO 및 N2의로 이루어진 그룹중에서 선택되는 적어도 두가지 이상의 가스를 혼합한 혼합가스를 사용하여 진행하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제9항 내지 제15항 중 어느 한 항에 있어서,상기 비트라인하드마스크는,비트라인하드마스크질화막, 비트라인하드마스크텅스텐막 및 비트라인하드마스크비정질카본막의 순서로 적층된 것이고, 상기 비트라인하드마스크비정질카본막은 상기 제2절연막의 평탄화시에 제거되는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제16항에 있어서,상기 비트라인하드마스크질화막은 1000Å∼2500Å 두께로 형성하고, 상기 비트라인하드마스크텅스텐막은 300Å∼800Å 두께로 형성하며, 상기 비트라인하드마스크비정질카본막은 1000Å∼2000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제16항에 있어서,상기 스토리지노드콘택플러그를 형성하는 단계는,상기 스토리지노드콘택홀의 양측벽에 접하는 스토리지노드콘택스페이서를 형성하는 단계;상기 스토리지노드콘택홀을 채울때까지 전면에 상기 스토리지노드콘택플러그용 도전층을 형성하는 단계; 및상기 비트라인하드마스크질화막이 드러날때까지 상기 스토리지노드콘택플러그용 도전층을 평탄화시키는 단계를 포함하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제18항에 있어서,상기 스토리지노드콘택스페이서를 형성하는 단계는,상기 스토리지노드콘택홀을 포함한 전면에 스페이서용 절연막을 증착하는 단계; 및상기 스페이서용 절연막을 스페이서식각하되, 상기 비트라인하드마스크텅스텐막까지 제거되도록 식각하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제18항에 있어서,상기 스토리지노드콘택플러그용 도전층은, 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
- 제9항에 있어서,상기 스토리지노드콘택마스크는, KrF 포토레지스트로 형성하는 것을 특징으로 하는 반도체소자의 스토리지노드콘택플러그 형성 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050114363A KR100753049B1 (ko) | 2005-11-28 | 2005-11-28 | 반도체소자의 스토리지노드콘택플러그 형성 방법 |
| TW095115903A TWI310965B (en) | 2005-11-28 | 2006-05-04 | Method for forming storage node contact plug in semiconductor device |
| US11/418,720 US7427564B2 (en) | 2005-11-28 | 2006-05-05 | Method for forming storage node contact plug in semiconductor device |
| CNB2006100901770A CN100477159C (zh) | 2005-11-28 | 2006-07-03 | 在半导体器件中形成存储节点接触塞的方法 |
| JP2006244175A JP4953740B2 (ja) | 2005-11-28 | 2006-09-08 | 半導体素子のストレージノードコンタクトプラグの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050114363A KR100753049B1 (ko) | 2005-11-28 | 2005-11-28 | 반도체소자의 스토리지노드콘택플러그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070055878A true KR20070055878A (ko) | 2007-05-31 |
| KR100753049B1 KR100753049B1 (ko) | 2007-08-30 |
Family
ID=38088085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050114363A KR100753049B1 (ko) | 2005-11-28 | 2005-11-28 | 반도체소자의 스토리지노드콘택플러그 형성 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7427564B2 (ko) |
| JP (1) | JP4953740B2 (ko) |
| KR (1) | KR100753049B1 (ko) |
| CN (1) | CN100477159C (ko) |
| TW (1) | TWI310965B (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100929643B1 (ko) * | 2008-03-07 | 2009-12-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| KR101139461B1 (ko) * | 2010-10-04 | 2012-05-02 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
| KR20130104850A (ko) * | 2012-03-15 | 2013-09-25 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724568B1 (ko) * | 2005-10-12 | 2007-06-04 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| JP4543392B2 (ja) * | 2005-11-01 | 2010-09-15 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP4552835B2 (ja) * | 2005-11-14 | 2010-09-29 | エルピーダメモリ株式会社 | キャパシタの製造方法 |
| US7709367B2 (en) * | 2006-06-30 | 2010-05-04 | Hynix Semiconductor Inc. | Method for fabricating storage node contact in semiconductor device |
| KR100750943B1 (ko) * | 2006-07-03 | 2007-08-22 | 삼성전자주식회사 | 반도체 장치의 배선 구조물 및 그 형성 방법 |
| US20080240936A1 (en) * | 2007-04-02 | 2008-10-02 | Douglas Kent Ritterling | Portable air compressor |
| CN101355123B (zh) * | 2007-07-23 | 2010-12-01 | 广镓光电股份有限公司 | 具有低缺陷密度的半导体发光组件及其制造方法 |
| KR101248943B1 (ko) * | 2007-10-23 | 2013-03-29 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| JP2009152361A (ja) * | 2007-12-20 | 2009-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2010050311A (ja) | 2008-08-22 | 2010-03-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| EP2347164B1 (en) * | 2008-10-07 | 2013-11-06 | Techtronic Power Tools Technology Limited | Portable air compressor |
| KR101205173B1 (ko) * | 2009-07-28 | 2012-11-27 | 에스케이하이닉스 주식회사 | 반도체 소자의 형성 방법 |
| EP2320085A3 (en) * | 2009-11-05 | 2012-01-25 | Techtronic Power Tools Technology Limited | Portable air compressor |
| US8586470B2 (en) * | 2010-04-27 | 2013-11-19 | Stmicroelectronics S.R.L. | Multilevel interconnect structures and methods of fabricating same |
| US9768371B2 (en) | 2012-03-08 | 2017-09-19 | D-Wave Systems Inc. | Systems and methods for fabrication of superconducting integrated circuits |
| CN103456680B (zh) * | 2012-06-05 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 低k介质层中形成孔槽的方法 |
| KR20140016663A (ko) | 2012-07-30 | 2014-02-10 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| US9153483B2 (en) | 2013-10-30 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of semiconductor integrated circuit fabrication |
| KR102468781B1 (ko) | 2015-07-01 | 2022-11-22 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US20170162444A1 (en) | 2015-12-02 | 2017-06-08 | International Business Machines Corporation | Contact resistance reduction for advanced technology nodes |
| WO2018144601A1 (en) | 2017-02-01 | 2018-08-09 | D-Wave Systems Inc. | Systems and methods for fabrication of superconducting integrated circuits |
| US20200152851A1 (en) | 2018-11-13 | 2020-05-14 | D-Wave Systems Inc. | Systems and methods for fabricating superconducting integrated circuits |
| US11158571B2 (en) | 2018-12-20 | 2021-10-26 | Micron Technology, Inc. | Devices including conductive interconnect structures, related electronic systems, and related methods |
| US11164873B2 (en) * | 2019-05-23 | 2021-11-02 | Micron Technology, Inc. | Apparatuses including laminate spacer structures, and related memory devices, electronic systems, and methods |
| CN114121778A (zh) | 2020-08-26 | 2022-03-01 | 长鑫存储技术有限公司 | 存储器及其制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003978B1 (ko) | 1994-11-30 | 1997-03-24 | 대우통신 주식회사 | 휴대용 단말기의 고정국 접속방법 |
| KR0168338B1 (ko) * | 1995-05-31 | 1998-12-15 | 김광호 | 랜딩 패드를 갖는 반도체 메모리 장치의 제조방법 |
| KR970003978A (ko) * | 1995-06-23 | 1997-01-29 | 김주용 | 디램(dram) 셀의 캐패시터의 형성 방법 |
| SG54456A1 (en) | 1996-01-12 | 1998-11-16 | Hitachi Ltd | Semconductor integrated circuit device and method for manufacturing the same |
| US6043119A (en) * | 1997-08-04 | 2000-03-28 | Micron Technology, Inc. | Method of making a capacitor |
| JP2000294640A (ja) | 1999-04-09 | 2000-10-20 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4145003B2 (ja) * | 2000-07-14 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| DE10042235A1 (de) * | 2000-08-28 | 2002-04-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer elektrisch leitenden Verbindung |
| US6844583B2 (en) * | 2001-06-26 | 2005-01-18 | Samsung Electronics Co., Ltd. | Ferroelectric memory devices having expanded plate lines |
| KR100456312B1 (ko) | 2002-07-19 | 2004-11-10 | 주식회사 하이닉스반도체 | 반도체 소자의 초미세 콘택홀 형성방법 |
| KR100539272B1 (ko) * | 2003-02-24 | 2005-12-27 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR100607647B1 (ko) * | 2003-03-14 | 2006-08-23 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| KR100587635B1 (ko) * | 2003-06-10 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
-
2005
- 2005-11-28 KR KR1020050114363A patent/KR100753049B1/ko active IP Right Grant
-
2006
- 2006-05-04 TW TW095115903A patent/TWI310965B/zh not_active IP Right Cessation
- 2006-05-05 US US11/418,720 patent/US7427564B2/en active Active
- 2006-07-03 CN CNB2006100901770A patent/CN100477159C/zh not_active Expired - Fee Related
- 2006-09-08 JP JP2006244175A patent/JP4953740B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100929643B1 (ko) * | 2008-03-07 | 2009-12-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| KR101139461B1 (ko) * | 2010-10-04 | 2012-05-02 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
| KR20130104850A (ko) * | 2012-03-15 | 2013-09-25 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100753049B1 (ko) | 2007-08-30 |
| CN1976001A (zh) | 2007-06-06 |
| JP4953740B2 (ja) | 2012-06-13 |
| TWI310965B (en) | 2009-06-11 |
| TW200735188A (en) | 2007-09-16 |
| US7427564B2 (en) | 2008-09-23 |
| JP2007150257A (ja) | 2007-06-14 |
| CN100477159C (zh) | 2009-04-08 |
| US20070123040A1 (en) | 2007-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100753049B1 (ko) | 반도체소자의 스토리지노드콘택플러그 형성 방법 | |
| KR100673884B1 (ko) | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 | |
| CN1333456C (zh) | 用于制造具有细微图案的半导体装置的方法 | |
| KR100670662B1 (ko) | 반도체소자 제조 방법 | |
| KR100343146B1 (ko) | 다마신 구조의 게이트 전극이 형성된 반도체 소자 및 그의형성방법 | |
| KR100607647B1 (ko) | 반도체소자의 제조 방법 | |
| KR100724630B1 (ko) | 반도체소자의 제조 방법 | |
| KR100492898B1 (ko) | 반도체 소자 제조 방법 | |
| KR100616499B1 (ko) | 반도체소자 제조 방법 | |
| KR100670706B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| US20070173057A1 (en) | Method for fabricating storage node contact in semiconductor device | |
| KR100571652B1 (ko) | 미세 패턴 형성이 가능한 반도체 장치 제조 방법 | |
| KR20060000912A (ko) | 반도체 소자 제조 방법 | |
| KR20030096660A (ko) | 반도체소자 제조방법 | |
| KR20070063672A (ko) | 반도체소자의 스토리지노드콘택 형성 방법 | |
| KR100524806B1 (ko) | 반도체 소자의 스토리지노드콘택 형성 방법 | |
| KR100537187B1 (ko) | 반도체소자 제조 방법 | |
| KR20070073441A (ko) | 반도체소자의 스토리지노드콘택 형성 방법 | |
| KR20040001938A (ko) | 반도체소자의 자기정렬콘택 형성방법 | |
| KR100695417B1 (ko) | 미세 패턴 형성이 가능한 반도체 장치 제조 방법 | |
| KR20060023004A (ko) | 반도체소자의 콘택 플러그 형성 방법 | |
| KR20050063410A (ko) | 반도체소자 제조방법 | |
| KR20070097806A (ko) | 반도체 소자의 제조방법 | |
| KR100869358B1 (ko) | 반도체소자 제조방법 | |
| KR20050116665A (ko) | 반도체 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140723 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150721 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180725 Year of fee payment: 12 |