KR100456312B1 - 반도체 소자의 초미세 콘택홀 형성방법 - Google Patents

반도체 소자의 초미세 콘택홀 형성방법 Download PDF

Info

Publication number
KR100456312B1
KR100456312B1 KR10-2002-0042319A KR20020042319A KR100456312B1 KR 100456312 B1 KR100456312 B1 KR 100456312B1 KR 20020042319 A KR20020042319 A KR 20020042319A KR 100456312 B1 KR100456312 B1 KR 100456312B1
Authority
KR
South Korea
Prior art keywords
contact hole
chemical
pattern
csp
forming
Prior art date
Application number
KR10-2002-0042319A
Other languages
English (en)
Other versions
KR20040008651A (ko
Inventor
최상태
백승원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0042319A priority Critical patent/KR100456312B1/ko
Priority to US10/623,419 priority patent/US7001710B2/en
Publication of KR20040008651A publication Critical patent/KR20040008651A/ko
Application granted granted Critical
Publication of KR100456312B1 publication Critical patent/KR100456312B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143—Electron beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/146—Laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명은 화학적팽창공정(Chemically Swelling Process; CSP) 및 레지스트 플로우공정(Resist Flow Process; RFP)을 이용하여 KrF 광원의 노광공정으로 100㎚ 이하의 초미세 콘택홀을 형성할 수 있는 반도체 소자의 초미세 콘택홀 형성방법을 제공한다.
본 발명은 절연막이 형성된 반도체 기판 상에 절연막의 콘택홀 예정영역을 노출시키는 KrF용 포토레지스트 패턴을 형성하는 단계; 기판 전면 상에 상기 포토레지스트 패턴과 반응성을 갖는 CSP용 화학물질막을 형성하는 단계; CSP 공정으로 화학물질막과 포토레지스트 패턴을 서로 반응시켜 포토레지스트 패턴 주변을 둘러싸는 화학물질패턴을 형성하여 콘택홀의 CD를 1차 감소시키는 단계; 기판을 DI 워터로 린스하는 단계; 및 RFP 공정으로 화학물질패턴을 플로우시켜 화학물질패턴의 측부를 소정 두께만큼 증폭시켜 콘택홀의 CD를 2차 감소시키는 단계를 포함하는 반도체 소자의 초미세 콘택홀 형성방법에 의해 달성될 수 있다.

Description

반도체 소자의 초미세 콘택홀 형성방법{METHOD OF FORMING ULTRA FINE CONTACT HOLE FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 KrF 광원을 이용한 반도체 소자의 초미세 콘택홀 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따른 패턴의 미세화에 대응하기 위하여, 248㎚의파장을 갖는 KrF 광원을 이용하여 노광공정을 수행하고 있다. 그러나, KrF 광원을 이용한 노광공정도 100㎚ 이하의 초미세 패턴을 형성하는 데에는 한계가 있다. 따라서, 최근에는 KrF 보다 파장이 짧은 193㎚의 ArF 광원을 이용한 노광공정을 적용하고 있다.
그러나, ArF 광원을 이용하는 경우 사용되는 ArF용 포토레지스트는 Kr용 포토레지스트에 비해 분자구조가 약하기 때문에, SEM을 이용한 CD(Critical Dimension) 측정시 전자에 노출되는 부분의 패턴이 변형할 가능성이 높고 내식각성이 열악하다는 문제가 있다. 또한, 기존의 노광장비를 이용하여 마스크 작업을 수행할 수 없기 때문에 장비교체가 요구되므로 제조비용이 높아지게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 화학적팽창공정(Chemically Swelling Process; CSP) 및 레지스트 플로우공정 (Resist Flow Process; RFP)을 이용하여 KrF 광원의 노광공정으로 100㎚ 이하의 초미세 콘택홀을 형성할 수 있는 반도체 소자의 초미세 콘택홀 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 초미세 콘택홀 형성방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 절연막
12 : 포토레지스트막 12A : 포토레지스트 패턴
13 : 화학물질막 13A : 화학물질패턴
100 : 레티클
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 절연막이 형성된 반도체 기판 상에 상기 절연막의 콘택홀 예정영역에 오픈부를 갖는 KrF용 포토레지스트 패턴을 형성하는 단계; 상기 기판 전면 상에 상기 포토레지스트 패턴과 반응성을 갖는 CSP용 화학물질막을 형성하는 단계; CSP 공정으로 상기 화학물질막과 포토레지스트 패턴을 서로 반응시켜 상기 포토레지스트 패턴 주변을 둘러싸는 화학물질패턴을 형성하여 상기 오픈부의 CD를 1차 감소시키는 단계; 상기 기판을 린스하는 단계; RFP 공정으로 상기 화학물질패턴을 플로우시켜 상기 화학물질패턴의 측부를 소정 두께만큼 증폭시켜 상기 오픈부의 CD를 2차 감소시키는 단계; 및 상기 오픈부의 CD가 2차 감소된 상기 화학물질패턴 및 포토레지스트패턴을 식각마스크로하여 상기 절연막을 식각하는 단계를 포함하는 반도체 소자의 초미세 콘택홀 형성방법에 의해 달성될 수 있다.
여기서, CSP용 화학물질막은 DI와 가교제, 솔벤트, 및 PAG를 함유하는 레지스트 조성물로서, 상기 DI가 90%를 넘고 나머지는 가교제, 솔벤트, 및 PAG들이 차지하는 조성을 갖는 것을 특징으로 하고, 1000Å∼3000Å의 두께로 형성한다.
또한, CSP 공정은 가열공정, 노광공정 또는 전자투과공정으로 수행하되, 가열공정은 90 내지 130℃ 의 온도에서 수행하고, 노광공정은 KrF 광원의 경우 20 내지 30mJ/㎠ 이상의 노광에너지로 수행한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 초미세 콘택홀 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 상부에 절연막(11)이 형성된 반도체 기판(10) 상에 KrF용 포토레지스트막(12)을 도포한다. 그 다음, 레티클(100) 및 KrF 광원을 이용한 노광공정으로 포토레지스트막(12)의 일부를 노광한 후 현상하여, 도 1b에 도시된 바와 같이, 절연막(11)의 콘택홀 예정영역을 노출시키는 포토레지스트 패턴(12A)을 형성한다. 이때, 248㎚ 파장의 KrF 광원에 의해, 포토레지스트 패턴(12A) 사이의 간격, 즉 콘택홀의 CD가 180㎚ 정도가 된다.
도 1c를 참조하면, 포토레지스트 패턴(12A)이 형성된 기판 전면 상에 포토레지스트 패턴(12A)과의 반응성을 갖는 CSP용 화학물질막(13)을 형성한다. 여기서, CSP용 화학물질막(13)은 DI와 가교(crosslinker)제, 솔벤트, 및 PAG(Photo Acid Generator)를 함유하는 레지스트 조성물로서, CSP용 화학물질막(13)의 조성은 DI가 90%를 넘고 나머지는 가교제, 솔벤트, 및 PAG들이 차지하고 있다. 또한, CSP용 화학물질막(13)은 콘택홀의 CD와 후속으로 수행되는 RFP 공정을 고려하여 즉, 포토레지스트패턴보다는 얇은 두께로 형성하되, 바람직하게 1000Å ∼3000Å의 두께로 형성한다. 즉, 화학물질막(13)을 1000Å 미만으로 너무 얇게 형성하면 1차 CD 감소(shrink)에 영향을 미칠뿐만 아니라 RFP 수행시 플로우될 물질양이 적어서 2차 CD 감소시에도 영향을 미치게 된다.
도 1d를 참조하면, CSP 공정을 수행하여 화학물질막(13)과 포토레지스트 패턴(12A)을 서로 반응시켜 포토레지스트 패턴(12A) 주변을 둘러싸는 화학물질패턴 (13A)을 형성하여 콘택홀 CD를 예컨대, 50㎚ 만큼 1차 감소시킨 후, 상기 기판을 DI 워터로 린스한다. 여기서, CSP 공정은 가열공정이나 노광공정 또는 전자투과공정으로 수행할 수 있는데, 후속 RFP 공정을 감안하여 화학물질패턴(13A)의 상부 두께(A)를 소정 두께만큼 확보함과 동시에 원하는 크기만큼의 CD 감소를 위하여 화학물질패턴(13A)의 측벽 두께(B)를 소정두께만큼 확보할 수 있도록, 가열공정시 온도를 적절하게 조절하거나, 노광공정시 노광에너지를 적절하게 조절한다. 바람직하게, 가열공정시 온도는 90 내지 130℃ 정도로 조절하고, 노광공정시 노광에너지는 KrF 광원의 경우 20 내지 30mJ/㎠ 이상으로 조절한다.
그 다음, RFP 공정을 수행하여 화학물질패턴(13A)을 플로우시켜 화학물질패턴(13A)의 측부를 소정 두께(C)만큼 증폭시켜, 도 1e에 도시된 바와 같이, 콘택홀 CD를 예컨대, 50㎚ 만큼 2차 감소시킨다. 바람직하게, 원하는 크기만큼의 2차 CD 감소를 위하여 화학물질패턴(13A)의 레지스트의 플로우양을 조절하기 위하여, RFP 공정시 온도를 적절하게 조절한다. 이와 같이, 1차 및 2차 CD 감소에 의해, 콘택홀의 CD가 80㎚ 정도가 된다.
그 후, 도시되지는 않았지만, 화학물질패턴(13A) 및 포토레지스트 패턴(12A)을 식각 마스크로하여 하부의 절연막(11)을 식각하여 80㎚ CD의 초미세 콘택홀을 형성한다.
상기 실시예에 의하면, CSP 공정으로 KrF 광원에 의해 형성된 포토레지스트 패턴사이의 간격, 즉 콘택홀 CD를 소정 크기만큼 1차 감소시킨 후 다시 RFP 공정으로 소정 크기만큼 2차 감소시킴으로써, KrF 광원의 노광공정으로도 80㎚ 이하의 초미세 콘택홀을 용이하게 형성할 수 있게 된다.
한편, 상기 실시예에서는 CSP 공정 후 RFP 공정을 수행하여 초미세 콘택홀을 형성하였으나, 이와 달리 RFP 공정을 먼저 수행한 후 CSP 공정을 수행하는 것도 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 CSP 공정 및 RFP 공정을 병행하여 KrF 광원의 노광공정으로 용이하게 초미세 콘택홀을 형성할 수 있으므로, 패턴 변형 및 제조비용 상승을 야기시키는 것 없이 초고집적 소자를 제조할 수 있다.

Claims (7)

  1. KrF 광원을 이용한 반도체 소자의 초미세 콘택홀 형성방법으로서,
    절연막이 형성된 반도체 기판 상에 상기 절연막의 콘택홀 예정영역에 오픈부를 갖는 KrF용 포토레지스트 패턴을 형성하는 단계;
    상기 기판 전면 상에 상기 포토레지스트 패턴과 반응성을 갖는 CSP용 화학물질막을 형성하는 단계;
    CSP 공정으로 상기 화학물질막과 포토레지스트 패턴을 서로 반응시켜 상기 포토레지스트 패턴 주변을 둘러싸는 화학물질패턴을 형성하여 상기 오픈부의 CD를 1차 감소시키는 단계;
    상기 기판을 린스하는 단계;
    RFP 공정으로 상기 화학물질패턴을 플로우시켜 상기 화학물질패턴의 측부를 소정 두께만큼 증폭시켜 상기 오픈부의 CD를 2차 감소시키는 단계; 및
    상기 오픈부의 CD가 2차 감소된 상기 화학물질패턴 및 포토레지스트패턴을 식각마스크로하여 상기 절연막을 식각하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 초미세 콘택홀 형성방법.
  2. 제 1 항에 있어서,
    상기 CSP용 화학물질막은 DI와 가교제, 솔벤트, 및 PAG를 함유하는 레지스트 조성물로서, 상기 DI가 90%를 넘고 나머지는 가교제, 솔벤트, 및 PAG들이 차지하는 조성을 갖는 것을 특징으로 하는 반도체 소자의 초미세 콘택홀 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 CSP용 화학물질막은 1000Å∼3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 초미세 콘택홀 형성방법.
  4. 제 1 항에 있어서,
    상기 CSP 공정은 가열공정 또는 노광공정 또는 전자투과공정으로 수행하는 것을 특징으로 하는 반도체 소자의 초미세 콘택홀 형성방법.
  5. 제 4 항에 있어서,
    상기 가열공정은 90 내지 130℃ 의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 초미세 콘택홀 형성방법.
  6. 제 4 항에 있어서,
    상기 노광공정은 KrF 광원의 경우 20 내지 30mJ/㎠ 이상의 노광에너지로 수행하는 것을 특징으로 하는 반도체 소자의 초미세 콘택홀 형성방법.
  7. 제 1 항에 있어서,
    상기 기판을 린스하는 단계를 DI 워터로 수행하는 것을 특징으로 하는 반도체 소자의 초미세 콘택홀 형성방법.
KR10-2002-0042319A 2002-07-19 2002-07-19 반도체 소자의 초미세 콘택홀 형성방법 KR100456312B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0042319A KR100456312B1 (ko) 2002-07-19 2002-07-19 반도체 소자의 초미세 콘택홀 형성방법
US10/623,419 US7001710B2 (en) 2002-07-19 2003-07-18 Method for forming ultra fine contact holes in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0042319A KR100456312B1 (ko) 2002-07-19 2002-07-19 반도체 소자의 초미세 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR20040008651A KR20040008651A (ko) 2004-01-31
KR100456312B1 true KR100456312B1 (ko) 2004-11-10

Family

ID=32064863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0042319A KR100456312B1 (ko) 2002-07-19 2002-07-19 반도체 소자의 초미세 콘택홀 형성방법

Country Status (2)

Country Link
US (1) US7001710B2 (ko)
KR (1) KR100456312B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493029B1 (ko) * 2002-10-26 2005-06-07 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
KR100900243B1 (ko) * 2002-12-21 2009-06-02 주식회사 하이닉스반도체 반도체소자의 비트라인 형성방법
KR100753049B1 (ko) 2005-11-28 2007-08-30 주식회사 하이닉스반도체 반도체소자의 스토리지노드콘택플러그 형성 방법
KR100663367B1 (ko) * 2005-12-06 2007-01-02 삼성전자주식회사 반도체소자의 시디 측정방법 및 관련된 측정기
KR100703985B1 (ko) * 2006-02-17 2007-04-09 삼성전자주식회사 반도체 소자의 제조 방법
US7863663B2 (en) * 2006-04-07 2011-01-04 Micron Technology, Inc. Hybrid electrical contact
KR100907889B1 (ko) * 2007-11-29 2009-07-15 주식회사 동부하이텍 마스크 패턴 형성 방법
US8574950B2 (en) * 2009-10-30 2013-11-05 International Business Machines Corporation Electrically contactable grids manufacture
EP2612366A4 (en) * 2010-09-03 2017-11-22 Tetrasun, Inc. Fine line metallization of photovoltaic devices by partial lift-off of optical coatings
US9673341B2 (en) 2015-05-08 2017-06-06 Tetrasun, Inc. Photovoltaic devices with fine-line metallization and methods for manufacture
US10090357B2 (en) 2015-12-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of using a surfactant-containing shrinkage material to prevent photoresist pattern collapse caused by capillary forces
CN110931354B (zh) * 2018-09-19 2023-05-05 中芯国际集成电路制造(上海)有限公司 半导体结构以及半导体结构的制造方法
US11854868B2 (en) * 2021-03-30 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Scalable patterning through layer expansion process and resulting structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073971A (ko) * 1999-05-17 2000-12-05 윤종용 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법
KR20010057071A (ko) * 1999-12-17 2001-07-04 박종섭 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법
KR20020001195A (ko) * 2000-06-27 2002-01-09 박종섭 반도체 소자의 감광막패턴 형성 방법
KR20040005329A (ko) * 2002-07-09 2004-01-16 삼성전자주식회사 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35821A (en) * 1862-07-08 Improvement in fastening covers to vulcanizlng-flasks
US5178989A (en) 1989-07-21 1993-01-12 Board Of Regents, The University Of Texas System Pattern forming and transferring processes
JP3281053B2 (ja) 1991-12-09 2002-05-13 株式会社東芝 パターン形成方法
JP2688168B2 (ja) 1992-11-03 1997-12-08 インターナショナル・ビジネス・マシーンズ・コーポレイション フォトレジストイメージ形成プロセス
FR2716547A1 (fr) 1994-02-24 1995-08-25 Fujitsu Ltd Procédé pour former un motif de résist et pour fabriquer un dispositif à semi-conducteur.
JPH07261392A (ja) 1994-03-17 1995-10-13 Fujitsu Ltd 化学増幅レジスト及びこれを用いるレジストパターンの形成方法
JPH09205270A (ja) 1996-01-24 1997-08-05 Fuji Photo Film Co Ltd 金属パターンの形成方法
JPH1070354A (ja) 1996-08-28 1998-03-10 Fuji Photo Film Co Ltd 金属パターンの形成方法
JP3993272B2 (ja) 1997-05-02 2007-10-17 大日本印刷株式会社 厚膜パターン形成方法
JP3077648B2 (ja) 1997-11-06 2000-08-14 日本電気株式会社 化学増幅系レジストのパターン形成方法
JP2000174127A (ja) 1998-12-10 2000-06-23 Fuji Electric Co Ltd 半導体装置の製造方法
KR100421034B1 (ko) 1999-04-21 2004-03-04 삼성전자주식회사 레지스트 조성물과 이를 이용한 미세패턴 형성방법
JP2001100428A (ja) 1999-09-27 2001-04-13 Mitsubishi Electric Corp 半導体装置の製造方法、微細パターン形成用薬液および半導体装置
KR100328448B1 (ko) * 1999-12-29 2002-03-16 박종섭 반도체 소자의 위상반전 마스크 제조방법
US6420098B1 (en) 2000-07-12 2002-07-16 Motorola, Inc. Method and system for manufacturing semiconductor devices on a wafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073971A (ko) * 1999-05-17 2000-12-05 윤종용 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법
KR20010057071A (ko) * 1999-12-17 2001-07-04 박종섭 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법
KR100349375B1 (ko) * 1999-12-17 2002-08-21 주식회사 하이닉스반도체 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법
KR20020001195A (ko) * 2000-06-27 2002-01-09 박종섭 반도체 소자의 감광막패턴 형성 방법
KR20040005329A (ko) * 2002-07-09 2004-01-16 삼성전자주식회사 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20040008651A (ko) 2004-01-31
US20040072104A1 (en) 2004-04-15
US7001710B2 (en) 2006-02-21

Similar Documents

Publication Publication Date Title
KR100456312B1 (ko) 반도체 소자의 초미세 콘택홀 형성방법
US20100183982A1 (en) Method of manufacturing a semiconductor device
US6361928B1 (en) Method of defining a mask pattern for a photoresist layer in semiconductor fabrication
KR20040005472A (ko) 듀얼 다마신 패턴 형성방법
US20030224589A1 (en) Pattern formation method
JP2013057877A (ja) パターン形成方法
JP2010073899A (ja) 基板処理方法および基板処理装置
KR100498716B1 (ko) 미세 패턴 형성방법
KR20100011489A (ko) 반도체 소자의 콘택홀 형성 방법
KR100645835B1 (ko) 반도체 소자의 감광막패턴 형성 방법
TWI825960B (zh) 半導體裝置的製造方法
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
JPH10333341A (ja) レジストパターン形成方法及び半導体装置の製造方法
KR100265361B1 (ko) 포토레지스트의 식각 선택비 개선방법
US9773671B1 (en) Material composition and process for mitigating assist feature pattern transfer
KR100274751B1 (ko) 화학증폭형감광막패턴방법
KR20050066895A (ko) 미세 콘택홀 형성 방법
KR19990040497A (ko) 반도체소자의 패턴형성방법
KR20090122649A (ko) 반도체 소자 패턴의 해상도 향상 방법
US20030073039A1 (en) Method of forming a patterned photoresist with a non-distorted profile
KR20070021506A (ko) 반도체 소자의 제조방법
KR20020028114A (ko) 선폭감소를 위한 포토 레지스트패턴 형성방법
KR20030002665A (ko) 반도체소자의 미세패턴 형성방법
KR20050059794A (ko) 반도체 소자의 초미세 콘택홀 형성방법
KR20060000487A (ko) 반도체 소자의 레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee