KR100869358B1 - 반도체소자 제조방법 - Google Patents
반도체소자 제조방법 Download PDFInfo
- Publication number
- KR100869358B1 KR100869358B1 KR1020020037253A KR20020037253A KR100869358B1 KR 100869358 B1 KR100869358 B1 KR 100869358B1 KR 1020020037253 A KR1020020037253 A KR 1020020037253A KR 20020037253 A KR20020037253 A KR 20020037253A KR 100869358 B1 KR100869358 B1 KR 100869358B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- etching
- hard mask
- film
- contact
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02K—DYNAMO-ELECTRIC MACHINES
- H02K7/00—Arrangements for handling mechanical energy structurally associated with dynamo-electric machines, e.g. structural association with mechanical driving motors or auxiliary dynamo-electric machines
- H02K7/18—Structural association of electric generators with mechanical driving motors, e.g. with turbines
- H02K7/1807—Rotary generators
- H02K7/1853—Rotary generators driven by intermittent forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
- H01H9/02—Bases, casings, or covers
- H01H9/0214—Hand-held casings
- H01H9/0235—Hand-held casings specially adapted for remote control, e.g. of audio or video apparatus
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02K—DYNAMO-ELECTRIC MACHINES
- H02K51/00—Dynamo-electric gears, i.e. dynamo-electric means for transmitting mechanical power from a driving shaft to a driven shaft and comprising structurally interrelated motor and generator parts
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02K—DYNAMO-ELECTRIC MACHINES
- H02K7/00—Arrangements for handling mechanical energy structurally associated with dynamo-electric machines, e.g. structural association with mechanical driving motors or auxiliary dynamo-electric machines
- H02K7/10—Structural association with clutches, brakes, gears, pulleys or mechanical starters
- H02K7/116—Structural association with clutches, brakes, gears, pulleys or mechanical starters with gears
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 자기정렬콘택 형성시 게이트전극 및 하드마스크의 손실을 최소화하고, 공정마진을 확보하며, 콘택저항을 최소화하기에 적합한 반도체소자 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 이웃하는 다수의 도전패턴이 형성된 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 하드마스크용 물질막을 증착한후, 그 상부에 콘택 형성용 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 물질막을 식각하여 콘택 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴과 상기 하드마스크를 식각마스크로 상기 절연막 일부를 식각하여 오픈부를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 오픈부가 형성된 전체 프로파일을 따라 식각정지막을 형성하는 단계; 및 식각선택비를 갖는 조건으로 전면식각을 실시하여, 상기 식각정지막과 절연막을 선택적으로 제거함으로써, 상기 도전패턴 사이의 상기 기판 상부를 노출시키는 콘택홀을 형성하는 단계를 포함하는 반도체소자 제조방법을 제공한다.
SAC, 하드마스크, 게이트전극, 하드마스크, 식각정지막.
Description
도 1은 질화막을 식각방지막으로 사용하는 SAC 형성 공정을 도시한 단면도.
도 2는 종래의 콘택 플러그가 형성된 공정 단면을 도시한 SEM 사진.
도 3a 내지 도 3e는 본 발명의 일실시예에 따른 반도체 소자의 자기정렬콘택 형성 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
30 : 기판 31 : 게이트절연막
32 : 게이트전극 33 : 게이트 하드마스크
34: 스페이서 절연막 35 : 절연막
36 : 콘택 하드마스크 37 : 포토레지스트 패턴
38 : 오픈부 39 : 식각정지막
38 : 오픈부 39 : 식각정지막
40 : 콘택홀
본 발명은 반도체소자 제조방법에 관한 것으로 특히, 자기정렬콘택(Self Align Contact; 이하 SAC이라 함) 형성 방법에 관한 것이다.
소자의 집적도 향상을 통하여 포토레지스트를 이용한 패턴 형성 공정 자체의 마진과 오버래이의 정확도(Overlay accuracy)를 안정적으로 확보하기가 어렵게 됨에 따라 SAC 공정이 도입되었는 바, SAC 공정은 콘택홀 등의 패턴을 형성함에 있어서 별도의 마스크를 사용하지 않고 이미 증착된 물질을 이용하여 식각을 하는 방식으로 비용 감소에 큰 역할을 하는 것으로, SAC 공정 자체는 여러가지 방법을 사용하고 있으나 대표적인 방법으로는 질화막을 식각방지막으로 사용한다.
또한, 집적도 증가에 따라 층간 콘택 공정이 적용되었고, 이러한 층간 콘택을 이용한 플러그가 도입되었다. 예컨대, 0.15㎛급 반도체소자에서는 비트라인콘택(Bitline contact)과 스토리지노드콘택(Storagenode contact)을 형성할 때 원형(Hole type) 콘택마스크를 사용하는데, 이는 사진식각공정의 오정렬(Mis-alignment)로 인하여 콘택영역 확보에 어려움이 있다. 이를 개선하기 위하여 이종의 절연막질간 예컨대, 산화막과 질화막의 식각선택비 차이를 이용하는 전술한 바와 같은 SAC 공정을 도입하였다.
SAC에 의한 플러그 식각시 T형 플러그 마스크 또는 I형 플러그 마스크를 이용하는데, 이는 플러그간을 절연시키기 위한 산화막을 식각하여 플러그 콘택홀을 형성한 후, 플러그 콘택홀에 예컨대, 폴리실리콘을 증착하고 이를 화학기계적연마(Chemical Mechanical Polishing; 이하 CMP라 함) 공정으로 평탄화시켜 콘택홀에 플러그를 매립시키는 기술인 바, 층간절연막(Inter Layer Dielectric; ILD)에 의해 절연된 하부전도층과 상부전도층간의 콘택을 실시함에 있어서, 콘택홀 형성후 이 콘택홀 내부에만 폴리실리콘 등의 플러그 물질을 매립하여 플러그를 형성하는 이러한 방법이 널리 사용되고 있다.
그러나, T형 마스크를 이용한 SAC 플러그 공정은 비트라인콘택의 오정렬 여유는 충분하나, 스토리지코드콘택의 오정렬과 산화막 식각시 발생하는 경사 단면으로 인하여 충분한 콘택영역 확보에 문제가 있어, 0.13㎛급 반도체소자에서는 그 적용이 어렵다. 한편, I형 마스크를 이용한 SAC 고정은 소자분리마스크(ISOlation mask; 이하 ISO라 함)를 필드산화막(Field OXide; 이하 FOX이라 함) 위로 이동시켜 산화막을 식각하는 방법으로서, 최근에 주로 적용되는 기술이다.
도 1은 질화막을 식각방지막으로 사용하는 SAC 형성 공정을 도시한 단면도로서, 기판(10) 상에 이웃하는 게이트전극(11)이 형성되어 있으며, 그 측벽에는 스페이서(13)가 형성되어 있으며, 그 상부에는 SAC 공정시 게이트전극의 손실을 방지하기 위한 질화막 계열의 게이트 하드마스크(12)가 형성되어 있다.
한편, 전술한 바와 종래의 SAC에 의한 플러그 형성 공정은 다음과 같은 문제점이 있는 바, 도 1은 이러한 구조 상부에 층간절연막(14)을 증착한 후, 스토리지노드 또는 비트라인 등의 콘택 플러그 형성을 위한 SAC 공정시 'A'와 같이 게이트 하드마스크(12)와 게이트전극(11)의 손실을 나타내고 있다. 이러한 SAC 공정 진행시 기판(10) 하부의 불순물 접합영역까지 식각 타겟을 하고 식각 진행시 전술한 'A'와 같은 손실을 피할 수 없다.
즉, 식각 공정시 하지층과의 통전을 위해 과도식각(Over etch)을 진행하여야 하는데 이 때, 상부의 게이트전극(11) 등의 전도층은 계속적으로 오픈된 상태에서 어택(Attack)을 받게 되는 바, 이는 후속 플러그 등의 전도성 물질과의 단락을 유발하여 소자의 전기적 특성 열화 및 수율을 떨어뜨리는 요인이 된다.
따라서, 전술한 문제점을 근본적으로 개선하기 위해선 식각시 고선택비의 식각 조건을 개발하여야 하나 현실적인 어려움이 있다.
도 2는 종래의 콘택 플러그가 형성된 공정 단면을 도시한 SEM 사진이다.
도 2를 참조하면, 전술한 도 1에서의 게이트 하드마스크 어택에 의해 플러그와 게이트전극 간의 전기적 단락(B)이 발생할 가능성이 증대됨을 알 수 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 자기정렬콘택 형성시 게이트전극 및 하드마스크의 손실을 최소화하고, 공정마진을 확보하며, 콘택저항을 최소화하기에 적합한 반도체소자 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위해 본 발명은, 이웃하는 다수의 도전패턴이 형성된 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 하드마스크용 물질막을 증착한후, 그 상부에 콘택 형성용 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 물질막을 식각하여 콘택 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴과 상기 하드마스크를 식각마스크로 상기 절연막 일부를 식각하여 오픈부를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 오픈부가 형성된 전체 프로파일을 따라 식각정지막을 형성하는 단계; 및 식각선택비를 갖는 조건으로 전면식각을 실시하여, 상기 식각정지막과 절연막을 선택적으로 제거함으로써, 상기 도전패턴 사이의 상기 기판 상부를 노출시키는 콘택홀을 형성하는 단계를 포함하는 반도체소자 제조방법을 제공한다.
본 발명은 게이트전극 사이의 기판의 활성영역을 오픈시키기 위한 SAC 식각공정에서 절연막 일부 식각후 포토레지스트 패턴을 제거하고, 식각된 프로파일을 따라 식각정지막을 형성한 후, 포토레지스트라는 폴리머 소스없이 식각가스만으로 식각 프로파일 확보할 수 있도록하며, 콘택 오픈 결함을 방지하고자 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명하는 바, 도 3a 내지 도 3e는 본 발명의 일실시예에 따른 반도체 소자의 자기정렬콘택 형성 공정을 도시한 단면도로서, 이를 참조하여 상세히 후술한다.
도 3a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(20) 상에 이웃하며, 그 상부에 질화막 계열의 게이트 하드마스크(33)를 구비하는 다수의 게이트전극(32)을 형성한다.
구체적으로, 산화막계열의 게이트절연막(31)과 폴리실리콘, 텅스텐, 텅스텐 실리사이드 또는 텅스텐질화막 등을 단독 또는 혼합하여 게이트전극(32)을 형성하고, 게이트 하드마스크(33)를 형성하는 바, 통상적인 게이트전극 패턴 형성 공정에서와 같이 각 형성 물질을 적층한 후, 차례로 패터닝한 후, SAC 공정시 게이트전극(32) 및 게이트 하드마스크(33)의 어택을 방지하며, 산화막 계열의 절연막(35)과의 식각선택비를 확보하기 위한 질화막 계열의 스페이서 절연막(34)을 게이트전극(32) 패턴이 형성된 전체 프로파일을 따라 얇게 증착한다.
게이트전극(32) 패턴 사이의 스페이스를 충분히 채울 수 있을 정도로 BPSG(BoroPhospho Silicate Glass)막, APL(Advanced Planalization Layer)막 또는 HDP(High Density Plasma)산화막 등을 단독 또는 적층하여 2000Å ∼ 10000Å의 두께로 절연막(35)을 형성한다.
이어서, CMP 또는 전면식각을 통해 절연막(35)을 식각하여 절연막(35) 상부를 평탄화시키는 바, 절연막(35) 형성시 자체 평탄성이 우수한 물질막 예컨대, APL(Advanced Planarization Layer)막을 이용하여 평탄화 공정을 생략할 수 있다.
이어서 도 3b에 도시된 바와 같이, 절연막(35) 상에 하드마스크용 폴리실리콘막을 증착한 후, 콘택 형성을 위한 예컨대, ArF용의 경우 1000Å ∼ 5000Å의 두께로 포토레지스트 패턴(37)을 형성한 다음, 포토레지스트 패턴(37)을 식각마스크로 하드마스크용 폴리실리콘막을 선택적으로 식각하여 콘택 하드마스크(36)를 형성한 다음, 포토레지스트 패턴(27)과 콘택 하드마스크(36)를 식각마스크로 절연막(35) 일부를 식각하여 오픈부(38)를 형성한다.
여기서, 콘택 하드마스크(36) 물질로 사용한 폴리실리콘은 도핑되거나(Doped) 또는 도핑되지 않은(Undoped) 것 모두 사용 가능하며, 그 두께는 500Å ∼ 3000Å 정도가 되도록 한다.
또한 패턴 형성시 마스크는 홀타입(Hole type)이나 티타입(T type) 또는 바타입(Bar type) 모두 사용 가능하며, 포토레지스트 패턴(37) 형성시 ArF 등의 미세 패턴 형성용 노광원과 그 전용 포토레지스트를 사용할 경우에는 콘택 하드마스크(36)와 포토레지스트 패턴(37) 사이에 유기계열의 반사방지막(Organic ARC)을 형성하는 것이 바람직하며, 그 두께는 100Å ∼ 1000Å 정도가 되도록 한다.
절연막(35)을 일부 식각하여 패턴 형상을 정의할 때, 게이트 하드마스크(33) 상부로 300Å 이상이 되도록 식각타겟을 정하는 것이 바람직하다.
이어서, 포토레지스트 스트립(Photoresist strip) 공정을 실시하여 포토레지스트 패턴(37)을 제거한 후, 세정 공정을 통해 스트립 과정에서의 식각 잔류물을 제거한다.
계속해서 도 3c에 도시된 바와 같이, 오픈부(38)가 형성된 전체 프로파일을 따라 식각정지막(39)을 형성하는 바, 질화막 계열을 이용하여 100Å ∼ 500Å 정도의 두께가 되도록 한다.
식각정지막(39)은 SAC 공정시 폴리머 소스가 없는 식각 공정에서의 식각 프로파일을 개선하며 절연막(35)의 측면 식각을 방지하기 위한 것이다.
다음으로 도 3d 에 도시된 바와 같이, 식각정지막(39)을 전면식각하면서 노출되는 절연막(35)을 식각하여 콘택홀(40)을 형성한다. 이 때 SAC 공정에서 사용하는 레시피(Recipe)를 사용하는 바, 콘택 이외 지역의 절연막(35) 상부는 코택 하드마스크(36)에서 식각멈춤이 일어나고 콘택홀(40)에서는 스페이서 절연막(34)에서 식각멈춤이 일어나도록 공정 시간 등을 적절히 조절한다.
따라서, 절연막(35) 측벽에는 식각정지막(39)이 잔류하여 식각 프로파일 향상과 절연막(35) 어택을 방지한다.
한편, 전술한 전면식각시 사용하는 SAC 공정시 사용하는 식각가스는 불소계플라즈마 예컨대, C2F4, C2F6, C3F8, C4F6, C5F8 또는 C5F10 등의 CxFy(x,y는 1 ∼ 10)를 주식각가스로 하며, 여기에 식각 공정시 폴리머를 발생시키기 위한 가스 즉, CH2F2, C3HF5 또는 CHF3 등의 CxHyFz(x,y,z는 1 ∼ 10)가스 또는 O2 가스를 첨가하며, 이 때 캐리어 가스로 He, Ne, Ar 또는 Xe 등의 비활성 가스를 사용한다.
따라서, 폴리머 소스인 포토레지스트 패턴을 식각마스크를 이용하던 통상적인 SAC 공정을 적용하지 않고 식각정지막(39)과 콘택 하드마스크(36)를 SAC 프로파일 형성을 위한 일종의 식각마스크로 전면식각을 통해 SAC 프로파일을 얻을 수 있다. 즉, 폴리머 소스없이도 SAC 식각 가스만을 사용하여 양호한 식각 프로파일을 얻을 수 있으며, 게이트전극(32) 패턴의 어택과 콘택오픈결함을 방지할 수 있다.
이어서, 세정공정을 통해 SAC 공정에 따른 식각부산물을 제거한다.
도 3e는 전술한 공정 후 콘택홀(40) 저면의 스페이서 절연막(34)을 제거하여 기판(30) 표면을 노출시킨 후, 콘택홀을 포함한 전면에 폴리실리콘 또는 텅스텐 등이 콘택되도록 증착한 후, CMP 등의 평탄화 공정을 실시한 후의 공정 단면을 도시한다.
전술한 본 발명은, 포토레지스트 등의 폴리머 소스없이 식각정지막과 하드마스크를 형성한 후 SAC 식각시 사용하는 가스를 이용한 전면식각을 통해 양호한 SAC 프로파일을 얻을 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은, 콘택 형성시 식각마진을 증대시킬 수 있고, 콘택오픈결함을 감소시킬 수 있어, 궁극적으로 반도체 소자의 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.
Claims (7)
- 이웃하는 다수의 도전패턴이 형성된 기판 상에 절연막을 형성하는 단계;상기 절연막 상에 하드마스크용 물질막을 증착한후, 그 상부에 콘택 형성용 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 물질막을 식각하여 콘택 하드마스크를 형성하는 단계;상기 포토레지스트 패턴과 상기 하드마스크를 식각마스크로 상기 절연막 일부를 식각하여 오픈부를 형성하는 단계;상기 포토레지스트 패턴을 제거하는 단계;상기 오픈부가 형성된 전체 프로파일을 따라 식각정지막을 형성하는 단계; 및식각선택비를 갖는 조건으로 전면식각을 실시하여, 상기 식각정지막과 절연막을 선택적으로 제거함으로써, 상기 도전패턴 사이의 상기 기판 상부를 노출시키는 콘택홀을 형성하는 단계를 포함하는 반도체소자 제조방법.
- 제 1 항에 있어서,상기 전면식각을 실시하는 단계에서,CxFy(x,y는 1 ∼ 10)를 주식각가스로 하며, 여기에 식각 공정시 폴리머를 발생시키기 위한 가스로 CxHyFz(x,y,z는 1 ∼ 10)가스 또는 O2 가스를 더 추가한 혼합가스를 이용하는 것을 특징으로 하는 반도체소자 제조 방법.
- 제 1 항에 있어서,상기 하드마스크용 물질막은 도핑된 폴리실리콘막 또는 도핑되지 않은 폴리실리콘막을 포함하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 3 항에 있어서,상기 하드마스크용 물질막을 500Å 내지 3000Å의 두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 1 항에 있어서,상기 식각정지막은 질화막을 이용하여 100Å 내지 500Å의 두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 1 항에 있어서,상기 하드마스크용 물질막 증착 후, 유기계열의 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 6 항에 있어서,상기 반사방지막을 100Å 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020037253A KR100869358B1 (ko) | 2002-06-29 | 2002-06-29 | 반도체소자 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020037253A KR100869358B1 (ko) | 2002-06-29 | 2002-06-29 | 반도체소자 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040001919A KR20040001919A (ko) | 2004-01-07 |
KR100869358B1 true KR100869358B1 (ko) | 2008-11-19 |
Family
ID=37313651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020037253A KR100869358B1 (ko) | 2002-06-29 | 2002-06-29 | 반도체소자 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100869358B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020010816A (ko) * | 2000-07-31 | 2002-02-06 | 박종섭 | 반도체소자의 콘택 형성 방법 |
KR20020074003A (ko) * | 2001-03-19 | 2002-09-28 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR20030002371A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체 소자의 식각 방법 |
-
2002
- 2002-06-29 KR KR1020020037253A patent/KR100869358B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020010816A (ko) * | 2000-07-31 | 2002-02-06 | 박종섭 | 반도체소자의 콘택 형성 방법 |
KR20020074003A (ko) * | 2001-03-19 | 2002-09-28 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR20030002371A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체 소자의 식각 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20040001919A (ko) | 2004-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7094672B2 (en) | Method for forming self-aligned contact in semiconductor device | |
KR100587635B1 (ko) | 반도체소자의 제조 방법 | |
KR100670662B1 (ko) | 반도체소자 제조 방법 | |
KR100492898B1 (ko) | 반도체 소자 제조 방법 | |
KR100685677B1 (ko) | 반도체 소자 제조 방법 | |
KR100616499B1 (ko) | 반도체소자 제조 방법 | |
KR20030096660A (ko) | 반도체소자 제조방법 | |
KR100869358B1 (ko) | 반도체소자 제조방법 | |
KR100856058B1 (ko) | 반도체소자의 자기정렬콘택 형성방법 | |
KR100643568B1 (ko) | 반도체소자의 깊은 콘택홀 형성 방법 | |
KR100919675B1 (ko) | 반도체소자 제조 방법 | |
KR20030093436A (ko) | 반도체소자 제조방법 | |
KR20040001938A (ko) | 반도체소자의 자기정렬콘택 형성방법 | |
KR101073123B1 (ko) | 반도체소자 제조 방법 | |
KR100945225B1 (ko) | 반도체소자 제조 방법 | |
KR100744001B1 (ko) | 랜딩 플러그 콘택 형성 방법 | |
KR100695417B1 (ko) | 미세 패턴 형성이 가능한 반도체 장치 제조 방법 | |
KR101073130B1 (ko) | 반도체소자의 자기정렬콘택 형성 방법 | |
KR100816721B1 (ko) | 반도체소자 제조방법 | |
KR100649971B1 (ko) | 반도체소자의 콘택 플러그 형성방법 | |
KR100745058B1 (ko) | 반도체 소자의 셀프 얼라인 콘택홀 형성방법 | |
KR101046717B1 (ko) | 반도체 소자의 자기정렬콘택 형성 방법 | |
KR20040057490A (ko) | 반도체소자 제조 방법 | |
KR100869357B1 (ko) | 공극 발생을 최소화할 수 있는 반도체소자 제조방법 | |
KR100744681B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |