KR20070020160A - 면실장형 전자부품과 그 제조방법 - Google Patents

면실장형 전자부품과 그 제조방법 Download PDF

Info

Publication number
KR20070020160A
KR20070020160A KR1020057015539A KR20057015539A KR20070020160A KR 20070020160 A KR20070020160 A KR 20070020160A KR 1020057015539 A KR1020057015539 A KR 1020057015539A KR 20057015539 A KR20057015539 A KR 20057015539A KR 20070020160 A KR20070020160 A KR 20070020160A
Authority
KR
South Korea
Prior art keywords
electrode terminal
synthetic resin
electronic component
manufacturing
pieces
Prior art date
Application number
KR1020057015539A
Other languages
English (en)
Other versions
KR101130633B1 (ko
Inventor
마사히코 코바야카와
마사히데 마에다
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20070020160A publication Critical patent/KR20070020160A/ko
Application granted granted Critical
Publication of KR101130633B1 publication Critical patent/KR101130633B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

적어도 1세트의 전극단자편(2, 3)과, 이 1세트의 전극단자편에 대하여 전기적으로 접속한 반도체 소자(4)를 구비하고, 이들의 전체를 합성수지제의 패키지체(6)로, 상기 각 전극단자편에 있어서의 하면 중 일부가 상기 패키지체의 하면에 노출되도록 밀봉하여 이루어지는 전자부품에 있어서, 상기 패키지체의 측면에, 합성수지제의 피막층(11)을 상기 전극단자편으로부터 바깥쪽으로 일체로 연장되는 연결 리드편의 선단에 있어서의 절단면을 피복하도록 형성함으로써, 상기 연결 리드편의 선단에 있어서의 절단면이 노출되는 것에 의한 폐해를 해소한다.

Description

면실장형 전자부품과 그 제조방법{SURFACE MOUNTING TYPE ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 프린트 회로기판 등에 대하여 납땜으로 면실장하도록 한 다이오드 또는 트랜지스터 등의 전자부품 중, 상기 전자부품에 있어서의 각 전극단자편의 일부가 상기 전자부품에 있어서의 패키지체의 하면에, 납땜면으로서 노출된다는 구성으로 한 전자부품과, 그 제조방법에 관한 것이다.
종래, 이러한 종류의 면실장형의 전자부품(1')은 특허문헌 1에 있어서의 도 13에 기재되고, 또한 도 18 내지 도 20에 나타내는 바와 같이 구성되어 있다.
즉, 이 면실장형의 전자부품(1')은 상기 하나의 전자부품(1')에 있어서 1세트를 이루는 하나의 전극단자편(2')과 2개의 전극단자편(3') 중 하나의 전극단자편(2')의 상면에 반도체 칩 등의 반도체 소자(4')를 탑재하고, 이 반도첸 소자(4')와 상기 다른 2개의 전극단자편(3') 사이를 금속선(5')에 의한 와이어본딩 등으로 전기적으로 접속한 후, 이들의 전체를 합성수지제 패키지체(6')에 의해서 상기 각 전극단자편(2', 3')에 있어서의 일부의 하면이 상기 패키지체(6')에 있어서의 하면에 납땜용 실장면(7', 8')으로서 노출하도록 밀봉한다는 구성으로 하고 있다.
그리고, 상기한 종래에 있어서의 전자부품(1')의 제조시에는, 상기 특허문헌 1에 기재되어 있는 바와 같이, 도시하지 않은 금속판제의 리드 프레임에, 제조목적의 전자부품(1')의 하나를 구성하는 적어도 1세트의 전극단자편(2', 3')을, 상기 전자부품(1')의 복수개를 나란히 배치한 개소에 상기 각 전극단자편(2', 3')의 상호간을 연결 리드편(9', 10')을 통해서 일체로 연결하여 지지한 형태로 하여 설치하고, 이 각 1세트의 전극단자편(2', 3')에 대해서, 상기 반도체 소자(4')의 탑재, 금속선(5')에 의한 와이어본딩을 행하고, 또한 합성수지에 의한 상기 패키지체(6')의 트랜스퍼 성형을 행한 후, 상기 연결 리드편(9', 10')을 상기 패키지체(6')에 있어서의 측면의 개소에서 절단함으로써, 상기 리드 프레임을 상기 각 전자부품(1')마다 분리한다는 방법을 채용하고 있다.
특허문헌 1: 일본 특허공개 2002-222906호 공보
그러나, 이 종래의 기술에 있어서 상기 각 전극단자편(2', 3') 상호간을 일체로 연결하여 지지하는 연결 리드편(9', 10')은 좁은 폭으로 하면서 또한 두께를 리드 프레임에 대한 부분적인 에칭처리 등으로 얇게 함으로써, 상기 연결 리드편(9', 10')에 있어서의 상기 패키지체(6')에 있어서의 측면의 개소에서의 절단을 용이하게 하고 있지만, 상기 패키지체(6')에 있어서의 측면에는 상기 각 연결 리드편(9', 10')에 있어서의 절단면이 노출되게 된다.
이와 같이, 상기 각 연결 리드편(9', 10')에 있어서의 절단면이 패키지체(6')의 측면에 노출되는 것은 이하에 서술하는 바와 같이,
ⅰ) 상기 구성으로 하는 전자부품(1')을 프린트 회로기판 등에 대하여 납땜 실장할 때, 이 전자부품(1')에 있어서의 상기 각 연결 리드편(9', 10')의 절단면과, 프린트 회로기판 등에 있어서의 배선패턴 사이에 땜납 브릿지가 발생할 우려가 크다.
ⅱ) 상기 구성으로 하는 전자부품(1')의 복수개를 프린트 회로기판 등에 대하여 나란히 납땜 실장하였을 때, 서로 인접하는 전자부품(1')에 있어서의 각 연결 리드편(9', 10')의 절단면 상호간에 전기방전이 발생할 우려가 있는 것에 추가로, 그 납땜 실장시에 서로 인접하는 각 전자부품(1)에 있어서의 각 연결 리드편(9', 10')의 절단면 상호간에 땜납 브릿지가 생길 우려가 있기 때문에, 상기 각 전자부품(1')의 피치 간격을 넓게 하지 않으면 안되므로, 단위면적당 실장할 수 있는 개수, 즉 실장밀도를 높게 하는 것은 불가능하다.
ⅲ) 상기 각 연결 리드편(9', 10')의 절단면이 노출되어 있기 때문에, 이 절단면에 녹 등의 부식이 발생할 뿐만 아니라, 상기 패키지체(6')의 내부에 있어서의 내습성이 저하된다.
라고 하는 등의 문제가 있었다.
본 발명은, 이들 문제를 해소한 전자부품과, 그 제조방법을 제공하는 것을 기술적 과제로 하는 것이다.
이 기술적 과제를 달성하기 위한 본 발명의 전자부품은, 청구항 1에 기재한 바와 같이, "적어도 1세트의 전극단자편과, 이 1세트의 전극단자편에 대하여 전기적으로 접속한 반도체 소자를 구비하고, 상기 각 전극단자편 및 반도체 소자의 전체를 합성수지제의 패키지체로, 상기 각 전극단자편에 있어서의 하면 중 적어도 일부가 상기 패키지체에 있어서의 하면에 납땜용 실장면으로서 노출되도록 밀봉하여 이루어지는 전자부품에 있어서,
상기 패키지체의 측면에, 합성수지제의 피막층을 상기 전극단자편으로부터 바깥쪽으로 일체로 연장되는 연결 리드편의 선단에 있어서의 절단면을 피복하도록 형성한다."는 것을 특징으로 하고 있다.
또, 본 발명의 전자부품은 청구항 2에 기재된 바와 같이,
"상기 청구항 1의 기재에 있어서, 상기 패키지체에 있어서의 측면 중 상기 연결 리드편의 선단에 있어서의 절단면이 노출되는 부분을, 상기 측면보다 오목하게 하고, 이 오목하게 한 부분에 상기 피막층을 형성한다."는 것을 특징으로 하고 있다.
또 본 발명의 전자부품은 청구항 3에 기재된 바와 같이,
"상기 청구항 1의 기재에 있어서, 상기 피막층 중 상기 패키지체에 있어서의 하면 부분을 상향경사의 경사면으로 한다."는 것을 특징으로 하고 있다.
다음에, 본 발명의 제조방법은, 청구항 4에 기재된 바와 같이,
"금속판제의 리드 프레임에, 제조목적의 전자부품의 하나를 구성하는 적어도 1세트의 전극단자편을, 상기 전자부품의 복수개를 나란히 하여 배치하는 개소의 각각에 상기 각 전극단자편의 상호간을 연결 리드편을 통해서 일체로 연결한 형태로 하여 설치하는 공정,
상기 리드 프레임에 있어서의 각 1세트의 전극단자편에 대하여 반도체 소자를 전기적으로 접속하도록 공급하는 공정,
상기 리드 프레임에, 상기 각 전극단자편 및 각 반도체 소자의 전체를 밀봉하는 합성수지제의 반상체를, 상기 각 전극단자편에 있어서의 하면 중 적어도 일부가 상기 반상체의 하면에 납땜용 실장면으로서 노출되도록 설치하는 공정,
상기 반상체에 있어서의 하면 중 상기 각 전자부품 사이의 부분에, 상기 개구홈을 상기 연결 리드편을 절단하는 깊이로 하여 새겨서 형성하는 공정,
상기 개구홈 내에 피막층용 합성수지를 충전하는 공정,
상기 반상체 중 상기 개구홈 내의 부분을, 상기 개구홈 내의 좌우 양측에 상기 충전 합성수지의 일부를 피막층으로서 남기도록 절단함으로써 상기 각 전자부품마다 분할하는 공정을 구비하고 있다."는 것을 특징으로 하고 있다.
또, 본 발명의 제조방법은, 청구항 5에 기재된 바와 같이,
"상기 청구항 4에 기재한 구성에 있어서, 상기 개구홈 내에 피막층용 합성수지를 충전하는 공정이, 이 합성수지 표면이 아치형으로 오목한 형상으로 하는 공정이다."는 것을 특징으로 하고 있다.
또, 본 발명의 제조방법은, 청구항 6에 기재된 바와 같이,
"상기 청구항 4 또는 5의 기재에 있어서, 상기 개구홈에 있어서의 홈 폭치수가 상기 개구홈에 있어서의 깊이치수의 1∼2배이다."는 것을 특징으로 하고 있다.
덧붙여서, 본 발명의 제조방법은, 청구항 7에 기재된 바와 같이,
"상기 청구항 4의 기재에 있어서, 상기 개구홈 내에 피막층용 합성수지를 충전하는 공정을, 상기 반상체를 그 하면이 상향으로 되도록 뒤집어서 행한다."는 것을 특징으로 하고 있다.
이와 같이, 전자부품에 있어서의 패키지체의 측면에, 합성수지제 피막층을 상기 전극단자편으로부터 바깥쪽으로 일체로 연장되는 연결 리드편의 선단에서의 절단면을 피복하도록 형성함으로써, 상기 연결 리드편 전체를 패키지체와 그 측면에 형성된 피막층에 의해서 완전히 밀봉할 수 있다.
이것에 의해, 전자부품을 프린트 회로기판 등에 대하여 납땜 실장할 때에, 상기 전자부품 중 납땜면용의 실장면 이외의 부분과 프린트 회로기판 등의 사이에 땜납 브릿지가 발생하는 것을 확실히 방지할 수 있다.
또한, 상기 전자부품의 복수개를 프린트 회로기판 등에 대하여 나란히 납땜 실장했을 때, 서로 인접하는 전자부품의 상호간에 전기방전이 발생할 우려 및 땜납 브릿지가 발생할 우려를, 상기 피복층으로 확실히 저감할 수 있기 때문에, 상기 각 전자부품의 피치간격을 좁게 할 수 있고, 실장밀도를 향상할 수 있다.
그리고, 상기 피복층에 의해서 상기 연결 리드편의 절단면에 녹 등의 부식이 발생하는 것을 확실히 방지할 수 있음과 아울러, 상기 패키지체의 내부에 있어서의 내습성을 확실하게 향상할 수 있다.
이 경우에 잇어서, 상기 청구항 2에 기재된 바와 같이, 상기 패키지체에 있어서의 측면 중 상기 연결 리드편의 선단에 있어서의 절단면이 노출되는 부분을, 상기 측면보다 오목하게 하고, 이 오목하게 한 부분에 상기 피막층을 형성함으로써, 상기 피막층이 패키지체의 측면으로부터 돌출하는 것을 회피할 수 있으므로, 상기 피막층을 형성함으로써 대형화 및 중량의 업을 회피할 수 있다.
또, 청구항 3에 기재한 바와 같이, 상기 피막층 중 패키지체에 있어서의 하면의 부분을, 상향경사의 경사면으로 함으로써, 프린트 회로기판 등에 대하여 납땜 실장하였을 때에 있어서의 땜납 필릿을, 상기 경사면을 형성하지 않은 경우보다 외측에서 보기 쉽게 되기 때문에, 땜납 필릿의 유무에 의한 납땜 불량여부의 판별을 확실하고 또한 용이하게 할 수 있다.
한편, 청구항 4에 기재된 제조방법에 의하면, 복수개의 전자부품을 1매의 리드 프레임에 의해, 그 패키지체에 있어서의 측면에 연결 리드편의 절단면을 피복하는 피막층을 형성한 형태로 하여 동시에 제조하는 것이, 개구홈의 형성과, 이 개구홈 내로의 상기 피막층용 합성수지의 충전과, 상기 개구홈 내의 부분에 있어서의 절단에 의해서 확실하게 달성할 수 있으므로, 상기 청구항 1에 기재한 구성의 전자부품의 복수개를 저비용으로 제조할 수 있다.
또, 청구항 5에 기재된 제조방법에 의하면, 상기 청구항 2와 같이, 상기 피막층 중 패키지체에 있어서의 하면 부분을 상향경사의 경사면으로 하는 것이, 상기 개구홈 내에 합성수지를 충전할 때에 있어서 동시에 가능하므로, 상기 경사면으로 하는 것에 요하는 비용상승을 회피할 수 있다.
또한, 청구항 6에 기재된 제조방법에 의하면, 상기 개구홈 내에 합성수지를 충전하는 것을, 상기 개구홈에 있어서의 홈 폭치수의 증대, 나아가서는 각 전자부품의 상호간에 있어서 간격을 넓게 하지 않고, 따라서 1매의 리드 프레임에 동시에 제조할 수 있는 전자부품의 개수의 감소를 초래하는 일 없이, 확실하고 또한 용이하게 행할 수 있으므로, 제조비용을 보다 저감할 수 있는 이점이 있다.
그리고, 청구항 7에 기재된 제조방법에 의하면, 개구홈 내로의 합성수지를 충전하는 것을 용이하게 할 수 있다.
도 1은 본 발명의 제조방법에 사용하는 리드 프레임의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선 단면도이다.
도 3은 본 발명의 제조방법에 있어서의 제1공정을 나타내는 도면이다.
도 4는 도 3의 주요부 확대 평면도이다.
도 5는 본 발명의 제조방법에 있어서의 제2공정을 나타내는 도면이다.
도 6은 본 발명의 제조방법에 있어서의 제3공정을 나타내는 도면이다.
도 7은 도 6의 Ⅶ-Ⅶ선 단면도이다.
도 8은 본 발명의 제조방법에 있어서의 제4공정을 나타내는 도면이다.
도 9는 도 8의 Ⅸ-Ⅸ선 단면도이다.
도 10은 본 발명의 제조방법에 있어서의 제5공정을 나타내는 도면이다.
도 11은 도 10의 XI-XI선 단면도이다.
도 12는 본 발명의 실시형태에 의한 전자부품의 종단 정면도이다.
도 13은 도 12의 XIII-XIII선 단면도이다.
도 14는 도 12의 XIV-XIV선 단면도이다.
도 15는 도 12의 저면도이다.
도 16은 본 발명의 실시형태에 의한 전자부품의 사시도이다.
도 17은 본 발명의 실시형태에 의한 전자부품을 납땜 실장하였을 때의 도면이다.
도 18은 종래에 있어서의 전자부품의 종단 정면도이다.
도 19는 도 18의 XIX-XIX선 단면도이다.
도 20은 종래에 있어서의 전자부품의 사시도이다.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 전자부품 2, 3 : 전극단자
4 : 반도체 소자 5 : 금속선
6 : 패키지체 6a : 패키지체의 하면
7, 8 : 납땜용 실장면 9, 10 : 연결 리드편
11 : 피막층 12, 13 : 도금층
A : 리드 프레임 A1 : 종절단선
A2 : 횡절단선 B : 반상체(盤狀體)
C : 개구홈 D : 합성수지
이하, 본 발명의 실시형태를 도면에 대해서 설명한다.
도 4 내지 도 6은 실시형태에 의한 제조방법을 나타낸다.
이 실시형태에 의한 제조방법은, 우선 도 1에 나타내는 바와 같이, 제조목적의 전자부품(1)의 복수개를 종 및 횡방향의 매트릭스상으로 나란히 한 상태에서 동시에 제조할 수 있는 크기로 한 금속판제의 리드 프레임(A)을 준비하고, 이 리드 프레임(A) 중 종방향의 절단선(A1)과, 횡방향의 절단선(A2)으로 구획되는 각 전자부품(1)의 개소에 있어서의 각각에, 1세트를 이루는 하나의 전극단자편(2)과 2개의 전극단자편(3)을, 이들 각 전극단자편(2, 3)의 상호간을 좁은 폭으로 한 연결 리드편(9, 10)을 통해서 일체로 연결한 형태로 하고, 펀칭가공에 의해 설치한다.
이 경우, 상기 각 전극단자편(2, 3)의 일부 및 상기 각 연결 리드편(9, 10)은, 상기 리드 프레임(A)의 하면에 대한 부분적인 하프 에칭처리 등으로 얇은 판두께로 구성되어 있다.
이어서, 도 3 및 도 4에 나타내는 바와 같이, 상기 리드 프레임(A)에 있어서의 한쪽의 각 전극단자편(2)의 상면에, 반도체 칩 등의 반도체 소자(4)의 다이본딩과, 이 반도체 소자(4)와 다른쪽의 각 전극단자편(3) 사이에 있어서의 금속선(5)에 의한 와이어본딩을 행한다.
이어서, 상기 리드 프레임(A)에 대하여, 도 5에 나타내는 바와 같이, 에폭시수지 등의 열경화성 합성수지에 의한 반상체(B)를, 상기 각 전극단자편(2, 3) 및 각 반도체 소자(4) 및 금속선(5)의 전체를 상기 반상체(B)로 밀봉하도록 트랜스퍼 성형으로 형성한다.
이 반상체(B)에 있어서의 트랜스퍼 성형시에는, 이 반상체(B)에 있어서의 하면(B1)에, 상기 각 전극단자편(2, 3)에 있어서의 하면 중 판두께를 얇게 하고 있지 않은 부분, 즉 상기 각 전극단자편(2, 3)에 있어서의 적어도 일부의 하면이 납땜용 실장면(7, 8)으로서 노출된다는 구성으로 한다.
이 상태에서 상기 반상체(B) 중 상기 종절단선(A1) 및 횡절단선(A2)의 개소를, 이들 종절단선(A1) 및 횡절단선(A2)을 따라서 연장되도록 절단함으로써 복수개의 전자부품(1)으로 분할한 경우에는, 각 전자부품(1)에 있어서의 측면에는 상기 각 연결 리드편(9, 10)에 있어서의 절단면이 노출되게 된다.
그래서, 본 발명에 있어서는 상기 리드 프레임(A)을, 도 6 및 도 7에 나타내는 바와 같이, 상기 반상체(B)에 있어서의 하면(B1)이 상향으로 되도록 뒤집고, 이 상태에서 상기 반상체(B)에 있어서의 하면(B1) 중 상기 각 전자부품(1) 사이의 부분, 즉 상기 종절단선(A1) 및 횡절단선(A2)의 개소에, 홈 폭치수(W)의 개구홈(C)을, 상기 종절단선(A1) 및 횡절단선(A2)을 따라서 연장하도록 적절한 가공공구에 의한 절삭가공 등으로 새겨 형성한다.
이 경우, 상기 개구홈(C)에 있어서의 상기 하면(B1)으로부터의 깊이 치수(H)를, 상기 개구홈(C)에 있어서의 새겨 형성함에 의해서 상기 각 연결 리드편(9, 10)을 절단하는 깊이치수로 한다.
이것에 의해, 상기 각 연결 리드편(9, 10)에 있어서의 절단면이 상기 개구홈(C) 내에 좌우 양측면으로 노출되게 된다.
이어서, 상기 반상체(B)에 있어서의 상기 각 개구홈(C) 내에, 도 8 및 도 9에 나타내는 바와 같이, 상기 반상체(B)와 마찬가지로 에폭시 수지 등과 같은 열경화성의 합성수지(D)를, 액체의 상태로 충전한 후 경화한다.
이 합성수지(D)를 액체의 상태로 충전함에 있어서는, 이 합성수지(D)에 있어서의 충전량을, 상기 각 개구홈(C)에 있어서의 내용적보다 적당량만큼 적게 하는 등의 수단을 채용함으로써, 상기 합성수지(D)에 있어서의 상면(D1)이 가운데가 낮게 움푹한 형상으로 되도록 구성한다.
이어서, 도 10 및 도 11에 나타내는 바와 같이, 상기 반상체(B) 중 상기 종 절단선(A1) 및 횡절단선(A2)의 개소를, 적절 폭치수(S)의 다이싱 커터(dicing cutter)(도시생략) 등으로, 상기 종절단선(A1) 및 횡절단선(A2)을 따라서 절단함으로써 상기 반상체(B)를 복수개의 각 전자부품(1)마다 분할한다.
이 절단에 의한 분할시에는, 그 절단폭 치수(S)를, 상기 개구홈(C)에 있어서의 홈 폭치수(W)보다 적절 치수만큼 좁게 함으로써, 절단한 후에 있어서 상기 개구홈(C) 내에 있어서의 좌우 양측면에, 상기 합성수지(D)의 일부를 적절 두께(T)의 피막층(11)으로서 남기도록 구성한다.
이것에 의해, 상기 개구홈(C) 내에 있어서의 좌우 양측면에 남는 상기 피막층(11)이 상기 각 연결 리드편(9,10)에 있어서의 절단면을 피복하게 된다.
이어서, 상기 각 전자부품(1)의 다수개에 대하여 배럴 도금 등의 도금처리를 실시함으로써, 각 전자부품(1)의 표면에 노출되는 상기 실장면(7, 8)의 표면에, 주석 또는 땜납 등과 같이 납땜성이 우수한 금속에 의한 도금층(12, 13)을 형성함으로써 전자부품(1)의 완성품으로 한다.
또한, 이 도금층(12, 13)을 형성하는 공정은, 상기 반상체(B)를 각 전자부품(1)마다 절단하는 공정의 전, 예를 들면 상기 반상체(B)를 성형한 후에 있어서 행하도록 하여도 좋은 것은 물론이다.
이러한 공정을 거쳐서 제조된 전자부품(1)은, 도 12 내지 도 16에 나타내는 바와 같이, 1세트의 전극단자편(2, 3)과, 이 1세트의 전극단자편(2, 3)에 대하여 전기적으로 접속한 반도체 소자(4)를 구비하고, 상기 각 전극단자편(2, 3) 및 반도체 소자(4)의 전체를 합성수지제의 패키지체(6)로, 상기 각 전극단자편(2, 3)에 있 어서의 적어도 일부의 하면이 상기 패키지체(6)에 있어서의 하면(6a)에 납땜용 실장면(7, 8)으로서 노출되도록 밀봉하여 이루어지는 구성이고, 또한, 상기 패키지체(6)의 측면에 합성수지제의 피막층(11)을, 상기 각 전극단자편(2, 3)으로부터 외향으로 일체로 연장하는 연결 리드편(9, 10)의 선단에 있어서의 절단면을 피복하도록 형성한다는 구성으로 되어 있다.
즉, 상기 연결 리드편(9, 10)의 전체를, 패키지체(6)와, 그 측면에 형성된 피막층(11)에 의해서 완전히 밀봉할 수 있는 것에 의해, 프린트 회로기판 등으로의 납땜 실장시에 납땜용 실장면 이외의 부분과 프린트 회로기판 등과의 사이에 땜납 브릿지가 발생할 우려를 해소할 수 있고, 게다가 그 복수개를 나란히 납땜 실장하였을 때, 서로 인접하는 사이에 전기방전이 발생하는 것 및 땜납 브릿지가 발생하는 것의 우려를 해소할 수 있으며, 또한 상기 연결 리드편(9, 10)의 절단면에 녹 등의 부식이 발생하는 것을 확실히 방지할 수 있음과 아울러, 상기 패키지체(6)의 내부에 있어서의 내습성을 확실히 향상시킬 수 있다.
또, 상기한 제조방법에 의하면, 상기 패키지체(6)에 있어서의 측면 중 상기 각 연결 리드편(9, 10)의 선단에 있어서의 절단면이 노출되는 부분을, 다른 부분보다 치수(T)만큼 오목하게 하여, 이 부분에 상기 피막층(11)을 상기 피막층(11)의 표면이 패키지체(6) 측면으로부터 돌출하지 않도록 형성한다는 구성으로 할 수 있다.
또한, 상기한 제조방법에 의하면, 상기 피막층(11) 중 상기 패키지체(6)에 있어서의 하면(6a)의 부분에는 이 피막층(11)용의 합성수지(D)를 개구홈(C) 내에 충전할 때에, 이 합성수지(D)의 상면(D1)을 가운데가 낮게 움푹한 형상으로 함으로써, 상향경사의 경사면(11a)이 형성되게 된다.
이 상향경사로의 경사면(11a)의 존재는, 전자부품(1)을 도 17에 나타내는 바와 같이, 프린트 회로기판(14)에 대하여 납땜 실장하였을 때, 그 실장면(7, 8)과, 프린트 회로기판(14)에 있어서의 전극 패드(15)와의 사이에 존재하는 땜납 필릿(16)을 외측으로부터 보는 것을, 이 경사면(11a)이 존재하지 않은 경우보다 용이하게 하는 것이다.
또, 상기한 실시형태는, 하나의 전자부품(1)에 하나의 전극단자편(2)과 두개의 전극단자편(3)으로 이루어지는 1세트의 전극단자편을 설치하는 경우이었지만, 본 발명은 이것에 한정되지 않고, 하나의 전자부품에 하나의 전극단자편과 하나의 전극단자편으로 이루어지는 1세트의 전극단자편을 설치하는 경우나, 또는 하나의 전극단자편과 3개 이상의 전극단자편으로 이루어지는 1세트의 전극단자편을 설치하는 경우나, 또는 하나의 전자부품에 복수세트의 전극단자편을 설치하는 경우에도 적용할 수 있다.
또, 상기한 실시형태는 전자부품의 복수개를 리드 프레임에 종 및 횡방향의 매트릭스상으로 나란히 하여 제조하는 경우이었지만, 본 발명은 이들에 한정되지 않고, 전자부품의 복수개를, 종방향 또는 횡방향으로 일렬상으로 나란히 제조하는 경우에 있어서도 마찬가지로 적용할 수 있다.
그런데, 상기 반상체(B)에 있어서의 개구홈(C) 내에 합성수지(D)를 액체의 상태로 충전할 때에는, 상기 개구홈(C)에 있어서의 홈 폭치수(W)가 클수록 상기 개 구홈(C) 내로의 합성수지의 충전을 용이하게 할 수 있다.
그러나, 상기 개구홈(C)에 있어서의 홈 폭치수(W)를 크게 하면, 리드 프레임(A)에 나란히 설치하는 각 전자부품(1)의 상호간 간격피치가 그만큼 넓게 하지 않으면 안되므로, 1매의 리드 프레임(A)으로 제조할 수 있는 전자부품(1)의 개수가 적어진다는 문제가 있다.
본 발명자들의 실험에 의하면, 상기 개구홈(C)에 있어서의 홈 폭치수(W)는 상기 개구홈(C)에 있어서의 깊이치수(H)의 0.8∼2배로 하는 것이 바람직하였다.
즉, 이와 같이 함으로써 상기 개구홈(C) 내에 합성수지(D)를 충전하는 것을, 상기 개구홈(C)에 있어서의 홈 폭치수(W)의 증대, 나아가서는 각 전자부품(1)의 상호간에 있어서 간격피치를 넓게 하는 일없이, 따라서 1매의 리드 프레임(A)으로 동시에 제조할 수 있는 전자부품(1)의 개수의 감소를 초래하는 일없이, 확실하고 또한 용이하게 행할 수 있는 것이었다.

Claims (7)

1세트 이상의 전극단자편, 및 이 1세트의 전극단자편에 대하여 전기적으로 접속한 반도체 소자를 구비하고; 상기 각 전극단자편 및 반도체 소자의 전체를 합성수지제의 패키지체로, 상기 각 전극단자편에 있어서의 하면 중 적어도 일부가 상기 패키지체에 있어서의 하면에 납땜용 실장면으로서 노출되도록 밀봉하여 이루어지는 전자부품에 있어서:
상기 패키지체의 측면에, 합성수지제의 피막층을, 상기 전극단자편으로부터 바깥쪽으로 일체로 연장되는 연결 리드편의 선단에 있어서의 절단면을 피복하도록 형성하는 것을 특징으로 하는 면실장형 전자부품.
제1항의 있어서, 상기 패키지체에 있어서의 측면 중 상기 연결 리드편의 선단에 있어서의 절단면이 노출되는 부분을 상기 측면보다 오목하게 하고, 이 오목하게 한 부분에 상기 피막층을 형성하는 것을 특징으로 하는 면실장형 전자부품.
제1항 또는 제2항에 있어서, 상기 피막층 중 상기 패키지체에 있어서의 하면 부분을 상향경사의 경사면으로 하는 것을 특징으로 하는 면실장형 전자부품.
금속판제의 리드 프레임에, 제조목적의 전자부품의 하나를 구성하는 1세트 이상의 전극단자편을, 상기 전자부품의 복수개를 나란히 하여 배치하는 개소의 각 각에 상기 각 전극단자편의 상호간을 연결 리드편을 통해서 일체로 연결한 형태로 하여 설치하는 공정;
상기 리드 프레임에 있어서의 각 1세트의 전극단자편에 대하여 반도체 소자를 전기적으로 접속하도록 공급하는 공정;
상기 리드 프레임에, 상기 각 전극단자편 및 각 반도체 소자의 전체를 밀봉하는 합성수지제의 반상체를, 상기 각 전극단자편에 있어서의 하면 중 적어도 일부가 상기 반상체의 하면에 납땜용 실장면으로서 노출되도록 설치하는 공정;
상기 반상체에 있어서의 하면 중 상기 각 전자부품 사이의 부분에, 상기 개구홈을 상기 연결 리드편을 절단하는 깊이로 하여 새겨서 형성하는 공정;
상기 개구홈 내에 피막층용 합성수지를 충전하는 공정; 및
상기 반상체 중 상기 개구홈 내의 부분을, 상기 개구홈 내의 좌우 양측에 상기 충전 합성수지의 일부를 피막층으로서 남기도록 절단함으로써 상기 각 전자부품마다 분할하는 공정을 구비하고 있는 것을 특징으로 하는 면실장형 전자부품의 제조방법.
제4항에 있어서, 상기 개구홈 내에 피막층용 합성수지를 충전하는 공정이, 이 합성수지 표면이 아치형으로 오목한 형상으로 하는 공정인 것을 특징으로 하는 면실장형 전자부품의 제조방법.
제4항 또는 제5항에 있어서, 상기 개구홈에 있어서의 홈 폭치수가 상기 개구 홈에 있어서의 깊이치수의 0.8∼2배인 것을 특징으로 하는 면실장형 전자부품의 제조방법.
제4항에 있어서, 상기 개구홈 내에 피막층용 합성수지를 충전하는 공정을, 상기 반상체를 그 하면이 상향으로 되도록 뒤집어서 행하는 것을 특징으로 하는 면실장형 전자부품의 제조방법.
KR1020057015539A 2004-06-08 2005-05-12 면실장형 전자부품과 그 제조방법 KR101130633B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004170386A JP3915992B2 (ja) 2004-06-08 2004-06-08 面実装型電子部品の製造方法
JPJP-P-2004-00170386 2004-06-08
PCT/JP2005/008715 WO2005122251A1 (ja) 2004-06-08 2005-05-12 面実装型電子部品とその製造方法

Publications (2)

Publication Number Publication Date
KR20070020160A true KR20070020160A (ko) 2007-02-20
KR101130633B1 KR101130633B1 (ko) 2012-04-02

Family

ID=35503377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057015539A KR101130633B1 (ko) 2004-06-08 2005-05-12 면실장형 전자부품과 그 제조방법

Country Status (6)

Country Link
US (2) US7781888B2 (ko)
JP (1) JP3915992B2 (ko)
KR (1) KR101130633B1 (ko)
CN (1) CN100454530C (ko)
TW (1) TWI374526B (ko)
WO (1) WO2005122251A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法
JP4003780B2 (ja) * 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
JP4453711B2 (ja) * 2007-03-30 2010-04-21 Ｔｄｋ株式会社 薄膜部品及び製造方法
US20090042339A1 (en) * 2007-08-10 2009-02-12 Texas Instruments Incorporated Packaged integrated circuits and methods to form a packaged integrated circuit
JP5416975B2 (ja) 2008-03-11 2014-02-12 ローム株式会社 半導体発光装置
JP5010693B2 (ja) * 2010-01-29 2012-08-29 株式会社東芝 Ｌｅｄパッケージ
JP5360425B2 (ja) * 2010-04-08 2013-12-04 株式会社村田製作所 回路モジュール、および回路モジュールの製造方法
US8373279B2 (en) * 2010-04-23 2013-02-12 Infineon Technologies Ag Die package
JP5896302B2 (ja) 2010-11-02 2016-03-30 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
KR101205970B1 (ko) * 2010-11-18 2012-11-28 주식회사 고영테크놀러지 브리지 연결불량 검출방법
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
TWI471989B (zh) * 2012-05-18 2015-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
USD847102S1 (en) 2013-02-08 2019-04-30 Epistar Corporation Light emitting diode
TWD161897S (zh) 2013-02-08 2014-07-21 晶元光電股份有限公司 發光二極體之部分
JP6352009B2 (ja) * 2013-04-16 2018-07-04 ローム株式会社 半導体装置
JP6634117B2 (ja) * 2013-04-16 2020-01-22 ローム株式会社 半導体装置
USD778847S1 (en) * 2014-12-15 2017-02-14 Kingbright Electronics Co. Ltd. LED component
USD778846S1 (en) * 2014-12-15 2017-02-14 Kingbright Electronics Co. Ltd. LED component
JP6492288B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6467592B2 (ja) * 2016-02-04 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
JP6476418B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
USD774476S1 (en) * 2016-02-25 2016-12-20 Kingbright Electronics Co. Ltd. LED component
JP6103094B2 (ja) * 2016-03-03 2017-03-29 大日本印刷株式会社 樹脂付リードフレーム、多面付ｌｅｄパッケージ、樹脂付リードフレームの製造方法およびｌｅｄパッケージの製造方法
CN106048679A (zh) * 2016-05-30 2016-10-26 北京首钢微电子有限公司 一种集成电路的电镀方法
JP7144245B2 (ja) * 2018-08-31 2022-09-29 日本航空電子工業株式会社 はんだ付け部品
US11538741B2 (en) * 2020-02-17 2022-12-27 Texas Instruments Incorporated Multi-chip module leadless package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877401B2 (ja) * 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP3877402B2 (ja) * 1997-11-28 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP3686287B2 (ja) * 1999-07-14 2005-08-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4731021B2 (ja) 2001-01-25 2011-07-20 ローム株式会社 半導体装置の製造方法および半導体装置
US6437429B1 (en) * 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6773961B1 (en) * 2003-08-15 2004-08-10 Advanced Semiconductor Engineering Inc. Singulation method used in leadless packaging process
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法

Also Published As

Publication number Publication date
US8106508B2 (en) 2012-01-31
WO2005122251A1 (ja) 2005-12-22
JP3915992B2 (ja) 2007-05-16
TW200601528A (en) 2006-01-01
JP2005353700A (ja) 2005-12-22
KR101130633B1 (ko) 2012-04-02
US20070247821A1 (en) 2007-10-25
US7781888B2 (en) 2010-08-24
US20100276808A1 (en) 2010-11-04
CN1771599A (zh) 2006-05-10
CN100454530C (zh) 2009-01-21
TWI374526B (en) 2012-10-11

Similar Documents

Publication Publication Date Title
KR101130633B1 (ko) 면실장형 전자부품과 그 제조방법
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US11088043B2 (en) Semiconductor device with recessed end surface of lead
US5884396A (en) Transfer flat type ball grid array method for manufacturing packaging substrate
JP2000196000A (ja) チップ電子部品及びその製造方法
CN109390237A (zh) 侧面可焊接无引线封装
JP2007234749A (ja) チップ状固体電解コンデンサの製造方法
EP0770266B1 (en) Method of manufacturing a semiconductor device suitable for surface mounting
KR20200089615A (ko) 패키지
US11600561B2 (en) Semiconductor device
JP2009188005A (ja) 表面実装型半導体装置
JP3666594B2 (ja) パッケージ型電子部品におけるリード端子の切断方法
JP7382354B2 (ja) 半導体装置、および、半導体装置の製造方法
CN102931165B (zh) 封装基板的制造方法
TWI814424B (zh) 薄型化半導體封裝件及其封裝方法
JP2004235232A (ja) 電子部品の実装構造
JPH0219635B2 (ko)
JP6498974B2 (ja) 回路基板と電子部品との接合構造、電子回路基板、回路基板の製造方法
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JP2018088442A (ja) プリント配線板およびその製造方法
JP2008042100A (ja) 半導体装置及びリードフレーム組立体の製法
JP3806656B2 (ja) 混成集積回路装置の製造方法
JP2023130123A (ja) 半導体発光装置
JPS6011646Y2 (ja) フラツトパツケ−ジ
CN115714118A (zh) 封装基板、封装基板的加工方法和封装芯片

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 9