JP3806656B2 - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法 Download PDF

Info

Publication number
JP3806656B2
JP3806656B2 JP2002051999A JP2002051999A JP3806656B2 JP 3806656 B2 JP3806656 B2 JP 3806656B2 JP 2002051999 A JP2002051999 A JP 2002051999A JP 2002051999 A JP2002051999 A JP 2002051999A JP 3806656 B2 JP3806656 B2 JP 3806656B2
Authority
JP
Japan
Prior art keywords
lead
lower guide
integrated circuit
circuit device
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002051999A
Other languages
English (en)
Other versions
JP2003258186A (ja
Inventor
祐仁 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002051999A priority Critical patent/JP3806656B2/ja
Publication of JP2003258186A publication Critical patent/JP2003258186A/ja
Application granted granted Critical
Publication of JP3806656B2 publication Critical patent/JP3806656B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は混成集積回路装置の製造方法に関するものであり、特に実装精度を高めてリードをパッドに固着する混成集積回路装置の製造方法に関するものである。
【0002】
【従来の技術】
図4を参照して、従来の混成集積回路装置の製造方法について説明する。図4(A)はリード14を固着する状態を示す斜視図であり、図4(B)は下ガイド20付近の断面図である。
【0003】
図4(A)を参照して、基板11の表面には導電パターン12が形成され、導電パターン12の所望の位置に回路素子13が実装されている。そして、基板11の周端には、リードが固着されるパッド16が導電パターン12により形成されている。このパッド16には、半田15等の導電ペーストが塗布されている。
【0004】
次に、リード14を実装する工程を説明する。先ず、下ガイド20の凹部21にリード14を填め込むことにより、リード14を下ガイド20に載置する。下ガイド20に設けられた凹部21の位置は、基板11に設けられたパッド16の位置に対応している。従って、下ガイドにリード14を載置することにより、リード14の位置は固定される。そして、リフローの工程で、半田15を融解させることにより、リード14はパッド16に固着される。リード14がパッド16に固着された後は、封止の工程等を経て混成集積回路装置は製造される。
【0005】
図4(B)を参照して、下ガイド20の形状を説明する。下ガイド20には、リード14を保持するための凹部21が設けられている。更に、作業性を向上させるために、凹部21の開口部付近には、傾斜部23が設けられている。この凹部21で、リード14を保持することにより、リフローの工程に於いて、リード14が移動してしまうのを防止することができる。
【0006】
リード14は、プレス機で打ち抜くことにより形成されるので、その幅は有る程度の公差(α)を有している。従って、リード14の幅の設計値をLとした場合、実質的なリード14の幅L1は[L±α]の範囲となる。
【0007】
凹部21は、リード14が載置される部分である。ここで、凹部21の幅を、リード14の幅の設計値Lと同じにすると、リード14の幅は公差を含んでいるので、リード14が凹部に載置できない場合がある。更に、リード14を凹部21に載置する際や、リフロー後に下ガイド20をリード14から離脱させる際の作業性を考慮すると、リード14と側面部23との間には、マージン(β)が必要である。従って、凹部21の幅L2は、実質的なリード14の幅L1とマージンβを加算した幅[L1+β]となっている。
【0008】
【発明が解決しようとする課題】
しかしながら、上記したような従来の混成集積回路装置の製造方法は、次のような問題を有していた。
【0009】
即ち、リード14を下ガイド20に載置する際の作業性が考慮されて、下ガイドの凹部21の幅は、マージンβを持ってリード14の幅よりも大きく形成されていた。従って、リード14がパッド16に実装される位置も、マージンβに相当する値の誤差を、パッド16の整列方向に有していた。このことから、リード14の実装位置がパッド16の整列方向にずれて、リード14が隣接するパッドとショートしてしまう問題があった。
【0010】
本発明は、上記した問題を鑑みて成されたものである。本発明の主な目的は、実装精度を高めてリード14をパッド16に固着する混成集積回路装置の製造方法を提供することにある。
【0011】
【課題を解決するための手段】
本発明は、第1に、基板の周端に形成された複数のパッドに、導電ペーストを介してリードを固着する混成集積回路装置の製造方法に於いて、前記リードの幅よりも大きい幅を有する凹部が設けられた下ガイドに、前記リードを載置し、上ガイドに設けられた傾斜部に前記リードを当接させて、前記リードを前記凹部の一方の側面部に押しつけることにより、前記リードの位置を固定することを特徴とする。
【0012】
本発明は、第2に、前記下ガイドには前記リードと同じ個数の凹部を設け、前記上ガイドには前記リードと同じ個数の傾斜部を設けることを特徴とする。
【0013】
本発明は、第3に、前記下ガイドと前記上ガイドは同様の形状を有し、前記上ガイドおよび前記下ガイドには、それぞれ前記凹部および前記傾斜部を設けることを特徴とする。
【0014】
本発明は、第4に、前記下ガイドの位置と前記上ガイドの位置を、前記リードが整列する方向に異ならせることで、前記上ガイドの前記傾斜部を、前記リードに当接させることを特徴とする。
【0015】
本発明は、第5に、前記下ガイドが前記リードに接する部分と、前記上ガイドが前記リードに接する部分を、前記リードが導出する方向に異ならせることを特徴とする。
【0016】
【発明の実施の形態】
図1を参照して、本発明の混成集積回路装置の製造方法を説明する。図1は、基板11の周端部に設けられたパッド16にリード14を固着する状態を示す斜視図である。
【0017】
先ず、基板11について説明する。基板11の表面には導電パターン12が形成され、導電パターン12の所望の位置に回路素子13が実装されている。そして、基板11の周端には、リードが実装されるパッド16が導電パターン12により形成されている。このパッド16には、半田15等の導電ペーストが塗布されている。
【0018】
次に、リード14を実装する工程を説明する。先ず、下ガイド20の凹部21にリード14を載置することにより、リード14を下ガイド20に保持させる。下ガイド20には、リード14の個数に対応する数の凹部21が設けられており、その位置は、基板11に設けられたパッド16の位置に対応している。従って、リード14を下ガイド20に載置することにより、リード14の整列方向に対するリード14の位置は概ね固定される。
【0019】
下ガイドにリード14を載置した後に、上ガイド30に設けられた傾斜部34をリード14に当接させる。このように、上ガイド30の傾斜部34をリード14に当接させることにより、リード14は、下ガイド20の凹部21内部のどちらか一方の側面部に押しつけられる。そして、下ガイド20のどちらか一方の側面部は、パッド16の整列方向の位置に正確に対応しているので、リード14の整列方向に対するリード14の位置も、正確に固定される。このような状態で、リフローを行うことにより、パッド16に塗布された半田15等のロウ材を融解れて、リード14はパッド16に固着される。リード14がパッド16に固着された後は、封止の工程等を経て図2に示すような混成集積回路装置は製造される。
【0020】
下ガイド20には、リード14の本数と同じ個数の凹部21が設けられている。このことにより、リード14を下ガイド20に確実に載置することができる。しかしながら、凹部21の個数は、リード14を正確に載置できる範囲で、変化させることができる。
【0021】
上ガイド30には、リード14の本数と同じ個数の傾斜部34が設けられている。しかしながら、この傾斜部34の個数も、リード14の整列方向の位置を正確に固定できる範囲で、変化させることが可能である。
【0022】
下ガイド20がリード14に接する部分と、上ガイド30がリード14に接する部分は、リード14が導出する方向に異なっている。ここでは、下ガイド20が、リード14の基板11に接近した部分に当接している。そして、上ガイド30は、下ガイド20が当接するリード14の箇所よりも、基板21から遠方側に当接している。このように、下ガイド20と上ガイド30の位置を、リード14が導出される方向に異ならせることで、下ガイド20と上ガイド30が互いに干渉するのを防止することができる。ここでは、下ガイド20が基板21側に接近して設けられているが、上ガイド30を基板21側に接近して設けることも可能である。
【0023】
図3を参照して、下ガイド20および上ガイド30の形状等を説明する。図3(A)は下ガイド20にリード14が載置された状態を示す断面図であり、図3(B)は上ガイド30の傾斜部34にリード14が当接した状態を示す断面図である。
【0024】
図3(A)を参照して、下ガイド20の形状を説明する。下ガイド20には、リード14を保持するための凹部21が設けられている。更に、作業性を向上させるために、凹部21の開口部付近には、傾斜部23が設けられている。この凹部21で、リード14を保持することにより、リフローの工程に於いて、リード14が移動してしまうのを防止することができる。
【0025】
リード14は、プレス機で打ち抜くことにより形成されるので、その幅は有る程度の公差(α)を有している。従って、リード14の幅の設計値をLとした場合、実質的なリード14の幅L1は[L±α]の範囲となる。
【0026】
凹部21は、リード14が載置される部分である。ここで、凹部21の幅を、リード14の幅の設計値Lと同じにすると、リード14の幅は公差を含んでいるので、リード14が凹部に載置できない場合がある。更に、リード14を凹部21に載置する際や、リフロー後に下ガイド20をリード14から離脱させる際の作業性を考慮すると、リード14と側面部23との間には、マージン(β)が必要である。従って、凹部21の幅L2は、実質的なリード14の幅L1とマージンβを加算した幅[L1+β]となっている。
【0027】
上ガイド30には傾斜部34が設けられおり、傾斜部34の位置はリード14の肩の位置に対応している。更に、隣接する傾斜部34の幅は、リード14のピッチに等しく形成されている。従って、傾斜部34をリード14に当接させると、リード14は、下ガイド20の凹部21内部で移動して側面部23に押し当てられる。このことから、リード14の位置は正確に固定される。
【0028】
ここでは、下ガイド20と上ガイド30は同じ形状を有しており、両者とも傾斜部を有している。そして、上ガイド30の位置は、下ガイド20に対してリード14の整列方向にずらして配置されている。従って、下ガイド20にリード14を載置した後に、上ガイド30を垂直方向に移動させることで、上ガイド30の傾斜部34をリード14の肩に当接させることができる。
【0029】
上記した説明では、下ガイド20と上ガイド30は、同じ形状を有している。しかしながら、上ガイド30に付いては、凹部31は必ずしも必要ではない。上ガイド30は、傾斜部34のみが設けられた形状でも良い。即ち、上ガイド30は、ノコギリの刃の如き形状でも良い。
【0030】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【0031】
即ち、下ガイド20の凹部21にリード14を載置して、上ガイド30に設けられた傾斜部34をリード14に当接させることにより、精度良くリード14をパッド16に固着することができる。従って、リード14が、隣接するパッド16にショートしてしまうのを防止することができる。
【図面の簡単な説明】
【図1】本発明の混成集積回路装置の製造方法を示す斜視図である。
【図2】本発明の混成集積回路装置を示す斜視図である。
【図3】本発明の混成集積回路装置の製造方法を示す断面図(A)、断面図(B)である。
【図4】従来の混成集積回路装置の製造方法を示す斜視図である。

Claims (5)

  1. 基板の周端に形成された複数のパッドに、導電ペーストを介してリードを固着する混成集積回路装置の製造方法に於いて、
    前記リードの幅よりも大きい幅を有する凹部が設けられた下ガイドに、前記リードを載置し、
    上ガイドに設けられた傾斜部に前記リードを当接させて、前記リードを前記凹部の一方の側面部に押しつけることにより、前記リードの位置を固定することを特徴とする混成集積回路装置の製造方法。
  2. 前記下ガイドには前記リードと同じ個数の凹部を設け、前記上ガイドには前記リードと同じ個数の傾斜部を設けることを特徴とする請求項1記載の混成集積回路装置の製造方法。
  3. 前記下ガイドと前記上ガイドは同様の形状を有し、前記上ガイドおよび前記下ガイドには、それぞれ前記凹部および前記傾斜部を設けることを特徴とする請求項1記載の混成集積回路装置の製造方法。
  4. 前記下ガイドの位置と前記上ガイドの位置を、前記リードが整列する方向に異ならせることで、前記上ガイドの前記傾斜部を、前記リードに当接させることを特徴とする請求項3記載の混成集積回路装置の製造方法。
  5. 前記下ガイドが前記リードに接する部分と、前記上ガイドが前記リードに接する部分を、前記リードが導出する方向に異ならせることを特徴とする請求項1記載の混成集積回路装置の製造方法。
JP2002051999A 2002-02-27 2002-02-27 混成集積回路装置の製造方法 Expired - Fee Related JP3806656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002051999A JP3806656B2 (ja) 2002-02-27 2002-02-27 混成集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002051999A JP3806656B2 (ja) 2002-02-27 2002-02-27 混成集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003258186A JP2003258186A (ja) 2003-09-12
JP3806656B2 true JP3806656B2 (ja) 2006-08-09

Family

ID=28663830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002051999A Expired - Fee Related JP3806656B2 (ja) 2002-02-27 2002-02-27 混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP3806656B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249575A (ja) * 2010-05-27 2011-12-08 Kyocera Corp 配線基板および電子装置

Also Published As

Publication number Publication date
JP2003258186A (ja) 2003-09-12

Similar Documents

Publication Publication Date Title
KR101130633B1 (ko) 면실장형 전자부품과 그 제조방법
JP3945961B2 (ja) 回路基板
US6358778B1 (en) Semiconductor package comprising lead frame with punched parts for terminals
US8524531B2 (en) System and method for improving solder joint reliability in an integrated circuit package
US20090289342A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
JP4023971B2 (ja) チップ型半導体装置
US7354804B2 (en) Method for fabricating lead frame and method of fabricating semiconductor device using the same
JP3806656B2 (ja) 混成集積回路装置の製造方法
KR100546698B1 (ko) 반도체 패키지의 서브스트레이트
JP4827135B2 (ja) 表面実装クリップ
JP7173487B2 (ja) 半導体装置
JP2526846B2 (ja) 樹脂封止型半導体装置のリ―ド切断方法
JP3666594B2 (ja) パッケージ型電子部品におけるリード端子の切断方法
KR200458255Y1 (ko) 집적회로의 연결구조
JP3908869B2 (ja) セラミック基板の製造方法
JPH06204655A (ja) プリント配線板及びその製造方法
JP2006332275A (ja) 半導体装置の製造方法及び半導体装置
CN215731684U (zh) 半导体器件及引线框架
JP2009253131A (ja) 半導体装置の製造方法
JPH05335438A (ja) リードレスチップキャリア
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
JP3858396B2 (ja) 半導体装置の製造方法
JPH01128456A (ja) 面実装型半導体デバイスおよびリードフレーム
JP2005093559A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050214

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060515

LAPS Cancellation because of no payment of annual fees