JPS6011646Y2 - フラツトパツケ−ジ - Google Patents
フラツトパツケ−ジInfo
- Publication number
- JPS6011646Y2 JPS6011646Y2 JP1926879U JP1926879U JPS6011646Y2 JP S6011646 Y2 JPS6011646 Y2 JP S6011646Y2 JP 1926879 U JP1926879 U JP 1926879U JP 1926879 U JP1926879 U JP 1926879U JP S6011646 Y2 JPS6011646 Y2 JP S6011646Y2
- Authority
- JP
- Japan
- Prior art keywords
- flat package
- housing
- electrodes
- package
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案は集積回路パッケージに関するものであり、とく
に絶縁材で底形され半導体集積回路チップを実装するた
めのハウジングと、このハウジングの底面の周縁部に配
列され半導体集積回路を外部の回路へ電気的に接続する
ための複数の電極とを含むフラットパッケージに関する
ものである。
に絶縁材で底形され半導体集積回路チップを実装するた
めのハウジングと、このハウジングの底面の周縁部に配
列され半導体集積回路を外部の回路へ電気的に接続する
ための複数の電極とを含むフラットパッケージに関する
ものである。
このようなフラットパッケージは、電極パターンを蒸着
ないし印刷した厚膜集積回路基板に搭載して混成集積回
路を形成したり、回路パターンを印刷した印刷回路基板
に実装して電子回路パッケージを構成したりするのに使
用され、小型化、低価格性、および生産性の点で有利で
あることが知られている。
ないし印刷した厚膜集積回路基板に搭載して混成集積回
路を形成したり、回路パターンを印刷した印刷回路基板
に実装して電子回路パッケージを構成したりするのに使
用され、小型化、低価格性、および生産性の点で有利で
あることが知られている。
しかし本来の小型化の要求によりパッケージの電極間隔
が狭く、さらにパッケージ底面とそれを搭載する基板と
の間隔も狭い。
が狭く、さらにパッケージ底面とそれを搭載する基板と
の間隔も狭い。
このようなフラットパッケージを基板に実装するために
ボンディング工程においてフラックスを用いてパッケー
ジ電極と基板のパターンとの半田付けを行った場合、こ
れらの電極間間隔やパッケージと基板との間隙に毛細管
現象により浸入した余剰のフラックスを洗浄工程によっ
て完全に除去することは困難である。
ボンディング工程においてフラックスを用いてパッケー
ジ電極と基板のパターンとの半田付けを行った場合、こ
れらの電極間間隔やパッケージと基板との間隙に毛細管
現象により浸入した余剰のフラックスを洗浄工程によっ
て完全に除去することは困難である。
このような残留フラックスは電極間の絶縁低下や導体パ
ターン中における銀のマイグレーションの進行および電
極の腐食をきたす。
ターン中における銀のマイグレーションの進行および電
極の腐食をきたす。
したがってこのような従来のフラットパッケージはそれ
を使用した電子回路システム全体の信頼性を低下させて
いる。
を使用した電子回路システム全体の信頼性を低下させて
いる。
本考案は、このような残留フラックスを効果的に除去す
ることのできるフラットパッケージを提供し、このよう
なパッケージを組み込む電子装置の生産性を高めシステ
ムの信頼性の向上を図ることを目的とする。
ることのできるフラットパッケージを提供し、このよう
なパッケージを組み込む電子装置の生産性を高めシステ
ムの信頼性の向上を図ることを目的とする。
このような目的のために本考案によるフラットパッケー
ジは、複数の電極の相互の間隙におけるハウジング底面
に溝を形成して電極相互間を分離し、洗浄工程において
洗浄液が容易に流入出できるように構成されている。
ジは、複数の電極の相互の間隙におけるハウジング底面
に溝を形成して電極相互間を分離し、洗浄工程において
洗浄液が容易に流入出できるように構成されている。
次に本考案によるフラットパッケージの実施例を添付の
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
第１図は本考案によるフラットパッケージの一実施例の
底面を示す平面図で、その一点鎖線■−■にて切断して
矢印方面から見た断面図を第２図に示す。
底面を示す平面図で、その一点鎖線■−■にて切断して
矢印方面から見た断面図を第２図に示す。
このフラットパッケージは、半導体集積回路チップ（図
示せず）を搭載する絶縁材で底形されたハウジング１０
と、それをガラス封止剤などで気密封止するキャップ１
２とを含む。
示せず）を搭載する絶縁材で底形されたハウジング１０
と、それをガラス封止剤などで気密封止するキャップ１
２とを含む。
その底面１４の周縁部には、半導体集積回路を外部の回
路（図示せず）と電気的に接続するための導体電極１６
が配列され、これらの電極１６の相互間におけるハウジ
ング１０の底面１４には溝１８が図示のように形成され
ている。
路（図示せず）と電気的に接続するための導体電極１６
が配列され、これらの電極１６の相互間におけるハウジ
ング１０の底面１４には溝１８が図示のように形成され
ている。
この溝１８は第２図の実施例では図示のように矩形断面
形状を有する。
形状を有する。
このフラットパッケージを厚膜集積回路基板または印刷
回路基板（図示せず）に搭載して基板上の回路パターン
とボンデングを行なう際にパッケージや基板に付着した
余剰のフラックスは、これらの溝１８を容易に流入出す
る洗浄液によって完全に除去することができる。
回路基板（図示せず）に搭載して基板上の回路パターン
とボンデングを行なう際にパッケージや基板に付着した
余剰のフラックスは、これらの溝１８を容易に流入出す
る洗浄液によって完全に除去することができる。
第３図および第４図は他の断面形状の溝１８Ａおよび１
８Ｂを示し、それぞれ断面は半円形および三角形である
。
８Ｂを示し、それぞれ断面は半円形および三角形である
。
なおこれらの図面においてパッケージの大きさに対して
電極や溝の大きさおよび個数は説明のために誇張して図
示されている。
電極や溝の大きさおよび個数は説明のために誇張して図
示されている。
本考案によるフラットパッケージはこのような構成によ
りボンデング工程における残留フラックスを効果的に除
去することができるので、これを搭載した電子装置の耐
腐食性、絶縁性が向上し、小型、高密度実装でかつ高信
頼性のシステムを提供することができる。
りボンデング工程における残留フラックスを効果的に除
去することができるので、これを搭載した電子装置の耐
腐食性、絶縁性が向上し、小型、高密度実装でかつ高信
頼性のシステムを提供することができる。
第１図は本考案によるフラットパッケージの一実施例の
底面を示す平面図、第２図は第１図に示すフラットパッ
ケージの一点鎖線■−Ｈにおける断面図、第３図および
第４図は本考案によるフラットパッケージの他の実施例
を示す部分断面図である。 主要部分の符号の説明、１０・・・・・・ハウジング、
１４・・・・・・底面、１６・・・・・・電極、１８・
・・・・・溝。
底面を示す平面図、第２図は第１図に示すフラットパッ
ケージの一点鎖線■−Ｈにおける断面図、第３図および
第４図は本考案によるフラットパッケージの他の実施例
を示す部分断面図である。 主要部分の符号の説明、１０・・・・・・ハウジング、
１４・・・・・・底面、１６・・・・・・電極、１８・
・・・・・溝。
Claims (1)
- 絶縁材で成形され半導体集積回路チップを実装するため
のハウジングと、該ハウジングの底面の周縁部に配列さ
れ半導体集積回路を外部の回路へ電気的に接続するため
の複数の電極とを含むフラットパッケージにおいて、前
記複数の電極の相互の間隙におけるハウジング底面に溝
を形成したことを特徴とするフラットパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1926879U JPS6011646Y2 (ja) | 1979-02-17 | 1979-02-17 | フラツトパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1926879U JPS6011646Y2 (ja) | 1979-02-17 | 1979-02-17 | フラツトパツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55120159U JPS55120159U (ja) | 1980-08-26 |
| JPS6011646Y2 true JPS6011646Y2 (ja) | 1985-04-17 |
Family
ID=28848059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1926879U Expired JPS6011646Y2 (ja) | 1979-02-17 | 1979-02-17 | フラツトパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6011646Y2 (ja) |
-
1979
- 1979-02-17 JP JP1926879U patent/JPS6011646Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55120159U (ja) | 1980-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3885304A (en) | Electric circuit arrangement and method of making the same | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| US3919602A (en) | Electric circuit arrangement and method of making the same | |
| JP2008288610A (ja) | 回路モジュールの製造方法 | |
| JPH0319703B2 (ja) | ||
| KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
| JP3138539B2 (ja) | 半導体装置及びｃｏｂ基板 | |
| JPS6011646Y2 (ja) | フラツトパツケ−ジ | |
| JPS59107551A (ja) | 半導体装置 | |
| JPS6227544B2 (ja) | ||
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPS5914894B2 (ja) | セラミツクパツケ−ジ | |
| JPH0219635B2 (ja) | ||
| JPH04269841A (ja) | 半導体装置 | |
| JP2947468B2 (ja) | 複合電子回路装置 | |
| JP2725719B2 (ja) | 電子部品及びその製造方法 | |
| JPH0458189B2 (ja) | ||
| JPH01318259A (ja) | 混成集積回路装置 | |
| JPH0519974Y2 (ja) | ||
| JPS6339732Y2 (ja) | ||
| JPH0463543B2 (ja) | ||
| JPH0119395Y2 (ja) | ||
| KR100743319B1 (ko) | 표면 실장형 반도체 장치 및 그 제조 방법 | |
| JPS6245159A (ja) | 半導体装置 | |
| JPH08213733A (ja) | 混成集積回路装置 |