JP3877402B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3877402B2 JP3877402B2 JP32796897A JP32796897A JP3877402B2 JP 3877402 B2 JP3877402 B2 JP 3877402B2 JP 32796897 A JP32796897 A JP 32796897A JP 32796897 A JP32796897 A JP 32796897A JP 3877402 B2 JP3877402 B2 JP 3877402B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- semiconductor device
- semiconductor chip
- lead
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、半導体装置のチップ面積と、半導体装置をプリント基板等の実装基板上に実装する実装面積との比率で表す実装有効面積率を向上させた半導体装置に関する。
【０００２】
【従来の技術】
一般的にシリコン基板上にトランジスタ素子が形成された半導体装置は、図１１（Ａ）に示すような構成が主に用いられる。１はシリコン基板、２はシリコン基板１が実装される放熱板等のアイランド、３はリード端子、及び４は封止用の樹脂モールドである。
トランジスタ素子が形成されたシリコン基板１は、同図に示すように、銅ベースの放熱板等のアイランド２に半田等のろう材５を介して固着実装され、シリコン基板１の周辺に配置されたリード端子３にトランジスタ素子のベース電極、エミッタ電極とがそれぞれワイヤーボンディングによってワイヤー６で電気的に接続されている。コレクタ電極に接続されるリード端子はアイランドと一体に形成されており、シリコン基板をアイランド上に実装することで電気的に接続された後、エポキシ樹脂等の熱硬化型樹脂４によりトランスファーモールドによって、シリコン基板とリード端子の一部を完全に被覆保護し、３端子構造の半導体装置が提供される。
【０００３】
図１１（Ｂ）を参照して、上記のトランスファーモールドでは、上下金型７、８で形成したキャビティ９の内部にダイボンド及びワイヤボンドを施したリードフレーム１０を設置し、この状態でキャビティ９内に樹脂を注入することにより行われる。
【０００４】
【発明が解決しようとする課題】
第１の課題：
樹脂モールドされた半導体装置は、通常、ガラスエポキシ基板等の実装基板に実装され、実装基板上に実装された他の半導体装置や回路素子と電気的に接続され、所定の回路動作を行うための一部品として取り扱われる。
【０００５】
図１２（Ａ）は、実装基板上に半導体装置を実装したときの断面図を示し、２０は半導体装置、２１、２３はベース又はエミッタ電極用のリード端子、２２はコレクタ用のリード端子、２４は実装基板である。
実装基板２４上に半導体装置２０が実装される実装面積は、リード端子２１、２２、２３の先端部分で囲まれた領域によって表される。実装面積は半導体装置２０内のシリコン基板（半導体チップ）面積に比べ大きく、実際に機能を持つ半導体チップの面積に比べ実装面積の殆どはモールド樹脂とリード端子が占めている。
【０００６】
ここで、実際に機能を持つ半導体チップ面積と実装面積との比率を有効面積率として考慮すると、樹脂モールドされた半導体装置では有効面積率が極めて低いことが確認されている。有効面積率が低いことは、実装面積の殆どが半導体チップとは直接関係のないデッドスペースとなるので、実装基板２４の高密度小型化の妨げとなる。
例えば、ＥＩＡＪ規格であるＳＣ−７５Ａ外形に搭載される半導体チップの最大サイズは、図１２（Ｂ）に示すように、概ね０．４０mm×０．４０mm（０．１６平方ｍｍ）が最大であり、パッケージの実装面積は１．６ｍｍ×１．６ｍｍ（２．５６平方ｍｍ）となる。従って有効面積率は約６．２５％であり、実装面積の殆どがデットスペースとなっていることが伺える。
【０００７】
第２の課題：
金型内に設置したときのリードフレーム１０とキャビティ９との位置合わせ精度はプラス・マイナス５０μ程度が限界である。このため、アイランド２の大きさは前記合わせ精度を考慮した大きさに設計しなければならない。従って、合わせ精度の問題は、パッケージの外形寸法に対するアイランド２の寸法を小さくし、これがパッケージの外形寸法に対して収納可能な半導体チップ１の最大寸法に制限を与えていた。
【０００８】
本発明は、上述した事情に鑑みて成されたものであり、本発明は、半導体装置のベース、エミッタ及びコレクタ用の外部接続電極を同一平面上に配置し、半導体チップ面積と実装基板上に実装される半導体装置の実装面積との比率である有効面積率を最大限向上させ、実装面積のデットスペースを最小限小さくできる半導体装置の製造方法を提供する。
【０００９】
【課題を解決するための手段】
本発明は、半導体チップを固着する為のアイランドと、該アイランドに先端を近接する複数本のリード端子と、前記アイランドおよびリード端子を保持するための枠体部とを具備し、前記アイランドと前記リード端子とが多数個行列状に配置され、前記アイランドが互いに連結されかつ互いに連結されたアイランドが前記枠体に保持され、１つのアイランドに対応するリード端子がその隣に位置するアイランドに連結保持されているリードフレームを準備する工程と、
前記アイランドの表面に半導体チップを固着する工程と、
前記半導体チップの表面に形成した電極と前記リード端子とを電気的に接続する工程と、
前記半導体チップを含め、前記アイランドとリード端子を絶縁材料で封止する工程と、
前記絶縁材料の一部を除去してリード端子の裏面側の一部を露出する工程と、
前記絶縁材料を除去した部分を切断して、前記半導体チップを囲む領域で個々のパッケージを形成する工程と、を具備ることを特徴としている。
【００１０】
【発明の実施の形態】
以下に本発明の製造方法を詳細に説明する。
第１工程：（図１）
先ず、リードフレーム３０を準備する。図１（Ａ）はリードフレーム３０の平面図であり、図１（Ｂ）は図１（Ａ）のＸ−Ｘ断面図である。本発明で用いられるリードフレーム３０は、多数のフレーム３１が行方向（又は列方向）に複数個配置されており、複数のフレーム３１は連結バー３２によって互いに連結されている。該フレーム３１は、半導体チップの搭載部となるアイランド３３と、外部接続用電極となる複数のリード端子３４、３５を有する。そして、互いに連結された複数のフレーム３１が同じく連結バー３２によって外枠３６、３６の間に連結される。更に、フレーム３１に隣接して他のフレーム３１Ａが連結バー３２Ａによって同様に連結される。フレーム３１のアイランド３３に対して、隣のフレーム３１Ａのアイランド３３Ａに保持されたリード端子３４Ａ、３５Ａが対応する。この様にフレーム３１を行・列方向に複数配置することで、１本の短冊状のリードフレーム３０に例えば１００個のフレーム３１を配置する。各アイランド３３、３３Ａから延在される各リード端子３４、３５、３４Ａ、３５Ａは、その中間部分の両側がくさび状に形成され、部分的に細く形成されている。
【００１１】
上記のリードフレーム３０は、例えば、約０．２ｍｍ厚の銅系の金属材料で形成された帯状あるいは矩形状のリードフレーム用金属薄板を用意し、このリードフレーム用金属薄板をエッチング加工またはスタンピング加工によってパターニングすることにより得ることができる。ここでは、リードフレーム３０の板厚は必要に応じて適宜に設定することができる。
【００１２】
第２工程：（図２）
次に、リードフレーム３０に対してダイボンド工程とワイヤボンド工程を行う。図２（Ａ）及び図２（Ｂ）に示すように、各アイランド３３、３３Ａの一主面上にＡｇペースト、半田等の導電ペースト３７を塗布し、その導電ペースト３７を介して各アイランド３３、３３Ａ上に半導体チップ３８を固着する。各アイランド表面に金メッキを行い、そのメッキ上に半導体チップを共晶接続することも可能である。
【００１３】
更に、半導体チップ３８の表面に形成されたボンディングパッドと、これに対応するリード端子３４、３５とをワイヤ３９でワイヤボンディングする。ワイヤ３９は例えば直径が２０μの金線から成る。ここで、ワイヤ３９は各アイランド３３上に固着した半導体チップ３８の表面電極と、その隣に隣接した他のアイランド３３Ａから延在するリード端子３４Ａ、３５Ａとを接続する。
半導体チップ３８が固着された各アイランド３３、３３Ａの裏面は、係る半導体チップ３８の外部接続用の電極となり、ワイヤ３９で電気的に接続されたリード３４Ａ、３５Ａ、３４、３５も外部接続用の電極となる。アイランド３３、３３Ａの裏面を接続用端子の１つとして用いる形態は、半導体チップ３８として例えばトランジスタ、パワーＭＯＳＦＥＴ等の、電流経路が垂直方向になる半導体デバイス素子に適している。
【００１４】
半導体チップ３８を固着するために塗布した導電性ペースト３７は、図２（Ａ）から明らかなように、半導体チップ３８が固着されるアイランド３３、３４Ａ上に選択的に塗布形成する。リード端子３４、３５．．．上に導電性ペースト３７が付着すると、ワイヤボンディングを行う場合に、ボンディング装置のキャピラリーの先端部分に導電性ペーストがつまりボンディング不良が生じ生産性が低下する恐れがあるためである。この様な問題がない場合には、導電性ペーストをフレーム３１、３１Ａ全面に塗布しても良い。
【００１５】
第３工程：（図３）
次に、全体を樹脂モールドする。図３（Ａ）に示すように、リードフレーム３０上にエポキシ樹脂等の熱硬化性の封止用樹脂層４０を形成し、各フレーム３１、３１Ａ．．、半導体チップ３８及びワイヤ３９を封止保護する。樹脂層４０は、素子Ａ、素子Ｂ、素子Ｃ……を個別にパッケージングするものではなく、半導体チップ３８の全部を被うように形成する。また、リードフレーム３０の裏面側にも０．０５ｍｍ程度の厚みで樹脂を被着する。これで、アイランド３３とリード端子３４、３５は完全に樹脂４０内部に埋設されることになる。モールド後のリードフレーム３０の状態を図３（Ｂ）に示す。
【００１６】
この樹脂層４０は、射出成形用の上下金型が形成する空間（キャビティ）内にリードフレーム３０を設置し、該空間内にエポキシ樹脂を充填、成形する事によって形成する。
第４工程：（図４）
次に、リードフレーム３０の裏面側の樹脂４０を部分的に除去してスリット孔４１を形成する。このスリット孔４１は、ダイシング装置のブレードによって樹脂４０を切削することによって形成したものであり、前記ブレード厚みに応じて切削を複数回繰り返すことにより、幅が約０．５ｍｍのスリット孔４１を形成する。また、樹脂４０を切削すると同時にリード端子３４、３５の裏面側も約０．１ｍｍ程切削して、リードフレーム２０の金属表面を露出させる。このスリット孔４１は、各リード端子３４、３５．．．の中間に形成した「くさび状部分」の付近に一本、あるいは複数本形成する。
【００１７】
第５工程：（図５（Ａ））
次に、図５（Ａ）に示すように、スリット孔４１の内部に露出したリード端子３４、３５、３４Ａ、３５Ａ．．の表面に半田メッキ等のメッキ層４２を形成する。このメッキ層４２は、リードフレーム３０を電極の一方とする電解メッキ法により行われる。スリット孔４１はリード端子３４、３５の板厚の全部を切断していないので、アイランド３３とリード端子３４、３５は未だ電気的な導通が保たれている。更に各フレーム３１、３１Ａ．．が連結バー３２、３２Ａによって共通接続されている。このように露出した金属表面のすべてが電気的に導通しているので、一回のメッキ工程でメッキ層４２を形成することができる。
【００１８】
第６工程：（図５（Ｂ））
次に、樹脂層４０を切断して各々の素子Ａ、素子Ｂ、素子Ｃ．．．．を分離する。即ち、アイランド３３とこの上に固着された半導体チップ３８に接続されたリード端子３４Ａ、３５Ａとを囲む領域（同図の矢印４３、及び図３Ａの一点鎖線４３）で切断することにより、個々に分割した半導体装置を形成する。切断にはダイシング装置が用いられ、ダイシング装置のブレードによって樹脂層４０とリードフレーム３０とを同時に切断する。切断する際には裏面側（スリット孔９１を設けた側）にブルーシート（例えば、商品名：ＵＶシート、リンテック株式会社製）を貼り付けた状態で、前記ダイシングブレードがブルーシートの表面に到達するような切削深さで行う。スリット孔４１が位置する箇所では、少なくともスリット孔４１の側壁に付着したメッキ層４２を残すように形成する。この様に残存させたメッキ層４２は、半導体装置をプリント基板上に実装する際に利用される。また、切断したリード端子３４、３５の他方はアイランド３３に連続する突起部３３ａとして残存し、切断した連結バー３２、３２Ａはアイランド３３に連続する突起部３３ｂ（図６Ｂに示した）として残存する。切断されたリード端子３４、３５及び突起部３３ａ、３３ｂの切断面は、樹脂層４０の切断面と同一平面を形成し、該同一平面に露出する。
【００１９】
図６は斯かる製造方法によって形成した完成後の半導体装置を示す、（Ａ）断面図、（Ｂ）裏面図、（Ｃ）側面図である。更に図７は、装置を裏面側からみたときの斜視図である。
所望の能動素子を形成したシリコン半導体チップ３８が導電性の接着剤によってアイランド３３の一主面上に接着されている。アイランド３３は外部接続電極の一部として使用される。リード端子３４、３５がアイランド３３とは離れた位置に複数本設けられている。半導体チップ３８の表面部分に形成した電極パッドとリード端子３４、３５の表面とがボンディングワイヤ３９によって電気的に接続される。半導体チップ３８とボンディングワイヤ３９を含めて、アイランド３３とリード端子３４、３５が樹脂４０でモールドされて、大略直方体のパッケージ形状を形成する。樹脂４０は熱硬化性エポキシ樹脂である。アイランド３３とリード端子３４、３５は、厚さが約０．２ｍｍの銅系の金属材料から成る。樹脂４０の外形寸法は、縦×横×高さが、約０．７ｍｍ×１．０ｍｍ×０．６ｍｍである。
【００２０】
直方体のパッケージ外形を形成する６面のうち、上面４０ａと裏面４０ｂはモールド金型によって形成された面で構成される。前記６面の内、側面４０ｃ、４０ｄ、４０ｅ、４０ｆは樹脂４０を切断した（第６工程参照）切断面で構成される。該切断面に沿ってリード端子３３、３５の切断面が露出する。アイランド３３には切断されたリード端子３４、３５の名残である突起部３３ａと連結部３２の名残である突起部３３ｂを有し、これらの突起部３３ａ、３３ｂの切断面も露出する。
【００２１】
図７を参照して、側面４０ｄ、４０ｆの裏面側には第４工程で形成したスリット孔４１の名残である段差部４３を有し、該段差部４３の表面にアイランド３３の裏面側と、リード端子３４、３５の裏面側の一部が露出する。アイランド３とリード端子３４、３５の露出した表面には半田メッキなどの金属メッキ層４２が形成される。リード端子３４、３５の露出部分とアイランド３３の露出部との間は、樹脂４０で被覆される。
【００２２】
この装置をプリント基板上に実装した状態を図８に示す。実装基板２４上に形成した素子間接続用のプリント配線２５に対して段差部４３に露出したリード端子３４、３５とアイランド３３の突起部３３ａを位置合わせし、半田２６等によって両者を接続する。この時、上記の第５工程で形成した金属メッキ層４２が半田の塗れ性を良好にする。
【００２３】
以上の方法によって製造された半導体装置は、以下のメリットを有する。
図９を参照して、本願発明者は、チップサイズが０．４０ｍｍ×０．４０ｍｍのトランジスタチップをアイランド３３上に設置し、上述の製造方法によってパッケージサイズが１．０ｍｍ×０．７ｍｍの半導体装置を実現した。この時の、アイランド３３のサイズは０．５ｍｍ×０．５ｍｍ、リード端子３４、３５のサイズは０．２５ｍｍ×０．１５ｍｍとすることができた。これらのサイズは実装される半導体チップサイズに応じて任意に設定することができる。
【００２４】
ここで、上述した本発明の半導体装置の製造方法によって製造された半導体装置の有効面積率を、図１２（Ｂ）に示した従来の半導体装置と比較する。従来の半導体装置のチップサイズは、０．４０ｍｍ×０．４０ｍｍ（０．１６平方ｍｍ）で、半導体装置の実装面積は１．６ｍｍ×１．６ｍｍ（２．５６平方ｍｍ）である。従って、従来の半導体装置の有効面積率は約６．２５％である。
【００２５】
それに対して、本発明の製造方法によって製造した半導体装置は、金属製リード端子がパッケージから突出しないので、実装面積を半導体装置の大きさと同じ程度の大きさにすることができる。即ち１．０ｍｍ×０．７ｍｍ（０．７平方ｍｍ）とすることができる。。従って、本発明の有効面積率は２２．８５％となり、従来と比べて約３．６倍向上する事ができた。これにより、実装基板上に実装する実装面積のデットスペースを小さくすることができ、実装基板の小型化に寄与することができる。
【００２６】
上記のメリットに加えて、本発明では以下のメリットを得ることができる。
分割された半導体装置の各外部接続用電極の表面にはメッキ層４２が形成されているので、実装基板上に半田固着した際に該半田が切断面の上部まで（スリット孔４１の側壁に相当する部分）容易に盛り上がって半田フィレットを形成する。従って半田接合力が向上し熱ストレス等の応力による劣化を防止することができる。
【００２７】
この装置の外部接続端子は、段差部４３に露出し、段差部４３と段差部４３との間の領域は樹脂４０によって被覆されるので露出しない。従って実装基板２４上に実装した際に半田２６と半田２６との距離を比較的大きく設計でき、半田ブリッジによる外部接続端子間の短絡事故を防止できる。
分割された半導体装置のリード端子３４、３５の終端は、図６（Ｂ）に示すように、半導体装置の終端部分でくさび状に形成されるために、リード端子３４、３５が樹脂層４０の側面から抜け落ちることを防止している。
【００２８】
多数個の素子をまとめてパッケージングするので、個々にパッケージングする場合に比べて無駄にする材料を少なくでき。材料費の低減につながる
パッケージの外形をダイシング装置のブレードで切断することにより構成したので、あらかじめリードフレーム３０の外枠３６に位置あわせマークを形成しておき、該マークを使用してダイシングを行うことにより、リードフレーム３０のパターンに対する樹脂外形の精度を向上できる。即ち、モールド金型による合わせ精度がプラス・マイナス５０μ程度であるのに対して、ダイシング装置によって切断した樹脂外形はプラス・マイナス１０μ程度に小さくできる。合わせ精度を小さくできることは、アイランド３３の面積を増大して、搭載可能な半導体チップ３８のチップ面積を増大できることを意味する。
【００２９】
尚、上述した実施形態では、３端子用のリードフレームを用いて説明をしたが、４端子用にする場合には、図１０に示すように、アイランド３３から３本のリード端子３４、３５、５０を延在させて上述した方法で製造を行えば４端子用の半導体装置を提供することができる。
また、上述した実施形態では、各アイランドに１つの半導体チップ３８を固着したが、１つのアイランドに、例えばトランジスタを複数個固着すること、及び、トタンジスタと縦型パワーＭＯＳＦＥＴ等の他の素子との複合固着も可能である。この様な場合には、リードフレームは図１０に示すような多数のリード端子を有するものが使用される。
【００３０】
さらに、本実施形態では、半導体チップ３８にトランジスタを形成したが、縦型或いは比較的発熱量の少ない横型のデバイスであればこれに限らず、例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴ、ＨＢＴ等のデバイスを形成した半導体チップであっても、本発明に応用ができることは説明するまでもない。加えて、リード端子の本数を増大することでＢＩＰ、ＭＯＳ型等の集積回路等にも応用することができる。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、リード端子３４，３５がパッケージから突出しない半導体装置を得ることができる。従って、半導体装置を実装したときのデッドスペースを削減し、高密度実装に適した半導体装置を得ることができる。
【００３２】
外部接続端子と外部接続端子との間を樹脂層４０で被覆した構造にできるので、装置を実装したときの半田ブリッジ等による端子間短絡の事故を防止できる。パッケージの外形をダイシングブレードによる切断面で構成することにより、アイランド３３と樹脂４０の端面との寸法精度を向上できる。従って、アイランド３３の面積を増大して、収納可能な半導体チップ３８のチップサイズを増大できる。
【図面の簡単な説明】
【図１】本発明の製造方法を説明する図。
【図２】本発明の製造方法を説明する図。
【図３】本発明の製造方法を説明する図。
【図４】本発明の製造方法を説明する図。
【図５】本発明の製造方法を説明する図。
【図６】本発明の半導体装置を説明する図。
【図７】本発明の半導体装置を説明する図。
【図８】本発明の半導体装置を実装したときの状態を説明する図。
【図９】本発明の半導体装置を説明する図。
【図１０】他の実施の形態を説明する図。
【図１１】従来の半導体装置を説明する図。
【図１２】従来の半導体装置を説明する図。
【発明の属する技術分野】
本発明は半導体装置に関し、特に、半導体装置のチップ面積と、半導体装置をプリント基板等の実装基板上に実装する実装面積との比率で表す実装有効面積率を向上させた半導体装置に関する。
【０００２】
【従来の技術】
一般的にシリコン基板上にトランジスタ素子が形成された半導体装置は、図１１（Ａ）に示すような構成が主に用いられる。１はシリコン基板、２はシリコン基板１が実装される放熱板等のアイランド、３はリード端子、及び４は封止用の樹脂モールドである。
トランジスタ素子が形成されたシリコン基板１は、同図に示すように、銅ベースの放熱板等のアイランド２に半田等のろう材５を介して固着実装され、シリコン基板１の周辺に配置されたリード端子３にトランジスタ素子のベース電極、エミッタ電極とがそれぞれワイヤーボンディングによってワイヤー６で電気的に接続されている。コレクタ電極に接続されるリード端子はアイランドと一体に形成されており、シリコン基板をアイランド上に実装することで電気的に接続された後、エポキシ樹脂等の熱硬化型樹脂４によりトランスファーモールドによって、シリコン基板とリード端子の一部を完全に被覆保護し、３端子構造の半導体装置が提供される。
【０００３】
図１１（Ｂ）を参照して、上記のトランスファーモールドでは、上下金型７、８で形成したキャビティ９の内部にダイボンド及びワイヤボンドを施したリードフレーム１０を設置し、この状態でキャビティ９内に樹脂を注入することにより行われる。
【０００４】
【発明が解決しようとする課題】
第１の課題：
樹脂モールドされた半導体装置は、通常、ガラスエポキシ基板等の実装基板に実装され、実装基板上に実装された他の半導体装置や回路素子と電気的に接続され、所定の回路動作を行うための一部品として取り扱われる。
【０００５】
図１２（Ａ）は、実装基板上に半導体装置を実装したときの断面図を示し、２０は半導体装置、２１、２３はベース又はエミッタ電極用のリード端子、２２はコレクタ用のリード端子、２４は実装基板である。
実装基板２４上に半導体装置２０が実装される実装面積は、リード端子２１、２２、２３の先端部分で囲まれた領域によって表される。実装面積は半導体装置２０内のシリコン基板（半導体チップ）面積に比べ大きく、実際に機能を持つ半導体チップの面積に比べ実装面積の殆どはモールド樹脂とリード端子が占めている。
【０００６】
ここで、実際に機能を持つ半導体チップ面積と実装面積との比率を有効面積率として考慮すると、樹脂モールドされた半導体装置では有効面積率が極めて低いことが確認されている。有効面積率が低いことは、実装面積の殆どが半導体チップとは直接関係のないデッドスペースとなるので、実装基板２４の高密度小型化の妨げとなる。
例えば、ＥＩＡＪ規格であるＳＣ−７５Ａ外形に搭載される半導体チップの最大サイズは、図１２（Ｂ）に示すように、概ね０．４０mm×０．４０mm（０．１６平方ｍｍ）が最大であり、パッケージの実装面積は１．６ｍｍ×１．６ｍｍ（２．５６平方ｍｍ）となる。従って有効面積率は約６．２５％であり、実装面積の殆どがデットスペースとなっていることが伺える。
【０００７】
第２の課題：
金型内に設置したときのリードフレーム１０とキャビティ９との位置合わせ精度はプラス・マイナス５０μ程度が限界である。このため、アイランド２の大きさは前記合わせ精度を考慮した大きさに設計しなければならない。従って、合わせ精度の問題は、パッケージの外形寸法に対するアイランド２の寸法を小さくし、これがパッケージの外形寸法に対して収納可能な半導体チップ１の最大寸法に制限を与えていた。
【０００８】
本発明は、上述した事情に鑑みて成されたものであり、本発明は、半導体装置のベース、エミッタ及びコレクタ用の外部接続電極を同一平面上に配置し、半導体チップ面積と実装基板上に実装される半導体装置の実装面積との比率である有効面積率を最大限向上させ、実装面積のデットスペースを最小限小さくできる半導体装置の製造方法を提供する。
【０００９】
【課題を解決するための手段】
本発明は、半導体チップを固着する為のアイランドと、該アイランドに先端を近接する複数本のリード端子と、前記アイランドおよびリード端子を保持するための枠体部とを具備し、前記アイランドと前記リード端子とが多数個行列状に配置され、前記アイランドが互いに連結されかつ互いに連結されたアイランドが前記枠体に保持され、１つのアイランドに対応するリード端子がその隣に位置するアイランドに連結保持されているリードフレームを準備する工程と、
前記アイランドの表面に半導体チップを固着する工程と、
前記半導体チップの表面に形成した電極と前記リード端子とを電気的に接続する工程と、
前記半導体チップを含め、前記アイランドとリード端子を絶縁材料で封止する工程と、
前記絶縁材料の一部を除去してリード端子の裏面側の一部を露出する工程と、
前記絶縁材料を除去した部分を切断して、前記半導体チップを囲む領域で個々のパッケージを形成する工程と、を具備ることを特徴としている。
【００１０】
【発明の実施の形態】
以下に本発明の製造方法を詳細に説明する。
第１工程：（図１）
先ず、リードフレーム３０を準備する。図１（Ａ）はリードフレーム３０の平面図であり、図１（Ｂ）は図１（Ａ）のＸ−Ｘ断面図である。本発明で用いられるリードフレーム３０は、多数のフレーム３１が行方向（又は列方向）に複数個配置されており、複数のフレーム３１は連結バー３２によって互いに連結されている。該フレーム３１は、半導体チップの搭載部となるアイランド３３と、外部接続用電極となる複数のリード端子３４、３５を有する。そして、互いに連結された複数のフレーム３１が同じく連結バー３２によって外枠３６、３６の間に連結される。更に、フレーム３１に隣接して他のフレーム３１Ａが連結バー３２Ａによって同様に連結される。フレーム３１のアイランド３３に対して、隣のフレーム３１Ａのアイランド３３Ａに保持されたリード端子３４Ａ、３５Ａが対応する。この様にフレーム３１を行・列方向に複数配置することで、１本の短冊状のリードフレーム３０に例えば１００個のフレーム３１を配置する。各アイランド３３、３３Ａから延在される各リード端子３４、３５、３４Ａ、３５Ａは、その中間部分の両側がくさび状に形成され、部分的に細く形成されている。
【００１１】
上記のリードフレーム３０は、例えば、約０．２ｍｍ厚の銅系の金属材料で形成された帯状あるいは矩形状のリードフレーム用金属薄板を用意し、このリードフレーム用金属薄板をエッチング加工またはスタンピング加工によってパターニングすることにより得ることができる。ここでは、リードフレーム３０の板厚は必要に応じて適宜に設定することができる。
【００１２】
第２工程：（図２）
次に、リードフレーム３０に対してダイボンド工程とワイヤボンド工程を行う。図２（Ａ）及び図２（Ｂ）に示すように、各アイランド３３、３３Ａの一主面上にＡｇペースト、半田等の導電ペースト３７を塗布し、その導電ペースト３７を介して各アイランド３３、３３Ａ上に半導体チップ３８を固着する。各アイランド表面に金メッキを行い、そのメッキ上に半導体チップを共晶接続することも可能である。
【００１３】
更に、半導体チップ３８の表面に形成されたボンディングパッドと、これに対応するリード端子３４、３５とをワイヤ３９でワイヤボンディングする。ワイヤ３９は例えば直径が２０μの金線から成る。ここで、ワイヤ３９は各アイランド３３上に固着した半導体チップ３８の表面電極と、その隣に隣接した他のアイランド３３Ａから延在するリード端子３４Ａ、３５Ａとを接続する。
半導体チップ３８が固着された各アイランド３３、３３Ａの裏面は、係る半導体チップ３８の外部接続用の電極となり、ワイヤ３９で電気的に接続されたリード３４Ａ、３５Ａ、３４、３５も外部接続用の電極となる。アイランド３３、３３Ａの裏面を接続用端子の１つとして用いる形態は、半導体チップ３８として例えばトランジスタ、パワーＭＯＳＦＥＴ等の、電流経路が垂直方向になる半導体デバイス素子に適している。
【００１４】
半導体チップ３８を固着するために塗布した導電性ペースト３７は、図２（Ａ）から明らかなように、半導体チップ３８が固着されるアイランド３３、３４Ａ上に選択的に塗布形成する。リード端子３４、３５．．．上に導電性ペースト３７が付着すると、ワイヤボンディングを行う場合に、ボンディング装置のキャピラリーの先端部分に導電性ペーストがつまりボンディング不良が生じ生産性が低下する恐れがあるためである。この様な問題がない場合には、導電性ペーストをフレーム３１、３１Ａ全面に塗布しても良い。
【００１５】
第３工程：（図３）
次に、全体を樹脂モールドする。図３（Ａ）に示すように、リードフレーム３０上にエポキシ樹脂等の熱硬化性の封止用樹脂層４０を形成し、各フレーム３１、３１Ａ．．、半導体チップ３８及びワイヤ３９を封止保護する。樹脂層４０は、素子Ａ、素子Ｂ、素子Ｃ……を個別にパッケージングするものではなく、半導体チップ３８の全部を被うように形成する。また、リードフレーム３０の裏面側にも０．０５ｍｍ程度の厚みで樹脂を被着する。これで、アイランド３３とリード端子３４、３５は完全に樹脂４０内部に埋設されることになる。モールド後のリードフレーム３０の状態を図３（Ｂ）に示す。
【００１６】
この樹脂層４０は、射出成形用の上下金型が形成する空間（キャビティ）内にリードフレーム３０を設置し、該空間内にエポキシ樹脂を充填、成形する事によって形成する。
第４工程：（図４）
次に、リードフレーム３０の裏面側の樹脂４０を部分的に除去してスリット孔４１を形成する。このスリット孔４１は、ダイシング装置のブレードによって樹脂４０を切削することによって形成したものであり、前記ブレード厚みに応じて切削を複数回繰り返すことにより、幅が約０．５ｍｍのスリット孔４１を形成する。また、樹脂４０を切削すると同時にリード端子３４、３５の裏面側も約０．１ｍｍ程切削して、リードフレーム２０の金属表面を露出させる。このスリット孔４１は、各リード端子３４、３５．．．の中間に形成した「くさび状部分」の付近に一本、あるいは複数本形成する。
【００１７】
第５工程：（図５（Ａ））
次に、図５（Ａ）に示すように、スリット孔４１の内部に露出したリード端子３４、３５、３４Ａ、３５Ａ．．の表面に半田メッキ等のメッキ層４２を形成する。このメッキ層４２は、リードフレーム３０を電極の一方とする電解メッキ法により行われる。スリット孔４１はリード端子３４、３５の板厚の全部を切断していないので、アイランド３３とリード端子３４、３５は未だ電気的な導通が保たれている。更に各フレーム３１、３１Ａ．．が連結バー３２、３２Ａによって共通接続されている。このように露出した金属表面のすべてが電気的に導通しているので、一回のメッキ工程でメッキ層４２を形成することができる。
【００１８】
第６工程：（図５（Ｂ））
次に、樹脂層４０を切断して各々の素子Ａ、素子Ｂ、素子Ｃ．．．．を分離する。即ち、アイランド３３とこの上に固着された半導体チップ３８に接続されたリード端子３４Ａ、３５Ａとを囲む領域（同図の矢印４３、及び図３Ａの一点鎖線４３）で切断することにより、個々に分割した半導体装置を形成する。切断にはダイシング装置が用いられ、ダイシング装置のブレードによって樹脂層４０とリードフレーム３０とを同時に切断する。切断する際には裏面側（スリット孔９１を設けた側）にブルーシート（例えば、商品名：ＵＶシート、リンテック株式会社製）を貼り付けた状態で、前記ダイシングブレードがブルーシートの表面に到達するような切削深さで行う。スリット孔４１が位置する箇所では、少なくともスリット孔４１の側壁に付着したメッキ層４２を残すように形成する。この様に残存させたメッキ層４２は、半導体装置をプリント基板上に実装する際に利用される。また、切断したリード端子３４、３５の他方はアイランド３３に連続する突起部３３ａとして残存し、切断した連結バー３２、３２Ａはアイランド３３に連続する突起部３３ｂ（図６Ｂに示した）として残存する。切断されたリード端子３４、３５及び突起部３３ａ、３３ｂの切断面は、樹脂層４０の切断面と同一平面を形成し、該同一平面に露出する。
【００１９】
図６は斯かる製造方法によって形成した完成後の半導体装置を示す、（Ａ）断面図、（Ｂ）裏面図、（Ｃ）側面図である。更に図７は、装置を裏面側からみたときの斜視図である。
所望の能動素子を形成したシリコン半導体チップ３８が導電性の接着剤によってアイランド３３の一主面上に接着されている。アイランド３３は外部接続電極の一部として使用される。リード端子３４、３５がアイランド３３とは離れた位置に複数本設けられている。半導体チップ３８の表面部分に形成した電極パッドとリード端子３４、３５の表面とがボンディングワイヤ３９によって電気的に接続される。半導体チップ３８とボンディングワイヤ３９を含めて、アイランド３３とリード端子３４、３５が樹脂４０でモールドされて、大略直方体のパッケージ形状を形成する。樹脂４０は熱硬化性エポキシ樹脂である。アイランド３３とリード端子３４、３５は、厚さが約０．２ｍｍの銅系の金属材料から成る。樹脂４０の外形寸法は、縦×横×高さが、約０．７ｍｍ×１．０ｍｍ×０．６ｍｍである。
【００２０】
直方体のパッケージ外形を形成する６面のうち、上面４０ａと裏面４０ｂはモールド金型によって形成された面で構成される。前記６面の内、側面４０ｃ、４０ｄ、４０ｅ、４０ｆは樹脂４０を切断した（第６工程参照）切断面で構成される。該切断面に沿ってリード端子３３、３５の切断面が露出する。アイランド３３には切断されたリード端子３４、３５の名残である突起部３３ａと連結部３２の名残である突起部３３ｂを有し、これらの突起部３３ａ、３３ｂの切断面も露出する。
【００２１】
図７を参照して、側面４０ｄ、４０ｆの裏面側には第４工程で形成したスリット孔４１の名残である段差部４３を有し、該段差部４３の表面にアイランド３３の裏面側と、リード端子３４、３５の裏面側の一部が露出する。アイランド３とリード端子３４、３５の露出した表面には半田メッキなどの金属メッキ層４２が形成される。リード端子３４、３５の露出部分とアイランド３３の露出部との間は、樹脂４０で被覆される。
【００２２】
この装置をプリント基板上に実装した状態を図８に示す。実装基板２４上に形成した素子間接続用のプリント配線２５に対して段差部４３に露出したリード端子３４、３５とアイランド３３の突起部３３ａを位置合わせし、半田２６等によって両者を接続する。この時、上記の第５工程で形成した金属メッキ層４２が半田の塗れ性を良好にする。
【００２３】
以上の方法によって製造された半導体装置は、以下のメリットを有する。
図９を参照して、本願発明者は、チップサイズが０．４０ｍｍ×０．４０ｍｍのトランジスタチップをアイランド３３上に設置し、上述の製造方法によってパッケージサイズが１．０ｍｍ×０．７ｍｍの半導体装置を実現した。この時の、アイランド３３のサイズは０．５ｍｍ×０．５ｍｍ、リード端子３４、３５のサイズは０．２５ｍｍ×０．１５ｍｍとすることができた。これらのサイズは実装される半導体チップサイズに応じて任意に設定することができる。
【００２４】
ここで、上述した本発明の半導体装置の製造方法によって製造された半導体装置の有効面積率を、図１２（Ｂ）に示した従来の半導体装置と比較する。従来の半導体装置のチップサイズは、０．４０ｍｍ×０．４０ｍｍ（０．１６平方ｍｍ）で、半導体装置の実装面積は１．６ｍｍ×１．６ｍｍ（２．５６平方ｍｍ）である。従って、従来の半導体装置の有効面積率は約６．２５％である。
【００２５】
それに対して、本発明の製造方法によって製造した半導体装置は、金属製リード端子がパッケージから突出しないので、実装面積を半導体装置の大きさと同じ程度の大きさにすることができる。即ち１．０ｍｍ×０．７ｍｍ（０．７平方ｍｍ）とすることができる。。従って、本発明の有効面積率は２２．８５％となり、従来と比べて約３．６倍向上する事ができた。これにより、実装基板上に実装する実装面積のデットスペースを小さくすることができ、実装基板の小型化に寄与することができる。
【００２６】
上記のメリットに加えて、本発明では以下のメリットを得ることができる。
分割された半導体装置の各外部接続用電極の表面にはメッキ層４２が形成されているので、実装基板上に半田固着した際に該半田が切断面の上部まで（スリット孔４１の側壁に相当する部分）容易に盛り上がって半田フィレットを形成する。従って半田接合力が向上し熱ストレス等の応力による劣化を防止することができる。
【００２７】
この装置の外部接続端子は、段差部４３に露出し、段差部４３と段差部４３との間の領域は樹脂４０によって被覆されるので露出しない。従って実装基板２４上に実装した際に半田２６と半田２６との距離を比較的大きく設計でき、半田ブリッジによる外部接続端子間の短絡事故を防止できる。
分割された半導体装置のリード端子３４、３５の終端は、図６（Ｂ）に示すように、半導体装置の終端部分でくさび状に形成されるために、リード端子３４、３５が樹脂層４０の側面から抜け落ちることを防止している。
【００２８】
多数個の素子をまとめてパッケージングするので、個々にパッケージングする場合に比べて無駄にする材料を少なくでき。材料費の低減につながる
パッケージの外形をダイシング装置のブレードで切断することにより構成したので、あらかじめリードフレーム３０の外枠３６に位置あわせマークを形成しておき、該マークを使用してダイシングを行うことにより、リードフレーム３０のパターンに対する樹脂外形の精度を向上できる。即ち、モールド金型による合わせ精度がプラス・マイナス５０μ程度であるのに対して、ダイシング装置によって切断した樹脂外形はプラス・マイナス１０μ程度に小さくできる。合わせ精度を小さくできることは、アイランド３３の面積を増大して、搭載可能な半導体チップ３８のチップ面積を増大できることを意味する。
【００２９】
尚、上述した実施形態では、３端子用のリードフレームを用いて説明をしたが、４端子用にする場合には、図１０に示すように、アイランド３３から３本のリード端子３４、３５、５０を延在させて上述した方法で製造を行えば４端子用の半導体装置を提供することができる。
また、上述した実施形態では、各アイランドに１つの半導体チップ３８を固着したが、１つのアイランドに、例えばトランジスタを複数個固着すること、及び、トタンジスタと縦型パワーＭＯＳＦＥＴ等の他の素子との複合固着も可能である。この様な場合には、リードフレームは図１０に示すような多数のリード端子を有するものが使用される。
【００３０】
さらに、本実施形態では、半導体チップ３８にトランジスタを形成したが、縦型或いは比較的発熱量の少ない横型のデバイスであればこれに限らず、例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴ、ＨＢＴ等のデバイスを形成した半導体チップであっても、本発明に応用ができることは説明するまでもない。加えて、リード端子の本数を増大することでＢＩＰ、ＭＯＳ型等の集積回路等にも応用することができる。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、リード端子３４，３５がパッケージから突出しない半導体装置を得ることができる。従って、半導体装置を実装したときのデッドスペースを削減し、高密度実装に適した半導体装置を得ることができる。
【００３２】
外部接続端子と外部接続端子との間を樹脂層４０で被覆した構造にできるので、装置を実装したときの半田ブリッジ等による端子間短絡の事故を防止できる。パッケージの外形をダイシングブレードによる切断面で構成することにより、アイランド３３と樹脂４０の端面との寸法精度を向上できる。従って、アイランド３３の面積を増大して、収納可能な半導体チップ３８のチップサイズを増大できる。
【図面の簡単な説明】
【図１】本発明の製造方法を説明する図。
【図２】本発明の製造方法を説明する図。
【図３】本発明の製造方法を説明する図。
【図４】本発明の製造方法を説明する図。
【図５】本発明の製造方法を説明する図。
【図６】本発明の半導体装置を説明する図。
【図７】本発明の半導体装置を説明する図。
【図８】本発明の半導体装置を実装したときの状態を説明する図。
【図９】本発明の半導体装置を説明する図。
【図１０】他の実施の形態を説明する図。
【図１１】従来の半導体装置を説明する図。
【図１２】従来の半導体装置を説明する図。
Claims (4)
- 半導体チップを固着する為のアイランドと、該アイランドに先端を近接する複数本のリード端子と、前記アイランドおよびリード端子を保持するための枠体部とを具備し、前記アイランドと前記リード端子とが多数個行列状に配置され、前記アイランドが互いに連結されかつ互いに連結されたアイランドが前記枠体に保持され、１つのアイランドに対応するリード端子がその隣に位置するアイランドに連結保持されているリードフレームを準備する工程と、
前記アイランドの表面に半導体チップを固着する工程と、
前記半導体チップの表面に形成した電極と前記リード端子とを電気的に接続する工程と、前記半導体チップを含め、前記アイランドとリード端子を絶縁材料で封止する工程と、
前記絶縁材料の一部を除去してリード端子の裏面側の一部を露出する工程と、
前記絶縁材料を除去した部分を切断して個々のパッケージを形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記絶縁材料を除去した後に前記露出したリード端子表面に金属メッキを施す工程を具備することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記リードフレームには、前記アイランドと前記リード端子とが行列状に多数個配置されていることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記絶縁材料を除去する工程が、ダイシング装置のブレードによるものであることを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32796897A JP3877402B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32796897A JP3877402B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163007A JPH11163007A (ja) | 1999-06-18 |
| JP3877402B2 true JP3877402B2 (ja) | 2007-02-07 |
Family
ID=18205030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32796897A Expired - Fee Related JP3877402B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3877402B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4672201B2 (ja) * | 2001-07-26 | 2011-04-20 | ローム株式会社 | 半導体装置の製造方法 |
| JP2003086750A (ja) * | 2001-09-11 | 2003-03-20 | Rohm Co Ltd | 電子部品の製造方法 |
| JP3915992B2 (ja) | 2004-06-08 | 2007-05-16 | ローム株式会社 | 面実装型電子部品の製造方法 |
| JP2006165411A (ja) * | 2004-12-10 | 2006-06-22 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
| JP5217800B2 (ja) | 2008-09-03 | 2013-06-19 | 日亜化学工業株式会社 | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
| JP4887346B2 (ja) * | 2008-11-20 | 2012-02-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| JP5527450B2 (ja) * | 2013-03-06 | 2014-06-18 | 日亜化学工業株式会社 | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
| JP2013145908A (ja) * | 2013-03-06 | 2013-07-25 | Nichia Chem Ind Ltd | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
| JP7451455B2 (ja) * | 2021-03-19 | 2024-03-18 | 株式会社東芝 | 半導体装置 |
-
1997
- 1997-11-28 JP JP32796897A patent/JP3877402B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163007A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3877401B2 (ja) | 半導体装置の製造方法 | |
| JP3819574B2 (ja) | 半導体装置の製造方法 | |
| US6734536B2 (en) | Surface-mounting semiconductor device and method of making the same | |
| US20120181676A1 (en) | Power semiconductor device packaging | |
| US20130017652A1 (en) | Method of manufacturing a semiconductor device package with a heatsink | |
| JP3877409B2 (ja) | 半導体装置の製造方法 | |
| JPH10261756A (ja) | 半導体装置およびその製造方法 | |
| JP3877402B2 (ja) | 半導体装置の製造方法 | |
| US5844779A (en) | Semiconductor package, and semiconductor device using the same | |
| JP3877410B2 (ja) | 半導体装置の製造方法 | |
| JP3877405B2 (ja) | 半導体装置の製造方法 | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| JP3831504B2 (ja) | リードフレーム | |
| US20120181677A1 (en) | Semiconductor device package with two component lead frame | |
| JP4784945B2 (ja) | 半導体装置の製造方法 | |
| JP2004247613A (ja) | 半導体装置およびその製造方法 | |
| JP2000150543A (ja) | 半導体装置の製造方法 | |
| JP4887346B2 (ja) | 半導体装置 | |
| JP3203228B2 (ja) | 半導体装置とその製造方法 | |
| CN114981940A (zh) | 在坚固的封装衬底中具有分割裸片垫的经封装电子装置 | |
| JP5086315B2 (ja) | 半導体装置の製造方法 | |
| JP4165952B2 (ja) | 半導体装置 | |
| JP4383436B2 (ja) | 半導体装置 | |
| WO2022202242A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| JP4162303B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050607 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061031 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |