KR20060120519A - 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기 - Google Patents
회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기 Download PDFInfo
- Publication number
- KR20060120519A KR20060120519A KR1020060101550A KR20060101550A KR20060120519A KR 20060120519 A KR20060120519 A KR 20060120519A KR 1020060101550 A KR1020060101550 A KR 1020060101550A KR 20060101550 A KR20060101550 A KR 20060101550A KR 20060120519 A KR20060120519 A KR 20060120519A
- Authority
- KR
- South Korea
- Prior art keywords
- pitch
- pads
- circuit board
- pad
- semiconductor element
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
Claims (26)
- 범프 부착 반도체 소자를 실장하기 위한 복수의 패드와, 상기 복수의 패드 각각으로부터 인출되는 복수의 배선을 포함하는 회로 기판에 있어서,상기 기판에는 상기 복수의 패드가 배치된 블록이 복수 배치되어 있고,상기 복수의 블록은 각각 세로 방향의 패드 피치와 가로 방향의 패드 피치가 다르게 이루어지고,상기 복수의 블록 사이에는 간격이 형성되어 있고,상기 간격은 상기 세로 방향의 패드 피치와 가로 방향의 패드 피치 중 어느 것보다 넓게 형성되어 있으며,상기 복수의 배선은 상기 블록 내의 상기 복수의 패드의 세로 방향 또는 가로 방향 중 피치가 넓은 쪽으로부터 인출되고, 또한 상기 복수의 배선의 적어도 일부는 상기 간격을 라우팅하여 이루어지는것을 특징으로 하는 회로 기판.
- 범프 부착 반도체 소자를 실장하기 위한 복수의 패드와, 상기 복수의 패드 각각으로부터 인출되는 복수의 배선을 포함하는 회로 기판에 있어서,상기 기판에는 상기 복수의 패드가 배치된 블록이 복수 배치되어 있고,상기 복수의 블록 사이에는 간격이 형성되어 있고,상기 간격은 상기 패드의 피치보다 넓게 형성되어 있으며,상기 복수의 배선의 적어도 일부는 상기 간격을 라우팅하여 이루어지는것을 특징으로 하는 회로 기판.
- 범프 부착 반도체 소자를 실장하기 위한 복수의 패드와, 상기 복수의 패드 각각으로부터 인출되는 복수의 배선을 포함하는 회로 기판에 있어서,상기 기판에는 상기 복수의 패드가 배치된 블록이 복수 배치되어 있고,상기 복수의 블록 사이에는 복수의 간격이 형성되어 있고,세로 방향의 상기 간격과 가로 방향의 상기 간격은 각각의 넓이가 다르게 되어 있으며,상기 복수 배선의 적어도 일부는 상기 복수의 간격이 넓은 쪽을 라우팅하여 이루어지는것을 특징으로 하는 회로 기판.
- 제 1 항에 있어서,상기 넓은 쪽의 패드 피치를 P1로 하고, 좁은 쪽의 패드 피치를 P2로 했을 때에, P1/P2로 나타내어지는 비율을 1.01~3의 범위 내의 값으로 하는 것을 특징으로 하는 회로 기판.
- 제 1 항에 있어서,상기 넓은 쪽의 패드 피치를 0.4~2.0㎜ 범위 내의 값으로 하고, 좁은 쪽의 패드 피치를 상기 넓은 쪽의 패드 피치보다 작은 값으로 하는 것을 특징으로 하는 회로 기판.
- 제 1 항에 있어서,상기 세로 방향의 패드 피치와 가로 방향의 패드 피치에 비례하게 하여, 상기 패드의 종횡비를 정하는 것을 특징으로 하는 회로 기판.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 반도체 소자는 BGA(Ball Grid Array)인 것을 특징으로 하는 회로 기판.
- 범프 부착 반도체 소자의 실장 구조로서,상기 범프 부착 반도체 소자를 실장하기 위한 복수의 패드와, 상기 복수의 패드 각각으로부터 인출되는 복수의 배선을 포함하는 회로 기판을 갖고,상기 회로 기판에는 상기 복수의 패드가 배치된 블록이 복수 배치되어 있고,상기 복수의 블록은 각각 세로 방향의 패드 피치와, 가로 방향의 패드 피치가 다르게 이루어지고,상기 복수의 블록 사이에는 간격이 형성되어 있고,상기 간격은 상기 세로 방향의 패드 피치와 가로 방향의 패드 피치 중 어느 것보다 넓게 형성되어 있고,상기 복수의 배선은 상기 블록 내의 상기 복수의 패드의 세로 방향 또는 가로 방향 중 피치가 넓은 쪽으로부터 인출되고, 또한 상기 복수의 배선 중 적어도 일부는 상기 간격을 라우팅하여 이루어지며,상기 회로 기판에 대하여 상기 패드 상에 도포한 땜납 재료를 통해, 상기 범프 부착 반도체 소자가 실장되어 이루어지는것을 특징으로 하는 범프 부착 반도체 소자의 실장 구조.
- 범프 부착 반도체 소자의 실장 구조로서,상기 범프 부착 반도체 소자를 실장하기 위한 복수의 패드와, 상기 복수의 패드 각각으로부터 인출되는 복수의 배선을 포함하는 회로 기판을 갖고,상기 회로 기판에는 상기 복수의 패드가 배치된 블록이 복수 배치되어 있고,상기 복수의 블록 사이에는 간격이 형성되어 있고,상기 간격은 상기 패드의 피치보다 넓게 형성되어 있고,상기 복수의 배선 중 적어도 일부는 상기 간격을 라우팅하여 이루어지고,상기 회로 기판에 대하여 상기 패드 상에 도포한 땜납 재료를 통해, 상기 범프 부착 반도체 소자가 실장되어 이루어지는것을 특징으로 하는 범프 부착 반도체 소자의 실장 구조.
- 범프 부착 반도체 소자의 실장 구조로서,상기 범프 부착 반도체 소자를 실장하기 위한 복수의 패드와, 상기 복수의 패드 각각으로부터 인출되는 복수의 배선을 포함하는 회로 기판을 갖고,상기 회로 기판에는 상기 복수의 패드가 배치된 블록이 복수 배치되어 있고,상기 복수의 블록 사이에는 복수의 간격이 형성되어 있고,세로 방향의 상기 간격과 가로 방향의 상기 간격은 각각의 넓이가 다르게 되어 있고,상기 복수의 배선의 적어도 일부는 상기 복수의 간격이 넓은 쪽을 라우팅하여 이루어지며,상기 회로 기판에 대하여 상기 패드 상에 도포한 땜납 재료를 통해, 상기 범프 부착 반도체 소자가 실장되어 이루어지는것을 특징으로 하는 범프 부착 반도체 소자의 실장 구조.
- 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,상기 범프 부착 반도체 소자와, 상기 회로 기판 사이에,(1) 체적 저항이 1×106~1×1020Ω·㎝ 범위 내의 값이고,(2) 인장 강도가 1~200 MPa 범위 내의 값이며,(3) 신장력이 10~500% 범위 내의 값인특성을 갖는 언더필이 충전되어 있는 것을 특징으로 하는 범프 부착 반도체 소자의 실장 구조.
- 반도체 소자를 포함하는 전기 광학 장치로서,상기 반도체 소자는 회로 기판에 실장되어 있고,상기 회로 기판은 복수의 패드와 상기 복수의 패드 각각으로부터 인출되는 복수의 배선을 갖고,상기 회로 기판에는 상기 복수의 패드가 배치된 블록이 복수 배치되어 있고,상기 복수의 블록은 각각 세로 방향의 패드 피치와 가로 방향의 패드 피치가 다르게 이루어지고,상기 복수의 블록 사이에는 간격이 형성되어 있고,상기 간격은 상기 세로 방향의 패드 피치와 가로 방향의 패드 피치 중 어느 것보다 넓게 형성되어 있으며,상기 복수의 배선은 상기 블록 내의 상기 복수의 패드의 세로 방향 또는 가 로 방향 중 피치가 넓은 쪽으로부터 인출되고, 또한 상기 복수의 배선의 적어도 일부는 상기 간격을 라우팅하여 이루어지는것을 특징으로 하는 전기 광학 장치.
- 반도체 소자를 포함하는 전기 광학 장치로서,상기 반도체 소자는 회로 기판에 실장되어 있고,상기 회로 기판은 복수의 패드와 상기 복수의 패드 각각으로부터 인출되는 복수의 배선을 갖고,상기 회로 기판에는 복수의 패드가 배치된 블록이 복수 배치되어 있고,상기 복수의 블록 사이에는 간격이 형성되어 있고,상기 간격은 상기 패드의 피치보다 넓게 형성되어 있으며,상기 복수의 배선의 적어도 일부는 상기 간격을 라우팅하여 이루어지는것을 특징으로 하는 전기 광학 장치.
- 반도체 소자를 포함하는 전기 광학 장치로서,상기 반도체 소자는 회로 기판에 실장되어 있고,상기 회로 기판은 복수의 패드와 그 복수의 패드 각각으로부터 인출되는 복수의 배선을 갖고,상기 기판에는 상기 복수의 패드가 배치된 블록이 복수 배치되어 있고,상기 복수의 블록 사이에는 복수의 간격이 형성되어 있고,세로 방향의 상기 간격과 가로 방향의 상기 간격은 각각의 넓이가 다르게 되어 있으며,상기 복수의 배선의 적어도 일부는 상기 복수의 간격이 넓은 쪽을 라우팅하여 이루어지는것을 특징으로 하는 전기 광학 장치.
- 청구항 12 내지 14 중 어느 한 항에 기재된 전기 광학 장치와, 상기 전기 광학 장치를 제어하기 위한 제어 수단을 구비하는 것을 특징으로 하는 전자기기.
- 범프 부착 반도체 소자를 실장하기 위한 복수의 패드와, 상기 복수의 패드 각각으로부터 인출된 복수의 배선을 포함하는 회로 기판에 있어서,상기 복수의 패드의 세로 방향 피치와 가로 방향 피치 중 어느 하나가, 상기 반도체 소자의 저면의 중앙 부근이나 주변 부근의 대향하는 위치에 따라 다르게 되어 있고, 또한 상기 중앙 부근이나 주변 부근의 대향하는 위치 중 어느 곳에 있어서, 상기 세로 방향 피치와 가로 방향 피치가 다르게 되어 있으며,상기 복수의 배선은, 상기 복수의 패드의 세로 방향 또는 가로 방향 중 피치 가 넓은 쪽으로부터 인출되어 있는것을 특징으로 하는 회로 기판.
- 제 16 항에 있어서,상기 반도체 소자의 저면의 중앙 부근에 대향하는 위치에 배치된 상기 복수 패드의 세로 방향 피치와 가로 방향 피치가 다르게 되어 있고, 또한상기 세로 방향 피치와 가로 방향 피치 중 어느 하나가, 상기 반도체 소자의 저면의 주변 부근에 대향하는 위치에 배치된 상기 복수의 패드의, 상기 세로 방향 피치와 가로 방향 피치에 대응하는 세로 방향 또는 가로 방향의 피치보다 넓게 형성되어 이루어지는것을 특징으로 하는 회로 기판.
- 제 16 항에 있어서,상기 반도체 소자의 저면의 주변 부근에 대향하는 위치에 배치된 상기 복수의 패드의 세로 방향 피치와 가로 방향 피치가 다르게 되어 있고, 또한상기 세로 방향 피치와 가로 방향 피치 중 어느 하나가, 상기 반도체 소자의 저면의 중앙 부근에 대향하는 위치에 배치된 상기 복수의 패드의, 상기 세로 방향 피치와 가로 방향 피치에 대응하는 세로 방향 또는 가로 방향의 피치보다 넓게 형 성되어 이루어지는것을 특징으로 하는 회로 기판.
- 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,상기 넓은 쪽의 패드 피치를 P1로 하고, 좁은 쪽의 패드 피치를 P2로 했을 때에, P1/P2로 나타내어지는 비율을 1.01∼3의 범위내의 값으로 하는 것을 특징으로 하는 회로 기판.
- 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,상기 넓은 쪽의 패드 피치를 0.4∼2.0㎜의 범위내의 값으로 하고, 좁은 쪽의 패드 피치를 상기 넓은 쪽의 패드 피치보다 작은 값으로 하는 것을 특징으로 하는 회로 기판.
- 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,상기 반도체 소자는 BGA(ball grid array)인 것을 특징으로 하는 회로 기판.
- 범프 부착 반도체 소자를 실장하기 위한 복수의 패드와, 상기 복수의 패드 각각으로부터 인출된 복수의 배선을 포함하고,상기 복수의 패드의 세로 방향 피치와 가로 방향 피치 중 어느 하나가, 상기 반도체 소자의 저면의 중앙 부근이나 주변 부근의 대향하는 위치에 따라 다르게 되어 있고, 또한 상기 중앙 부근이나 주변 부근의 대향하는 위치 중 어느 곳에 있어서, 상기 세로 방향 피치와 가로 방향 피치가 다르게 되어 있으며,상기 복수의 배선은, 상기 복수의 패드의 세로 방향 또는 가로 방향 중 피치가 넓은 쪽으로부터 인출되어 있는 회로 기판에 대하여, 상기 패드상에 도포한 땜납 재료를 통해, 범프 부착 반도체 소자가 실장되어 이루어지는것을 특징으로 하는 범프 부착 반도체 소자의 실장 구조.
- 제 22 항에 있어서,상기 땜납 재료의 일부를, 상기 범프 부착 반도체 소자의 패드에 부착시키고 있는 것을 특징으로 하는 범프 부착 반도체 소자의 실장 구조.
- 제 22 항 또는 제 23 항에 있어서,상기 범프 부착 반도체 소자와, 상기 회로 기판 사이에,(1) 체적 저항이 1×106~1×1020Ω·㎝ 범위 내의 값이고,(2) 인장 강도가 1~200 MPa 범위 내의 값이며,(3) 신장력이 10~500% 범위 내의 값인특성을 갖는 언더필이 충전되어 있는 것을 특징으로 하는 범프 부착 반도체 소자의 실장 구조.
- 구동 소자 또는 전원 소자로서 회로 기판상에 실장된 반도체 소자를 포함하는 전기 광학 장치에 있어서,상기 회로 기판은, 복수의 패드와, 상기 복수의 패드 각각으로부터 인출된 복수의 배선을 포함하고, 상기 복수의 패드의 세로 방향 피치와 가로 방향 피치 중 어느 하나가, 상기 구동 소자 또는 전원 소자의 저면의 중앙 부근이나 주변 부근의 대향하는 위치에 따라 다르게 되어 있고, 또한 상기 중앙 부근이나 주변 부근의 대향하는 위치 중 어느 곳에 있어서, 상기 세로 방향 피치와 가로 방향 피치가 다르게 되어 있으며,상기 복수의 배선은, 상기 복수의 패드의 세로 방향 또는 가로 방향 중 피치가 넓은 쪽으로부터 인출되어 있는 회로 기판인것을 특징으로 하는 전기 광학 장치.
- 청구항 25에 기재된 전기 광학 장치와, 그 전기 광학 장치를 제어하기 위한 제어 수단을 구비하는 것을 특징으로 하는 전자기기.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002298981A JP3780996B2 (ja) | 2002-10-11 | 2002-10-11 | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 |
JPJP-P-2002-00298981 | 2002-10-11 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030070657A Division KR100662964B1 (ko) | 2002-10-11 | 2003-10-10 | 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060120519A true KR20060120519A (ko) | 2006-11-27 |
KR100688850B1 KR100688850B1 (ko) | 2007-03-02 |
Family
ID=32288249
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030070657A KR100662964B1 (ko) | 2002-10-11 | 2003-10-10 | 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기 |
KR1020060101550A KR100688850B1 (ko) | 2002-10-11 | 2006-10-18 | 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030070657A KR100662964B1 (ko) | 2002-10-11 | 2003-10-10 | 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6853092B2 (ko) |
JP (1) | JP3780996B2 (ko) |
KR (2) | KR100662964B1 (ko) |
CN (2) | CN1303677C (ko) |
TW (1) | TWI258049B (ko) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3736639B2 (ja) * | 2003-12-12 | 2006-01-18 | セイコーエプソン株式会社 | 半導体装置及び電子デバイス並びにそれらの製造方法 |
JP3722224B2 (ja) * | 2003-12-24 | 2005-11-30 | セイコーエプソン株式会社 | 半導体チップ及び半導体装置並びに半導体装置の製造方法 |
CN100531514C (zh) * | 2004-07-12 | 2009-08-19 | 鸿富锦精密工业(深圳)有限公司 | 防止短路的印刷电路板结构 |
JP4636850B2 (ja) | 2004-10-29 | 2011-02-23 | 富士通株式会社 | 電子部品の実装方法 |
DE102005021991A1 (de) * | 2005-05-09 | 2006-11-16 | Dr. Johannes Heidenhain Gmbh | Optoelektronische Anordnung und Verfahren zu deren Herstellung |
JP4719009B2 (ja) * | 2006-01-13 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 基板および半導体装置 |
US20080088016A1 (en) * | 2006-02-14 | 2008-04-17 | Ming-Ling Ho | Chip with bump structure |
US20070187821A1 (en) * | 2006-02-14 | 2007-08-16 | Ming-Ling Ho | Chip with bump structure |
JP2007273564A (ja) * | 2006-03-30 | 2007-10-18 | Toshiba Corp | プリント回路板、半導体パッケージ、および電子機器 |
KR100791265B1 (ko) * | 2006-11-03 | 2008-01-04 | (주)파트론 | 언더필 공정을 이용한 카메라모듈의 연성인쇄회로기판접합방법 |
US20080160751A1 (en) * | 2006-12-28 | 2008-07-03 | Mengzhi Pang | Microelectronic die including solder caps on bumping sites thereof and method of making same |
JP2008262989A (ja) * | 2007-04-10 | 2008-10-30 | Toshiba Corp | 高周波回路基板 |
US8178392B2 (en) | 2007-05-18 | 2012-05-15 | Stats Chippac Ltd. | Electronic system with expansion feature |
JP5085296B2 (ja) * | 2007-12-03 | 2012-11-28 | 新光電気工業株式会社 | 多層配線基板および半導体装置 |
JP2009194143A (ja) * | 2008-02-14 | 2009-08-27 | Elpida Memory Inc | 半導体装置 |
JP2010093109A (ja) * | 2008-10-09 | 2010-04-22 | Renesas Technology Corp | 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法 |
JP2011053496A (ja) * | 2009-09-02 | 2011-03-17 | Sony Corp | 光学素子およびその製造方法、ならびに原盤の製造方法 |
CN102142411B (zh) * | 2010-02-01 | 2012-12-12 | 华为终端有限公司 | 一种印刷电路组装板芯片封装部件以及焊接部件 |
US20110278054A1 (en) * | 2010-05-14 | 2011-11-17 | I-Tseng Lee | Circuit board with notched conductor pads |
US9786622B2 (en) * | 2011-10-20 | 2017-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package |
KR20130071046A (ko) * | 2011-12-20 | 2013-06-28 | 삼성전기주식회사 | Bga 패키지 및 그 제조 방법 |
US9583425B2 (en) * | 2012-02-15 | 2017-02-28 | Maxim Integrated Products, Inc. | Solder fatigue arrest for wafer level package |
TWI566352B (zh) * | 2014-05-01 | 2017-01-11 | 矽品精密工業股份有限公司 | 封裝基板及封裝件 |
JPWO2016129277A1 (ja) * | 2015-02-12 | 2017-11-24 | 古河電気工業株式会社 | フレキシブル基板及び光モジュール |
CN107923987B (zh) * | 2015-09-08 | 2020-05-15 | 深圳帧观德芯科技有限公司 | 用于制作x射线检测器的方法 |
KR102395621B1 (ko) * | 2015-12-30 | 2022-05-09 | 에이에스엠엘 네델란즈 비.브이. | 직접 기입 마스크리스 리소그래피를 위한 방법 및 장치 |
US10823355B2 (en) * | 2016-01-27 | 2020-11-03 | Lite-On Electronics (Guangzhou) Limited | Light-emitting module for vehicle lamp |
TWM521008U (zh) * | 2016-01-27 | 2016-05-01 | Lite On Technology Corp | 車燈裝置及其發光模組 |
US10177107B2 (en) * | 2016-08-01 | 2019-01-08 | Xilinx, Inc. | Heterogeneous ball pattern package |
KR102571591B1 (ko) * | 2016-08-26 | 2023-08-29 | 삼성전기주식회사 | 인쇄회로기판 |
JP7272527B2 (ja) * | 2016-08-26 | 2023-05-12 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | プリント回路基板 |
KR101923637B1 (ko) * | 2016-09-23 | 2018-11-30 | 스템코 주식회사 | 비아 패드를 갖는 연성 회로 기판 |
JP6555247B2 (ja) | 2016-12-28 | 2019-08-07 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
CN109950250B (zh) * | 2017-12-20 | 2022-03-01 | 晟碟信息科技(上海)有限公司 | 具有矩阵冷却的数据中心3d固态驱动 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08279535A (ja) * | 1995-04-07 | 1996-10-22 | Citizen Watch Co Ltd | 半導体装置 |
JP3345541B2 (ja) * | 1996-01-16 | 2002-11-18 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP2920750B2 (ja) * | 1996-10-09 | 1999-07-19 | 富士ゼロックス株式会社 | エリアアレイ半導体装置及びプリント基板 |
JPH10290058A (ja) | 1997-04-16 | 1998-10-27 | Seiko Epson Corp | プリント基板 |
JPH11340267A (ja) * | 1998-05-28 | 1999-12-10 | Sony Corp | 半導体チップとその製造方法および半導体装置 |
JP2000012727A (ja) * | 1998-06-18 | 2000-01-14 | Sony Corp | 半導体装置 |
JP3420706B2 (ja) * | 1998-09-22 | 2003-06-30 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法 |
JP3846611B2 (ja) * | 1998-09-25 | 2006-11-15 | ソニー株式会社 | 実装用半導体部品、実装構造及び実装方法 |
JP2000100851A (ja) * | 1998-09-25 | 2000-04-07 | Sony Corp | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 |
JP3960445B2 (ja) * | 1998-10-12 | 2007-08-15 | 新光電気工業株式会社 | 半導体装置とその製造方法 |
JP3379477B2 (ja) * | 1999-05-31 | 2003-02-24 | 日本電気株式会社 | 配線基板、半導体実装装置および電子機器 |
US6664620B2 (en) * | 1999-06-29 | 2003-12-16 | Intel Corporation | Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer |
EP1077490A1 (en) * | 1999-08-17 | 2001-02-21 | Lucent Technologies Inc. | Improvements in or relating to integrated circuit dies |
JP2001068836A (ja) * | 1999-08-27 | 2001-03-16 | Mitsubishi Electric Corp | プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法 |
JP2001223295A (ja) * | 2000-02-08 | 2001-08-17 | Hitachi Chem Co Ltd | 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置 |
JP2001345347A (ja) * | 2000-05-31 | 2001-12-14 | Matsushita Electric Ind Co Ltd | 接続構造及び樹脂封入方法 |
JP3407025B2 (ja) * | 2000-06-08 | 2003-05-19 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP3279309B2 (ja) * | 2000-08-08 | 2002-04-30 | カシオ計算機株式会社 | 半導体装置及びその製造方法 |
JP4256605B2 (ja) * | 2000-10-02 | 2009-04-22 | 三星電子株式会社 | モジュールの回路基板、チップスケールパッケージ、チップスケールパッケージ集積用印刷回路基板、及び、モジュールの回路基板の設計方法 |
JP3546961B2 (ja) * | 2000-10-18 | 2004-07-28 | 日本電気株式会社 | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
-
2002
- 2002-10-11 JP JP2002298981A patent/JP3780996B2/ja not_active Expired - Lifetime
-
2003
- 2003-10-07 TW TW092127825A patent/TWI258049B/zh not_active IP Right Cessation
- 2003-10-09 US US10/682,357 patent/US6853092B2/en not_active Expired - Lifetime
- 2003-10-10 KR KR1020030070657A patent/KR100662964B1/ko active IP Right Grant
- 2003-10-10 CN CNB2003101002434A patent/CN1303677C/zh not_active Expired - Lifetime
- 2003-10-10 CN CNB2006101265819A patent/CN100514617C/zh not_active Expired - Lifetime
-
2006
- 2006-10-18 KR KR1020060101550A patent/KR100688850B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN1497710A (zh) | 2004-05-19 |
US6853092B2 (en) | 2005-02-08 |
CN1905182A (zh) | 2007-01-31 |
TWI258049B (en) | 2006-07-11 |
TW200419273A (en) | 2004-10-01 |
JP3780996B2 (ja) | 2006-05-31 |
US20040124007A1 (en) | 2004-07-01 |
CN100514617C (zh) | 2009-07-15 |
CN1303677C (zh) | 2007-03-07 |
KR100688850B1 (ko) | 2007-03-02 |
KR20040033268A (ko) | 2004-04-21 |
KR100662964B1 (ko) | 2006-12-28 |
JP2004134649A (ja) | 2004-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100688850B1 (ko) | 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기 | |
KR100598276B1 (ko) | 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학장치, 및 전자 기기 | |
US5893623A (en) | Structure and method for mounting semiconductor devices, and liquid crystal display | |
US10903127B2 (en) | Film for a package substrate | |
US7109575B2 (en) | Low-cost flexible film package module and method of manufacturing the same | |
US6556268B1 (en) | Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB | |
US6956288B2 (en) | Semiconductor device with folded film substrate and display device using the same | |
US11133262B2 (en) | Semiconductor packages and display devices including the same | |
KR100257028B1 (ko) | 구동 회로 접속 구조 및 그 접속 구조를 포함하는 디스플레이 장치 | |
KR101730847B1 (ko) | 칩 온 필름 및 이를 포함하는 액정표시장치 | |
KR100278479B1 (ko) | 엑스레이 디텍터 및 그 제조방법_ | |
JPH09260579A (ja) | フレキシブル配線基板の端子構造およびそれを用いたicチップの実装構造 | |
US7786478B2 (en) | Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same | |
JP4270210B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
JP4518025B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
JP2004134647A (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
KR20190045037A (ko) | 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법 | |
US20240204009A1 (en) | Film package and display module including same | |
KR100587466B1 (ko) | 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치 | |
JP2006302966A (ja) | 配線基板 | |
KR20000009460U (ko) | 탭형 액정디스플레이 구동용 고밀도 집적회로 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130201 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140204 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150120 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180220 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190218 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20200219 Year of fee payment: 14 |