JP3722224B2 - 半導体チップ及び半導体装置並びに半導体装置の製造方法 - Google Patents
半導体チップ及び半導体装置並びに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3722224B2 JP3722224B2 JP2003427487A JP2003427487A JP3722224B2 JP 3722224 B2 JP3722224 B2 JP 3722224B2 JP 2003427487 A JP2003427487 A JP 2003427487A JP 2003427487 A JP2003427487 A JP 2003427487A JP 3722224 B2 JP3722224 B2 JP 3722224B2
- Authority
- JP
- Japan
- Prior art keywords
- straight line
- electrodes
- semiconductor device
- along
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 192
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 89
- 238000010586 diagram Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 230000002787 reinforcement Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
前記半導体基板にエリアアレイ状に設けられて、前記半導体基板の1辺に沿って延びる複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように、かつ、前記第1の直線に交差する方向に延びる複数の第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されてなる複数の電極とを含む。本発明によれば、半導体チップの電極は、エリアアレイ状に設けられる。そのため、半導体基板の表面で、電極を配置することができる領域が広くなる。これにより電極の配置の制限が少なくなるため、集積回路の設計の自由度を高めることができる。また、電極は、第1及び第2のグループに分けられるように配列されているため、配線パターンの設計が容易となる。本発明によって、集積回路の設計の自由度が高く、かつ、実装性に優れた半導体チップを提供することができる。
(2)この半導体チップにおいて、
前記第2の直線は、前記第1の直線に対して斜めに延びてもよい。
(3)この半導体チップにおいて、
隣り合う2つの前記第2の直線は平行に延びてもよい。
(4)この半導体チップにおいて、
隣り合う2つの前記第2の直線は、前記第1の直線の垂線を対称軸とする線対称であってもよい。
(5)この半導体チップにおいて、
前記複数の第2の直線は、A直線と、前記A直線の両隣に配置されたB及びC直線とを含み、
前記A及びB直線は平行に延びており、前記A及びC直線は前記第1の直線の垂線を対称軸とする線対称であってもよい。
(6)この半導体チップにおいて、
前記第2の直線は、前記第1の直線に直交する方向に延びてもよい。
(7)本発明に係る半導体装置は、複数のランドを含む配線パターンが形成された基板と、
エリアアレイ状に設けられた複数の電極を有し、それぞれの前記電極がいずれか1つの前記ランドと対向して電気的に接続されるように前記基板に搭載された、集積回路が形成されてなる半導体チップと、
を有し、
前記電極は、前記半導体チップの1辺に沿って延びる複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように、かつ、前記第1の直線に交差する方向に延びる複数の第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されてなり、
前記配線パターンは、前記ランドから引き出されて前記第1の直線と交差する方向にそれぞれ延びる複数の配線を含む。本発明によれば、回路設計の自由度の高い半導体チップを有する半導体装置を提供することができる。
(8)この半導体装置において、
前記ランドは、前記第1の直線に沿った方向に拡がった外形をなしてもよい。
(9)この半導体装置において、
前記第2の直線は、前記第1の直線に対して斜めに延びてもよい。
(10)この半導体装置において、
隣り合う2つの前記第2の直線は平行に延びていてもよい。
(11)この半導体装置において、
隣り合う2つの前記第2の直線は、前記第1の直線を対称軸とする線対称であってもよい。
(12)この半導体装置において、
前記複数の第2の直線は、A直線と、前記A直線の両隣に配置されたB直線及びC直線とを含み、
前記A直線と前記B直線とは平行に延びており、前記A直線と前記C直線とは前記第1の直線を対称軸とする線対称であってもよい。
(13)この半導体装置において、
前記第2の直線は、前記第1の直線に直交する方向に延びてもよい。
(14)この半導体装置において、
同一の前記第2のグループの前記電極に対向する1グループの前記ランドからそれぞれ引き出される1グループの前記配線は、前記1グループのランドの、前記第1の直線に沿った両側のうち同じ側から引き出されていてもよい。
(15)この半導体装置において、
隣り合う2つの前記1グループのランドから引き出される前記配線は、それぞれ、反対方向へ延びていてもよい。
(16)この半導体装置において、
隣り合う2つの前記1グループのランドから引き出される前記配線は、それぞれ、同じ方向へ延びていてもよい。
(17)この半導体装置において、
前記A直線に沿って配置された前記電極と対向する前記ランドから引き出された前記配線は、前記B直線に沿って配置された前記電極と対向する前記ランドから引き出された前記配線と反対方向に延びてなり、かつ、前記C直線に沿って配置された前記電極と対向する前記ランドから引き出された前記配線と同じ方向に延びていてもよい。
(18)この半導体装置において、
前記同一の第2のグループの前記電極と対向する1グループの前記ランドは、前記第1の直線に沿った両側のうち同じ側に異なる長さで突出し、その突出長さが、いずれかの前記第2の直線に沿った配列順に長くなるように形成されていてもよい。
(19)この半導体装置において、
前記同一の第2のグループの前記電極と対向する前記1グループのランドからそれぞれ引き出される1グループの前記配線は、いずれか1つの第1の前記ランドから引き出された1つの前記配線の、前記第1のランドの突出する方向の隣に、前記第1のランドの次に突出長さの長い1つの第2の前記ランドから引き出された1つの前記配線が配置されていてもよい。
(20)本発明に係る半導体装置の製造方法は、複数のランドを含む配線パターンが形成された基板に、複数の電極を有する半導体チップを、前記電極が前記配線パターンと対向するように搭載して、前記電極と前記配線パターンとを電気的に接続することを含み、
前記電極は、前記半導体チップにエリアアレイ状に設けられて、前記半導体基板の1辺に沿って延びる複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように、かつ、前記第1の直線に交差する方向に延びる複数の第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されてなり、
前記ランドは、複数の平行な第3の直線にそれぞれ沿った複数の第3のグループに分けられるように配列されてなり、
前記配線パターンは、前記ランドから引き出されて前記第3の直線と交差する方向にそれぞれ延びる複数の配線を含み、
前記半導体チップと前記基板とを、前記第1の直線と前記第3の直線とが平行になってそれぞれの前記電極といずれか1つの前記ランドとが対向するように位置合わせして、前記電極と前記ランドとを電気的に接続する。本発明によれば、回路設計の自由度の高い半導体チップを有する半導体装置を製造することができる。
図1〜図4は、本発明を適用した第1の実施の形態に係る半導体装置を説明するための図である。なお、図1は、本発明を適用した実施の形態に係る半導体装置1の概略図である。そして、図2は、半導体チップ10を示す図である。図3は、半導体装置1の一部拡大図である。ただし、図3では、電極20とランド42との接続状態を説明するため、半導体基板12を省略してある。そして、図4は、図3のIV−IV線断面を示す図である。
図6及び図7は、本発明を適用した第2の実施の形態に係る半導体装置を説明するための図である。なお、本実施の形態に係る半導体装置においても、既に説明した内容を可能な限り適用するものとする。
図8及び図9は、本発明を適用した第3の実施の形態に係る半導体装置を説明するための図である。なお、本実施の形態に係る半導体装置においても、既に説明した内容を可能な限り適用するものとする。
図10及び図11は、本発明を適用した第4の実施の形態に係る半導体装置を説明するための図である。なお、本実施の形態に係る半導体装置においても、既に説明した内容を可能な限り適用するものとする。
Claims (12)
- 集積回路が形成されてなり、前記集積回路が形成された面の外形が長方形をなす半導体基板と、
前記半導体基板の前記集積回路が形成された面に設けられて、前記半導体基板の長辺に沿って延びる複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように、かつ、前記第1の直線に対して斜めに交差する方向に延びる複数の第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されてなる複数の電極と、
を含み、
前記第2の直線は、前記半導体基板とオーバーラップする領域内で、互いに交差しないように延びてなり、
隣り合う2つの前記第2の直線は、前記第1の直線の垂線を対称軸とする線対称である半導体チップ。 - 集積回路が形成されてなり、前記集積回路が形成された面の外形が長方形をなす半導体基板と、
前記半導体基板の前記集積回路が形成された面に設けられて、前記半導体基板の長辺に沿って延びる複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように、かつ、前記第1の直線に対して斜めに交差する方向に延びる複数の第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されてなる複数の電極と、
を含み、
前記第2の直線は、前記半導体基板とオーバーラップする領域内で、互いに交差しないように延びてなり、
前記複数の第2の直線は、A直線と、前記A直線の両隣に配置されたB及びC直線とを含み、
前記A及びB直線は平行に延びており、前記A及びC直線は前記第1の直線の垂線を対称軸とする線対称である半導体チップ。 - 複数のランドを含む配線パターンが形成された基板と、
複数の電極を有し、それぞれの前記電極がいずれか1つの前記ランドと対向して電気的に接続されるように前記基板に搭載された、集積回路が形成されてなる半導体チップと、
を有し、
前記半導体チップにおける前記集積回路が形成された面の外形は長方形をなし、
前記電極は、前記半導体チップにおける前記集積回路が形成された面に、前記半導体チップの長辺に沿って延びる複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように、かつ、前記第1の直線に交差する方向に延びる複数の第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されてなり、
前記配線パターンは、前記ランドから引き出されて前記第1の直線と交差する方向にそれぞれ延びる複数の配線を含み、
1つの前記第2のグループの前記電極と対向する1グループの前記ランドから引き出される1グループの前記配線は、すべて、同じ方向に延びてなり、
隣り合う2つの前記1グループの配線は、反対方向に延びてなる半導体装置。 - 請求項3記載の半導体装置において、
前記第2の直線は、前記第1の直線に対して斜めに延びてなる半導体装置。 - 請求項4記載の半導体装置において、
隣り合う2つの前記第2の直線は平行に延びてなる半導体装置。 - 請求項3記載の半導体装置において、
前記第2の直線は、前記第1の直線に直交する方向に延びる半導体装置。 - 複数のランドを含む配線パターンが形成された基板と、
複数の電極を有し、それぞれの前記電極がいずれか1つの前記ランドと対向して電気的に接続されるように前記基板に搭載された、集積回路が形成されてなる半導体チップと、
を有し、
前記半導体チップにおける前記集積回路が形成された面の外形は長方形をなし、
前記電極は、前記半導体チップにおける前記集積回路が形成された面に、前記半導体チップの長辺に沿って延びる複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように、かつ、前記第1の直線に対して斜めに交差する方向に延びる複数の第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されてなり、
前記配線パターンは、前記ランドから引き出されて前記第1の直線と交差する方向にそれぞれ延びる複数の配線を含み、
1つの前記第2のグループの前記電極と対向する1グループの前記ランドから引き出される1グループの前記配線は、すべて、同じ方向に延びてなり、
前記複数の第2の直線は、A直線と、前記A直線の両隣に配置されたB直線及びC直線とを含み、
前記A直線と前記B直線とは平行に延びており、前記A直線と前記C直線とは前記第1の直線の垂線を対称軸とする線対称であり、
前記A直線に沿って配置された前記電極と対向する前記ランドから引き出された前記配線は、前記B直線に沿って配置された前記電極と対向する前記ランドから引き出された前記配線と反対方向に延びてなり、かつ、前記C直線に沿って配置された前記電極と対向する前記ランドから引き出された前記配線と同じ方向に延びてなる半導体装置。 - 請求項3から請求項7のいずれかに記載の半導体装置において、
前記第2の直線は、前記半導体チップとオーバーラップする領域内で、互いに交差しないように延びてなる半導体装置。 - 請求項3から請求項8のいずれかに記載の半導体装置において、
前記ランドは、前記第1の直線に沿った方向に拡がった外形をなす半導体装置。 - 請求項3から請求項9のいずれかに記載の半導体装置において、
前記1グループの配線は、すべて、前記1グループのランドの、前記第1の直線に沿った両側のうち同じ側から引き出されてなる半導体装置。 - 複数のランドを含む配線パターンが形成された基板に、集積回路が形成されてなり複数の電極を有する半導体チップを、前記電極が前記配線パターンと対向するように搭載して、前記電極と前記配線パターンとを電気的に接続することを含み、
前記半導体チップにおける前記集積回路が形成された面の外形は長方形をなし、
前記電極は、前記半導体チップにおける前記集積回路が形成された面に設けられて、前記半導体基板の長辺に沿って延びる複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように、かつ、前記第1の直線に交差する方向に延びる複数の第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されてなり、
前記ランドは、複数の平行な第3の直線にそれぞれ沿った複数の第3のグループに分けられるように配列されてなり、
前記配線パターンは、前記ランドから引き出されて前記第3の直線と交差する方向にそれぞれ延びる複数の配線を含み、
前記半導体チップと前記基板とを、前記第1の直線と前記第3の直線とが平行になってそれぞれの前記電極といずれか1つの前記ランドとが対向するように位置合わせして、前記電極と前記ランドとを電気的に接続する半導体装置の製造方法であって、
1つの前記第2のグループの前記電極と対向するランドから引き出される1グループの前記配線は、すべて、同じ方向に延びてなり、
隣り合う2つの前記1グループの配線は、反対方向に延びてなる半導体装置の製造方法。 - 複数のランドを含む配線パターンが形成された基板に、集積回路が形成されてなり複数の電極を有する半導体チップを、前記電極が前記配線パターンと対向するように搭載して、前記電極と前記配線パターンとを電気的に接続することを含み、
前記半導体チップにおける前記集積回路が形成された面の外形は長方形をなし、
前記電極は、前記半導体チップにおける前記集積回路が形成された面に設けられて、前記半導体基板の長辺に沿って延びる複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように、かつ、前記第1の直線に対して斜めに交差する方向に延びる複数の第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されてなり、
前記ランドは、複数の平行な第3の直線にそれぞれ沿った複数の第3のグループに分けられるように配列されてなり、
前記配線パターンは、前記ランドから引き出されて前記第3の直線と交差する方向にそれぞれ延びる複数の配線を含み、
前記半導体チップと前記基板とを、前記第1の直線と前記第3の直線とが平行になってそれぞれの前記電極といずれか1つの前記ランドとが対向するように位置合わせして、前記電極と前記ランドとを電気的に接続する半導体装置の製造方法であって、
前記複数の第2の直線は、A直線と、前記A直線の両隣に配置されたB直線及びC直線とを含み、
前記A直線と前記B直線とは平行に延びており、前記A直線と前記C直線とは前記第1の直線の垂線を対称軸とする線対称であり、
1つの前記第2のグループの前記電極と対向する1グループの前記ランドから引き出される1グループの前記配線は、すべて、同じ方向に延びてなり、
前記A直線に沿って配置された電極と対向するランドから引き出された前記配線は、前記B直線に沿って配置された電極と対抗するランドから引き出された前記配線と反対方向に延びてなり、かつ、前記C直線に沿って配置された電極と対向する前記ランドから引き出された前記配線と同じ方向に延びてなる半導体装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003427487A JP3722224B2 (ja) | 2003-12-24 | 2003-12-24 | 半導体チップ及び半導体装置並びに半導体装置の製造方法 |
CNA2009100061381A CN101483161A (zh) | 2003-12-24 | 2004-12-08 | 半导体芯片 |
CNB2004100980909A CN100477187C (zh) | 2003-12-24 | 2004-12-08 | 半导体芯片和半导体装置以及半导体装置的制造方法 |
US11/023,326 US7154187B2 (en) | 2003-12-24 | 2004-12-22 | Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device |
US11/556,224 US7525200B2 (en) | 2003-12-24 | 2006-11-03 | Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device |
US12/403,421 US7786598B2 (en) | 2003-12-24 | 2009-03-13 | Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device |
US12/844,190 US7872358B2 (en) | 2003-12-24 | 2010-07-27 | Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device |
US12/965,045 US8338965B2 (en) | 2003-12-24 | 2010-12-10 | Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003427487A JP3722224B2 (ja) | 2003-12-24 | 2003-12-24 | 半導体チップ及び半導体装置並びに半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191079A JP2005191079A (ja) | 2005-07-14 |
JP3722224B2 true JP3722224B2 (ja) | 2005-11-30 |
Family
ID=34697481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003427487A Expired - Fee Related JP3722224B2 (ja) | 2003-12-24 | 2003-12-24 | 半導体チップ及び半導体装置並びに半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (5) | US7154187B2 (ja) |
JP (1) | JP3722224B2 (ja) |
CN (2) | CN101483161A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009200101A (ja) * | 2008-02-19 | 2009-09-03 | Liquid Design Systems:Kk | 半導体チップ及び半導体装置 |
KR101468028B1 (ko) | 2008-06-17 | 2014-12-02 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
CN105513498B (zh) * | 2016-02-04 | 2018-12-25 | 京东方科技集团股份有限公司 | 一种覆晶薄膜及显示装置 |
USD887998S1 (en) | 2017-02-17 | 2020-06-23 | Stat Peel Ag | Chip |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS542683A (en) | 1977-06-08 | 1979-01-10 | Seiko Epson Corp | Semiconductor chip |
JP3067038B2 (ja) | 1991-05-30 | 2000-07-17 | 株式会社日立製作所 | 電子部品の接続端子配列構造およびテープキャリアパッケージ並びに該テープキャリアパッケージを使用した液晶表示装置 |
JPH0531955A (ja) * | 1991-07-29 | 1993-02-09 | Ricoh Co Ltd | 半導体発光装置 |
JPH08279535A (ja) | 1995-04-07 | 1996-10-22 | Citizen Watch Co Ltd | 半導体装置 |
US5986334A (en) * | 1996-10-04 | 1999-11-16 | Anam Industrial Co., Ltd. | Semiconductor package having light, thin, simple and compact structure |
JPH11163501A (ja) * | 1997-12-02 | 1999-06-18 | Rohm Co Ltd | 電子部品の実装方法、およびその方法によって製造された電子回路装置 |
JP3537699B2 (ja) | 1999-03-30 | 2004-06-14 | 京セラ株式会社 | 半導体素子の実装構造体 |
US6611053B2 (en) * | 2000-06-08 | 2003-08-26 | Micron Technology, Inc. | Protective structure for bond wires |
JP3548553B2 (ja) | 2001-10-10 | 2004-07-28 | Necマイクロシステム株式会社 | 半導体装置およびその内部電源端子間の電源配線方法 |
JP2003332380A (ja) | 2002-03-06 | 2003-11-21 | Seiko Epson Corp | 電子デバイス及びその製造方法並びに電子機器 |
JP3780996B2 (ja) * | 2002-10-11 | 2006-05-31 | セイコーエプソン株式会社 | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 |
-
2003
- 2003-12-24 JP JP2003427487A patent/JP3722224B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-08 CN CNA2009100061381A patent/CN101483161A/zh active Pending
- 2004-12-08 CN CNB2004100980909A patent/CN100477187C/zh not_active Expired - Fee Related
- 2004-12-22 US US11/023,326 patent/US7154187B2/en not_active Expired - Fee Related
-
2006
- 2006-11-03 US US11/556,224 patent/US7525200B2/en not_active Expired - Fee Related
-
2009
- 2009-03-13 US US12/403,421 patent/US7786598B2/en not_active Expired - Fee Related
-
2010
- 2010-07-27 US US12/844,190 patent/US7872358B2/en not_active Expired - Fee Related
- 2010-12-10 US US12/965,045 patent/US8338965B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8338965B2 (en) | 2012-12-25 |
JP2005191079A (ja) | 2005-07-14 |
CN100477187C (zh) | 2009-04-08 |
CN101483161A (zh) | 2009-07-15 |
US20090174085A1 (en) | 2009-07-09 |
US20050139983A1 (en) | 2005-06-30 |
US20070069242A1 (en) | 2007-03-29 |
US20100289153A1 (en) | 2010-11-18 |
US7786598B2 (en) | 2010-08-31 |
US20110079915A1 (en) | 2011-04-07 |
US7872358B2 (en) | 2011-01-18 |
US7525200B2 (en) | 2009-04-28 |
US7154187B2 (en) | 2006-12-26 |
CN1638107A (zh) | 2005-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4235835B2 (ja) | 半導体装置 | |
US20060049494A1 (en) | Semiconductor device | |
US8338965B2 (en) | Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device | |
JP3736639B2 (ja) | 半導体装置及び電子デバイス並びにそれらの製造方法 | |
JP3707487B2 (ja) | 半導体装置及び電子デバイス並びにそれらの製造方法 | |
JP3977072B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
TWI361476B (en) | Semiconductor package and display apparatus | |
JP4905621B2 (ja) | 半導体装置及びその製造方法並びに電子機器 | |
JP2006196528A (ja) | 半導体装置 | |
US7547580B2 (en) | Method for manufacturing a semiconductor wiring base that includes a wiring base with wiring extending inside and outside of a mounting region | |
JPS60189958A (ja) | 半導体装置 | |
KR100773408B1 (ko) | 반도체 장치 | |
KR100759309B1 (ko) | 반도체 장치 | |
CN116075039A (zh) | 柔性印刷电路板、cof模块及包括其的电子设备 | |
JP2004289071A (ja) | 配線基板及びその製造方法、半導体装置、電子デバイス並びに電子機器 | |
JP2004207308A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050906 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |