JP2001345347A - 接続構造及び樹脂封入方法 - Google Patents

接続構造及び樹脂封入方法

Info

Publication number
JP2001345347A
JP2001345347A JP2000162171A JP2000162171A JP2001345347A JP 2001345347 A JP2001345347 A JP 2001345347A JP 2000162171 A JP2000162171 A JP 2000162171A JP 2000162171 A JP2000162171 A JP 2000162171A JP 2001345347 A JP2001345347 A JP 2001345347A
Authority
JP
Japan
Prior art keywords
connection
circuit board
cross
sealing resin
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000162171A
Other languages
English (en)
Inventor
Masahiro Ono
正浩 小野
Tsukasa Shiraishi
司 白石
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000162171A priority Critical patent/JP2001345347A/ja
Publication of JP2001345347A publication Critical patent/JP2001345347A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明はエリア配列での実装において、250
μmピッチ以上はもちろんのこと、250μmピッチ以
下でも樹脂封止でき、実装が行えるような接続構造及び
ピン配置を提供することを目的とする。 【解決手段】エリア配列になっている接続部の中心を通
る断面で切ったときに、1つの接続部の断面積をS1、
隣り合う接続部間の隙間の断面積をS2、縦の接続部の
数をN1、横の接続部の数をN2とすると、S1がS2
に等しいかまたは大きくても、N2/N1をS1/S2
と等しいか大きくし、横の接続部が存在する方から樹脂
を封入する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、端子電極が素子や
配線上にあり、格子状になっている場合にも樹脂封止が
できるように対応した接続構造やこの接続構造に対する
封止樹脂の注入方法に関する。
【0002】
【従来の技術】携帯用電子機器の小型化、高性能化に伴
い、半導体デバイスなどの小型化、高性能化がますます
求められている。そのため端子ピン数が増加し、狭ピッ
チ化あるいはエリア配列にすることが必要となる。しか
し、狭ピッチにも限界があり、今以上の狭ピッチ化を進
める必要がある一方で、素子あるいは配線上にもパッド
を設けて実装することが重要となってきている。これが
可能な技術としてIBMで開発された半田バンプによ
る、通称C4(Controlled Collaps Chip Connectio
n)と呼ばれる実装技術がある。図9はその接続構造の
概略断面図である。文献『エレクトロニクス実装技術
8月号(1996年)、P78〜P83』によれば、I
Cチップのパッド電極の材料であるアルミニウムの表面
にはアルミニウムの酸化膜がついている。この酸化膜の
除去処理を行った後、真空蒸着によりバリアメタルと称
する金属膜を形成したのち半田バンプを形成する。これ
を回路基板の入出力端子電極上に当接してリフローをす
れば半田が溶融し接続が完了する。
【0003】その他、半田以外にもバリアメタルを形成
した後、Auめっきバンプを形成する構造などもある。
【0004】これらの従来技術は、ICチップの能動素
子上に端子電極(パッド)がきて、そこに突起電極を形
成してもICチップの能動素子へのダメージがないこと
が期待できる。しかし、これらの技術はいずれもめっき
もしくはそれに付随した処理がなされているため、めっ
きの装置、廃液処理、洗浄処理などに関係するコスト高
の問題、あるいは環境問題などが常につきまとってい
る。そのため、民生機器では、実用化が難しい。また、
エリア配列での実装においては、半田バンプの径が大き
いこと、基板などのプロセスの微細化の必要性やパッケ
ージとしての信頼性を考えると、現在250μmピッチ
前後が実装限界となっている(文献『回路実装学会誌V
ol.12,No.3,P133〜P138(199
7)』,『回路実装学会誌Vol.11,No.7,P
462〜P468(1996)』『回路実装学会誌Vo
l.12,No.7,P477〜P481(199
7)』)。
【0005】
【発明が解決しようとする課題】エリア配列での接続に
よる実装は素子あるいは配線上などに端子電極(パッド
電極)を設け実装することが前提となるが、この接続が
エリア配列の場合、現在約250μmピッチ前後が実装
限界となっており、これより狭ピッチでも接続できるこ
とが重要となるが、そのとき信頼性確保のための樹脂封
止が問題となる。
【0006】また、BGA(ボール・グリッド・アレ
イ)など、CSP(チップ・サイズ・パッケージ)を回
路基板に2次実装するときも、半田などを接続部とし
て、エリア配列での接続をすることになり、信頼性確保
のための樹脂封止が問題になる。
【0007】そこで、本発明はエリア配列での実装にお
いて、あらゆる実装方式に対応して、250μmピッチ
以上はもちろんのこと、250μmピッチ以下のかなり
の狭ピッチでも樹脂封止でき、実装が行えるような接続
構造及びピン配置を提供することを目的とする。
【0008】
【課題を解決するための手段】そこで、発明者らは、エ
リア配列になっている接続部の中心を通る断面で切った
ときに、1つの接続部の断面積をS1、隣り合う接続部
間の隙間の断面積をS2、縦の接続部の数をN1、横の
接続部の数をN2とすると、S1がS2に等しいかまた
は大きくても、N2/N1をS1/S2と等しいか大き
くし、横の接続部が存在する方から樹脂を封入すること
により、250μmピッチ以上はもちろんのこと、25
0μmピッチ以下のかなりの狭ピッチでも樹脂封止でき
る本発明を完成した。
【0009】
【発明の実施の形態】実施の形態1 図1は本発明の実施の形態1にかかる接続構造の概略図
である。図1(a)はその断面の概略図で、端子電極1
1を有する半導体装置12が接続部13を介して、入出
力端子電極14を有する回路基板15に接続され、封止
樹脂10で封止されている。接続部13は導電性を有す
る構造であれば、何でもよく、例えば半田、導電性接着
剤、Auなどで形成された突起電極に半田あるいは導電
性接着剤を接合層として用いた構造などが考えられる。
また、封止樹脂10には、例えばエポキシ系樹脂に硬化
剤として、フェノール樹脂あるいは酸無水物を使ったも
のを用いることができる。図1(b)は接続部13だけ
を取り出して上からみたときの配置の概略図である。例
として接続部13は130μmピッチのほぼ等間隔で格
子状に存在している。ここでは、縦の接続部の数N1を
3個、横の接続部の数N2を6個としている。ここで、
横の接続部の数N2と縦の接続部の数をN1とすると比
がN2/N1=6/3=2とになる。図1(c)は接続
部13の中心をほぼ切ったときのその接続部付近の断面
部分だけを取り出してきた概略図であり、斜線部分は接
続部13、白部分は隣り合う接続部13間の隙間を表し
ている。ここで、接続部13の面積をS1、隣り合う接
続部13間の隙間の面積をS2とすると、比がS1/S
2=85/45<2となる。これより(N2/N1)>
(S1/S2)である。従って、S2がS1に等しいか
または小さくてもN2/N1をS1/S2と等しいか大
きくすることにより、横の接続部が存在する方から樹脂
を封入することにより、250μmピッチ以上はもちろ
んのこと、250μmピッチ以下でも樹脂封止でき、信
頼性の高い構造を得ることができる。
【0010】実施の形態2 図2は本発明の実施の形態2にかかる接続構造の概略図
である。図2(a)はその断面の概略図で、端子電極2
1を有する半導体装置22が、第1の接続部23を介し
て入出力端子電極24を有する第1の回路基板25に接
続され、封止樹脂20により封止されており、さらにそ
の実装体が第2の接続部27を介して第2の回路基板2
9に接続され、封止樹脂20により封止されている。第
1の接続部23及び第2の接続部27は導電性を有する
構造であれば何でもよく、例えば半田、導電性接着剤、
Auなどで形成された突起電極に半田あるいは導電性接
着剤を接合層として用いた構造などが考えられる。ま
た、封止樹脂20には例えばエポキシ系樹脂にフェノー
ル系樹脂あるいは酸無水物を使ったものを用いることが
できる。図2(b)は第2の接続部27だけを切り出し
て上からみたときの配置の概略図である。例として第2
の接続部27は130μmピッチのほぼ等間隔で格子状
に存在している。ここでは、縦の接続部の数N3を3
個、横の接続部の数N4を6個としている。ここで、横
の接続部の数N2と縦の接続部の数をN1とすると比が
N4/N3=6/3=2とになる。図2(c)は第2の
接続部27の中心をほぼ切ったときのその接続部付近の
断面部分だけを取り出してきた概略図であり、斜線部分
は第2の接続部27、白部分は隣り合う第2の接続部2
7間の隙間を表している。ここで、第2の接続部27の
面積をS3、隣り合う接続部27間の隙間の面積をS4
とすると、比がS3/S4=85/45<2となる。こ
れより(N4/N3)>(S3/S4)である。従っ
て、S4がS3に等しいかまたは小さくてもN4/N3
をS3/S4と等しいか大きくすることにより、横の接
続部が存在する方から樹脂を封入することにより、25
0μmピッチ以上はもちろんのこと、250μmピッチ
以下でも樹脂封止でき、信頼性の高い構造を得ることが
できる。
【0011】実施の形態3 図3は本発明の実施の形態3にかかる接続構造への封止
樹脂を注入する方法の概略図である。図3(a)は接続
構造の断面の概略図で、端子電極31を有する半導体装
置32が接続部33を介して、入出力端子電極34を有
する回路基板35に接続され、封止樹脂30により封止
されている。接続部33は導電性を有する構造であれ
ば、何でもよく、例えば半田、導電性接着剤、Auなど
で形成された突起電極に半田あるいは導電性接着剤を接
合層として用いた構造などが考えられる。また、封止樹
脂30には、例えばエポキシ系樹脂に硬化剤として、フ
ェノール樹脂あるいは酸無水物を使ったものを用いるこ
とができる。図3(b)は接続部33だけを取り出して
上からみたときの配置の概略図である。例として接続部
33は130μmピッチのほぼ等間隔で格子状に存在し
ている。ここでは、縦の接続部の数N1を3個、横の接
続部の数N2を6個としている。ここで、横の接続部の
数N2と縦の接続部の数をN1とすると比がN2/N1
=6/3=2とになる。図3(c)は接続部33の中心
をほぼ切ったときのその接続部付近の断面部分だけを取
り出してきた概略図であり、斜線部分は接続部33、白
部分は隣り合う接続部間の隙間を表している。ここで、
接続部33の面積をS1、隣り合う接続部33間の隙間
の面積をS2とすると、比がS1/S2=85/45<
2となる。これより(N2/N1)>(S1/S2)で
ある。従って、S2がS1に等しいかまたは小さくても
N2/N1をS1/S2と等しいか大きくすることによ
り、樹脂の注入方向に対してより接続部33間の隙間の
広い横の接続部33が存在する方から樹脂を封入するこ
とにより、250μmピッチ以上はもちろんのこと、2
50μmピッチ以下でも樹脂封止でき、信頼性の高い構
造を得ることができる。
【0012】実施の形態4 図4は本発明の実施の形態4にかかる接続構造への封止
樹脂を注入する方法の概略図である。図4(a)はその
断面の概略図で、端子電極41を有する半導体装置42
が、第1の接続部43を介して入出力端子電極44を有
する第1の回路基板45に接続され、封止樹脂40によ
り封止されており、さらにその実装体が第2の接続部4
7を介して第2の回路基板49に接続され、封止樹脂4
0により封止されている。第1の接続部43及び第2の
接続部47は導電性を有する構造であれば何でもよく、
例えば半田、導電性接着剤、Auなどで形成された突起
電極に半田あるいは導電性接着剤を接合層として用いた
構造などが考えられる。また、封止樹脂40には例えば
エポキシ系樹脂にフェノール系樹脂あるいは酸無水物を
使ったものを用いることができる。図4(b)は第2の
接続部47だけを切り出して上からみたときの配置の概
略図である。例として第2の接続部47は130μmピ
ッチのほぼ等間隔で格子状に存在している。ここでは、
縦の接続部の数N3を3個、横の接続部の数N4を6個
としている。ここで、横の接続部の数N4と縦の接続部
の数をN3とすると比がN4/N3=6/3=2とにな
る。図4(c)は第2の接続部47の中心をほぼ切った
ときのその接続部付近の断面部分だけを取り出してきた
概略図であり、斜線部分は第2の接続部47、白部分は
隣り合う第2の接続部47間の隙間を表している。ここ
で、第2の接続部47の面積をS3、隣り合う第2の接
続部47間の隙間の面積をS4とすると、比がS3/S
4=85/45<2となる。これより(N4/N3)>
(S3/S4)である。従って、S4がS3に等しいか
または小さくてもN4/N3をS3/S4と等しいか大
きくすることにより、樹脂の注入方向に対してより接続
部47間の隙間の広い横の接続部が存在する方から樹脂
を封入することにより、250μmピッチ以上はもちろ
んのこと、250μmピッチ以下でも樹脂封止でき、信
頼性の高い構造を得ることができる。
【0013】実施の形態5 図5は本発明の実施の形態5にかかる接続構造の概略図
である。図5(a)は接続構造の断面の概略図で、端子
電極51を有する半導体装置52が接続部53を介し
て、入出力端子電極54を有する回路基板55に接続さ
れ、封止樹脂50により封止されている。接続部53は
導電性を有する構造であれば、何でもよく、例えば半
田、導電性接着剤、Auなどで形成された突起電極に半
田あるいは導電性接着剤を接合層として用いた構造など
が考えられる。また、封止樹脂50には、例えばエポキ
シ系樹脂に硬化剤として、フェノール樹脂あるいは酸無
水物を使ったものを用いることができる。図5(b)は
接続部53だけを取り出して上からみたときの配置の概
略図である。例として横方向の接続部は130μmピッ
チ、縦方向の接続部は200μmピッチの間隔で格子状
に存在している。ここでは、縦の接続部の数N5を3
個、横の接続部の数N6を6個としている。図5(c)
は接続部53の中心をほぼ切ったときのその接続部53
付近の断面部分だけを取り出してきた概略図であり、斜
線部分は接続部53、白部分は隣り合う接続部53間の
隙間を表している。このように縦方向の接続部の間隔を
横方向の場合より大きくとることにより、より接続部5
3間の隙間の広い縦の接続部が存在する方から樹脂を封
入することで、250μmピッチ以上はもちろんのこ
と、250μmピッチ以下でも樹脂封止でき、信頼性の
高い構造を得ることができる。
【0014】実施の形態6 図6は本発明の実施の形態6にかかる接続構造の概略図
である。図6(a)はその断面の概略図で、端子電極6
1を有する半導体装置62が、第1の接続部63を介し
て入出力端子電極64を有する第1の回路基板65に接
続され、封止樹脂60により封止されており、さらにそ
の実装体が第2の接続部67を介して第2の回路基板6
9に接続され、封止樹脂60により封止されている。第
1の接続部63及び第2の接続部67は導電性を有する
構造であれば何でもよく、例えば半田、導電性接着剤、
Auなどで形成された突起電極に半田あるいは導電性接
着剤を接合層として用いた構造などが考えられる。ま
た、封止樹脂60には例えばエポキシ系樹脂にフェノー
ル系樹脂あるいは酸無水物を使ったものを用いることが
できる。図6(b)は第2の接続部67だけを切り出し
て上からみたときの配置の概略図である。例として横方
向の第2の接続部67は130μmピッチ、縦方向の第
2の接続部67は200μmピッチの間隔で格子状に存
在している。ここでは、縦の接続部の数N7を3個、横
の接続部の数N8を6個としている。図6(c)は第2
の接続部67の中心をほぼ切ったときのその接続部付近
の断面部分だけを取り出してきた概略図であり、斜線部
分は第2の接続部67、白部分は隣り合う第2の接続部
67間の隙間を表している。このように縦方向の接続部
の間隔を横方向の場合より大きくとることにより、より
接続部間の隙間の広い縦の接続部が存在する方から樹脂
を封入することで、250μmピッチ以上はもちろんの
こと、250μmピッチ以下でも樹脂封止でき、信頼性
の高い構造を得ることができる。
【0015】実施の形態7 図7は本発明の実施の形態7にかかる接続構造への封止
樹脂の注入方法を示す概略図である。図7(a)は接続
構造の断面の概略図で、端子電極71を有する半導体装
置72が接続部73を介して、入出力端子電極74を有
する回路基板75に接続され、封止樹脂70により封止
されている。接続部73は導電性を有する構造であれ
ば、何でもよく、例えば半田、導電性接着剤、Auなど
で形成された突起電極に半田あるいは導電性接着剤を接
合層として用いた構造などが考えられる。また、封止樹
脂70には、例えばエポキシ系樹脂に硬化剤として、フ
ェノール樹脂あるいは酸無水物を使ったものを用いるこ
とができる。図7(b)は接続部73だけを取り出して
上からみたときの配置の概略図である。例として横方向
の接続部73は130μmピッチ、縦方向の接続部73
は200μmピッチの間隔で格子状に存在している。こ
こでは、縦の接続部の数N5を3個、横の接続部の数N
6を6個としている。図7(c)は接続部73の中心を
ほぼ切ったときのその接続部73付近の断面部分だけを
取り出してきた概略図であり、斜線部分は接続部73、
白部分は隣り合う接続部73間の隙間を表している。こ
のように縦方向の接続部73の間隔を横方向の場合より
大きくとることにより、より接続部73間の隙間の広い
縦の接続部73が存在する方から封止樹脂70を封入す
ることで、250μmピッチ以上はもちろんのこと、2
50μmピッチ以下でも樹脂封止でき、信頼性の高い構
造を得ることができる。
【0016】実施の形態8 図8は本発明の実施の形態8にかかる接続構造への封止
樹脂の注入方法を示す概略図である。図8(a)はその
断面の概略図で、端子電極81を有する半導体装置82
が、第1の接続部83を介して入出力端子電極84を有
する第1の回路基板85に接続され、封止樹脂80によ
り封止されており、さらにその実装体が第2の接続部8
7を介して第2の回路基板89に接続され封止樹脂80
により封止されている。第1の接続部83及び第2の接
続部87は導電性を有する構造であれば何でもよく、例
えば半田、導電性接着剤、Auなどで形成された突起電
極に半田あるいは導電性接着剤を接合層として用いた構
造などが考えられる。また、封止樹脂80には例えばエ
ポキシ系樹脂にフェノール系樹脂あるいは酸無水物を使
ったものを用いることができる。図8(b)は第2の接
続部87だけを切り出して上からみたときの配置の概略
図である。例として横方向の第2の接続部87は130
μmピッチ、縦方向の第2の接続部87は200μmピ
ッチの間隔で格子状に存在している。ここでは、縦の接
続部の数N7を3個、横の接続部の数N8を6個として
いる。図8(c)は第2の接続部87の中心をほぼ切っ
たときのその接続部付近の断面部分だけを取り出してき
た概略図であり、斜線部分は第2の接続部87、白部分
は隣り合う第2の接続部87間の隙間を表している。こ
のように縦方向の第2の接続部87の間隔を横方向の場
合より大きくとることにより、より接続部間の隙間の広
い縦の接続部が存在する方から樹脂を封入することで、
250μmピッチ以上はもちろんのこと、250μピッ
チ以下でも樹脂封止でき、信頼性の高い構造を得ること
ができる。
【0017】
【発明の効果】以上の説明から明らかなように、本発明
により、従来では確立されていなかった、半導体装置中
の素子あるいは配線上に端子電極が格子状にある場合の
接続で、接続部のピッチが250μmピッチ以上はもち
ろんのこと、250μm以下になっても樹脂封止でき、
実装が行える。
【0018】すなわち1つは従来では困難であった25
0μmピッチ以下のエリアの樹脂封止を可能にする。2
つめに、これにより、より高性能で信頼性の確保された
実装体が得られる。3つめに、狭ピッチ化により、同じ
ピン数でもチップサイズ縮小が可能になり、さらに低コ
スト化をはかることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1の接続構造を示す概略
図である。
【図2】 本発明の実施の形態2の接続構造を示す概略
図である。
【図3】 本発明の実施の形態3の接続構造を示す概略
図である。
【図4】 本発明の実施の形態4の接続構造を示す概略
図である。
【図5】 本発明の実施の形態5の接続構造を示す概略
図である。
【図6】 本発明の実施の形態6の接続構造を示す概略
図である。
【図7】 本発明の実施の形態7の接続構造を示す概略
図である。
【図8】 本発明の実施の形態8の接続構造を示す概略
図である。
【図9】 従来技術の半田バンプを有する半導体装置の
断面図である。
【符号の説明】
11、21、31、41、51、61、71、81…端
子電極 12、22、32、42、52、62、72、82…半
導体装置 13、33、53、73…接続部 23、43、63、83…第1の接続部 14,24,34,44,54,64,74,84…入
出力端子電極 15、35、55、75…回路基板 25、45、65、85…第1の回路基板 26、46、66、86…入出力端子電極 27、47、67、87…第2の接続部 28、48、68、88…入出力端子電極 29、49、69、89…第2の回路基板 10,20,30,40,50,60,70,80…封
止樹脂 111…半田(Pb−Sn) 112…Cu−Sn金属間化合物 113…Cr−Cu 114…Cr 115…ガラス保護膜 116…SiO2膜 117…Al
───────────────────────────────────────────────────── フロントページの続き (72)発明者 別所 芳宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E314 AA31 AA32 BB02 BB15 FF27 GG17 GG26 5F044 KK08 KK17 LL11 LL13 LL15 QQ02

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 格子状に端子電極を有する半導体装置と
    入出力端子電極を有する回路基板と接続部と封止樹脂か
    らなる接続構造であり、前記半導体装置の端子電極が接
    続部を介して前記回路基板の入出力端子電極上に接続さ
    れ、前記半導体装置と前記回路基板の間隙が封止樹脂で
    満たされており、前記接続部は等間隔で格子状に存在
    し、接続部の中心を通る断面で切ったときに、1つの接
    続部の断面積をS1、隣り合う接続部間の隙間の断面積
    をS2、縦の接続部の数をN1、横の接続部の数をN2
    とすると、S1がS2より大きいか等しく、N2/N1
    がS1/S2より大きいか等しいことを特徴とする接続
    構造。
  2. 【請求項2】 前記接続部は250μm以下の等間隔で
    格子状に存在することを特徴とする請求項1記載の接続
    構造。
  3. 【請求項3】 端子電極を有する半導体装置と両面に入
    出力端子電極を有する第1の回路基板と片面に入出力端
    子電極を有する第2の回路基板と、前記半導体装置と第
    1の回路基板を接続する第1の接続部と、前記第1の回
    路基板と前記第2の回路基板を接続する格子状に存在す
    る第2の接続部と封止樹脂とからなる接続構造であり、
    前記半導体装置の端子電極が、第1の接続部を介して前
    記第1の回路基板の入出力端子電極上に接続され、さら
    に前記第1の回路基板が第2の接続部を介して前記第2
    の回路基板の入出力端子電極上に接続され、前記第1の
    回路基板と前記第2の回路基板の間隙が封止樹脂で満た
    されており、前記第2の接続部は等間隔で格子状に存在
    し、第2の接続部の中心を通る断面で切ったときに、1
    つの第2の接続部の断面積をS3、隣り合う第2の接続
    部間の隙間の断面積をS4、縦の第2の接続部の数をN
    3、横の第2の接続部の数をN4とすると、S3がS4
    より大きいか等しく、N4/N3がS3/S4より大き
    いか等しいことを特徴とする接続構造。
  4. 【請求項4】 前記第2の接続部は250μm以下の等
    間隔で格子状に存在することを特徴とする請求項3記載
    の接続構造。
  5. 【請求項5】 請求項1に記載の接続構造に封止樹脂を
    封入する方法であって、 前記横の接続部に対して垂直に封止樹脂を注入すること
    を特徴とする封止樹脂の注入方法。
  6. 【請求項6】 請求項2に記載の接続構造に封止樹脂を
    封入する方法であって、 前記横の第2の接続部に対して垂直に封止樹脂を注入す
    ることを特徴とする封止樹脂の注入方法。
  7. 【請求項7】 格子状に端子電極を有する半導体装置と
    入出力端子電極を有する回路基板と接続部と封止樹脂か
    らなる接続構造であり、前記半導体装置の端子電極が接
    続部を介して前記回路基板の入出力端子電極上に接続さ
    れ、前記半導体装置と前記回路基板の間隙が封止樹脂で
    満たされており、前記接続部は異なる間隔で格子状に存
    在し、縦と横方向で接続部の中心を通る断面で切ったと
    きに、1つの接続部の断面積をS5、隣り合う接続部間
    の隙間の断面積をS6、縦の接続部の数をN5、横の接
    続部の数をN6とすると、S5がS6より大きいものが
    少なくとも1つは含まれており、隣り合う縦方向と横方
    向の接続部間の隙間の断面積の和がS5×(2×N5×
    N6−N5−N6)より大きいか等しいことを特徴とす
    る接続構造。
  8. 【請求項8】 前記接続部は250μm以下の異なる間
    隔で格子状に存在することを特徴とする請求項7記載の
    接続構造。
  9. 【請求項9】 端子電極を有する半導体装置と両面に入
    出力端子電極を有する第1の回路基板と片面に入出力端
    子電極を有する第2の回路基板と、前記半導体装置と第
    1の回路基板を接続する第1の接続部と、前記第1の回
    路基板と前記第2の回路基板を接続する格子状に存在す
    る第2の接続部と封止樹脂からなる接続構造であり、前
    記半導体装置の端子電極が、第1の接続部を介して前記
    第1の回路基板の入出力端子電極上に接続され、さらに
    前記第1の回路基板が第2の接続部を介して前記第2の
    回路基板の入出力端子電極上に接続され、前記第1の回
    路基板と前記第2の回路基板の間隙が封止樹脂で満たさ
    れており、前記第2の接続部は異なる間隔で格子状に存
    在し、縦と横方向で第2の接続部の中心を通る断面で切
    ったときに、1つの第2の接続部の断面積をS7、隣り
    合う第2の接続部間の隙間の断面積をS8、縦の第2の
    接続部の数をN7、横の第2の接続部の数をN4とする
    と、S7がS8より大きいものが少なくとも1つは含ま
    れており、隣り合う縦方向と横方向の第2の接続部間の
    隙間の断面積の和がS7×(2×N7×N8−N7−N
    8)より大きいか等しいことを特徴とする接続構造。
  10. 【請求項10】 前記第2の接続部は250μm以下の
    異なる間隔で格子状に存在することを特徴とする請求項
    9記載の接続構造。
  11. 【請求項11】 請求項5に記載の接続構造に封止樹脂
    を封入する方法であって、 縦方向の隣り合う接続部の断面積の和と横方向の隣り合
    う接続部の断面積の和のどちらか大きい方から封止樹脂
    を注入することを特徴とする封止樹脂の注入方法。
  12. 【請求項12】 請求項6に記載の接続構造に封止樹脂
    を封入する方法であって、縦方向の隣り合う第2の接続
    部の断面積の和と横方向の隣り合う第2の接続部の断面
    積の和のどちらか大きい方から封止樹脂を注入すること
    を特徴とする封止樹脂の注入方法。
  13. 【請求項13】 前記接続部は導電性物質からなること
    を特徴とする請求項1,7記載の接続構造。
  14. 【請求項14】 前記第1の接続部は導電性物質からな
    ることを特徴とする請求項3,9記載の接続構造。
  15. 【請求項15】 前記第2の接続部は導電性物質からな
    ることを特徴とする請求項3,9記載の接続構造。
JP2000162171A 2000-05-31 2000-05-31 接続構造及び樹脂封入方法 Pending JP2001345347A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000162171A JP2001345347A (ja) 2000-05-31 2000-05-31 接続構造及び樹脂封入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000162171A JP2001345347A (ja) 2000-05-31 2000-05-31 接続構造及び樹脂封入方法

Publications (1)

Publication Number Publication Date
JP2001345347A true JP2001345347A (ja) 2001-12-14

Family

ID=18666103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000162171A Pending JP2001345347A (ja) 2000-05-31 2000-05-31 接続構造及び樹脂封入方法

Country Status (1)

Country Link
JP (1) JP2001345347A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134649A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JP2016157844A (ja) * 2015-02-25 2016-09-01 株式会社デンソー 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134649A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
KR100688850B1 (ko) * 2002-10-11 2007-03-02 세이코 엡슨 가부시키가이샤 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기
JP2016157844A (ja) * 2015-02-25 2016-09-01 株式会社デンソー 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
KR100199962B1 (ko) 반도체 장치 및 그 제조방법
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US7078822B2 (en) Microelectronic device interconnects
KR100290193B1 (ko) 반도체장치및그제조방법
US6503779B2 (en) Method of manufacturing flip chip type semiconductor device
JP2571024B2 (ja) マルチチップモジュール
KR100324708B1 (ko) 반도체장치
US20030173666A1 (en) Semiconductor device
KR100298985B1 (ko) 반도체장치
JP2010016330A (ja) 回路配線を有する回路基板およびその製造方法、ならびに回路配線を有する半導体パッケージ
JP3687610B2 (ja) 半導体装置、回路基板及び電子機器
JP2008042104A (ja) 電子装置及びその製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP3279470B2 (ja) 半導体装置およびその製造方法
JP2001345347A (ja) 接続構造及び樹脂封入方法
JP2002026073A (ja) 半導体装置およびその製造方法
JP2756791B2 (ja) 樹脂封止型半導体装置
JP3176325B2 (ja) 実装構造体とその製造方法
JP2721790B2 (ja) 半導体装置の封止方法
JPH11204677A (ja) 半導体装置およびその製造方法
JP3398276B2 (ja) ランドグリッドアレイ型パッケージの実装構造
JP2001358172A (ja) 半導体パッケージ
JP2004071906A (ja) 半導体装置
JP3316532B2 (ja) 半導体装置及びその製造方法
JP2743156B2 (ja) 樹脂封止型半導体装置