JP3420706B2 - 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法 - Google Patents

半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法

Info

Publication number
JP3420706B2
JP3420706B2 JP26857098A JP26857098A JP3420706B2 JP 3420706 B2 JP3420706 B2 JP 3420706B2 JP 26857098 A JP26857098 A JP 26857098A JP 26857098 A JP26857098 A JP 26857098A JP 3420706 B2 JP3420706 B2 JP 3420706B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
plating
center pad
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26857098A
Other languages
English (en)
Other versions
JP2000100859A (ja
Inventor
寿巳江 佐藤
純 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26857098A priority Critical patent/JP3420706B2/ja
Priority to TW088115139A priority patent/TW442929B/zh
Priority to US09/390,024 priority patent/US6462283B1/en
Priority to KR1019990041027A priority patent/KR100346899B1/ko
Publication of JP2000100859A publication Critical patent/JP2000100859A/ja
Priority to US10/225,167 priority patent/US20020189852A1/en
Priority to US10/225,200 priority patent/US6711815B2/en
Application granted granted Critical
Publication of JP3420706B2 publication Critical patent/JP3420706B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線効率が良好
で、しかも回路パターンの引き回しが容易な半導体装
置、半導体装置の製造方法、回路基板、回路基板の製造
方法に係り、さらに詳しくはチップスケールサイズのセ
ンターパッド構造の半導体パッケージ（ＣＳＰ）に用い
られる半導体装置、半導体装置の製造方法、回路基板、
回路基板の製造方法に関する。
【０００２】
【従来の技術】近年、半導体パッケージの小型化の要請
からボンディングパッドを半導体素子の中央部に配置し
たチップスケールサイズの半導体パッケージ（ＣＳＰ）
が注目されている。
【０００３】図６は、センターパッド構造のチップスケ
ールサイズの半導体パッケージの一例の断面を模式的に
示したものである。
【０００４】この半導体パッケージ１は、中央部にアウ
ターリードパッド２を２列に配置したセンターパッド構
造の半導体素子３の上に、テープ状の回路基板４を接着
剤層５を介して貼着させ、回路基板４に形成したリード
６を、ボンディングツールを用いて半導体素子３のアウ
ターリードパッド２上に圧着させて電気的に接続し、そ
の上に例えばシリコーン樹脂のような耐湿性で電気絶縁
性の硬化性樹脂７をポッティングしてリード６の部分を
封止したものである。符号８は、この半導体パッケージ
１の入出力端子と固定手段を兼ねる外部出力端子上に搭
載されリフローされた半田ボールである。
【０００５】この半導体パッケージ１は、例えば、図７
及び図８に示す工程により製造される。
【０００６】図７は、この半導体パッケージに用いる回
路基板４の製造工程を示している。まず、銅箔９とポリ
イミドのような絶縁フィルム１０が、接着剤を介して接
着される（図７ａ）。銅箔９上にはフォトレジストが塗
布され、回路パターンやリードなどの金メッキの必要な
部分を抜いたマスク、又は金メッキの不要な部分を抜い
たマスクを用いて露光現像が行われてレジストパターン
１１が形成される（図７ｂ）。電解メッキにより銅箔の
露出した部分のみにＡｕ／Ｎｉメッキ層１２が形成され
る（図７ｃ）。次に、フォトレジストパターン１１が除
去され、絶縁フィルム１０に外部出力パッド（ボール搭
載パッド）を形成するための穴１３とボンディング用の
窓１４がレーザビームの照射により形成される（図７
ｄ）。穴１３には導電性のペースト１４が充填されて外
部入出力端子１５が形成され（図７ｅ）、窓部１４の露
出している銅箔９がエッチングにより除去されてリード
部１６が形成される（図７ｆ）。
【０００７】以上の各工程を経ることにより回路基板４
が完成する。
【０００８】図８は、このようにして得られた回路基板
４を用いてた半導体パッケージを製造する工程を示した
ものである。
【０００９】回路基板４のＡｕ／Ｎｉメッキ層１２側に
は、ボンディングのためのリード部１６を残してスクリ
ーン印刷によりエラストマー層１７が形成され（図８
ａ）、このエラストマー層１７を介して半導体素子１８
が回路基板４の対応する位置に接着される（図８ｂ）。
そして、ボンディングツール１９によりリード部１６の
先端部が切り離されつつ、その先端部が半導体素子１８
の対応するセンターパッドに接続される（図８ｃ）。ま
た、外部入出力端子１５には半田ボール１９が搭載さ
れ、リフローによりバンプが形成され（同）、センター
パッド部１５には硬化性樹脂がポッティングされて（図
示せず）、半導体パッケージが完成する。ところで、こ
のような従来の半導体パッケージに用いられる回路基板
４では、図９に示すように、半導体素子１８に対応する
点線で囲んだ領域Ａを挟んで、電解メッキの際に給電す
るためのメッキ用引出し線１９が配設されており、これ
らのメッキ用引出し線１９には、外部入出力端子２０、
リード２１が配線パターン２２を介して接続されてい
る。
【００１０】そして、メッキ用引出し線１９から給電し
てＡｕ／Ｎｉの電解メッキを行うことにより、外部入出
力端子２０、リード２１が配線パターン２２半導体素子
と接着させリード２１の先端部を半導体素子のセンター
パッドにボンディングツールを用いてボンディングを行
った後、最終的にこの回路基板は、半導体素子１８に対
応する寸法線に沿って切断され、外周部のパッケージと
しての不要領域が廃棄される。
【００１１】このように従来のチップスケールサイズの
半導体パッケージ用の回路基板では、パッケージとして
の必要エリアの他にメッキ引出し線用のエリアも必要と
なり基板面積が大きくなるため、１シートあたりの取り
数が少なくなって基板コストが高くなるという問題があ
った。
【００１２】また、メッキ用引出し線はパッケージエリ
ア外とパッケージエリア内にまたがって形成されパッケ
ージエリア外の引出し線についてはパッケージとして不
必要であるためメッキ後に切断されるが、パッケージエ
リア内の部分は基板内に残るため配線効率が低くなり、
半導体素子のシュリンク化やボールピッチの狭ピッチ化
が進んだ場合、配線領域が縮小化されるて回路パターン
の引き回しが不可能になるという問題があった。
【００１３】
【発明が解決しようとする課題】上述したとおり、従来
公知のチップスケールサイズの半導体パッケージでは、
パッケージとしての必要エリアの他にメッキ引出し線用
のエリアも必要となり、基板面積が大きくなるためこれ
を用いた半導体装置のコストが高くなるという問題があ
った。
【００１４】また、メッキ用引出し線の内パッケージエ
リア内の部分は基板内に残るため配線効率が低くなり、
半導体素子のシュリンク化やボールピッチの狭ピッチ化
が進んだ場合、配線領域が縮小化されて、回路パターン
引き回しが不可能になるという問題があった。
【００１５】本発明は、かかる従来の問題を解決するた
めになされたもので、センターパッド構造の半導体素子
の機能面に回路基板が貼着され、前記半導体素子のセン
ターパッドと前記回路基板のボンディングパッドがボン
ディングワイヤを介して接続された半導体装置におい
て、回路基板のメッキ引出し線用のエリアを少なくする
とともに、内パッケージエリア内のメッキ用引出し線を
少なくして配線効率を改善し、半導体素子のシュリンク
化やボールピッチの狭ピッチ化が進んだ場合でも、回路
基板における回路パターンの引き回しの自由度を大きく
した半導体装置、半導体装置の製造方法、回路基板、回
路基板の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】請求項１記載の半導体装
置は、センターパッド構造の半導体素子の機能面に回路
基板が貼着され、前記半導体素子のセンターパッドと前
記回路基板のボンディングパッドがボンディングワイヤ
を介して接続された半導体装置において、前記回路基板
のボンディングパッドには、前記半導体チップのセンタ
ーパッド側からの給電により電解メッキが施されている
ことを特徴としている。
【００１７】この半導体装置は、半導体チップのセンタ
ーパッド側からの給電により電解メッキが施されるの
で、外縁へ向うメッキ用引出し線は形成されていない
（請求項２）。
【００１８】請求項３記載の半導体装置は、センターパ
ッド構造の半導体素子の機能面に回路基板が貼着され、
前記半導体素子のセンターパッドに前記回路基板の回路
パターンから延びるリードが接続された半導体装置にお
いて、前記リードの先端と対向する縁部に沿って、該リ
ードの電解メッキの際に、該リードを隣接するリードと
電気的に接続させたメッキ用導電連結片が形成されてい
ることを特徴としている。
【００１９】さらに、請求項４の半導体装置の製造方法
は、請求項１記載の半導体装置を製造する方法であっ
て、センターパッド構造の半導体素子の機能面に回路基
板が貼着され、前記半導体素子のセンターパッドと前記
回路基板のボンディングパッドがボンディングワイヤを
介して接続された半導体装置の製造方法において、金属
箔と絶縁フィルムとを接合させた積層板の前記金属箔に
エッチングを施して、貼着すべき半導体素子のセンター
パッドと対応する領域にメッキ用引出し線を、前記半導
体素子のそれ以外の部分と対応する領域に外部入出力端
子部とボンディングパッドを、これら両領域にまたがっ
てこれらを電気的に連結する回路パターンを、それぞれ
形成して回路基板を得る工程と、前記回路基板のメッキ
用引出し線から給電しつつ前記外部入出力端子部、ボン
ディングパッド及び回路パターンに電解メッキを施す工
程と、前記回路基板の半導体素子のセンターパッドと対
応する領域をメッキ用引出し線とともに除去して窓部を
形成する工程と、前記回路基板の絶縁フィルム側を前記
窓部からセンターパッドが露出するように半導体素子に
貼着する工程と、前記回路基板のボンディングパッドと
前記半導体素子のセンターパッドをボンディングワイヤ
で接続する工程と、前記回路基板の外部入出力端子部に
外部入出力端子を形成する工程とを有することを特徴と
している。
【００２０】また、請求項５の半導体装置の製造方法
は、センターパッド構造の半導体素子の機能面に回路基
板が貼着され、前記半導体素子のセンターパッドに前記
回路基板の回路パターンから延びるリードが接続された
半導体装置の製造方法において、金属箔と絶縁フィルム
とを接合させた積層板の前記金属箔にエッチングを施し
て、貼着すべき半導体素子のセンターパッドと対応する
領域に複数のリードを、前記半導体素子のセンターパッ
ドと対応する領域の境界線に沿って前記各リード部の先
端側を連結するメッキ用導電連結片を、前記半導体素子
のそれ以外の部分と対応する領域に外部入出力端子部
と、該入出力端子部と前記メッキ用導電連結片とを電気
的に連結する回路パターンを、それぞれ形成して回路基
板を得る工程と、前記メッキ用導電連結片を介して前記
外部入出力端子部、回路パターン及びリードに給電しつ
つこれらに電解メッキを施す工程と、前記回路基板の貼
着すべき半導体素子のセンターパッドと対応する領域の
絶縁フィルムのみを除去してリードを形成する工程と、
前記回路基板の絶縁フィルム側を前記窓部からセンター
パッドが露出するように半導体素子に貼着する工程と、
前記回路基板のリードの先端を前記メッキ用導電連結片
から切り離しつつ前記半導体素子のセンターパッドに接
続する工程と、前記回路基板の外部入出力端子部に外部
入出力端子を形成する工程とを有することを特徴として
いる。
【００２１】この製造方法では、回路基板の貼着すべき
半導体素子のセンターパッドと対応する領域の絶縁フィ
ルムのみを除去してリードを形成した後、該リードの積
層板における金属層部分のみを除去して電解メッキ層の
みによるリードとすることが望ましい（請求項６）。
【００２２】本発明の半導体パッケージに用いられるテ
ープ状の絶縁基板としては、ポリイミドフィルムその他
のイミド系フィルム、ポリエステルフィルム等が例示さ
れるが、電気絶縁特性、耐熱性、機械的特性に優れてい
ることからポリイミド系フィルムが適している。
【００２３】このテープ状の絶縁基板に対して銅箔が貼
着され、フォトリソグラフィ技術により所定の銅箔のパ
ターンが形成される。
【００２４】請求項４の製造方法では、メッキ用引出し
線から給電して電解メッキにより必要箇所にＡｕ／Ｎｉ
電解メッキが施された後に、半導体素子のセンターパッ
ドを露出するための窓部が打ち抜かれる。この半導体パ
ッケージは、半導体素子に貼着された後、ボンディング
パッドとこの窓部から露出した半導体素子のセンターパ
ッドがボンディングワイヤにより接続される。
【００２５】また、請求項５の製造方法の場合には、メ
ッキ用導電連結片を介して給電されて電解メッキにより
必要箇所にＡｕ／Ｎｉ電解メッキが施された後に、半導
体素子のセンターパッド部分の絶縁基板のみが導体（リ
ード）部分を残してレーザービームにより除去される。
そして、この除去された部分に形成された入出力リード
が絶縁基板を除去した部分から露出した半導体素子のセ
ンターパッドにボンディング接続される（請求項６）。
【００２６】なお、入出力端子部は、通常、半田バンプ
が搭載されリフローして形成される。また、請求項９の
回路基板の製造方法は、金属箔と絶縁フィルムとを接合
させた積層板の前記金属箔にエッチングを施して、貼着
すべき半導体素子のセンターパッドと対応する領域にメ
ッキ用引出し線を、前記半導体素子のそれ以外の部分と
対応する領域に外部入出力端子部とボンディングパッド
を、これら両領域にまたがってこれらを電気的に連結す
る回路パターンを、それぞれ形成する工程と、前記積層
板のメッキ用引出し線から給電しつつ前記外部入出力端
子部、ボンディングパッド及び回路パターンに電解メッ
キを施す工程と、前記積層板の半導体素子のセンターパ
ッドと対応する領域をメッキ用引出し線とともに除去し
て窓部を形成する工程とを有することを特徴としてい
る。これは、請求項４に記載された回路基板の製造工程
の部分を書き出したものである。また、請求項１０の回
路基板は、半導体装置としての外縁となるべき部位とを
有する絶縁フィルムと、前記絶縁フィルム上に設けられ
た外部入出力端子部と、前記絶縁フィルム上に設けら
れ、半導体素子のセンターパッドに前記窓部を介して接
続されるためのものであって電解メッキが施されたボン
ディングパッドと、前記絶縁フィルム上に形成され、前
記外部入出力端子部と前記ボンディングパッドとを電気
的に連結する回路パターンとを具備し、前記回路パター
ンは、前記絶縁フィルムの前記外縁となるべき部位に向
けては形成されていないことを特徴としている。これ
は、請求項９に記載の製造方法によって製造される回路
基板であり請求項２に記載の特徴をも有する。
【００２７】
【発明の実施の形態】以下、本発明の半導体装置の実施
例について図面を参照して説明する。
【００２８】以下、本発明の実施態様を、図１乃至図５
を参照しながら説明する。なお、これらの図において図
６乃至図９と共通する部分には同一の符号を付す。
【００２９】［実施例１］図１及び図２は、本発明の第
１の実施例を示したものである。
【００３０】この実施例の回路基板４ａでは、同図に示
すように、半導体素子のセンターパッドに対応する斜線
で示した領域に、電解メッキの際に給電するためのメッ
キ用引出し線９が配設されており、この引出し線１９に
回路基板４のボンディングパッド２１と外部入出力端子
２０が回路パターン２２を介して電気的に連結されてい
る。
【００３１】このテープ状回路基板４ａは、従来のテー
プ状回路基板と同様に、銅箔とポリイミドのような絶縁
フィルムとを、接着剤を介して接着し、フォトレジスト
技術により図示のごとき銅箔のパターンを形成させたも
のであり、通常は、図２に示すごとく、半導体チップ１
個に対応する単位テープ２３を、幅方向に数個（同図で
は３個の例を示している。）並列させ長手方向にも多数
連続させた一連のものとするとともに、半導体チップの
センターパッドの位置に形成したメッキ用引出し線１９
を、一方の側に沿わせて形成したメッキ用引出し母線２
４を介して互いに電気的に連結させ、さらにその外側に
自動給送のためのスプロケット２５を形成して構成され
ている。
【００３２】この実施例の半導体装置用回路基板４ａで
は、図示のパターン上に、メッキ用引出し母線２４を介
して必要な導体パターンに給電して電解メッキを行うこ
とにより銅パターン上にＡｕ／Ｎｉメッキ層を形成し、
しかる後、メッキ用引出し線１９の形成されている斜線
部分が窓状に打ち抜かれる。
【００３３】このテープ状回路基板４ａには、接着剤を
介して、センターパッド構造の半導体チップが点線内に
位置するように貼着され、回路基板４に形成した窓部に
露出する半導体チップのセンターパッドと、回路基板４
のボンディングパッド２１ａとがボンディングワイヤに
より電気的に接続され、外部入出力端子２０に半田ボー
ル８が搭載されリフローにより固定された後、半導体チ
ップのセンターパッド部に硬化性樹脂によるポッティン
グが施されて半導体パッケージが完成される。 ［実施例２］図３は、図６乃至８に示した従来のテープ
状回路基板に対応する本発明の実施例を示したものであ
る。
【００３４】この実施例の回路基板４ｂでは、同図に示
すように、半導体チップ３のセンターパッドに対応する
斜線で示した領域に、先端を半導体チップのアウターリ
ードパッドに圧着させて回路基板４ｂと半導体チップと
を電気的に接続させるためのリード２１が形成されてい
る。各リード２１の先端は絶縁除去領域１４ｂに沿って
その外側に形成されたメッキ用導電連結片２６により電
気的に接続されるとともに、その端部が一方の側に沿っ
て形成されたメッキ用引出し母線２７に電気的に接続さ
れている。
【００３５】このテープ状回路基板４ａは、図７につい
て説明したように、銅箔９とポリイミドのような絶縁フ
ィルム１０とを、接着剤を介して接着し、フォトレジス
ト技術により図示のごときパターンを形成させたもので
あり、通常は、図２に示すごとく、半導体チップ１個に
対応する単位テープ２３を、幅方向に数個（同図では３
個の例を示している。）並列させ長手方向にも多数連続
させた一連のものとするとともに、一方の側に沿わせて
形成したメッキ用引出し母線２７を介して互いに電気的
に連結させ、さらにその外側に自動給送のためのスプロ
ケット２５を形成して構成されている。
【００３６】この実施例のテープ状回路基板４ａでは、
図示のパターン上に、メッキ用引出し母線２７及びメッ
キ用導電連結片２６を介して必要な銅パターンに給電し
て電解メッキを行うことにより銅パターン上にＡｕ／Ｎ
ｉメッキ層を形成し、しかる後、リード２１の形成され
ている斜線部分がレーザビームにより除去される。
【００３７】このようにして得られたテープ状回路基板
４ａには、図８に示したごとく、接着剤を介して、セン
ターパッド構造の半導体チップ１８が点線内に位置する
ように貼着され、回路基板４に形成した窓部に露出する
半導体チップのパッドに回路基板４のリード２１の先端
がボンディングツールを用いて接続される。そして、外
部入出力端子２０に半田ボールが搭載されリフローによ
り固定された後、ワイヤボンディング部に硬化性樹脂に
よるポッティングが施されて半導体パッケージが完成さ
れる。
【００３８】［実施例３］図４は、マトリックス状に複
数形成されたウエハの半導体形成面に貼着して用いられ
るテープ状回路基板４ｃの平面図を示したもので、図の
点線で囲まれた長方形の一単位３１がウエハの主面に形
成された１個の半導体チップに対応している。一点鎖線
はメッキ用引出し線３２を示している。
【００３９】この回路基板の幅は、当然ながら貼着すべ
きウエハの寸法よりも大きくされており、しかも長手方
向に図示のウエハに対応するテープ状回路基板の単位が
所定の間隔をおいて連続的に形成されている。
【００４０】図示のように貼着すべきウエハの輪郭に沿
ってメッキ用引出し線３２が接続される銅箔の円形のパ
ターン３３が形成され、点線３１で示す各ダイシングラ
インの延長上には正方形の位置表示用の開口部３４が形
成されている。符号３５は位置決め用の穴である。
【００４１】図４は、図３のＡ部の拡大図であり、半導
体チップの各単位におけるセンターパッドに対応する領
域Ｂには、電解メッキの際に給電するためのメッキ用引
出し線１９が配設されており、このメッキ用引出し線１
９の端部が銅箔の円形のパターン３３に接続されてい
る。
【００４２】また、回路基板４ｃの外部入出力端子３６
がパターン配線３７、ボンディングパッド３８という経
路でメッキ用引出し線１９に電気的に連結されており、
メッキを必要としないダミーパッド３９はメッキ用引出
し線１９には接続されていない。
【００４３】このテープ状回路基板４ｃは、従来のテー
プ状回路基板と同様に、銅箔とポリイミドのような絶縁
フィルムとを、接着剤を介して接着し、フォトレジスト
技術により図示のごときパターンを形成させたものであ
る。
【００４４】この実施例のテープ状回路基板４ａでは、
図示のパターン上に、メッキ用引出し線１９を介して必
要な導体パターンに給電して電解メッキを行うことによ
り銅パターン上にＡｕ／Ｎｉメッキ層を形成し、しかる
後、メッキ用引出し線１９の形成されている斜線部分が
窓状に打ち抜かれる。
【００４５】この半導体装置用回路基板は、例えば次の
ようにしてウエハと接着されて半導体パッケージが製造
される。
【００４６】すなわち、このテープ状回路基板４ａに
は、接着剤を介して、センターパッド構造の半導体チッ
プの一単位が点線で示す枠内に位置するようにウエハの
主面に貼着され、回路基板４に形成した窓部に露出する
半導体チップごとのパッドと、回路基板４ｃのボンディ
ングパッド３８がボンディングワイヤにより電気的に接
続される。
【００４７】そして、外部入出力端子２０に半田ボール
が搭載されリフローにより固定された後、ワイヤボンデ
ィング部に硬化性樹脂によるポッティングが施され、点
線に沿ってダイシングされて個々の半導体パッケージが
得られる。
【００４８】なお、実施例３は、実施例１における半導
体パッケージを、ウエハの状態で完成させ、最後にダイ
シングにより個々の半導体パッケージに分離されせたも
のであるが、実施例２における半導体パッケージを、同
様にしてウエハの状態で完成させ、最後にダイシングに
より個々の半導体パッケージに分離されせることも可能
である。
【００４９】
【発明の効果】本発明によれば、ボンディング接続のた
めの除去領域にメッキ用引出し線を配線することによ
り、回路基板としての必要エリアが少なくなり、基板面
積が減少して基板コストを低減することができる。
【００５０】また、外部接続用端子とボンディングパッ
ドを接続する回路パターンが、外部接続用端子とメッキ
用引出し線を接続する回路パターンと共用できるので、
配線効率が向上して狭ピッチ化に対応することができ
る。
【図面の簡単な説明】
【図１】本発明の一実施例によるテープ状回路基板の配
線パターンの構成を概略的に示す平面図。
【図２】本発明の一実施例によるテープ状回路基板の配
列状態を示す平面図。
【図３】本発明の他の実施例によるテープ状回路基板の
配線パターンの構成を概略的に示す平面図。
【図４】本発明のさらに他の実施例によるテープ状回路
基板の配線パターンの構成を概略的に示す平面図。
【図５】図４の要部を拡大して示す平面図。
【図６】従来の半導体パッケージを概略的に示す拡大断
面図。
【図７】図６における半導体パッケージに用いるテープ
状回路基板の製造工程を示す拡大断面図。
【図８】図６における半導体パッケージの半導体チップ
とテープ状回路基板との接続工程を示す拡大断面図。
【図９】従来のテープ状回路基板の配線パターンの構成
を概略的に示す平面図。
【符号の説明】
１……半導体パッケージ、２……アウターリードパッ
ド、３……半導体チップ、４，４ａ，４ｂ，４ｃ……テ
ープ状の回路基板、５……接着剤層、６……リード、７
……硬化性樹脂、８……半田ボール、９……銅箔、１０
……絶縁フィルム、１１……フォトレジストパターン、
１２……Ａｕ／Ｎｉメッキ層、１３……穴、１４……ボ
ンディング用の窓、１５……外部出力パッド、１６……
リード部、１７……エラストマー層、１８……半導体チ
ップ、１９，３２……メッキ用引出し線、２０……外部
接続用端子、２１……リード、２１ａ……ボンディング
パッド、２２……配線パターン、２３……単位テープ２
４，２７……メッキ用引出し母線、２５……スプロケッ
ト、２６……メッキ用導電連結片
フロントページの続き (56)参考文献 特開 平７−37931（ＪＰ，Ａ) 特開 平５−259214（ＪＰ，Ａ) 特開 平９−260535（ＪＰ，Ａ) 特開 平11−233566（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】センターパッド構造の半導体素子の機能面
    に回路基板が貼着され、前記半導体素子のセンターパッ
    ドと前記回路基板のボンディングパッドがボンディング
    ワイヤを介して接続された半導体装置において、 前記回路基板のボンディングパッドには、前記半導体素
    子のセンターパッド側からの給電により電解メッキが施
    されていることを特徴とする半導体装置。
  2. 【請求項２】前記回路基板には、外縁へ向うメッキ用引
    出し線が形成されていないことを特徴とする請求項１記
    載の半導体装置。
  3. 【請求項３】センターパッド構造の半導体素子の機能面
    に回路基板が貼着され、前記半導体素子のセンターパッ
    ドに前記回路基板の回路パターンから延びるリードが接
    続された半導体装置において、 前記リードの先端と対向する縁部に沿って、該リードの
    電解メッキの際に、該リードを隣接するリードと電気的
    に接続させたメッキ用導電連結片が形成されていること
    を特徴とする半導体装置。
  4. 【請求項４】センターパッド構造の半導体素子の機能面
    に回路基板が貼着され、前記半導体素子のセンターパッ
    ドと前記回路基板のボンディングパッドがボンディング
    ワイヤを介して接続された半導体装置の製造方法におい
    て、 金属箔と絶縁フィルムとを接合させた積層板の前記金属
    箔にエッチングを施して、貼着すべき半導体素子のセン
    ターパッドと対応する領域にメッキ用引出し線を、前記
    半導体素子のそれ以外の部分と対応する領域に外部入出
    力端子部とボンディングパッドを、これら両領域にまた
    がってこれらを電気的に連結する回路パターンを、それ
    ぞれ形成して回路基板を得る工程と、 前記回路基板のメッキ用引出し線から給電しつつ前記外
    部入出力端子部、ボンディングパッド及び回路パターン
    に電解メッキを施す工程と、 前記回路基板の半導体素子のセンターパッドと対応する
    領域をメッキ用引出し線とともに除去して窓部を形成す
    る工程と、 前記回路基板の絶縁フィルム側を前記窓部からセンター
    パッドが露出するように半導体素子に貼着する工程と、 前記回路基板のボンディングパッドと前記半導体素子の
    センターパッドをボンディングワイヤで接続する工程
    と、 前記回路基板の外部入出力端子部に外部入出力端子を形
    成する工程とを有することを特徴とする半導体装置の製
    造方法。
  5. 【請求項５】センターパッド構造の半導体素子の機能面
    に回路基板が貼着され、前記半導体素子のセンターパッ
    ドに前記回路基板の回路パターンから延びるリードが接
    続された半導体装置の製造方法において、 金属箔と絶縁フィルムとを接合させた積層板の前記金属
    箔にエッチングを施して、貼着すべき半導体素子のセン
    ターパッドと対応する領域に複数のリードを、前記半導
    体素子のセンターパッドと対応する領域の境界線に沿っ
    て前記各リード部の先端側を連結するメッキ用導電連結
    片を、前記半導体素子のそれ以外の部分と対応する領域
    に外部入出力端子部と、該入出力端子部と前記メッキ用
    導電連結片とを電気的に連結する回路パターンを、それ
    ぞれ形成して回路基板を得る工程と、 前記メッキ用導電連結片を介して前記外部入出力端子
    部、回路パターン及びリードに給電しつつこれらに電解
    メッキを施す工程と、 前記回路基板の貼着すべき半導体素子のセンターパッド
    と対応する領域の絶縁フィルムのみを除去してリードを
    形成する工程と、 前記回路基板の絶縁フィルム側を前記窓部からセンター
    パッドが露出するように半導体素子に貼着する工程と、 前記回路基板のリードの先端を前記メッキ用導電連結片
    から切り離しつつ前記半導体素子のセンターパッドに接
    続する工程と、 前記回路基板の外部入出力端子部に外部入出力端子を形
    成する工程とを有することを特徴とする半導体装置の製
    造方法。
  6. 【請求項６】前記回路基板の貼着すべき半導体素子のセ
    ンターパッドと対応する領域の絶縁フィルムのみを除去
    してリードを形成した後、該リードの積層板における金
    属層部分のみを除去して電解メッキ層のみによるリード
    とすることを特徴とする請求項５記載の半導体装置の製
    造方法。
  7. 【請求項７】前記半導体素子が、ウエハにマトリックス
    状に多数形成されたダイシング前の半導体素子であるこ
    とを特徴とする請求項１乃至３のいずれか１項記載の半
    導体装置の製造方法。
  8. 【請求項８】前記積層板が、銅箔とポリイミド系フィル
    ムを積層してなることを特徴とする請求項４乃至７のい
    ずれか１項記載の半導体装置の製造方法。
  9. 【請求項９】 金属箔と絶縁フィルムとを接合させた積
    層板の前記金属箔にエッチングを施して、貼着すべき半
    導体素子のセンターパッドと対応する領域にメッキ用引
    出し線を、前記半導体素子のそれ以外の部分と対応する
    領域に外部入出力端子部とボンディングパッドを、これ
    ら両領域にまたがってこれらを電気的に連結する回路パ
    ターンを、それぞれ形成する工程と、 前記積層板のメッキ用引出し線から給電しつつ前記外部
    入出力端子部、ボンディングパッド及び回路パターンに
    電解メッキを施す工程と、 前記積層板の半導体素子のセンターパッドと対応する領
    域をメッキ用引出し線とともに除去して窓部を形成する
    工程とを有することを特徴とする回路基板の製造方法。
  10. 【請求項１０】 窓部と半導体装置としての外縁となる
    べき部位とを有する絶縁フィルムと、 前記絶縁フィルム上に設けられた外部入出力端子部と、 前記絶縁フィルム上に設けられ、半導体素子のセンター
    パッドに前記窓部を介して接続されるためのものであっ
    て電解メッキが施されたボンディングパッドと、 前記絶縁フィルム上に形成され、前記外部入出力端子部
    と前記ボンディングパッドとを電気的に連結する回路パ
    ターンとを具備し、 前記回路パターンは、前記絶縁フィルムの前記外縁とな
    るべき部位に向けては形成されていないことを特徴とす
    る回路基板。
JP26857098A 1998-09-22 1998-09-22 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法 Expired - Fee Related JP3420706B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP26857098A JP3420706B2 (ja) 1998-09-22 1998-09-22 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
TW088115139A TW442929B (en) 1998-09-22 1999-09-02 Semiconductor device and manufacture thereof
US09/390,024 US6462283B1 (en) 1998-09-22 1999-09-03 Semiconductor package with central circuit pattern
KR1019990041027A KR100346899B1 (ko) 1998-09-22 1999-09-22 반도체장치 및 그 제조방법
US10/225,167 US20020189852A1 (en) 1998-09-22 2002-08-22 Fabricating method of semiconductor devices, fabricating method of printed wired boards, and printed wired board
US10/225,200 US6711815B2 (en) 1998-09-22 2002-08-22 Fabricating method of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26857098A JP3420706B2 (ja) 1998-09-22 1998-09-22 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2000100859A JP2000100859A (ja) 2000-04-07
JP3420706B2 true JP3420706B2 (ja) 2003-06-30

Family

ID=17460365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26857098A Expired - Fee Related JP3420706B2 (ja) 1998-09-22 1998-09-22 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法

Country Status (4)

Country Link
US (3) US6462283B1 (ja)
JP (1) JP3420706B2 (ja)
KR (1) KR100346899B1 (ja)
TW (1) TW442929B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358257A (ja) * 2000-06-16 2001-12-26 Toppan Printing Co Ltd 半導体装置用基板の製造方法
JP3780996B2 (ja) * 2002-10-11 2006-05-31 セイコーエプソン株式会社 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器
DE112004000572B4 (de) * 2003-04-02 2008-05-29 United Test And Assembly Center Ltd. Multi-Chip-Ball-Grid-Array-Gehäuse und Herstellungsverfahren
US7851899B2 (en) * 2004-04-02 2010-12-14 Utac - United Test And Assembly Test Center Ltd. Multi-chip ball grid array package and method of manufacture
US7617628B2 (en) * 2004-12-22 2009-11-17 Smith & Wesson Corp. Fire control mechanism for a firearm
TWI305127B (en) * 2006-10-13 2009-01-01 Phoenix Prec Technology Corp Circuit board structure capable of performing electrica tests and fabrication method thereof
US8441271B2 (en) * 2007-04-03 2013-05-14 Advantest Corporation Contactor and method of production of contactor
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
CN102528266B (zh) * 2010-12-24 2014-03-05 中国科学院深圳先进技术研究院 超声阵列声头阵元的电路引线焊接方法
CN107708297A (zh) * 2017-08-31 2018-02-16 深圳崇达多层线路板有限公司 一种基于焊盘的电镀引线设计

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
JPH05259214A (ja) 1992-03-11 1993-10-08 Ricoh Co Ltd 半導体装置
JP3023265B2 (ja) 1992-09-26 2000-03-21 日本特殊陶業株式会社 集積回路用パッケージ本体
US5309322A (en) * 1992-10-13 1994-05-03 Motorola, Inc. Leadframe strip for semiconductor packages and method
JPH0737931A (ja) 1993-07-16 1995-02-07 Hitachi Ltd テープキャリア型半導体装置
US6249048B1 (en) * 1997-03-21 2001-06-19 Siemens N.V. Polymer stud grid array
JP3474937B2 (ja) * 1994-10-07 2003-12-08 株式会社東芝 実装用配線板の製造方法、半導体パッケージの製造方法
US5748209A (en) * 1994-10-31 1998-05-05 Hewlett-Packard Company Thermal ink jet tab circuit having a plurality of trace groups wherein adjacent traces in each group are staggered
US5622770A (en) * 1994-12-22 1997-04-22 Square D Company Printed circuit board design utilizing flexible interconnects for programmable logic components
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
US5719440A (en) * 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5994222A (en) * 1996-06-24 1999-11-30 Tessera, Inc Method of making chip mountings and assemblies
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
JP2828053B2 (ja) * 1996-08-15 1998-11-25 日本電気株式会社 半導体装置
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
US5796163A (en) * 1997-05-23 1998-08-18 Amkor Technology, Inc. Solder ball joint
JPH1140694A (ja) * 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
US5952611A (en) * 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
US6049129A (en) * 1997-12-19 2000-04-11 Texas Instruments Incorporated Chip size integrated circuit package
JPH11233566A (ja) 1998-02-09 1999-08-27 Shinko Electric Ind Co Ltd 半導体装置用配線パターンフィルム
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication

Also Published As

Publication number Publication date
JP2000100859A (ja) 2000-04-07
KR100346899B1 (ko) 2002-08-03
US20020189852A1 (en) 2002-12-19
US6462283B1 (en) 2002-10-08
US6711815B2 (en) 2004-03-30
KR20000023414A (ko) 2000-04-25
US20030056976A1 (en) 2003-03-27
TW442929B (en) 2001-06-23

Similar Documents

Publication Publication Date Title
US6078097A (en) Lead frame
EP0683517B1 (en) Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
KR100603799B1 (ko) 범프를 갖는 금속 호일, 금속 호일을 갖는 회로 기판 및회로 기판을 갖는 반도체 장치
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP3420706B2 (ja) 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
JP3093960B2 (ja) 半導体回路素子搭載基板フレームの製造方法
JPH08293529A (ja) 半導体装置およびその製造方法およびそれを用いた電子装置
JP3437477B2 (ja) 配線基板および半導体装置
US5113580A (en) Automated chip to board process
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP3084648B2 (ja) 半導体装置
JP3383597B2 (ja) 半導体装置の製造方法
JP3398556B2 (ja) 半導体装置の製造方法
JP3196758B2 (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JP3336235B2 (ja) 半導体装置およびその製造方法
JP3251810B2 (ja) 集積回路装置の実装方法
JPS58134450A (ja) 半導体装置およびその製造方法
JPH09246416A (ja) 半導体装置
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JPH02252251A (ja) フィルムキャリヤーテープ
JPH11102991A (ja) 半導体素子搭載フレーム
JP3161203B2 (ja) テープキャリアパッケージ式の半導体実装構造
JPH0445986B2 (ja)
JP2000269389A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees