CN1905182A - 电路基板、带凸块的半导体元件的安装结构和电光装置 - Google Patents

电路基板、带凸块的半导体元件的安装结构和电光装置 Download PDF

Info

Publication number
CN1905182A
CN1905182A CNA2006101265819A CN200610126581A CN1905182A CN 1905182 A CN1905182 A CN 1905182A CN A2006101265819 A CNA2006101265819 A CN A2006101265819A CN 200610126581 A CN200610126581 A CN 200610126581A CN 1905182 A CN1905182 A CN 1905182A
Authority
CN
China
Prior art keywords
mentioned
spacing
semiconductor element
pads
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101265819A
Other languages
English (en)
Other versions
CN100514617C (zh
Inventor
芦田刚士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
BOE Technology HK Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1905182A publication Critical patent/CN1905182A/zh
Application granted granted Critical
Publication of CN100514617C publication Critical patent/CN100514617C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供了一种在对FPC等基板利用焊料回流安装BGA等带凸块的半导体元件时焊料的涂布不良少、带凸块的半导体元件的安装位置偏离少的电路基板、带凸块的半导体元件的安装方法和使用这种电路基板的电光装置以及电子设备。在包含用于安装带凸块的半导体元件的多个焊盘和从该多个焊盘引出的多个布线的电路基板、带凸块的半导体元件的安装结构和电光装置以及电子设备中，电路基板具有多个焊盘的纵向的间距与横向的间距不同的区域，并优先从纵向或横向的任一间距宽的一侧引出来自焊盘的布线。

Description

电路基板、带凸块的半导体元件的安装结构和电光装置
本申请是申请号为200310100243.4、申请日为2003年10月10日、发明名称为“电路基板、带凸块的半导体元件的安装结构和电光装置”的申请的分案申请。
技术领域
本发明涉及电路基板、带凸块半导体元件的安装结构和电光装置以及电子设备。特别是涉及即使在通过回流处理安装焊球网格阵列(以下，称为BGA)等带细微的凸块的半导体元件时，也可以使安装位置偏离少的电路基板、带凸块半导体元件的安装结构、和包含这种电路基板的电光装置以及电子设备。
背景技术
以往，作为与半导体元件的引线端子的细间距化及多针化相适应的安装方法，在印刷电路板(PCB)上搭载QFP(四边扁平封装，クアツド·フラツト·パツケ一ジ)的方法被广泛应用。这就是将在封装的4边具有多个鸥翼型的引线端子的作为扁平封装的QFP安装到通常由树脂等构成的PCB上，同时，在实现了与PCB的导体部的电气连接的状态下使用。
但是，有人指出QFP存在有随着进一步的细间距化、多针化，由于安装时的焊料桥接引起短路、焊料不足等，会产生连接可靠性下降的问题。另外，QFP还出现了由于引线端子比封装向外侧突出，致使PCB上的安装面积增大的问题。
因此，为了适应半导体元件的细间距化、多针化，已提案了使用BGA、芯片尺寸封装(以下称为CSP)的安装方法、以及安装它们的印刷电路板。
具体而言，如图24所示，有在相同的印刷电路板上分别配置形状不同的半导体封装的焊点(焊接区，ランド)381、382、并用图案布线383将用于使在每个封装中具有相同功能的端子相连接的焊点相互连接起来的印刷电路板。按照这样的印刷电路板，即使搭载在印刷电路板上的封装的形状发生变更，也可以不必制造新的另外的印刷电路板而用相同的印刷电路板进行搭载。
另外，还有将BGA等更换修理困难的电子器件进行处理以免发生焊接不良的安装方法。更具体而言，如图25的流程图所示，安装方法290包括将焊膏印刷在PCB上的规定地方上的工序291、将BGA(包括间距0.8mm以下的芯片尺寸封装(CSP))等的带凸块的半导体元件通过管脚(マウンタ一)搭载到印刷有焊膏的PCB上的规定的地方上的工序292、进行X线检查以分选半导体元件的良品和不良品的工序293、以及仅对X线检查合格的半导体元件的良品进行回流加热安装的工序294。
另外，如图26(a)～(c)所示，还提案了通过各向异性导电膜(Anisotropic Conductive Film，以下称为ACF)347将带凸块的半导体元件346和基板343的焊盘341进行热压固定的安装方法。
按照这样的ACF347的安装方法，即使在如CSP那样凸块(バンプ)347的间距小到0.1～0.5mm左右的情况下，也能够得到可有效地防止相邻的凸块间发生短路，并同时可一并地将多个凸块347电气连接的优点。
但是，以往的印刷电路板存在有以下问题，在安装BGA等带细小的凸块的半导体元件时，必须将作为导电材料的焊料正确地印刷到细微的焊点(焊盘)上，所以，印刷的对位、印刷本身都需要时间，另一方面，印刷后的焊料的位置与焊盘容易发生偏离。特别是在CSP的情况下，因为比BGA更细间距化，所以，要将焊料高精度地印刷到FPC等容易变形的印刷电路板的焊点(焊盘)上进行安装，事实上是很困难的。
另外，按照图25所示的安装方法，在回流加热之前，必须进行X线检查，存在有工序数增多、同时制造管理复杂化、或制造时间延长等问题。另外，由于必须将焊膏正确地印刷到细微的焊盘上，所以，存在有印刷的对位、印刷本身都需要时间的问题。
此外，使用ACF的安装方法，不仅该ACF的成本高，而且还存在有难以与其他元件同时安装的问题。即，进行热压固定而安装的ACF和通过焊料回流处理而安装的其他元件，必须考虑不同的安装工艺的顺序分别进行。
发明内容
因此，在锐意研究上述问题之后发现，设置使纵向的焊盘的间距与横向的焊盘的间距不同的区域，同时通过优先从纵向或横向的任一间距宽的一侧引出焊盘的布线，能够使焊料的涂布不良减少，即使对柔性电路基板(以下，称为FPC)等比较容易变形的基板，也能够高精度地回流安装带细小的凸块的半导体元件。
即，本发明的目的旨在提供即使在通过回流处理安装焊球网格阵列(以下，称为BGA)等带细微的凸块的半导体元件时，也能够使半导体元件的安装位置偏离少的电路基板、带凸块半导体元件的安装结构、和电光装置以及电子设备。
按照本发明，可提供一种电路基板，是包含用于安装半导体元件的多个焊盘和从多个焊盘的每一个引出的布线的电路基板，其特征在于具有多个焊盘的纵向的间距与横向的间距不同的区域，并且多个布线从多个焊盘的纵向或横向的任一间距宽的一侧引出；并可以解决上述问题。
即，通过采用上述结构，可以使焊盘与布线之间的距离比较宽，所以，可以减少伴随焊料的印刷偏离等的短路的发生。
另外，在构成本发明的电路基板时，优选为在将宽的一侧的焊盘的间距设为P1、窄的一侧的间距设为P2时，将用P1/P2表示的比率设置为1.01～3的范围内的值。
通过采用这样的结构，可以可靠地加宽焊盘与布线之间的距离，所以，可以减少伴随焊料的印刷偏离等的短路的发生。
另外，在构成本发明的电路基板时，优选为将宽的一侧的焊盘的间距设置为0.4～2.0mm的范围内的值，将窄的一侧的间距设置为比宽的一侧的焊盘的间距小的值。
通过采用这样的结构，能够可靠地加宽焊盘与布线之间的距离，所以，可以减少伴随焊料的印刷偏离等的短路的发生。
另外，在构成本发明的电路基板时，优选为使纵向的焊盘的间距与横向的焊盘的间距成正比，决定焊盘的纵横比。
通过采用这样的结构，可以进一步增大焊盘与布线之间的距离，所以，可以减少伴随焊料的印刷偏离等的短路的发生。
另外，在构成本发明的电路基板时，优选为将纵向的焊盘的间距与横向的焊盘的间距不同的区域设置在半导体元件的底面的中央附近。
通过采用这样的结构，可以减少伴随焊料的印刷偏离等的短路的发生，同时可以提高电路布线的自由度。
另外，在构成本发明的电路基板时，优选为将纵向的焊盘的间距与横向的焊盘的间距不同的区域设置在半导体元件的底面的周围附近。
通过采用这样的结构，可以减少伴随焊料的印刷偏离等的短路的发生，同时可以提高电路布线的自由度。
另外，在构成本发明的电路结构时，优选为成组地设置纵向的焊盘的间距与横向的焊盘的间距不同的区域，利用该组间的空间优先引出焊盘的布线。
通过采用这样的结构，可以减少伴随焊料的印刷偏离等的短路的发生，同时可以提高电路布线的自由度。
另外，在构成本发明的电路基板时，应用的半导体元件优选为焊球网格阵列(BGA)。
通过采用这样的结构，能够提供与布线的细间距化及多针化对应的电路基板。
另外，本发明的其他的形式是一种带凸块的半导体元件的安装结构，其特征在于，相对在设置使纵向的焊盘的间距与横向的焊盘的间距不同的区域的同时、优先从纵向或横向的任一间距宽的一侧引出该焊盘的布线的电路基板，通过涂布到焊盘上的焊料安装带凸块的半导体元件。
即，通过采用这样的结构，可以使焊盘与相邻的布线之间的距离相对增大，所以，可以减少伴随焊料的涂布不良(印刷偏离)等的短路的发生、带凸块的半导体元件的安装位置的偏离。
另外，在构成本发明的带凸块的半导体元件的安装结构时，优选为使焊料的一部分附着到带凸块的半导体元件的焊盘上。
通过采用这样的结构，即使在使BGA等带细微的凸块的半导体元件相对于容易发生变形的柔性电路基板等安装时，也可以减少半导体元件的位置偏离。
另外，在构成本发明的带凸块的半导体元件的安装结构时，优选为将具有以下特性的底层填料填充到带凸块的半导体元件与电路基板之间：
(1)体电阻为1×106～1×1020Ω·cm范围内的值；
(2)抗拉强度为1～200Mpa范围内的值；
(3)延伸率为10～500％范围内的值。
通过采用这样的结构，可以提供环境稳定性、机械特性优异的带凸块的半导体元件的安装结构。
另外，本发明的其他的形式是一种电光装置，其特征在于，作为驱动元件或电源元件，包含安装在电路基板上的半导体元件，该电路基板在设置使纵向的焊盘的间距与横向的焊盘的间距不同的区域的同时，优先从纵向或横向的任一间距宽的一侧引出该焊盘的布线。
即，通过采用这样的结构，可以提供包含有伴随焊料的涂布不良等的短路的发生、带凸块的半导体元件的安装位置偏离少的电路基板的电光装置。
另外，本发明的其他的形式是一种电子设备，其特征在于，具有上述电光装置和用于控制该电光装置的控制装置。
即，通过采用这样的结构，可以提供包含有环境稳定性优异、短路的发生少的电路基板的电子设备。
附图说明
图1是用于说明实施例1的电路基板的图。
图2是用于说明相邻的焊盘间的距离的图。
图3是用于说明焊盘的纵横比的图。
图4是用于说明相邻的焊盘间的距离不同的区域的图(之一)。
图5是用于说明相邻的焊盘间的距离不同的区域的图(之二)。
图6是表示焊盘的平面形状的图。
图7(a)～(d)分别是表示变形焊盘的平面形状的图。
图8(a)～(c)分别是表示变形焊盘的平面形状的图。
图9(a)～(b)分别是表示变形焊盘的其他的平面形状的图。
图10是用于说明BGA的结构的剖面图(之一)。
图11是用于说明另一BGA的结构的剖面图(之二)。
图12是用于说明另一BGA的结构的剖面图(之三)。
图13是用于说明WCSP的结构的剖面图。
图14(a)～(b)是用于说明带凸块的半导体元件的凸块的变形例的图。
图15是用于说明实施例2的带凸块的半导体元件的安装结构的图。
图16是用于说明底层填料的图。
图17(a)～(b)是用于说明对具有抗焊剂的电路基板安装带凸块的半导体元件的方法的工序图(之一)。
图18(a)～(b)是用于说明对具有抗焊剂的电路基板安装带凸块的半导体元件的另一方法的工序图(之二)。
图19(a)～(b)是用于说明对具有抗焊剂的电路基板安装带凸块的半导体元件的另一方法的工序图(之三)。
图20是用于说明将带凸块的半导体元件与其他电气元件一起对电路基板同时进行安装的方法的图。
图21是表示本发明实施例3的液晶面板的外观的概略立体图。
图22是示意地表示实施例3的面板结构的概略剖面图。
图23是表示本发明的电子设备的实施例的块结构的概略结构图。
图24是用于说明以往的电路基板的图。
图25是用于说明以往的BGA的安装方法的流程图。
图26是用于说明利用各向异性导电膜(ACF)的带凸块的半导体元件的安装方法的图。
标号说明
11    带凸块的半导体元件(BGA或CSP)
12    夹具
13            凸块
15            焊料
17            焊盘
19            基板(FPC)
39            带凸块的半导体元件以外的电气元件
60、70、80    BGA
64            底层填料
90            WCSP
110、130      带凸块的半导体元件(BGA或CSP)
113           凸块
140           FPC
200           液晶面板
211           第1基板
221           第2基板
222           透明电极
227           带凸块的半导体元件
360、370      安装结构
411           布线
413           焊盘
具体实施例
下面，参照附图，具体地对本发明的带凸块的半导体元件的安装方法、和使用该安装方法的电光装置以及电子设备的实施例进行说明。
但是，有关实施例的说明是表示本发明的一个例子的，显然不是对本发明的限定，在本发明的目的的范围内可以任意加以变更。
实施例1.
如图1所示，实施例1是包含用于安装带凸块的半导体元件的多个焊盘413a和从该多个焊盘413a的每一个引出的多个布线411的电路基板，其特征在于，具有多个焊盘413a的纵向的间距与横向的间距不同的区域，多个布线411从多个焊盘413a的纵向或横向的任一间距宽的一侧引出。
1.焊盘
(1)各向异性
①间距的比率
在将宽的一侧的焊盘的间距设为P1、窄的一侧的间距设为P2时，优选将用P1/P2表示的比率设置为1.01～3的范围内的值。
其理由在于，当用P1/P2表示的比率为小于1.01的值时，有时向外部的布线的引出、迂回(引回)就会很困难。另一方面，当用P1/P2表示的比率超过3时，就会出现单位面积可以配置的焊盘数受到过度的限制，或者反而使布线的引出变得困难等问题。
因此，更优选将用P1/P2表示的比率设置为1.05～2.5的范围内的值，进一步优选设置为1.1～2.0的范围内的值。
②间距
另外，如图2所示，优选将宽的一侧的焊盘的间距设置为0.4～2.0mm的范围内的值，而将窄的一侧的间距设置为比宽的一侧的焊盘的间距小的值。
其理由在于，如果宽的一侧的焊盘的间距大于或等于0.4mm，向外部的布线的引出、迂回就容易，另一方面，如果该间距超过2.0mm，则会出现单位面积可以配置的焊盘数过度地受到限制的问题。
因此，更优选为将宽的一侧的焊盘的间距设置为0.45～1.8mm的范围内的值，而将窄的一侧的间距设置为比宽的一侧的焊盘的间距小的值，进一步优选为将宽的一侧的焊盘的间距设置为0.5～1.6mm的范围内的值，而将窄的一侧的间距设置为比宽的一侧的焊盘的间距小的值。
③焊盘的纵横比
另外，如图3所示，优选为使纵向的焊盘的间距和横向的焊盘的间距成比例，决定焊盘413的纵横比。即，在将宽的一侧的焊盘的间距设为P1、窄的一侧的间距设为P2、与P1方向对应的焊盘的宽度设为L1、与P2方向对应的焊盘的宽度设为L2时，优选为与P1和P2之比成比例地决定L1与L2之比。
其理由在于，通过使焊盘的纵横比与焊盘的间距对应，可以增大焊盘的面积，同时，向外部的布线的引出、迂回容易。
④位置
另外，如图4(a)所示，优选为将纵向的焊盘的间距与横向的焊盘的间距不同的区域433a设置在BGA的底面433的中央附近。
其理由在于，有时布线的迂回集中在BGA的底面的中央附近，但在这种情况下，通过设置间距不同的区域，可以优先从纵向和横向的任一具有较宽的间距的方向引出布线。
另一方面，如图4(b)所示，优选将纵向的焊盘的间距与横向的焊盘的间距不同的区域433b设置在BGA的底面433的周边附近。
其理由在于，有时向外部的布线的迂回集中在BGA的底面的周边附近，但在这种情况下，通过设置间距不同的区域，可以优选从纵向和横向中任一具有较宽的间距的方向引出布线。
⑤组
另外，如图5所示，优选分组地设置纵向的焊盘的间距与横向的焊盘的间距不同的区域，利用该组435间的空间优先引出上述焊盘的布线411。
其理由在于，在组间设置空间，利用该空间可较宽地获得焊料的涂布余量。从而，可以减少伴随焊料的涂布不良等的短路的发生。另外，利用组间的空间可以较容易地实现电路布线的自由度、向外部的引出。
(2)焊盘的面积
另外，优选将焊盘的面积设置为0.01～0.5mm2的范围内的值。
其理由在于，当焊盘的面积为小于0.01mm2的值时，就会有焊料的涂布变得困难、与BGA的电气连接性不稳定等问题。
另一方面，当焊盘的面积超过0.5mm2时，就会有布线的迂回变得困难、布线的宽度过窄、进而焊料桥接的现象将频繁发生等问题。
因此，更优选将焊盘的面积设置为0.03～0.3mm2的范围内的值，进一步优选设置为0.05～0.1mm2的范围内的值。
(3)焊盘的平面形状
另外，如图6所示，优选将焊盘的平面形状设为圆形或正方形。其理由在于，通过采用这样的平面形状，可以重复性良好地加以形成，同时可以有效地利用整个面。
但是，也可优选将焊盘的平面形状设为非圆形或非正方形。例如，优选为图7(a)所示的椭圆、图7(b)所示的菱形、图7(c)所示的变形长方形(H形)、图7(d)所示的鼓形、图8(a)所示的半椭圆(椭圆的一半)、图8(b)所示的半菱形(菱形的一半)、图8(c)所示的半鼓形(鼓形的一半)、图9(a)所示的半圆(圆形的一半)、或图9(b)所示的半多边形(多边形的一半)或者1/3圆、2/3圆、1/5圆、2/5圆、3/5圆、4/5圆等中的至少一种形状。
其理由在于，通过采用具有这样的平面形状的变形焊盘，可以减少阻碍布线的拉动的几率，同时可以较宽地确保涂布焊料时的位置偏离的余量，可以提高电路基板的生产效率。另外，只要是这样的平面形状的焊盘，就可以重复性良好地加以形成。
2.带凸块的半导体元件
(1)种类
本发明的带凸块的半导体元件的种类并没有特别限制，但为了容易与布线的细间距化、多针化相适应，优选为使用例如图10～图12所示的BGA60、70、80、图13所示的晶片级芯片尺寸封装(WCSP)90。
这里，图10所示的BGA60是由裸芯片61、用于利用 引线键合68搭载裸芯片61的***件(インタ一ポ一ザ一)63和在***件63的背面被配置为间距约0.6～2.54mm的区域阵列状的凸块(焊料球)65构成的带凸块的半导体元件。
另外，图11表示通过在裸芯片61的键合区(点)75上预先形成凸块71、并利用由加热进行的焊料回流、或在加压的状态下使用超声波振动与基板63上的内部引线(图未示)连接的所谓的倒装片方式所得到的BGA70。
另外，图12表示利用预先在裸芯片61上或磁带上的内部引线上形成凸块并通过内部引线键合而相互连接的所谓的TAB(Tape AutomatedBonding，带式自动键合)方式所得到的BGA80。
另一方面，如图13所示，WCSP是不通过***件而在晶片阶段形成布线103、电气绝缘膜97及107、和被配置成间距约0.1～1.0mm的区域阵列状的凸块(焊料球)93的CSP。特别是薄型、轻量，且最适合于希望紧凑的安装结构的情况的带凸块的半导体元件。
(2)凸块
另外，在带凸块的半导体元件上设置的凸块的形式，并没有特别限制，但是，例如，如图14(a)所示，优选将凸块113的前端部设为平坦形状。
其理由在于，在使BGA对准到基板的焊盘上进行搭载时，可以使其在焊盘的周围均匀地流动，从而可以将BGA的凸块与焊盘牢固地固定。
另外，关于凸块的形式，如图14(b)所示，优选在凸块113的前端部的表面设置凹部。
其理由在于，通过采用这样的结构，可以使焊料借助凹部可靠地存在于半导体元件的凸块和焊盘之间，从而可以将这些部件牢固地固定。
(3)焊料
作为附着到凸块上的焊料的种类，没有特别限制，例如可以使用由Sn、Pb/Sn等构成的以往所广泛使用的焊料、松香、松脂等焊剂材料，但更优选使用由不包含Pb的Cu/Sn/Ag构成的焊料和焊剂材料的组合。
实施例2.
如图15所示，实施例2是一种带凸块的半导体元件的安装结构，其特征在于，相对在设置纵向的焊盘的间距与横向的焊盘的间距不同的区域的同时、优先从纵向或横向的任一间距宽的一侧引出该焊盘的布线的电路基板，通过涂布到焊盘上的焊料安装带凸块的半导体元件。
下面，与实施例1相同的地方适当省略，以实施例2中特征性的地方为中心进行说明。
1.结构
(1)基本结构
如图15所示，实施例2中的带凸块的半导体元件的安装结构360，基本上可以由带凸块的半导体元件63、电路基板361、及焊料365构成，对于带凸块的半导体元件63、电路基板361和焊料365，因为其内容可以与实施例1相同，所以，此处的说明省略。
(2)底层填料
另一方面，在实施例2中，如图15所示，优选为将具有以下特性的底层填料64填充在带凸块的半导体元件(BGA)与电路基板361之间：
1)体电阻是1×106～1×1020Ω·cm的范围内的值；
2)抗拉强度为1～200Mpa的范围内的值；
3)延伸率为10～500％的范围内的值。
下面，详细说明优选的底层填料的种类、特性等。
①种类
关于底层填料的种类，优选为热硬化性树脂及光硬化性树脂、或者任一方的硬化性树脂。
其理由在于，通过使用这样的硬化性树脂，可以很容易满足有关机械特性、耐湿性的作为底层填料的基本特性。
另外，作为热硬化性树脂，优选使用例如环氧树脂或硅树脂，作为光硬化性树脂，优选使用例如环氧树脂、丙烯酰基树脂及硅树脂。
另外，在希望使底层填料具有遮光性时，优选在这些硬化性树脂中添加例如碳粒子、碳纤维、颜料等遮光物质，或者添加紫外线吸收剂、荧光增白剂等。
通过添加这样的化合物，在光从外部侵入时可以有效地进行吸收、或者将从外部侵入的光的波长变换为不会发生光误动作的波长的光等。
②体电阻
另外，优选为将底层填料的体电阻设置为1×106～1×1020Ω·cm的范围内的值。
其理由在于，当这样的底层填料的体电阻为小于1×106Ω·cm的值时，就会有相邻的凸块间的电气绝缘性不充分的问题，另一方面，当这样的底层填料的体电阻超过1×1020Ω·cm时，就会有可使用的材料的选择的余地明显受到限制的问题。
因此，更优选将底层填料的体电阻设置为1×108～1×1018Ω·cm的范围内的值，进一步优选设置为1×1010～1×1016Ω·cm的范围内的值。
③抗拉强度
另外，优选将底层填料的抗拉强度设置为1～200Mpa的范围内的值。
其理由在于，当这样的底层填料的抗拉强度为小于1MPa的值时，就会有机械强度下降、带凸块的半导体元件的安装结构的电阻稳定性、耐热性下降的问题。另一方面，当这样的底层填料的抗拉强度超过200MPa时，就会出现可使用的材料的选择的余地明显受到限制、过度地发生应力畸变而使带凸块的半导体元件的安装结构的电阻稳定性下降等问题。
因此，更优选将底层填料的抗拉强度设置为5～100MPa的范围内的值，进一步优选设置为10～50MPa的范围内的值。
④延伸率
另外，优选将底层填料的延伸率设置为10～500％的范围内的值。
其理由在于，当这样的底层填料的延伸率为小于10％的值时，会有柔软性降低、带凸块的半导体元件的安装结构的电阻稳定性、耐热性下降的问题。另一方面，当这样的底层填料的延伸率超过500％时，会有可使用的材料的选择的余地明显受到限制、机械强度下降等问题。
因此，更优选将底层填料的延伸率设置为30～300％的范围内的值，进一步优选设置为50～200％的范围内的值。
2.安装方法
(1)第1安装方法
作为第1安装方法，优选按照下述工序(A)和(B)，如图17所示，将带凸块的半导体元件63安装到电路基板361上。
(A)将焊料365涂布到电路基板361上的焊盘363上的工序；
(B)利用回流处理将带凸块的半导体元件63安装到涂布有焊料365的焊盘363上的工序。
通过这样实施，可以使用以往的涂布装置——例如丝网印刷装置来涂布焊料，同时，可以使用以往的回流装置将带凸块的半导体元件安装到电路基板上。
另外，优选在使带凸块的半导体元件相对于基板上的焊盘位置对齐后进行回流处理。这种情况下，优选为在带凸块的半导体元件上预先设置对位标记，以其为目标使BGA对准在焊盘上。
(2)第2安装方法
作为第2安装方法，优选按照下述工序(A’)和(B’)，如图18所示，将带凸块的半导体元件11安装到具有焊盘17的电路基板19上。
(A’)将焊料15涂布到带凸块的半导体元件11的凸块13上的工序；
(B’)利用回流处理将涂布有焊料15的带凸块的半导体元件11安装到焊盘17上的工序。
通过这样实施，可以省略将焊料涂布到焊盘上时的定位工序，同时，即使在对于FPC等比较容易变形的基板也可以高精度地对带细微的凸块的半导体元件进行回流安装。即，能够提供一种可迅速且廉价地将带凸块的半导体元件、特别是BGA、CSP等带细微的凸块的半导体元件、回流安装到基板、特别是FPC上，且安装不良的发生少的带凸块的半导体元件的安装方法。
(3)第3安装方法
作为第3安装方法，优选按照下述工序(A”)、(A)和(B’)，如图19所示，将带凸块的半导体元件安装到电路基板19上。
(A”)将焊料的一部分21涂布到电路基板19的焊盘17上的工序；
(A)将焊料的另一部分15涂布到带凸块的半导体元件11的凸块13上的工序；
(B’)利用回流处理将涂布有一部分焊料15的带凸块的半导体元件11安装到涂布有一部分焊料21的焊盘17上的工序。
通过这样实施，能够提供一种可高精度地将带细微的凸块的半导体元件回流安装到基板、特别是FPC上，且可牢固地实现安装的带凸块的半导体元件的安装方法。
(4)回流处理条件
另外，在实施第1～第3安装方法时，作为回流处理条件，没有特别限制，但优选为使用例如红外线、热惰性气体，在峰值温度为200～300℃、同时5秒～10分钟的条件下进行加热。
在回流处理中，为了避免焊料氧化，优选为在惰性性状态下进行回流处理。
(5)与其他元件的同时安装
另外，在实施第1～第3安装方法时，如图20所示，优选将带凸块的半导体元件11与包含电容器的其他电气元件39一起同时安装到电路基板19上。
其理由在于，通过将带凸块的半导体元件与包含电容器的其他电气元件一起同时安装，可以减少回流处理以外的由ACF等带来的安装工序。因此，可以使带凸块的半导体元件的安装工序整体上简洁化和迅速化。
另外，通常，带凸块的半导体元件以外的元件，例如电容器、电阻元件通过回流处理而进行安装，而带凸块的半导体元件利用ACF等进行安装，所以，出现了必须利用另外的安装方法进行安装的问题。
实施例3.
实施例3是一种电光装置，其特征在于作为驱动元件或电源元件，包含安装在电路基板上的带凸块的半导体元件，该电路基板在设置使纵向的焊盘的间距与横向的焊盘的间距不同的区域的同时，优先从纵向或横向的任一间距宽的一侧引出该焊盘的布线。
下面，以构成图21所示的电光装置的液晶面板为例进行说明。
首先，参照图22说明图21所示的液晶面板200的概略结构。图22是示意地表示图21所示的液晶面板200的半导体IC及柔性电路基板的安装前的状态的图，图面上的尺寸根据图示的需要适当地进行了调整，构成要素也适当地加以省略。
另外，液晶面板200是将在第1基板211上在反射层212、多个着色层214、表面保护层215的集层结构上形成透明电极216而成的彩色滤光片基板210和与其相对的对向基板220通过密封部件230相互粘贴，并在内部配置液晶材料232而构成的。该透明电极216如上所述地与布线218A连接，该布线218A通过密封部件230与第1基板211之间引出到基板伸出部210T的表面上。另外，在基板伸出部210T上还形成有输入端子部219。
并且，基板伸出部210T的特征在于，作为驱动元件或电源元件，在设置使纵向的焊盘的间距与横向的焊盘的间距不同的区域的同时，优先从纵向或横向的任一间距宽的一侧引出该焊盘的布线。
因此，能够提供一种可对基板伸出部210T上的焊盘高精度、且宽余量地涂布焊料，即使在安装BGA等带细微的凸块的半导体元件时，因涂布位置的不同而引起的半导体元件的位置偏离也很少的基板伸出部210T。
因此，由带凸块的半导体元件进行的液晶驱动稳定，同时，对于液晶面板，能够获得优异的耐久性等。
实施例4.
下面，具体说明将本发明的电光装置作为电子设备的显示装置使用时的实施例。
(1)电子设备的概要
图23是表示本实施例的电子设备的整体结构的概略结构图。该电子设备具有液晶面板180和用于控制该液晶面板180的控制装置190。另外，在图23中，是将液晶面板180从概念性地分为面板构造体180A和由半导体IC等构成的驱动电路180B来描绘的。
另外，控制装置190优选为具有显示信息输出源191、显示处理电路192、电源电路193和将定时信号发生器194。
另外，显示信息输出源191优选为具有由ROM(Read Only Memory)、RAM(Random Access Memory)等构成的存储器、由磁盘、光盘等构成的存储单元和调谐输出数字图像信号的调谐电路，并以根据由定时信号发生器194生成的各种时钟信号将显示信息以规定格式的图像信号等形式供给给显示信息处理电路192的形式构成。
另外，显示信息处理电路192优选为具有串—并变换电路、放大反相电路、旋转电路、伽马修正电路和箝位电路等众所周知的各种电路，进行输入的显示信息的处理，将该图像信息与时钟信号CLK一起向驱动电路180B供给。并且，驱动电路180B优选为包含扫描线驱动电路、数据线驱动电路和检查电路。另外，电源电路193具有分别向上述各构成要素供给规定的电压的功能。
(2)具体例
作为可以应用作为本发明电光装置的液晶显示装置、有机场致发光装置、无机场致发光装置等、使用了等离子体显示装置、FED(场致发射显示器)装置、LED(发光二极管)显示装置、电泳显示装置、薄型显象管、液晶光闸、数字微镜器件(DMD)的装置等的电子设备，除了个人计算机、便携式电话外，还可以列举有液晶电视、取景器型/监视器直视型的摄像机、汽车驾驶导向装置、呼机、电子记事簿、电子计算器、文字处理机、工作站、可视电话、POS终端、具有触摸面板的电子设备等。
此外，本发明的电光装置和电子设备，不限于上述图示例，在不脱离本发明的主旨的范围内可以进行各种变更。例如，上述各实施例所示的液晶面板具有单纯矩阵型的结构，但也可以应用于使用了TFT(薄膜晶体管)、TFD(薄膜二极管)等有源元件(主动元件)的有源矩阵方式的电光装置。
如上所述，按照本发明的电路基板，通过具有多个焊盘的纵向的间距与横向的间距不同的区域，并优先从纵向或横向的任一间距宽的一侧引出来自该焊盘的布线，能够提供一种可对电路基板上的焊盘高精度、且宽余量地涂布焊料，即使在安装BGA等带细微的凸块的半导体元件时安装位置偏离也很少的电路基板。
另外，按照本发明的带凸块的半导体元件的安装结构，通过在设置使纵向的焊盘的间距与横向的焊盘的间距不同的区域的同时，优先从纵向或横向的任一间距宽的一侧引出来自该焊盘的布线，可以提供一种即使在安装BGA等带细微的凸块的半导体元件时安装位置偏离也很少的带凸决的半导体元件的安装结构。
此外，按照本发明的电光装置和包含该电光装置的电子设备，通过使用在设置使纵向的焊盘的间距与横向的焊盘的间距不同的区域的同时、优先从纵向或横向的任一间距宽的一侧引出来自该焊盘的布线的电路基板，可以提供一种不仅焊料不良等少、而且生产效率优异的电光装置和包含该电光装置的电子设备。

Claims (14)

1.一种电路基板，是包含用于安装带凸块的半导体元件的多个焊盘和从该多个焊盘的每个引出的多条布线的电路基板，其特征在于：
上述多个焊盘的纵向的间距和横向的间距的任一方，从上述半导体元件的底面的中央附近与周边附近相对的位置开始不同，并且在上述中央附近与周边附近相对的位置的任一位置，上述纵向的间距与横向的间距不同；
上述多条布线，从上述多个焊盘的纵向或横向的任一间距宽的一侧引出。
2.根据权利要求1所述的电路基板，其特征在于：
在与上述半导体元件的底面的中央附近相对的位置设置的上述多个焊盘的纵向的间距与横向的间距不同，并且该纵向的间距和横向的间距的任一方，被形成得比在与上述半导体元件的底面的周边附近相对的位置设置的上述多个焊盘的、与上述纵向的间距和横向的间距对应的纵向或横向的间距要宽。
3.根据权利要求1所述的电路基板，其特征在于：
在与上述半导体元件的底面的周边附近相对的位置设置的上述多个焊盘的纵向的间距与横向的间距不同，并且该纵向的间距和横向的间距的任一方，被形成得比在与上述半导体元件的底面的中央附近相对的位置设置的上述多个焊盘的、与上述纵向的间距和横向的间距对应的纵向或横向的间距要宽。
4.一种电路基板，是包含用于安装带凸块的半导体元件的多个焊盘和从该多个焊盘的每个引出的多条布线的电路基板，其特征在于：
设置多个上述多个焊盘配置成的组，上述多个组，其各纵向的焊盘的间距与横向的焊盘的间距不同；
在上述多个组之间，形成间隙；
上述多条布线，从上述组内的上述多个焊盘的纵向或横向的任一间距宽的一侧引出，或从上述间隙引出。
5.根据权利要求1或4所述的电路基板，其特征在于：将上述宽的一侧的焊盘的间距设为P1、窄的一侧的间距设为P2时，将用P1/P2表示的比率设置为1.01～3的范围内的值。
6.根据权利要求1或4所述的电路基板，其特征在于：将上述宽的一侧的焊盘的间距设置为0.4～2.0mm范围内的值，将窄的一侧的间距设置为比上述宽的一侧的焊盘的间距小的值。
7.根据权利要求1或4所述的电路基板，其特征在于：上述半导体元件是焊球网格阵列。
8.一种带凸块的半导体元件的安装结构，其特征在于：
相对电路基板，通过涂布在上述焊盘上的焊料安装带凸块的半导体元件，该电路基板包含用于安装带凸块的半导体元件的多个焊盘和从该多个焊盘的每个引出的多条布线，且上述多个焊盘的纵向的间距和横向的间距的任一方从上述半导体元件的底面的中央附近与周边附近相对的位置开始不同，并且在上述中央附近和周边附近相对的位置的任一位置，上述纵向的间距与横向的间距不同，上述多条布线从上述多个焊盘的纵向或横向的任一间距宽的一侧引出。
9.根据权利要求8所述的带凸块的半导体元件的安装结构，其特征在于：将上述焊料的一部分附着到上述带凸块的半导体元件的凸块上。
10.一种带凸块的半导体元件的安装结构，其特征在于，具有：
包含用于安装带凸块的半导体元件的多个焊盘和从该多个焊盘的每个引出的多条布线的电路基板；
其中，在该电路基板上，设置多个上述多个焊盘配置成的组；
上述多个组，其各纵向的焊盘的间距与横向的焊盘的间距不同；
在上述多个组之间，形成间隙；
上述多条布线，从上述组内的上述多个焊盘的纵向或横向的任一间距宽的一侧引出，或从上述间隙引出；
相对上述电路基板，通过涂布在上述焊盘上的焊料安装上述带凸块的半导体元件。
11.根据权利要求8或10所述的带凸块的半导体元件的安装结构，其特征在于：将具有以下特性的底层填料填充到上述带凸块的半导体元件与上述电路基板之间：
(1)体电阻为1×106～1×1020Ω·cm范围内的值；
(2)抗拉强度为1～200Mpa范围内的值；
(3)延伸率为10～500％范围内的值。
12.一种电光装置，是包含安装在电路基板上的带凸块的半导体元件作为驱动元件或电源元件的电光装置，其特征在于：
上述电路基板包含多个焊盘和从该多个焊盘的每个引出的多条布线；上述多个焊盘的纵向的间距和横向的间距的任一方，从上述驱动元件或电源元件的底面的中央附近与周边附近相对的位置开始不同，并且在上述中央附近与周边附近相对的位置的任一位置，上述纵向的间距与横向的间距不同；上述多条布线从上述多个焊盘的纵向或横向的任一间距宽的一侧引出。
13.一种电光装置，是包含带凸块的半导体元件的电光装置，其特征在于：
上述带凸块的半导体元件安装在电路基板上；
在上述电路基板上，具有多个焊盘和从该多个焊盘的每个引出的多条布线；
在上述电路基板上，设置多个上述多个焊盘配置成的组；
上述多个组，其各纵向的焊盘的间距与横向的焊盘的间距不同；
在上述多个组之间，形成间隙；
上述多条布线，从上述组内的上述多个焊盘的纵向或横向的任一间距宽的一侧引出，或从上述间隙引出。
14.一种电子设备，其特征在于：具有权利要求12或13所述的电光装置和用于控制该电光装置的控制装置。
CNB2006101265819A 2002-10-11 2003-10-10 电路基板、带凸块的半导体元件的安装结构和电光装置 Expired - Lifetime CN100514617C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP298981/2002 2002-10-11
JP2002298981A JP3780996B2 (ja) 2002-10-11 2002-10-11 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101002434A Division CN1303677C (zh) 2002-10-11 2003-10-10 电路基板、带凸块的半导体元件的安装结构和电光装置

Publications (2)

Publication Number Publication Date
CN1905182A true CN1905182A (zh) 2007-01-31
CN100514617C CN100514617C (zh) 2009-07-15

Family

ID=32288249

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2003101002434A Expired - Lifetime CN1303677C (zh) 2002-10-11 2003-10-10 电路基板、带凸块的半导体元件的安装结构和电光装置
CNB2006101265819A Expired - Lifetime CN100514617C (zh) 2002-10-11 2003-10-10 电路基板、带凸块的半导体元件的安装结构和电光装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2003101002434A Expired - Lifetime CN1303677C (zh) 2002-10-11 2003-10-10 电路基板、带凸块的半导体元件的安装结构和电光装置

Country Status (5)

Country Link
US (1) US6853092B2 (zh)
JP (1) JP3780996B2 (zh)
KR (2) KR100662964B1 (zh)
CN (2) CN1303677C (zh)
TW (1) TWI258049B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791922A (zh) * 2016-08-01 2019-05-21 赛灵思公司 异种球图案封装
CN109950250A (zh) * 2017-12-20 2019-06-28 晟碟信息科技（上海）有限公司 具有矩阵冷却的数据中心3d固态驱动

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3736639B2 (ja) * 2003-12-12 2006-01-18 セイコーエプソン株式会社 半導体装置及び電子デバイス並びにそれらの製造方法
JP3722224B2 (ja) * 2003-12-24 2005-11-30 セイコーエプソン株式会社 半導体チップ及び半導体装置並びに半導体装置の製造方法
CN100531514C (zh) * 2004-07-12 2009-08-19 鸿富锦精密工业（深圳）有限公司 防止短路的印刷电路板结构
JP4636850B2 (ja) 2004-10-29 2011-02-23 富士通株式会社 電子部品の実装方法
DE102005021991A1 (de) * 2005-05-09 2006-11-16 Dr. Johannes Heidenhain Gmbh Optoelektronische Anordnung und Verfahren zu deren Herstellung
JP4719009B2 (ja) * 2006-01-13 2011-07-06 ルネサスエレクトロニクス株式会社 基板および半導体装置
US20080088016A1 (en) * 2006-02-14 2008-04-17 Ming-Ling Ho Chip with bump structure
US20070187821A1 (en) * 2006-02-14 2007-08-16 Ming-Ling Ho Chip with bump structure
JP2007273564A (ja) * 2006-03-30 2007-10-18 Toshiba Corp プリント回路板、半導体パッケージ、および電子機器
KR100791265B1 (ko) * 2006-11-03 2008-01-04 (주)파트론 언더필 공정을 이용한 카메라모듈의 연성인쇄회로기판접합방법
US20080160751A1 (en) * 2006-12-28 2008-07-03 Mengzhi Pang Microelectronic die including solder caps on bumping sites thereof and method of making same
JP2008262989A (ja) * 2007-04-10 2008-10-30 Toshiba Corp 高周波回路基板
US8178392B2 (en) 2007-05-18 2012-05-15 Stats Chippac Ltd. Electronic system with expansion feature
JP5085296B2 (ja) * 2007-12-03 2012-11-28 新光電気工業株式会社 多層配線基板および半導体装置
JP2009194143A (ja) * 2008-02-14 2009-08-27 Elpida Memory Inc 半導体装置
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
JP2011053496A (ja) * 2009-09-02 2011-03-17 Sony Corp 光学素子およびその製造方法、ならびに原盤の製造方法
CN102142411B (zh) * 2010-02-01 2012-12-12 华为终端有限公司 一种印刷电路组装板芯片封装部件以及焊接部件
US20110278054A1 (en) * 2010-05-14 2011-11-17 I-Tseng Lee Circuit board with notched conductor pads
US9786622B2 (en) * 2011-10-20 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
KR20130071046A (ko) * 2011-12-20 2013-06-28 삼성전기주식회사 Ｂｇａ 패키지 및 그 제조 방법
US9583425B2 (en) * 2012-02-15 2017-02-28 Maxim Integrated Products, Inc. Solder fatigue arrest for wafer level package
TWI566352B (zh) * 2014-05-01 2017-01-11 矽品精密工業股份有限公司 封裝基板及封裝件
JPWO2016129277A1 (ja) * 2015-02-12 2017-11-24 古河電気工業株式会社 フレキシブル基板及び光モジュール
CN107923987B (zh) * 2015-09-08 2020-05-15 深圳帧观德芯科技有限公司 用于制作x射线检测器的方法
KR102395621B1 (ko) * 2015-12-30 2022-05-09 에이에스엠엘 네델란즈 비.브이. 직접 기입 마스크리스 리소그래피를 위한 방법 및 장치
US10823355B2 (en) * 2016-01-27 2020-11-03 Lite-On Electronics (Guangzhou) Limited Light-emitting module for vehicle lamp
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
KR102571591B1 (ko) * 2016-08-26 2023-08-29 삼성전기주식회사 인쇄회로기판
JP7272527B2 (ja) * 2016-08-26 2023-05-12 サムソン エレクトロ－メカニックス カンパニーリミテッド． プリント回路基板
KR101923637B1 (ko) * 2016-09-23 2018-11-30 스템코 주식회사 비아 패드를 갖는 연성 회로 기판
JP6555247B2 (ja) 2016-12-28 2019-08-07 日亜化学工業株式会社 発光装置及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279535A (ja) * 1995-04-07 1996-10-22 Citizen Watch Co Ltd 半導体装置
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
JP2920750B2 (ja) * 1996-10-09 1999-07-19 富士ゼロックス株式会社 エリアアレイ半導体装置及びプリント基板
JPH10290058A (ja) 1997-04-16 1998-10-27 Seiko Epson Corp プリント基板
JPH11340267A (ja) * 1998-05-28 1999-12-10 Sony Corp 半導体チップとその製造方法および半導体装置
JP2000012727A (ja) * 1998-06-18 2000-01-14 Sony Corp 半導体装置
JP3420706B2 (ja) * 1998-09-22 2003-06-30 株式会社東芝 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
JP3846611B2 (ja) * 1998-09-25 2006-11-15 ソニー株式会社 実装用半導体部品、実装構造及び実装方法
JP2000100851A (ja) * 1998-09-25 2000-04-07 Sony Corp 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
JP3960445B2 (ja) * 1998-10-12 2007-08-15 新光電気工業株式会社 半導体装置とその製造方法
JP3379477B2 (ja) * 1999-05-31 2003-02-24 日本電気株式会社 配線基板、半導体実装装置および電子機器
US6664620B2 (en) * 1999-06-29 2003-12-16 Intel Corporation Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
EP1077490A1 (en) * 1999-08-17 2001-02-21 Lucent Technologies Inc. Improvements in or relating to integrated circuit dies
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JP2001223295A (ja) * 2000-02-08 2001-08-17 Hitachi Chem Co Ltd 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置
JP2001345347A (ja) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd 接続構造及び樹脂封入方法
JP3407025B2 (ja) * 2000-06-08 2003-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3279309B2 (ja) * 2000-08-08 2002-04-30 カシオ計算機株式会社 半導体装置及びその製造方法
JP4256605B2 (ja) * 2000-10-02 2009-04-22 三星電子株式会社 モジュールの回路基板、チップスケールパッケージ、チップスケールパッケージ集積用印刷回路基板、及び、モジュールの回路基板の設計方法
JP3546961B2 (ja) * 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791922A (zh) * 2016-08-01 2019-05-21 赛灵思公司 异种球图案封装
CN109950250A (zh) * 2017-12-20 2019-06-28 晟碟信息科技（上海）有限公司 具有矩阵冷却的数据中心3d固态驱动

Also Published As

Publication number Publication date
KR20060120519A (ko) 2006-11-27
CN1497710A (zh) 2004-05-19
US6853092B2 (en) 2005-02-08
TWI258049B (en) 2006-07-11
TW200419273A (en) 2004-10-01
JP3780996B2 (ja) 2006-05-31
US20040124007A1 (en) 2004-07-01
CN100514617C (zh) 2009-07-15
CN1303677C (zh) 2007-03-07
KR100688850B1 (ko) 2007-03-02
KR20040033268A (ko) 2004-04-21
KR100662964B1 (ko) 2006-12-28
JP2004134649A (ja) 2004-04-30

Similar Documents

Publication Publication Date Title
CN1303677C (zh) 电路基板、带凸块的半导体元件的安装结构和电光装置
CN1497709A (zh) 电路基板、焊球网格陈列的安装结构和电光装置
CN1145206C (zh) 膜载带、半导体组装体、半导体装置及其制造方法、安装基板
CN1210795C (zh) 电子装置及其制造方法
CN1171298C (zh) 半导体器件
CN1218203C (zh) 光学模块及其制造方法、半导体装置以及光传递装置
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1324701C (zh) 具有窄间距化的内引线的半导体装置
CN1244139C (zh) 半导体器件和半导体组件
CN1280884C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1192338C (zh) 电光装置及其制造方法和电子设备
CN1574346A (zh) 一种制造半导体器件的方法
CN1832163A (zh) 摄像模块及其制造方法
CN1096619C (zh) 液晶装置、液晶装置的制造方法及驱动元件的组装结构
CN101076884A (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
CN1320964A (zh) 半导体器件及其制造方法
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1677660A (zh) 半导体装置及其制造方法、半导体模块装置以及布线基片
CN1278604A (zh) 光学模块及其制造方法以及光传递装置
CN1329261A (zh) 平台与光模块及其制造方法和光传输装置
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1841693A (zh) 半导体器件的测试装置以及测试方法
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1449009A (zh) 接触器、制造此接触器的方法、以及使用此接触器的测试方法
CN1815733A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160603

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: Hongkong, China

Patentee before: BOE Technology (Hongkong) Co.,Ltd.

Effective date of registration: 20160603

Address after: Hongkong, China

Patentee after: BOE Technology (Hongkong) Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090715