상기 목적을 달성하기 위하여, 본 발명은 2n 개의 게이트 라인과 복수의 데이터 라인에 의해 구동되는 액정 패널; 상기 게이트 라인에 각각 연결되는 2n 개의 스위칭 소자; 및 상기 스위칭 소자에 펄스 신호를 인가하는 n+2 개의 게이트 드라이버를 포함하는 게이트 구동부를 포함하며(n은 자연수), n 번째 상기 게이트 드라이버는 2n-1 번째 상기 스위칭 소자와 2n 번째 상기 스위칭 소자에 연결되어 펄스 신호를 게이트 신호로 인가하고, n+1 번째 상기 게이트 드라이버는 상기 2n-1 번째 스위칭 소자에 연결되어 펄스 신호를 스위칭 제어신호로 인가하고, n+2 번째 상기 게이트 드라이버는 상기 2n 번째 스위칭 소자에 연결되어 펄스 신호를 스위칭 제어신호로 인가한다.
여기서, 상기 스위칭 소자는 상기 게이트 신호를 입력받는 입력단, 상기 스위칭 제어신호를 입력받는 제어단 및 상기 게이트 라인에 연결되는 출력단을 포함한다.
또한 상기 게이트 드라이버는 2 수평 주기 동안 인에이블 상태를 유지하고, 1 수평 주기 후 다시 2 수평 주기 동안 인에이블 상태를 유지하는 펄스 신호를 출력한다.
또한 n 번째 상기 게이트 드라이버는 n-1 번째 상기 게이트 드라이버보다 2 수평 주기 지연된 펄스 신호를 출력한다.
이하 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명한다.
도 4는 본 발명의 일실시예에 따른 액정 표시 장치를 도시한 도면이다. 도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 액정 표시 장치는 액정 패널, 소스 구동부, 게이트 구동부 및 스위치 트랜지스터를 포함한다.
상기 액정 패널은 데이터 라인(S1,S2,S3,S4,...) 및 게이트 라인(g1,g2,g3,g4,g5,g6,...)의 교차부에 매트릭스 형태로 배치되는 복수의 액정 셀(Clc)을 포함한다. 액정 셀(Clc)에 각각 형성된 TFT(Thin Film Transistor)는 게이트 라인(g1,g2,g3,g4,g5,g6,...)으로부터 공급되는 게이트 신호에 따라 데이터 라인(S1,S2,S3,S4,...)으로부터 공급되는 데이터 신호를 액정 셀(Clc)에 공급한다.
액정 패널은 액정 셀(Clc)의 화소 전극과 전단 게이트 라인 사이 또는 액정 셀(Clc)의 화소 전극과 공통 전극 라인 사이에 형성되어 한 프레임의 주기 동안 액정 셀(Clc)의 전압을 일정하게 유지하는 축적 커패시터(Cst)를 더 포함하는 것이 바람직하다.
상기 소스 구동부는 타이밍 제어부(도시되지 않음)로부터 공급되는 소스 제어 신호에 응답하여 1 수평 구간 동안 1 라인 분의 데이터에 해당하는 아날로그 구동 전압을 데이터 라인(S1,S2,S3,S4,...)에 공급한다.
소스 구동부는 소스 제어 신호(STH:데이터 시작 신호, CPH:데이터 동기 신호)에 따라 샘플링 신호를 발생하는 쉬프트 레지스터, 샘플링 신호에 따라 1 라인 분의 데이터를 순차적으로 래치 시키는 입력 레지스터, 소스 제어 신호(LOAD: 데이 터 출력 신호)에 의해 1 라인 분의 데이터를 동시에 입력받아 저장하는 저장 레지스터, 감마 기준 전압을 기준으로 1 라인 분의 데이터를 아날로그 구동 전압으로 변환시키는 디지털-아날로그 변환기 및 아날로그 구동 전압을 데이터 라인에 동시에 출력하는 출력 버퍼를 포함하는 것이 바람직하다.
상기 게이트 구동부는 타이밍 제어부(도시되지 않음)로부터 공급되는 게이트 제어 신호에 응답하여 게이트 출력 신호(G1,G2,G3,G4,...)를 스위치 트랜지스터(T1,T2,T3,T4,T5,T6,...)로 공급하는 복수의 게이트 드라이버(D1,D2,D3,D4,..)를 포함한다.
게이트 드라이버(D1,D2,D3,D4,..)는 게이트 제어 신호(STV: 게이트 시작 신호, CPV: 게이트 동기 신호)에 따라 샘플링 신호를 발생하는 쉬프트 레지스터, 게이트 제어 신호(OE: 게이트 출력 제어 신호)에 따라 레벨을 변환하여 게이트 신호를 생성하는 레벨 쉬프터 및 스위치 트랜지스터로 게이트 신호를 출력하는 출력 버퍼를 포함하는 것이 바람직하다.
레벨 쉬프트는 외부로부터 조절되어 입력되는 게이트 제어 신호(OE)를 통하여 본 실시예에 따른 게이트 구동부의 출력 신호(G1,G2,G3,G4,...)를 생성할 수 있다. 게이트 드라이버(D1,D2,D3,D4,...)는 게이트 드라이버 집적 회로(IC)로 구현될 수 있다.
상기 스위치 트랜지스터(T1,T2,T3,T4,T5,T6,...)는 게이트 구동부로부터 게이트 출력 신호(G1,G2,G3,G4,...)를 입력받아 게이트 라인(g1, g2, g3, g4, g5, g6,...)으로 게이트 신호를 출력한다.
스위치 트랜지스터(T1,T2; T3,T4; T5,T6;...)는 게이트 구동부의 세 개의 출력 신호(G1,G2,G3; G2,G3,G4; G3,G4,G5;...)를 이용하여 두 개의 게이트 라인(g1,g2; g3,g4; g4,g5;...)으로 게이트 신호를 출력하도록 게이트 구동부 및 게이트 라인(g1,g2,g3,g4,g5,g6,...)과 연결되는 구조를 가진다.
이를 좀 더 자세하게 설명하면, 제1 스위치 트랜지스터(T1)는 제1 게이트 라인(g1)에 연결되는 트랜지스터로서, 드레인에 제1 게이트 드라이버(D1)의 출력 신호(G1)가 공급되고, 게이트로 제2 게이트 드라이버(D2)의 출력 신호(G2)가 공급되며, 소스가 제1 게이트 라인(g1)에 연결된다.
또한 제2 스위치 트랜지스터(T2)는 제2 게이트 라인(g2)에 연결되는 트랜지스터로서, 드레인에 제1 게이트 드라이버(D1)의 출력 신호(G1)가 공급되고, 게이트로 제3 게이트 드라이버(D3)의 출력 신호(G3)가 공급되며, 소스가 제2 게이트 라인(g2)에 연결된다.
다시 설명하면, 제1 및 제2 스위치 트랜지스터(T1,T2)는 게이트 구동부의 제1, 제2 및 제3 출력 신호(G1,G2,G3)를 이용하여 제1 및 제2 게이트 라인(g,g2)으로 게이트 신호를 출력할 수 있다.
여기서 게이트 구동부의 세 개의 출력 신호(G1,G2,G3) 중 제1 출력 신호(G1)는 제1 및 제2 게이트 라인(g1,g2)으로 인가되는 게이트 신호가 되고, 게이트 구동부의 세 개의 출력 신호(G1,G2,G3) 중 제2 출력 신호(G2)는 제1 게이트 라인(g1)에 연결된 제1 스위치 트랜지스터(T1)를 턴온 시키고, 게이트 구동부의 출력 신호 중 제3 출력 신호(G3)는 제2 게이트 라인(g2)에 연결된 제2 스위치 트랜지스터(T2)를 턴온 시킨다.
다른 스위치 트랜지스터(T3,T4; T5,T6;...)가 게이트 구동부의 다른 출력 신호(G2,G3,G4; G3,G4,G5;...) 및 다른 게이트 라인(g3,g4; g5,g6;...)에 연결되는 구조도 상기에서 설명한 제1 및 제2 트랜지스터(T1,T2)가 게이트 구동부의 출력 신호(G1,G2,G3)와 게이트 라인(g1,g2)에 연결되는 구조와 동일하므로 상세한 설명은 생략한다.
본 발명의 일실시예에 따른 액정 표시 장치는 2n 개의 게이트 라인에 게이트 신호를 인가하기 위하여 n+2 개의 게이트 드라이버가 필요한 구성을 가지기 때문에 게이트 구동부의 크기, 즉 게이트 드라이버 집적 회로의 수가 줄어드는 효과가 있다.
뿐만 아니라 본 발명의 일실시예에 따른 액정 표시 장치는 모든 게이트 라인(g1,g2,g3,g4,g5,g6,..)에 스위치 트랜지스터(T1,T2,T3,T4,T5,T6,...)가 연결되는 구조를 가지기 때문에, 종래 액정 표시 장치의 홀수 게이트 라인 및 짝수 게이트 라인 간의 전압 차이에 의해 딤(dim) 현상이 해소되게 된다.
또한 본 발명의 일실시예에 따른 액정 표시 장치는 게이트 라인으로 입력되는 게이트 신호와 게이트 라인에 연결된 스위치 트랜지스터 구동 신호로 각각 다른 게이트 구동부의 출력 신호를 사용하는 구조를 가지기 때문에, 종래 액정 표시 장치에서와 같이 게이트 라인의 액정 셀에 데이터가 중복되어 충전되는 문제점이 해소되게 된다.
이하 게이트 구동부의 출력 신호 파형과 게이트 라인에 인가되는 게이트 신호의 파형을 참조로 하여 본 발명의 일실시예에 따른 액정 표시 장치의 동작 과정을 설명한다.
도 5는 도 4의 액정 표시 장치의 게이트 구동부의 출력 신호 파형을 도시한 도면이다. 도 5에 도시된 바와 같이, 게이트 구동부의 출력 신호(G1,G2,G3,G4,..)는 2 수평 주기 동안 '하이(HIGH)' 상태를 유지하고, 1 수평 주기 후 다시 2 수평 주기 동안 '하이(HIGH)' 상태를 유지하는 펄스 신호이다. 게이트 구동부의 출력 신호(G1,G2,G3,G4,...) 각각은 이전 출력 신호에 비하여 2 수평 주기 지연되는 것이 바람직하다.
여기서 1 수평 주기(1H)는 1 라인의 데이터에 해당하는 아날로그 구동 신호를 데이터 라인에 동시에 인가하여 라인 단위(line-by-line)로 액정 셀(Clc)을 충전하는 시간을 의미한다.
먼저 제1 구간에서 게이트 구동부의 제1 출력 신호(G1) 및 제2 출력 신호(G2)는 '하이(HIGH)' 상태이다. 따라서 제1 스위치 트랜지스터(T1)는 제2 출력 신호에 의해 턴온 되어 제1 출력 신호(G1)를 제1 게이트 라인(g1)에 게이트 신호로 인가한다. 이때 첫 번째 라인의 데이터에 해당하는 아날로그 전압이 제1 게이트 라인(g1)의 액정 셀에 충전된다.
다음 제2 구간에서 게이트 구동부의 제1 출력 신호(G1) 및 제3 출력 신호(G3)는 '하이(HIGH)' 상태이다. 따라서 제2 스위치 트랜지스터(T2)는 제3 출력 신호에 의해 턴온 되어 제1 출력 신호(G1)를 제2 게이트 라인(g2)에 게이트 신호로 인가한다. 이때 두 번째 라인의 데이터에 해당하는 아날로그 전압이 제2 게이트 라인(g2)의 액정 셀에 충전된다.
다음 제3 구간에서 게이트 구동부의 제2 출력 신호(G2) 및 제3 출력 신호(G3)는 '하이(HIGH)' 상태이다. 따라서 제3 스위치 트랜지스터(T3)는 제3 출력 신호에 의해 턴온 되어 제2 출력 신호(G2)를 제3 게이트 라인(g3)에 게이트 신호로 인가한다. 이때 세 번째 라인의 데이터에 해당하는 아날로그 전압이 제3 게이트 라인(g3)의 액정 셀에 충전된다.
다음 제4 구간에서 게이트 구동부의 제2 출력 신호(G2) 및 제4 출력 신호(G4)는 '하이(HIGH)' 상태이다. 따라서 제4 스위치 트랜지스터(T4)는 제4 출력 신호에 의해 턴온 되어 제2 출력 신호(G2)를 제4 게이트 라인(g4)에 게이트 신호로 인가한다. 이때 네 번째 라인의 데이터에 해당하는 아날로그 전압이 제4 게이트 라인(g4)의 액정 셀에 충전된다.
다른 게이트 라인(g5,g6;...)도 상기에서 설명한 바와 같이 각 게이트 라인에 연결된 스위치 트랜지스터(T5,T6;...)로 입력되는 구동부의 출력 신호(G3,G4,G5;...)에 의해 순차적으로 인에이블되어 게이트 라인(g5,g6,...)의 액정 셀이 충전될 수 있다.
도 6은 도 4의 액정 표시 장치의 게이트 라인에 인가되는 신호 파형을 도시한 도면이다. 도 6에 도시된 바와 같이, 제1 구간에서 제1 게이트 라인(g1)에 게이트 신호가 인가되고, 제2 구간에서 제2 게이트 라인(g2)에 게이트 신호가 인가되 며, 제3 및 제4 구간에서 제3 및 제4 게이트 라인(g3,g4)에 게이트 신호가 인가되어 순차적으로 1 라인 분의 데이터에 해당하는 아날로그 전압이 게이트 라인의 액정 셀에 충전될 수 있다.