KR20050000373A - 고체촬상장치, 그 구동방법 및 이를 이용한 카메라 - Google Patents

고체촬상장치, 그 구동방법 및 이를 이용한 카메라 Download PDF

Info

Publication number
KR20050000373A
KR20050000373A KR10-2004-7014770A KR20047014770A KR20050000373A KR 20050000373 A KR20050000373 A KR 20050000373A KR 20047014770 A KR20047014770 A KR 20047014770A KR 20050000373 A KR20050000373 A KR 20050000373A
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
transistor
transistors
floating diffusion
potential
Prior art date
Application number
KR10-2004-7014770A
Other languages
English (en)
Other versions
KR100618245B1 (ko
Inventor
모리미츠요시
야마구치다쿠미
무라타다카히코
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32844377&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20050000373(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20050000373A publication Critical patent/KR20050000373A/ko
Application granted granted Critical
Publication of KR100618245B1 publication Critical patent/KR100618245B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체촬상장치에는, 입사광을 전기에너지로 변환시키는 광전변환(PD)부(1, 2, 3, 4)가 행방향으로 배치되며, 각 PD부(1∼4)와 열방향으로 인접하도록 PD부(5, 6, 7, 8)가 배치된다. 제 1 행에 포함되는 전송트랜지스터(13)와 제 2 행에 포함되는 전송트랜지스터(14)의 각 게이트는, 제 1 READ선(32)과 접속되며, 제 1 행에 포함되는 전송트랜지스터(17)와 제 2 행에 포함되는 전송트랜지스터(18)의 각 게이트는, 제 2 READ선(33)과 접속된다. 제 2 행 및 제 3 행에 포함되는 PD부(2, 3, 6, 7)로부터의 전하는, 모두 제 2 FD부(10)에 축적된다.

Description

고체촬상장치, 그 구동방법 및 이를 이용한 카메라{SOLID-STATE IMAGE PICKUP DEVICE, DRIVE METHOD THEREOF, AND CAMERA USING THE SAME}
도 10은 종래의 고체촬상장치인 MOS형 이미지센서의 일반적인 회로구성을 나타낸다(예를 들어 일특개평 11-274455호 공보 참조).
도 10에 나타내는 바와 같이 광전변환셀은, 포토다이오드(PD)부(101), 전송트랜지스터(113), 리셋트랜지스터(122), 화소증폭 트랜지스터(123), 선택트랜지스터(152), 부동확산(FD)부(109), 전원선(131) 및 출력신호선(138)으로 구성된다.
양극이 접지된 PD부(101)는, 그 음극이 전송트랜지스터(113)의 소스와 접속된다. 전송트랜지스터(113)의 드레인은 FD부(109), 화소증폭 트랜지스터(123)의 게이트 및 리셋트랜지스터(122)의 소스와 각각 접속되며, 그 게이트는 판독선(134)과 접속된다. 게이트에 리셋신호(137)를 받는 리셋트랜지스터(122)는, 그 드레인이 화소증폭 트랜지스터(123)의 드레인 및 전원선(131)과 접속된다. 화소증폭 트랜지스터(123)의 소스는 선택트랜지스터(152)의 드레인과 접속되며, 이 선택트랜지스터(152)는 그 게이트에 선택신호(SEL)를 받음과 동시에, 그 소스가 출력신호선(138)과 접속된다.
출력신호선(138)은 로드트랜지스터(125)의 드레인과 접속되며, 로드트랜지스터(125)의 게이트는 로드게이트선(140)과 접속되고, 그 소스는 소스전원선(141)과 접속된다.
이와 같은 구성에서, 로드트랜지스터(125)가 정전류원이 되도록 로드게이트선(140)에 소정의 전압을 인가시켜두고, PD부(101)에서 광전변환된 전하는, 전송트랜지스터(113)를 일시적으로 온 상태로 함으로써 FD부(109)로 전송되며, PD부(101)의 전하가 화소증폭 트랜지스터(123)에 의해 검출된다. 이 때 선택트랜지스터(152)를 온 상태로 함으로써, 출력신호선(138)을 통해 신호전하의 검출이 가능해진다.
그러나 상기 종래의 고체촬상장치는, 1 개의 광전변환셀마다 합계 4 개의 트랜지스터(113, 122, 123, 152) 및 5 개의 배선(131, 134, 137, 138, 150)이 필요하게 되어, 셀을 점유하는 트랜지스터부 및 배선부의 면적이 커진다. 예를 들어 광전변환셀의 면적을 4.1㎛×4.1㎛로 하고, 0.35㎛ 룰로 설계를 한다하면, PD부(101)의 광전변환셀에 대한 개구율은 5% 정도에 지나지 않는다. 따라서 PD부(101)의 개구면적이 충분히 커지도록 확보하면서 광전변환셀의 크기를 미세화하기가 어렵다는 문제를 갖고 있다.
본 발명은 복수의 광전변환부가 어레이형태로 배치된 고체촬상장치, 그 구동방법 및 이를 이용한 카메라에 관한 것이다.
도 1은 본 발명의 제 1 실시형태에 관한 고체촬상장치에서 광전변환셀의 일례를 나타내는 회로도.
도 2는 본 발명의 제 1 실시형태에 관한 고체촬상장치의 구동타이밍을 나타내는 타이밍도.
도 3은 본 발명 제 1 실시형태의 한 변형예에 관한 고체촬상장치에서 광전변환셀의 일례를 나타내는 회로도.
도 4는 본 발명의 제 2 실시형태에 관한 고체촬상장치에서 광전변환셀의 일례를 나타내는 회로도.
도 5는 본 발명의 제 2 실시형태에 관한 고체촬상장치의 구동타이밍을 나타내는 타이밍도.
도 6은 본 발명의 제 3 실시형태에 관한 고체촬상장치에서 광전변환셀의 일례를 나타내는 회로도.
도 7은 본 발명의 제 3 실시형태에 관한 고체촬상장치의 구동타이밍을 나타내는 타이밍도.
도 8은 본 발명의 제 3 실시형태에 관한 고체촬상장치의 광전변환셀 부분에서 광전변환부 구성을 모식적으로 나타내는 평면도.
도 9는 도 8의 각 영역(A∼E)에 트랜지스터 등을 배치하는 배치 개소별 PD부의 광전변환셀에 대한 개구율을 나타내는 표.
도 10은 종래의 고체촬상장치에서의 광전변환셀을 나타내는 회로도.
본 발명은, 상기 종래의 문제를 해결하며, FDA(Floating Diffusion Amplifier)방식에 있어서, 광전변환부의 개구면적을 크게 하면서 광전변환셀의 크기를 미세화할 수 있도록 하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 고체촬상장치에 있어서, 복수의 광전변환(PD)부가 트랜지스터 및 배선을 공유 가능하게 하는 구성으로 한다.
구체적으로 본 발명에 관한 제 1 고체촬상장치는, 각각이, 적어도 2행 2열의 어레이 형태로 배치된 복수의 광전변환부를 갖는 복수의 광전변환셀과, 각 광전변환셀의 동일 행에 포함되는 각 광전변환부와 각각 전송트랜지스터를 통해 접속되며, 이 동일 행에 포함되는 각 광전변환부에 공유되는 복수의 부동확산(floating diffusion)부와, 복수의 전송트랜지스터 중, 동일 행에 포함되지 않는 적어도 2 개와 선택적으로 접속된 복수의 판독배선과, 각 부동확산부의 전위를 검출하여 출력하는 화소증폭 트랜지스터를 구비하며, 복수의 판독배선 중 1 개와 접속되며, 또 복수의 전송트랜지스터로부터 판독되는 각 광전변환부의 전하는, 각각 다른 부동확산부로 판독된다.
제 1 고체촬상장치에 의하면, 부동확산부는, 동일 행에 포함되는 적어도 N 개의 광전변환부에 공유되기 때문에, 1 광전변환셀 당 부동확산부가 종래의 1 개에서 N분의 1 개(예를 들어 N=2일 경우 0.5 개)로 되므로, 광전변환부의 광전변환셀에 대한 개구율 증대 및 광전변환셀의 축소가 가능해진다. 그 결과 광전변환부의 개구율을 증대시키면서 광전변환셀의 셀 크기의 미세화를 도모할 수 있다.
제 1 고체촬상장치에 있어서 각 판독배선은, 복수의 광전변환부 중, 동일 열에 포함되는 광전변환부와 접속된 전송트랜지스터와 접속되는 것이 바람직하다. 이와 같이 하면 서로 인접하는 행에 포함되는, 각각 적어도 2 개의 광전변환부 전하를, 1 개의 부동확산부, 화소증폭 트랜지스터 및 신호선으로부터 출력하기가 가능해진다.
또 제 1 고체촬상장치에 있어서 각 판독배선은, 복수의 광전변환부 중, 서로 인접하는 열에 포함되는 광전변환부와 접속된 전송트랜지스터와 접속되는 것이 바람직하다. 이와 같이 해도 서로 인접하는 행에 포함되는, 각각 적어도 2 개의 광전변환부 전하를, 1 개의 부동확산부, 화소증폭 트랜지스터 및 신호선으로부터 출력하기가 가능해진다.
제 1 고체촬상장치에 있어서 각 부동확산부 및 각 화소증폭 트랜지스터는, 복수 판독배선 중의 1 개와 접속된 전송트랜지스터에 의해 판독되는 행과는 다른 인접 행과 공유되는 것이 바람직하다.
제 1 고체촬상장치는, 각 화소증폭 트랜지스터로부터의 신호를 외부로 출력하는 신호선과, 각 화소증폭 트랜지스터와 신호선 사이에 각각 배치되며, 각 화소증폭 트랜지스터와 신호선 사이를 선택적으로 도통시키는 선택트랜지스터를 추가로 구비하는 것이 바람직하다. 이와 같이 하면, 서로 인접하는 행에 포함되는 광전변환부로부터의 전하를 공통의 신호선으로 검출하기가 가능해진다.
제 1 고체촬상장치에 있어서 각 부동확산부 및 각 화소증폭 트랜지스터는, 행방향 및 열방향으로 인접하는 각 광전변환부에 의해 공유되는 것이 바람직하다. 이와 같이 하면 광전변환부의 개구율 확대 및 광전변환셀의 축소화가 가능해진다.
제 1 고체촬상장치는, 각 부동확산부에 축적된 전하를 폐기시키는 리셋트랜지스터를 추가로 구비하며, 리셋트랜지스터의 드레인전위는 시간적으로 변화하고, 리셋트랜지스터의 드레인전위가 제 1 전위일 경우에 각 부동확산부의 전위가 제 3전위로 됨으로써 각 화소증폭 트랜지스터가 전하를 검출할 수 있는 기간을 가지며, 리셋트랜지스터의 드레인전위가 제 2 전위일 경우에 각 부동확산부의 전위가 제 4 전위로 됨으로써 각 화소증폭 트랜지스터가 전하 검출을 정지하는 기간을 갖는 것이 바람직하다. 이와 같이 하면, 광전변환부로부터 판독된 전하를 화소증폭 트랜지스터로 검출한 후에, 화소증폭 트랜지스터에 의한 전하 검출을 정지할 수 있으므로, 선택트랜지스터를 구성시킬 필요가 없어진다.
제 1 고체촬상장치에 있어서 각 광전변환부는, 그 행방향 또는 열방향의 간격이 서로 같아지도록 배치되는 것이 바람직하다. 이와 같이 하면 광전변환부로부터 판독된 신호로부터 해상도 높은 고화질의 화상을 얻을 수 있다.
제 1 고체촬상장치는, 각 화소증폭 트랜지스터로부터의 출력신호를 처리하는 신호처리회로를 추가로 구비하는 것이 바람직하다. 이와 같이 하면, 신호처리를 실행하기 전에 혼입되는 노이즈를 저감할 수 있으므로, 고화질의 화상을 얻을 수 있다.
제 1 고체촬상장치에 있어서 광전변환셀은, 차광막을 겸하는 전원배선으로 구획되는 것이 바람직하다. 이와 같이 하면, 화소증폭 트랜지스터와 접속되는 출력신호선과는 다른 차광막에 전원배선을 형성할 수 있으므로, 광전변환셀의 셀 크기를 더욱 축소할 수 있으며, 또 개구면적을 보다 증대시킬 수 있다.
본 발명에 관한 고체촬상장치의 구동방법은, 본 발명의 제 1 고체촬상장치를 구동시키는 구동방법을 대상으로 하며, 하나의 광전변환셀에 있어서, 제 1 판독배선에 의해, 동일 행에 포함되지 않으면서 서로 인접하는 각 열에 포함되는 광전변환부의 신호전하를, 이 광전변환부와 접속된 부동확산부로 전송하는 제 1 공정과, 제 2 판독배선에 의해, 복수의 광전변환부 중 제 1 공정에서 판독되지 않은 광전변환부의 신호전하를, 이 광전변환부와 접속된 제 1 공정과 동일한 부동확산부로 전송하는 제 2 공정을 구비한다.
본 발명에 관한 제 2 고체촬상장치는, 각각이, 적어도 2 행의 어레이 형태로 배치된 복수의 광전변환부를 갖는 복수의 광전변환셀과, 각 광전변환셀에서 서로 인접하는 행이며 동일한 열에 포함되는 각 광전변환부와 각각 전송트랜지스터를 개재하고 접속되며, 또 각 광전변환부에 공유되는 부동확산부와, 각 전송트랜지스터와 접속되며 각 광전변환부가 각각 공유하는 부동확산부에 각 광전변환부로부터 독립하여 전하를 판독하는 복수의 판독배선과, 각 부동확산부의 전위를 검출하여 출력하는 복수의 화소증폭 트랜지스터와, 각 부동확산부에 축적된 전하를 폐기시키는 리셋트랜지스터를 구비하며, 리셋트랜지스터의 드레인전위는 시간적으로 변화하고, 리셋트랜지스터의 드레인전위가 제 1 전위일 경우에 각 부동확산부의 전위가 제 3 전위로 됨으로써 화소증폭 트랜지스터가 전하를 검출할 수 있는 기간을 가지며, 리셋트랜지스터의 드레인전위가 제 2 전위일 경우에 각 부동확산부의 전위가 제 4 전위로 됨으로써 각 화소증폭 트랜지스터가 전하 검출을 정지하는 기간을 갖는다.
제 2 고체촬상장치에 의하면, 부동확산부는, 복수의 전송트랜지스터와 접속되며, 또 서로 인접하는 행이면서 동일 열에 포함되는 복수의 광전변환부에 공유되고, 더욱이 각 전송트랜지스터에는 광전변환부로부터 독립하여 전하를 판독하는 복수의 판독배선이 접속되므로, 통상 구성되는 행 선택트랜지스터가 불필요하게 된다. 그 결과 1 광전변환셀 당 배선 수가, 종래의 5 개에서 3.5 개로 되므로, 광전변환부의 면적을 확대시키면서 광전변환셀 자체의 면적을 축소하기가 가능해진다.
제 2 고체촬상장치에 있어서, 리셋트랜지스터의 드레인은, 화소증폭 트랜지스터의 드레인과 공통으로 접속되는 것이 바람직하다. 이와 같이 하면 리셋트랜지스터의 드레인과 화소증폭 트랜지스터의 드레인을 접속하는 배선이 공유 가능해지므로, 1 광전변환셀 당 배선 수를 더욱 감소시킬 수 있다.
제 2 고체촬상장치에 있어서, 각 부동확산부는, 각 광전변환셀의 행방향으로 인접하는 각 광전변환부 사이에 배치되는 것이 바람직하다. 이와 같이 하면, 1 광전변환셀 당 부동확산부의 면적을 축소시킬 수 있다.
또 제 2 고체촬상장치에 있어서, 각 전송트랜지스터는 MIS트랜지스터로 구성되며, 각 MIS트랜지스터의 게이트는, 행방향으로 배치되는 것이 바람직하다. 이와 같이 하면, 전송트랜지스터의 배선을 판독배선이 겸할 수 있어, 이 판독배선의 광전변환셀을 차지하는 면적을 축소할 수 있다.
또한 제 2 고체촬상장치에 있어서, 각 화소증폭 트랜지스터는, 각 광전변환셀의 각 광전변환부를 포함하는 서로 인접하는 행 사이에 배치되는 것이 바람직하다. 이와 같이 하면, 1 광전변환셀 당의 화소증폭 트랜지스터의 점유면적을 축소시킬 수 있어, 역으로 광전변환부의 면적을 증대시킬 수 있으므로, 광에 대한 감도가 향상된다.
또 제 2 고체촬상장치에 있어서, 각 화소증폭 트랜지스터 및 각 부동확산부는, 각 판독배선 사이에 배치되는 것이 바람직하다. 이와 같이 하면, 화소증폭 트랜지스터와 부동확산부의 배선이 단축되므로, 1 광전변환셀 당의 화소증폭 트랜지스터 및 부동확산부의 점유면적을 축소시킬 수 있다.
또한 제 2 고체촬상장치에 있어서, 각 화소증폭 트랜지스터는, 서로 열방향으로 인접하는 각 광전변환셀 사이에 배치되는 것이 바람직하다. 이와 같이 하면, 광전변환부를 행방향으로 크게 개구시킬 수 있으므로, 미세화시켜도 감도를 유지할 수 있다.
또 제 2 고체촬상장치에 있어서, 각 전송트랜지스터는 MIS트랜지스터로 구성되며, 각 화소증폭 트랜지스터는, 각 MIS트랜지스터의 게이트 사이에 배치되는 것이 바람직하다. 이와 같이 하면 열방향과 행방향 교차부분의 공영역을 이용할 수 있으므로, 광전변환부의 면적을 확대시킬 수 있으면서 광전변환셀 자체의 면적을 축소시킬 수 있다.
제 2 고체촬상장치가 리셋트랜지스터를 구비했을 경우에, 각 리셋트랜지스터는, 각 광전변환셀의 각 광전변환부를 포함하는 서로 인접하는 행 사이에 배치되는 것이 바람직하다. 이와 같이 하면 1 광전변환셀 당의 리셋트랜지스터의 점유면적을 축소시킬 수 있어, 광전변환부의 면적을 확대시킬 수 있으면서 광전변환셀 자체의 면적을 축소시킬 수 있다.
또 제 2 고체촬상장치가 리셋트랜지스터를 구비했을 경우에, 각 리셋트랜지스터 및 각 부동확산부는, 각 판독배선 사이에 배치되는 것이 바람직하다. 이와 같이 하면, 부동확산부와 리셋트랜지스터와의 배선을 생략할 수 있으므로, 리셋트랜지스터의 소스와 부동확산부를 공통으로 할 수 있으므로, 1 광전변환셀 당의 리셋트랜지스터 및 부동확산부의 점유면적을 축소시킬 수 있다.
또한 제 2 고체촬상장치가 리셋트랜지스터를 구비했을 경우에, 각 리셋트랜지스터는, 서로 행방향으로 인접하는 각 광전변환셀 사이에 배치된 배선과 접속되는 것이 바람직하다. 이와 같이 하면 광전변환부의 행방향 피치를 맞추기 쉬워지므로 해상도가 향상된다.
또 제 2 고체촬상장치가 리셋트랜지스터를 구비했을 경우에, 각 리셋트랜지스터는, 서로 열방향으로 인접하는 각 광전변환셀 사이에 배치되는 것이 바람직하다. 이와 같이 하면 광전변환부를 행방향으로 크게 개구시킬 수 있으므로, 미세화시켜도 감도를 유지할 수 있다.
이 경우, 각 전송트랜지스터는 MIS트랜지스터로 구성되며, 각 리셋트랜지스터는, 각 MIS트랜지스터의 게이트 사이에 배치되는 것이 바람직하다. 이와 같이 하면, 열방향과 행방향 교차부분의 공영역을 이용할 수 있으므로, 광전변환부의 면적을 확대시킬 수 있으면서 광전변환셀 자체의 면적을 축소시킬 수 있다.
제 2 고체촬상장치에 있어서, 각 부동확산부는, 서로 열방향으로 인접하는 각 광전변환부 사이에 배치되는 것이 바람직하다. 이와 같이 하면 1 광전변환셀 당의 부동확산부의 점유면적을 축소시킬 수 있다.
제 2 고체촬상장치에 있어서 각 광전변환부는, 서로 간격이 행방향 및 열방향의 적어도 한 방향에서 균등해지도록 배치되는 것이 바람직하다. 이와 같이 하면 촬상된 화상에서의 치우친 해상도를 보정할 수 있으므로, 고해상도의 화상을 얻을 수 있다.
제 2 고체촬상장치가 리셋트랜지스터를 구비했을 경우에, 리셋트랜지스터의 드레인과 화소증폭 트랜지스터의 드레인을 접속하는 배선은, 차광막을 겸하는 것이 바람직하다. 이와 같이 하면 1 광전변환셀 당의 배선 수를 삭감할 수 있으므로, 광전변환부의 면적을 확대시킬 수 있으면서 광전변환셀 자체의 면적을 축소시킬 수 있다.
제 2 고체촬상장치는, 각 화소증폭 트랜지스터로부터 출력되는 출력신호를 처리하는 신호처리회로를 추가로 구비하는 것이 바람직하다. 이와 같이 하면 고해상도의 화상을 얻을 수 있다.
본 발명에 관한 카메라는, 본 발명의 제 1 고체촬상장치 또는 제 2 고체촬상장치를 구비한다. 이로써 본 발명의 카메라는 고해상도의 화상을 얻을 수 있다.
(제 1 실시형태)
본 발명의 제 1 실시형태에 대해 도면을 참조하면서 설명하기로 한다.
도 1은 본 발명의 제 1 실시형태에 관한 고체촬상장치에서 광전변환셀 회로구성의 일례를 나타낸다.
도 1에 나타내는 바와 같이, 예를 들어 포토다이오드소자로 이루어지며, 입사광을 전기에너지로 변환시키는 광전변환(PD)부(1, 2, 3, 4)가 행방향으로 순차 배치된다. 또한 각 PD부(1∼4)와 열방향으로 인접하도록, PD부(5, 6, 7, 8)가 각각 행방향으로 순차 배치된다.
여기에 본원 명세서에서, 행방향이란 행 번호가 증대하는 방향을 말하며, 열방향이란 열 번호가 증대하는 방향을 말한다.
제 1 행과 도시하지 않은 제 0 행 사이에는, 제 1 행에 포함되는 PD부(1, 5) 및 제 0 행에 포함되는 PD부로부터의 광전변환 후 전하를 축적하는 제 1 부동확산(FD)부(9)가 배치된다. 제 2 행과 제 3 행 사이에는, 제 2 행에 포함되는 PD부(2, 6) 및 제 3 행에 포함되는 PD부(3, 7)로부터의 광전변환 후 전하를 축적하는 제 2 FD부(10)가, 이들 PD부(2, 3, 6, 7)로 둘러싸이도록 배치된다. 제 4 행과 도시하지 않은 제 5 행 사이에는, 제 4 행에 포함되는 PD부(4, 8) 및 제 5 행에 포함되는 PD부로부터의 광전변환 후 전하를 축적하는 제 3 FD부(11)가 배치된다. 이와 같이 각 FD부(9, 10, 11)는 각각 4 개의 PD부로 공유된다.
여기서는 PD부(1, 2, 5, 6)를 포함하는 셀을 제 1 광전변환셀(91)로 하며, PD부(3, 4, 7, 8)를 포함하는 셀을 제 2 광전변환셀(92)로 한다.
제 1 광전변환셀(91)에 있어서, 제 1 행에 포함되는 PD부(1)와 제 1 FD부(9) 사이에는 PD부(1)로부터 제 1 FD부(9)로 전하를 전송하는 N채널형 전송트랜지스터(13)가 접속되며, PD부(5)와 제 1 FD부(9) 사이에는 PD부(5)로부터 제 1 FD부(9)로 전하를 전송하는 N채널형 전송트랜지스터(17)가 접속된다.
또 제 1 광전변환셀(91)에 있어서, 제 2 행에 포함되는 PD부(2)와 제 2 FD부(10) 사이에는 PD부(2)로부터 제 2 FD부(10)로 전하를 전송하는 N채널형 전송트랜지스터(14)가 접속되며, PD부(6)와 제 2 FD부(10) 사이에는 PD부(6)로부터 제 2 FD부(10)로 전하를 전송하는 N채널형 전송트랜지스터(18)가 접속된다.
제 1 실시형태의 특징으로서, 제 1 행에 포함되는 전송트랜지스터(13)와 제2 행에 포함되는 전송트랜지스터(14)의 각 게이트는 제 1 판독(READ)선(32)과 접속되며, 이에 반해 제 1 행에 포함되는 전송트랜지스터(17)와 제 2 행에 포함되는 전송트랜지스터(18)의 각 게이트는 제 2 READ선(33)과 접속된다.
제 2 광전변환셀(92)에 있어서, 제 3 행에 포함되는 PD부(3)와 제 2 FD부(10) 사이에는 PD부(3)로부터 제 2 FD부(10)로 전하를 전송하는 N채널형 전송트랜지스터(15)가 접속되며, PD부(7)와 제 2 FD부(10) 사이에는 PD부(7)로부터 제 2 FD부(10)로 전하를 전송하는 N채널형 전송트랜지스터(19)가 접속된다.
또 제 2 광전변환셀(92)에 있어서, 제 4 행에 포함되는 PD부(4)와 제 3 FD부(11) 사이에는 PD부(4)로부터 제 3 FD부(11)로 전하를 전송하는 N채널형 전송트랜지스터(16)가 접속되며, PD부(8)와 제 3 FD부(11) 사이에는 PD부(8)로부터 제 3 FD부(11)로 전하를 전송하는 N채널형 전송트랜지스터(20)가 접속된다.
여기서도, 제 3 행에 포함되는 전송트랜지스터(15)와 제 4 행에 포함되는 전송트랜지스터(16)의 각 게이트는 제 3 READ선(34)과 접속되며, 이에 반해 제 3 행에 포함되는 전송트랜지스터(19)와 제 4 행에 포함되는 전송트랜지스터(20)의 각 게이트는 제 4 READ선(35)과 접속된다.
제 1 FD부(9)에는, N채널형의 제 1 리셋트랜지스터(21)가 접속되며, 이 제 1 리셋트랜지스터(21)는, 그 소스가 제 1 FD부(9)와 접속되고 그 드레인이 광전변환셀용 전원(VDDCELL)선(31)과 접속되며, 그 게이트가 제 1 리셋펄스(RSCELL)선(36)과 접속된다. 이로써 제 1 FD부(9)에 축적된 전하는, RSCELL신호에 의해 VDDCELL선(31)으로 폐기된다.
마찬가지로, 제 2 FD부(10)에도, N채널형의 제 2 리셋트랜지스터(22)가 접속되며, 이 제 2 리셋트랜지스터(22)는, 그 소스가 제 2 FD부(10)와 접속되고 그 드레인이 VDDCELL선(31)과 접속되며, 그 게이트가 제 2 RSCELL선(37)과 접속된다. 그리고 도시하지는 않지만, 제 3 FD부(11)에도, 제 1 리셋트랜지스터(21) 등과 동일 구성의 리셋트랜지스터가 배치된다.
제 1 FD부(9) 및 제 1 리셋트랜지스터(21)에는, N채널형의 제 1 화소증폭 트랜지스터(23)가 접속되며, 이 제 1 화소증폭 트랜지스터(23)는, 그 게이트가 제 1 FD부(9)와 접속되고 그 드레인이 VDDCELL선(31)과 접속되며, 그 소스가 제 1 출력신호(VO)선(38)과 접속된다.
마찬가지로 제 2 FD부(10) 및 제 2 리셋트랜지스터(22)에는, N채널형의 제 2 화소증폭 트랜지스터(24)가 접속되며, 이 제 2 화소증폭 트랜지스터(24)는, 그 게이트가 제 2 FD부(10)와 접속되고 그 드레인이 VDDCELL선(31)과 접속되며, 그 소스가 제 2 VO선(39)과 접속된다.
제 1 VO선(38) 및 제 2 VO선(39)은, 각 화소증폭 트랜지스터(23, 24)와 함께 소스폴로어 증폭기를 형성하는 N채널형의 제 1 및 제 2 로드트랜지스터(25, 26)와 접속된다. 각 로드트랜지스터(25, 26)의 게이트에는 로드게이트(LGCELL)선(40)이 각각 접속되며, 이들의 소스에는 소스전원(SCLL)선(41)이 각각 접속된다.
이하 상기와 같이 구성된 고체촬상장치의 동작에 대해 도면을 참조하면서 설명하기로 한다.
도 2는 제 1 실시형태에 관한 고체촬상장치의 구동타이밍을 나타내며, 여기서는 수평블랭킹 기간(=1H) 내에서 일련의 동작이 완결된다.
또 어레이 형태로 배치된 각 PD부(1∼8)로부터의 신호전하 검출 순서는, 제 1 행과 제 2 행을 동시에 실행하고, 이어서 제 3 행과 제 4 행을 동시에 실행한다.
도 2에 나타내는 바와 같이 우선, 각 로드트랜지스터(25, 26)가 정전류원으로 되도록, LGCELL선(40)에 고레벨의 전압을 인가시켜두고, 이어서 VDCELL선(31)의 전위를 고레벨로 하는 기간 동안, 각 RSCELL선(36, 37)을 고 레벨 펄스상태로 하여 각 리셋트랜지스터(21, 22)를 일시적으로 온 상태로 한다. 이로써 제 1 광전변환셀(91)의 제 1 FD부(9) 및 제 2 광전변환셀(92)의 제 2 FD부(10)에 축적돼 있던 전하가 모두 VDDCELL선(31)으로 폐기된다. 이 때 각 화소증폭 트랜지스터(23, 24)에서는 이 리셋 시의 신호레벨을 검출하고, 검출한 신호레벨을 각 VO선(38, 39)을 통해 노이즈 취소회로(도시 생략)로 도입시키며, 도입된 신호레벨은 노이즈 취소회로에 의해 클램핑된다.
다음으로 각 리셋트랜지스터(21, 22)가 오프상태로 천이된 후에, 제 1 READ선(32)에 고레벨의 전압을 펄스상태로 인가시켜, 각 전송트랜지스터(13, 14)를 동시에 온 상태로 한다. 이로써 제 1 행의 PD부(1)에 축적된 전하는 제 1 FD부(9)로 전송되는 한편, 제 2 행의 PD부(2)에 축적된 전하는 제 2 FD부(10)로 전송된다. 제 1 FD부(9) 및 제 2 FD부(10)로 전송된 전하는, 각각 제 1 화소증폭 트랜지스터(23) 및 제 2 화소증폭 트랜지스터(24)에서 축적신호의 전압레벨이 검출된다. 또한 검출된 전압레벨은, 각각 제 1 VO선(38) 및 제 2 VO선(39)을 통해 노이즈 취소회로로 도입되며, 이 노이즈 취소회로에 의해 각각의 신호샘플링이 실행된다. 이 일련의동작에 의해 각 화소증폭 트랜지스터(23, 24)가 갖는 임계값 편차 및 노이즈 성분이 제거된 출력신호를 검출할 수 있다.
이어서 VDDCELL선(31)을 저레벨의 오프상태로 하고, 또 각 RSCELL선(36, 37)을 일시적으로 온 상태로 하면, 각 FD부(9, 10)의 전위는 VDDCELL선(31)과 동일한 오프레벨이 되므로, 각 화소증폭 트랜지스터(23, 24)는 동작하지 않게 된다.
이 이후, 수직라인 주사회로에서, 각 RSCELL선(36, 37) 및 제 1 READ선(32)이 선택될 때까지는, 각 화소증폭 트랜지스터(23, 24)가 동작하지 않게 되므로 비 선택상태로 된다.
다음의 수평블랭킹 기간(2H)에서, 각 리셋트랜지스터(21, 22)를 일시적으로 온 상태로 하여 각 FD부(9, 10)의 전하를 폐기한다. 이 때, 상술한 바와 같이, 각 화소증폭 트랜지스터(23, 24)에서 리셋 시의 신호레벨을 검출하고, 검출한 신호레벨을 각 VO선(38, 39)을 통해 노이즈 취소회로로 도입시키고, 여기서 신호레벨을 클램핑한다.
다음으로, 각 리셋트랜지스터(21, 22)가 오프상태로 된 후에, 제 2 READ선(33)에 고레벨의 전압을 펄스상태로 인가시켜, 각 전송트랜지스터(17, 18)를 동시에 온상태로 한다. 이로써 제 1 행의 PD부(5)에 축적된 전하는 제 1 FD부(9)로 전송되는 한편, 제 2 행의 PD부(6)에 축적된 전하는 제 2 FD부(10)로 전송된다.
그 후는, 제 1 수평블랭킹 기간(1H)과 마찬가지로, 각각 다른 제 1 FD부(9) 및 제 2 FD부(10)로 전송된 전하는, 각각 제 1 화소증폭 트랜지스터(23) 및 제 2 화소증폭 트랜지스터(24)에서 축적신호의 전압레벨이 검출된다. 또한 각각 제 1 VO선(38) 및 제 2 VO선(39)을 통하고 노이즈 취소회로에 의해 신호샘플링이 실행된다. 이 일련의 동작에 의해 각 화소증폭 트랜지스터(23, 24)가 갖는 임계값 편차 및 노이즈 성분이 제거된 출력신호를 검출할 수 있다.
이와 같이, 제 1 수평블랭킹 기간(1H)에 검출된 전하 및 제 2 수평블랭킹 기간(2H)에 검출된 전하를, 각각 신호처리회로(도시 생략)에서 처리함으로써, 제 1 행 및 제 2 행의 배치위치에서 광전변환된 전하를 실제 배치와 대응시킨 화상으로서 검출할 수 있다.
이어서, 제 3 행 및 제 4 행을, 제 1 행 및 제 2 행과 마찬가지로 구동시킴으로써 어레이 전면에 걸쳐 신호검출을 실행할 수 있다.
여기서 제 1 실시형태에서는, 1 열 건너, 즉 PD부(1, 2)를 포함하는 기수열을 판독한 후에, PD부(5, 6)를 포함하는 우수열의 전하를 검출하는 회로구성 및 구동방법을 설명했지만, 이에 한정되지 않고 READ선을 증가시켜 2열 건너 마찬가지 구동타이밍으로 전하를 검출할 수 있다.
제 1 실시형태에 관한 고체촬상장치는, 도 1의 회로구성에 나타내는 바와 같이 예를 들어, 4 개의 PD부가 1 개의 FD부 및 1 개의 화소증폭 트랜지스터를 공유하므로, 1 광전변환셀 당 트랜지스터의 개수는 최종적으로 종래의 4 개에서 1.5 개로 삭감할 수 있으며, 배선 수는 종래의 5 개에서 2.5 개로 삭감할 수 있다. 예를 들어 광전변환셀의 면적을 4.1㎛×4.1㎛로 하고, 0.35㎛ 룰로 설계하면, 광전변환셀에 대한 PD부의 개구율은 35% 정도이다. 이로써 광전변환셀(91, 92)의 셀 크기를 축소할 수 있음과 동시에, PD부의 개구율을 대폭으로 증대할 수 있다.
덧붙여, 종래의 회로구성에 있어서 1 개의 READ선에 의해, 서로 인접하는 행에 포함되는 2 개의 광전변환부 신호전하를 동일 타이밍으로 검출하는 구성을 취할 경우, 예를 들어 광전변환셀의 면적을 4.1㎛×4.1㎛로 하고, 0.35㎛ 룰로 설계하면, PD부의 개규율은 10% 정도이다.
또 종래의 회로구성에서, 1 개의 READ선에 의해, 서로 인접하는 행에 포함되는 2 개의 광전변환부 전하를 판독하고 또 판독되지 않는 행과 인접하는 행에 포함되는 광전변환셀의 FD부 및 화소증폭 트랜지스터를 2 개의 광전변환부가 공유하여 신호전하를 검출하는 구성을 취할 경우, 2 개의 광전변환부가 동일 타이밍으로 신호전하를 검출하는 구동방법을 이용하면, 예를 들어 광전변환셀의 면적을 4.1㎛×4.1㎛로 하고, 0.35㎛ 룰로 설계하면, PD부의 개규율은 15% 정도가 된다.
(제 1 실시형태의 변형예)
도 3은 본 발명의 제 1 실시형태의 변형예에 관한 고체촬상장치에서의 광전변환셀의 회로구성을 나타낸다. 여기서도 도 3에서, 도 1에 나타내는 구성요소와 동일한 구성요소에는 동일부호를 부여함으로써 그 설명을 생략한다.
도 3에 나타내는 바와 같이, 예를 들어 제 1 광전변환셀(91)에 있어서, 제 1 READ선(32)은 서로 인접하는 열에 포함되는 전송트랜지스터(13) 및 전송트랜지스터(18)와 접속되는 한편, 제 2 READ선(33)도 서로 인접하는 열에 포함되는 전송트랜지스터(14) 및 전송트랜지스터(17)와 접속된다. 이와 같이 제 1 READ선(32) 및 제 2 READ선(33)을 개재하고 인접하는 2 행에 포함되는 PD부(1, 2, 5, 6)에 대해, 동일 열에 포함되지 않는 PD부끼리의 신호전하를 전송하도록 접속을 행해도, 도 2에나타내는 구동타이밍으로 전하를 검출할 수 있다.
예를 들어 제 1 READ선(32)이 일시적으로 온 상태로 됐을 경우에는, PD부(1)로부터 전송트랜지스터(13)를 통해 제 1 FD부(9)로 신호전하가 전송되며, 이 때 동시에 PD부(6)로부터 전송트랜지스터(18)를 통해 제 2 FD부(10)로 신호전하가 전송된다.
여기서 제 1 실시형태 및 그 변형예는, 수평블랭킹 기간(1H)에서 1 개의 광전변환셀(91)에 포함되는 4 개의 PD부 중 2 개의 신호전하를 판독하지만, 그 대신 4 개 PD부의 모든 신호전하를 판독해도 된다.
또, 다른 수평블랭킹 기간에 판독한 모든 광전변환셀로부터의 신호전하에 대해 신호처리를 실행함으로써, 고화질의 다화소 화상을 얻을 수 있다.
(제 2 실시형태)
이하 본 발명의 제 2 실시형태에 대해 도면을 참조하면서 설명한다.
도 4는 본 발명의 제 2 실시형태에 관한 고체촬상장치에서 광전변환셀의 회로구성 일례를 나타낸다. 도 4에서, 도 1에 나타내는 구성요소와 동일한 구성요소에는 동일부호를 부여함으로써 설명을 생략한다.
우선 도 4에서 도 1에 나타낸 제 1 실시형태에 관한 고체촬상장치와의 상이점을 설명한다.
제 2 실시형태에서는, 제 1 화소증폭 트랜지스터(23) 및 제 2 화소증폭 트랜지스터(24)를, 각각 N채널형의 제 1 선택트랜지스터(52) 및 제 2 선택트랜지스터(53)를 개재하고 제 1 출력신호(VO)선(38) 및 제 2 출력신호(VO)선(39)과 접속하는구성을 취한다.
제 1 선택트랜지스터(52) 및 제 2 선택트랜지스터(53)의 각 게이트에는, 스위칭펄스를 인가하는 제 1 선택(SO)선(50) 및 제 2 선택(SO)선(51)이 각각 접속된다.
이하, 상기와 같이 구성된 고체촬상장치의 동작에 대해 도면을 참조하면서 설명하기로 한다.
도 5는 제 2 실시형태에 관한 고체촬상장치의 구동타이밍을 나타내며, 여기서는 수평블랭킹 기간(=1H) 내에 일련의 동작이 완결된다.
도 5에 나타내는 바와 같이, 우선 제 1 및 제 2 로드트랜지스터(25, 26) 각각이 정전류원이 되도록 LGCELL선(40)에 소정의 전압을 인가시켜둠과 동시에, VDDCELL선(31)의 전위를 고레벨로 세팅해둔다. 이어서 각 RSCELL선(36, 37)을 펄스상태의 고레벨로 하여 각 리셋트랜지스터(21, 22)를 일시적으로 온 상태로 한다. 이로써 제 1 FD부(9) 및 제 2 FD부(10)에 축적돼있던 전하가 VDDCELL선(31)으로 폐기된다. 이 때 각 화소증폭 트랜지스터(23, 24)에서는, 미리 각 선택트랜지스터(52, 53)를 온 상태로 함으로써, 리셋 시의 신호레벨을 검출하고, 검출된 신호레벨을 각 VO선(38, 39)을 통해 노이즈취소회로(도시 생략)로 도입하며, 도입된 신호레벨은 노이즈취소회로에서 클램핑된다.
다음으로, 각 리셋트랜지스터(21, 22)가 오프상태로 천이된 후에, 제 1 READ선(32)에 고레벨의 전압을 펄스상태로 인가시켜, 각 전송트랜지스터(13, 14)를 동시에 온 상태로 한다. 이로써 제 1 행의 PD부(1)에 축적된 전하는 제 1 FD부(9)로전송되는 한편, 제 2 행의 PD부(2)에 축적된 전하는 제 2 FD부(10)로 전송된다. 그 후 제 1 FD부(9) 및 제 2 FD부(10)로 전송된 전하는, 각각 제 1 화소증폭 트랜지스터(23) 및 제 2 화소증폭 트랜지스터(24)에서 축적신호의 전압레벨이 검출된다.
이어서 제 1 SO선(50) 및 제 2 SO선(51)을 모두 고레벨로 천이시켜, 제 1 및 제 2 선택트랜지스터(52, 53) 각각을 온 상태로 유지시킴으로써, 제 1 화소증폭 트랜지스터(23)의 축적신호는 제 1 VO선(38)을 통해, 또 제 2 화소증폭 트랜지스터(24)의 축적신호는 제 2 VO선(39)을 통해 각각 노이즈취소회로로 도입되고, 이 노이즈취소회로에 의해 신호샘플링이 이루어진다.
그 후 제 1 SO선(50) 및 제 2 SO선(51)을 모두 저레벨로 하여 제 1 및 제 2 선택트랜지스터(52, 53) 각각을 오프상태로 하면, 각 화소증폭 트랜지스터(23, 24)는 동작하지 않게 된다.
이후, 수직라인 주사회로에서, 각 RSCELL선(36, 37) 및 제 1 READ선(32)이 선택될 때까지는, 각 화소증폭 트랜지스터(23, 24)가 동작하지 않게 되므로 비 선택상태로 된다.
다음의 수평블랭킹 기간(2H)에서, 각 리셋트랜지스터(21, 22)를 일시적으로 온 상태로 하여 각 FD부(9, 10)의 전하를 폐기한다. 이 때 전술한 바와 같이, 각 화소증폭 트랜지스터(23, 24)에서 리셋 시의 신호레벨을 검출하고, 검출한 신호레벨을 각 VO선(38, 39)을 통해 노이즈 취소회로로 도입하며, 이 노이즈취소회로에 의해 신호레벨을 클램핑한다.
다음에 각 리셋트랜지스터(21, 22)가 오프상태로 됐을 때, 제 2 READ선(33)에 고레벨의 전압을 펄스상태로 인가시켜, 각 전송트랜지스터(17, 18)를 동시에 온 상태로 한다. 이로써 제 1 행의 PD부(5)에 축적된 전하는 제 1 FD부(9)로 전송되는 한편, 제 2 행의 PD부(6)에 축적된 전하는 제 2 FD부(10)로 전송된다.
그 후는 제 1 수평블랭킹 기간(1H)과 마찬가지로, 각각 다른 제 1 FD부(9) 및 제 2 FD부(10)로 전송된 전하는, 각각 다른 제 1 화소증폭 트랜지스터(23) 및 제 2 화소증폭 트랜지스터(24)에서 축적신호의 전압레벨이 검출된다. 또한 각각 전압레벨이 검출된 축적신호는, 제 1 및 제 2 VO선(38, 39)이 선택적으로 도통상태로 되어 노이즈취소회로로 도입되며, 여기서 신호샘플링이 이루어진다. 이 일련의 동작으로서 각 화소증폭 트랜지스터(23, 24)가 갖는 임계값 편차 및 노이즈성분이 제거된 출력신호를 검출할 수 있다.
이와 같이, 다른 PD부(9, 10)에 축적된 신호전하는, 제 1 VO선(38) 및 제 2 VO선(39)과의 사이에 각각 제 1 선택트랜지스터(52) 및 제 2 선택트랜지스터(53)를 배치함으로써, 1 광전변환셀 당 트랜지스터의 개수는 1.75 개이며, 또 배선수는 2.75 개로 되므로, 광전변환셀(91, 92)의 셀 크기를 축소할 수 있음과 동시에, 각 PD부의 개구율을 대폭으로 증대시킬 수 있다.
여기서 제 2 실시형태에서도, 제 1 실시형태의 변형예와 마찬가지로 예를 들어, 전송트랜지스터(13) 및 이와 대각위치에 있는 전송트랜지스터(18)를 제 1 READ선(32)과 접속하고, 전송트랜지스터(14) 및 이와 대각위치에 있는 전송트랜지스터(17)를 제 2 READ선(33)과 접속하는 구성을 채용해도 된다.
또 1 개의 광전변환셀(91)에는, 2행 2열의 PD부를 배치하지만, 이에 한정됨없이 각 PD부를 2행 3열 또는 3행 2열, 혹은 3행 이상 3열 이상으로 배치해도 된다.
(제 3 실시형태)
이하 본 발명의 제 3 실시형태에 대하여 도면을 참조하면서 설명하기로 한다.
도 6은 본 발명의 제 3 실시형태에 관한 고체촬상장치에서 광전변환셀의 회로구성 일례를 나타낸다. 도 6에서, 도 1에 나타내는 구성요소와 동일한 구성요소에는 동일 부호를 부여함으로써 그 설명을 생략한다.
도 6에 나타내는 바와 같이, 제 3 실시형태에 관한 고체촬상장치는, 제 1∼제 4 광전변환셀(91, 92, 93, 94)이 행렬상태로 배치된다.
예를 들어 제 1 광전변환셀(91)은, 어레이형 배치의 제 1 열이면서 제 1 행과 제 2 행에 각각 광전변환(PD)부(1, 2)를 가지며, 이 PD부(1, 2)는 각각 N채널형의 전송트랜지스터(13, 14)를 개재하고 제 1 FD부(9)를 공유한다.
제 1 FD부(9)는, N채널형의 제 1 리셋트랜지스터(21)가 접속되며, 이 제 1 리셋트랜지스터(21)는, 그 소스가 제 1 FD부(9)와 접속되고 그 드레인이 제 1 VDDCELL선(30)과 접속되며, 그 게이트가 제 1 RSCELL선(36)과 접속된다. 이로써 제 1 FD부(9)에 축적된 전하는, RSCELL신호에 의해 제 1 VDDCELL선(30)으로 폐기된다.
제 1 FD부(9) 및 제 1 리셋트랜지스터(21)에는, N채널형의 제 1 화소증폭 트랜지스터(23)가 접속되며, 이 제 1 화소증폭 트랜지스터(23)는 그 게이트가 제 1 FD부(9)와 접속되고 그 드레인이 제 1 VDDCELL선(30)과 접속되며 그 소스가 제 1VO선(38)과 접속된다.
마찬가지로 제 2 광전변환셀(92)을 구성하는 제 1 열이면서 제 3 행과 제 4 행에 배치된 PD부(3) 및 PD부(4)는, 각각 전송트랜지스터(15, 16)를 개재하고 제 2 FD부(10)를 공유하며, 제 2 리셋트랜지스터(22)는 제 2 FD부(10)와 제 1 VDDCELL선(30)을 선택적으로 도통시킨다. 또 게이트에 제 2 FD부(10)의 신호전위를 받고, 드레인에 제 1 VDDCELL선(30)의 전원전위를 받는 제 2 화소증폭 트랜지스터(24)는, 수취한 신호전위에 대응하는 검출신호를 제 1 VO선(38)으로 출력한다.
제 3 광전변환셀(93)을 구성하는 제 2 열이면서 제 1 행과 제 2 행에 배치된 PD부(5) 및 PD부(6)는, 각각 전송트랜지스터(17, 18)를 개재하고 제 3 FD부(11)를 공유하며, 제 3 리셋트랜지스터(61)는 제 3 FD부(11)와 제 2 VDDCELL선(31)을 선택적으로 도통시킨다. 또 게이트에 제 3 FD부(11)의 신호전위를 받고, 드레인에 제 2 VDDCELL선(31)의 전원전위를 받는 제 3 화소증폭 트랜지스터(63)는, 수취한 신호전위에 대응하는 검출신호를 제 2 VO선(39)으로 출력한다.
제 4 광전변환셀(94)을 구성하는 제 2 열이면서 제 3 행과 제 4 행에 배치된 PD부(7) 및 PD부(8)는, 각각 전송트랜지스터(19, 20)를 개재하고 제 4 FD부(12)를 공유하며, 제 4 리셋트랜지스터(62)는 제 4 FD부(12)와 제 2 VDDCELL선(31)을 선택적으로 도통시킨다. 또 게이트에 제 4 FD부(12)의 신호전위를 받고, 드레인에 제 2 VDDCELL선(31)의 전원전위를 받는 제 4 화소증폭 트랜지스터(64)는, 수취한 신호전위에 대응하는 검출신호를 제 2 VO선(39)으로 출력한다.
이하, 상기와 같이 구성된 고체촬상장치의 동작에 대해 도면을 참조하면서설명한다.
도 7은 제 3 실시형태에 관한 고체촬상장치의 구동타이밍을 나타내며, 여기서는 수평블랭킹 기간(=1H) 내에 일련의 동작이 완결된다.
또 어레이형태로 배치된 각 PD부(1∼8)로부터의 신호전하 검출순서는 제 1 행에서 제 2 행 순으로 순차 실행한다.
도 7에 나타내는 바와 같이 우선, 각 로드트랜지스터(25, 26)가 정전류원으로 되도록 LGCELL선(40)에 고레벨의 전압을 인가시켜두고, 이어서 제 1 VDDCELL선(30) 및 제 2 VDDCELL선(31)의 전위를 모두 고레벨로 하는 기간동안, 제 1 RSCELL선(36)을 고레벨의 펄스형태로 하여, 각 리셋트랜지스터(21, 61)를 일시적으로 온 상태로 한다. 이로써 제 1 광전변환셀(91)의 제 1 FD부(9) 및 제 3 광전변환셀(93)의 제 3 FD부(11)에 축적돼있던 전하가 제 1 VDDCELL선(30) 및 제 2 VDDCELL선(31)으로 각각 폐기된다. 이 때 각 화소증폭 트랜지스터(23, 26)에서는, 이 리셋 시의 신호레벨을 검출하고, 검출한 신호레벨을 각 VO선(38, 39)을 통해 노이즈취소회로(도시 생략)로 도입시키며, 도입된 신호레벨은 노이즈취소회로에 의해 클램핑된다.
다음으로 각 리셋트랜지스터(21, 61)가 오프상태로 천이된 후에 제 1 READ선(32)에 고레벨의 전압을 펄스상태로 인가시켜, 각 전송트랜지스터(13, 17)를 동시에 온 상태로 한다. 이로써 제 1 열의 PD부(1)에 축적된 전하는 제 1 FD부(9)로 전송되는 한편, 제 2 열의 PD부(5)에 축적된 전하는 제 3 FD부(11)로 전송된다. 제 1 FD부(9) 및 제 3 FD부(11)로 전송된 전하는, 각각 제 1 화소증폭 트랜지스터(23) 및 제 3 화소증폭 트랜지스터(63)에서 축적신호의 전압레벨이 검출된다. 또한 검출된 전압레벨은, 각각 제 1 VO선(38) 및 제 2 VO선(39)을 통해 노이즈취소회로로 도입되고, 이 노이즈취소회로에 의해 각각의 신호샘플링이 이루어진다. 이 일련의 동작에 의해 각 화소증폭 트랜지스터(23, 63)가 갖는 임계값 편차 및 노이즈성분이 제거된 출력신호를 검출할 수 있다.
이어서, 각 VDDCELL선(30, 31)을 모두 저레벨의 오프상태로 하고 또 제 1 RSCELL선(36)을 일시적으로 온 상태로 하면, 각 FD부(9, 11)의 전위는 모두 각 VDDCELL선(30, 31)과 동일한 오프레벨로 되므로, 각 화소증폭 트랜지스터(23, 63)는 동작하지 않게 된다.
이 이후, 수직라인 주사회로에서, 제 1 RSCELL선(36) 및 제 1 READ선(32)이 선택될 때까지는, 각 화소증폭 트랜지스터(23, 63)는 동작하지 않게 되므로 비 선택상태가 된다.
다음의 수평블래킹 기간(2H)에서, 각 리셋트랜지스터(21, 61)를 일시적으로 온 상태로 하여, 각 FD부(9, 11)의 전하를 폐기한다. 이 때 전술한 바와 같이, 각 화소증폭 트랜지스터(23, 63)에서 리셋 시의 신호레벨을 검출하고, 검출한 신호레벨을 각 VO선(38, 39)을 통해 노이즈취소회로로 도입하며, 여기서 신호레벨을 클램핑한다.
다음으로 각 리셋트랜지스터(21, 61)가 오프상태로 된 후에, 제 2 READ선(33)에 고레벨의 전압을 펄스상태로 인가시켜, 각 전송트랜지스터(14, 18)를 동시에 온 상태로 한다. 이로써 제 1 열의 PD부(2)에 축적된 전하는 제 1 FD부(9)로 전송되는 한편, 제 2 열의 PD부(6)에 축적된 전하는 제 3 FD부(11)로 전송된다.
그 후는 제 1 수평블랭킹 기간(1H)과 마찬가지로, 각각 다른 제 1 FD부(9) 및 제 3 FD부(11)로 전송된 전하는, 각각 제 1 화소증폭 트랜지스터(23) 및 제 3 화소증폭 트랜지스터(63)에서 축적신호의 전압레벨이 검출된다. 또한 각각 제 1 VO선(38) 및 제 2 VO선(39)을 통해 노이즈취소회로에 의해 신호샘플링이 이루어진다. 이 일련의 동작에 의해 각 화소증폭 트랜지스터(23, 63)가 갖는 임계값 편차 및 노이즈성분이 제거된 출력신호를 검출할 수 있다.
이와 같이 제 1 수평블랭킹 기간(1H)에 검출된 전하 및 제 2 수평블랭킹 기간(2H)에 검출된 전하를, 각각 신호처리회로(도시 생략)에서 처리함으로써, 제 1 열 및 제 2 열의 배치위치에서 광전변환된 전하를 실제 배치와 대응시킨 화상으로서 검출할 수 있다. 이로써 제 3 실시형태에서는 예를 들어 제 1 리셋트랜지스터(21)의 드레인과 제 1 화소증폭 트랜지스터(23)의 드레인에 인가되는 전원전위의 변화가 동일하며, 따라서 종래의 행 선택용 트랜지스터(152)를 필요로 하지 않아도 된다.
이어서, 제 3 행 및 제 4 행을 제 1 행 및 제 2 행과 마찬가지로 구동시킴으로써, 어레이 전면에 걸쳐 신호검출을 실행할 수 있다.
이상 설명한 바와 같이, 제 3 실시형태에 관한 고체촬상장치는 예를 들어, 2 개의 PD부(1, 2)가 제 1 FD부(9) 및 제 1 화소증폭 트랜지스터(23)를 공유하는 구성을 취하므로, 1 광전변환셀 당 트랜지스터의 수는 최종적으로 종래의 4 개에서 2 개로 삭감할 수 있다. 또 배선 수는 종래의 5 개에서 3.5 개로 삭감할 수 있다. 따라서 예를 들어 광전변환셀의 면적을 4.1㎛×4.1㎛로 하고, 0.35㎛ 룰로 설계하면,각 PD부(1, 2)의 개규율은 30% 정도가 된다. 이로써 각 광전변환셀의 셀 크기를 축소할 수 있음과 동시에, PD부의 개구율을 대폭으로 향상시킬 수 있다.
여기서 각 리셋트랜지스터(21, 22, 61, 62)를 N채널형 MOS트랜지스터로 했지만, 이 대신 P채널형으로 했을 경우에는, 제 1 및 제 2 RSCELL선(36, 37)에 저레벨의 전압이 인가되면 각 리셋트랜지스터(21, 22, 61, 62)가 온 상태로 된다.
마찬가지로 각 화소증폭 트랜지스터(23, 24, 63, 64)를 N채널형 MOS트랜지스터로 했지만, 이 대신 P채널형으로 했을 경우, 제 1 및 제 2 VDDCELL선(30, 31)에 저레벨의 전압이 인가되면 각 화소증폭 트랜지스터(23, 24, 63, 64)가 온 상태로 되어, 각각 대응하는 각 FD부(9, 10, 11, 12)로부터의 신호전위를 검출하는 전위검출기간이 된다.
이하, 도 8에 나타내는 바와 같이, 각 PD부(1, 2, 3, 5, 6, 7)를 배치하고, PD부(1)와 PD부(2) 사이의 영역을 A 개소로 하고, PD부(1, 2, 5, 6)로 둘러싸인 중심의 영역을 B 개소로 하며, PD부(5)와 PD부(6) 사이의 영역을 C개소로 하고, PD부(2)와 PD부(6) 사이의 영역을 D 개소로 하며, PD부(1)와 PD부(5) 사이의 영역을 E 개소로 한다. 여기서 도 9에 나타내는 바와 같이 각 FD부(9, 11), 각 화소증폭 트랜지스터(23, 63) 및 리셋트랜지스터(21, 61)를 각 개소에 배치함으로써, 어떤 경우도 종래에 비해 각 PD부의 광전변환셀에 대한 개구율이 향상되며, 더불어 셀 크기도 미세화시킬 수 있다.
또한 각 FD부(9, 11)를 각각 A 개소 및 C 개소에 배치했을 경우, 각 전송트랜지스터(13, 14)를 구동시키는 각 READ선(32, 33)을 서로 평행으로 배치함으로써,PD부의 개구율을 30%로 향상시킬 수 있다.
또 예를 들어 제 1 리셋트랜지스터(21)를 구동시키는 제 1 RSCELL선(36)을 PD부(2)와 PD부(3) 사이에 배치함으로써, PD부의 개구율을 30% 정도까지 향상시킬 수 있다.
또한 도 8에 나타내는 바와 같이, 각 PD부끼리의 간격을 행방향 및 열방향의 적어도 한 방향에서 균등하게 되도록 배치함으로써, 촬상된 화상에서의 치우친 해상도를 보정할 수 있으므로, 고해상도의 화상을 얻을 수 있게 된다.
또 도시하지는 않지만, 제 1 VDDCELL선(30) 및 제 2 VDDCELL선(31)을, 각 광전변환셀을 구획하는 차광막으로서 이용함으로써, 이들 각 VDDCELL선(30, 31)을 제 1 VO선(38) 및 제 2 VO선(39)과는 다른 배선층에 형성할 수 있으므로, 광전변환셀의 크기를 축소시킬 수 있음과 동시에, PD부의 개구면적을 증대시킬 수 있다.
또한 제 1 내지 제 3 실시형태에 관한 고체촬상장치를 이용하면, 소형이면서 고해상도의 화상이 얻어지는 카메라를 실현할 수 있다.
본 발명에 관한 고체촬상장치는, 광전변환부의 개구면적을 크게 하면서, 광전변환셀의 크기를 미세화한다는 효과를 가지며, 복수의 광전변환부가 어레이 형태로 배치된 고체촬상장치, 그 구동방법 및 이를 이용한 카메라 등으로서 유용하다.

Claims (29)

  1. 각각이, 적어도 2행 2열의 어레이 형태로 배치된 복수의 광전변환부를 갖는 복수의 광전변환셀과,
    상기 각 광전변환셀의 동일 행에 포함되는 각 광전변환부와 각각 전송트랜지스터를 개재하고 접속되며, 또 상기 동일 행에 포함되는 상기 각 광전변환부에 공유되는 복수의 부동확산(floating diffusion)부와,
    상기 복수의 전송트랜지스터 중, 동일 행에 포함되지 않는 적어도 2 개와 선택적으로 접속된 복수의 판독배선과,
    상기 각 부동확산부의 전위를 검출하여 출력하는 복수의 화소증폭 트랜지스터를 구비하며,
    상기 복수의 판독배선 중 1 개와 접속되며, 또 복수의 전송트랜지스터로부터 판독되는 각 광전변환부의 전하는, 각각 다른 부동확산부로 판독되는 것을 특징으로 하는 고체촬상장치.
  2. 제 1 항에 있어서,
    상기 각 판독배선은, 상기 복수의 광전변환부 중, 동일 열에 포함되는 광전변환부와 접속된 전송트랜지스터의 게이트와 접속되는 것을 특징으로 하는 고체촬상장치.
  3. 제 1 항에 있어서,
    상기 각 판독배선은, 상기 복수의 광전변환부 중, 서로 인접하는 열에 포함되는 광전변환부와 접속된 전송트랜지스터의 게이트와 접속되는 것을 특징으로 하는 고체촬상장치.
  4. 제 1 항에 있어서,
    상기 각 부동확산부 및 각 화소증폭 트랜지스터는, 상기 복수 판독배선 중의 1 개와 접속된 전송트랜지스터에 의해 판독되는 행과는 다른 인접 행과 공유되는 것을 특징으로 하는 고체촬상장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 각 화소증폭 트랜지스터로부터의 신호를 외부로 출력하는 신호선과,
    상기 각 화소증폭 트랜지스터와 상기 신호선 사이에 각각 배치되며, 상기 각 화소증폭 트랜지스터와 상기 신호선과의 사이를 선택적으로 도통시키는 선택트랜지스터를 추가로 구비하는 것을 특징으로 하는 고체촬상장치.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 각 부동확산부 및 각 화소증폭 트랜지스터는, 행방향 및 열방향으로 인접하는 각 광전변환부에 의해 공유되는 것을 특징으로 하는 고체촬상장치.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 각 부동확산부에 축적된 전하를 폐기시키는 리셋트랜지스터를 추가로 구비하며,
    상기 리셋트랜지스터의 드레인전위는 시간적으로 변화하고,
    상기 리셋트랜지스터의 드레인전위가 제 1 전위일 경우에 상기 각 부동확산부의 전위가 제 3 전위로 됨으로써 상기 각 화소증폭 트랜지스터가 전하를 검출할 수 있는 기간을 가지며,
    상기 리셋트랜지스터의 드레인전위가 제 2 전위일 경우에 상기 각 부동확산부의 전위가 제 4 전위로 됨으로써 상기 각 화소증폭 트랜지스터가 전하 검출을 정지하는 기간을 갖는 것을 특징으로 하는 고체촬상장치.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 각 광전변환부는, 그 행방향 또는 열방향의 간격이 서로 같아지도록 배치되는 것을 특징으로 하는 고체촬상장치.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 각 화소증폭 트랜지스터로부터의 출력신호를 처리하는 신호처리회로를 추가로 구비하는 것을 특징으로 하는 고체촬상장치.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 각 광전변환셀은, 차광막을 겸하는 전원배선으로 구획되는 것을 특징으로 하는 고체촬상장치.
  11. 제 3 항에 기재된 고체촬상장치를 구동시키는 구동방법이며,
    상기 광전변환셀에 있어서, 제 1 판독배선에 의해, 동일 행에 포함되지 않으면서 서로 인접하는 열들에 포함되는 상기 광전변환부의 신호전하를, 이 광전변환부와 접속된 상기 부동확산부로 전송하는 제 1 공정과,
    제 2 판독배선에 의해, 상기 복수의 광전변환부 중 상기 제 1 공정에서 판독되지 않은 광전변환부의 신호전하를, 이 광전변환부와 접속된 상기 제 1 공정과 동일한 부동확산부로 전송하는 제 2 공정을 구비하는 것을 특징으로 하는 고체촬상장치의 구동방법.
  12. 각각이, 적어도 2 행의 어레이 형태로 배치된 복수의 광전변환부를 갖는 복수의 광전변환셀과,
    상기 각 광전변환셀에서의 서로 인접하는 행이며 동일한 열에 포함되는 각 광전변환부와 각각 전송트랜지스터를 개재하고 접속되며, 또 상기 각 광전변환부에 공유되는 부동확산부와,
    상기 각 전송트랜지스터와 접속되며, 상기 각 광전변환부가 각각 공유하는 상기 부동확산부에 상기 각 광전변환부로부터 독립하여 전하를 판독하는 복수의 판독배선과,
    상기 각 부동확산부의 전위를 검출하여 출력하는 복수의 화소증폭 트랜지스터와,
    상기 각 부동확산부에 축적된 전하를 폐기시키는 리셋트랜지스터를 구비하며,
    상기 리셋트랜지스터의 드레인전위는 시간적으로 변화하고,
    상기 리셋트랜지스터의 드레인전위가 제 1 전위일 경우에 상기 각 부동확산부의 전위가 제 3 전위로 됨으로써 상기 화소증폭 트랜지스터가 전하를 검출할 수 있는 기간을 가지며,
    상기 리셋트랜지스터의 드레인전위가 제 2 전위일 경우에 상기 각 부동확산부의 전위가 제 4 전위로 됨으로써 상기 각 화소증폭 트랜지스터가 전하 검출을 정지하는 기간을 갖는 것을 특징으로 하는 고체촬상장치.
  13. 제 12 항에 있어서,
    상기 리셋트랜지스터의 드레인은, 상기 화소증폭 트랜지스터의 드레인과 공통으로 접속되는 것을 특징으로 하는 고체촬상장치.
  14. 제 12 항에 있어서,
    상기 각 부동확산부는, 상기 각 광전변환셀의 행방향으로 인접하는 상기 각 광전변환부 사이에 배치되는 것을 특징으로 하는 고체촬상장치.
  15. 제 12 항에 있어서,
    상기 각 전송트랜지스터는 MIS트랜지스터로 구성되며,
    상기 각 MIS트랜지스터의 게이트는, 행방향으로 배치되는 것을 특징으로 하는 고체촬상장치.
  16. 제 12 항에 있어서,
    상기 각 화소증폭 트랜지스터는, 상기 각 광전변환셀의 상기 각 광전변환부를 포함하는 서로 인접하는 행 사이에 배치되는 것을 특징으로 하는 고체촬상장치.
  17. 제 12 항에 있어서,
    상기 각 화소증폭 트랜지스터 및 각 부동확산부는, 상기 각 판독배선 사이에 배치되는 것을 특징으로 하는 고체촬상장치.
  18. 제 12 항에 있어서,
    상기 각 화소증폭 트랜지스터는, 서로 열방향으로 인접하는 상기 각 광전변환셀 사이에 배치되는 것을 특징으로 하는 고체촬상장치.
  19. 제 18 항에 있어서,
    상기 각 전송트랜지스터는 MIS트랜지스터로 구성되며,
    상기 각 화소증폭 트랜지스터는, 상기 각 MIS트랜지스터의 게이트 사이에 배치되는 것을 특징으로 하는 고체촬상장치.
  20. 제 12 항에 있어서,
    상기 각 리셋트랜지스터는, 상기 각 광전변환셀의 상기 각 광전변환부를 포함하는 서로 인접하는 행 사이에 배치되는 것을 특징으로 하는 고체촬상장치.
  21. 제 12 항에 있어서,
    상기 각 리셋트랜지스터 및 각 부동확산부는, 상기 각 판독배선 사이에 배치되는 것을 특징으로 하는 고체촬상장치.
  22. 제 12 항에 있어서,
    상기 각 리셋트랜지스터는, 서로 행방향으로 인접하는 상기 각 광전변환셀 사이에 배치된 배선과 접속되는 것을 특징으로 하는 고체촬상장치.
  23. 제 12 항에 있어서,
    상기 각 리셋트랜지스터는, 서로 열방향으로 인접하는 상기 각 광전변환셀 사이에 배치되는 것을 특징으로 하는 고체촬상장치.
  24. 제 23 항에 있어서,
    상기 각 전송트랜지스터는 MIS트랜지스터로 구성되며,
    상기 각 리셋트랜지스터는, 상기 각 MIS트랜지스터의 게이트 사이에 배치되는 것을 특징으로 하는 고체촬상장치.
  25. 제 12 항에 있어서,
    상기 각 부동확산부는, 서로 열방향으로 인접하는 상기 각 광전변환셀 사이에 배치되는 것을 특징으로 하는 고체촬상장치.
  26. 제 12 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 각 광전변환부는, 서로의 간격이 행방향 및 열방향의 적어도 한 방향에서 균등해지도록 배치되는 것을 특징으로 하는 고체촬상장치.
  27. 제 12 항에 있어서,
    상기 리셋트랜지스터의 드레인과 상기 화소증폭 트랜지스터의 드레인을 접속하는 배선은, 차광막을 겸하는 것을 특징으로 하는 고체촬상장치.
  28. 제 12 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 각 화소증폭 트랜지스터로부터 출력되는 출력신호를 처리하는 신호처리회로를 추가로 구비하는 것을 특징으로 하는 고체촬상장치.
  29. 제 1 항 내지 제 4 항, 제 12 항 내지 제 25 항 중 어느 한 항 기재의 고체촬상장치를 구비하는 것을 특징으로 하는 카메라.
KR1020047014770A 2003-02-13 2003-11-14 고체촬상장치, 그 구동방법 및 이를 이용한 카메라 KR100618245B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003034692 2003-02-13
JPJP-P-2003-00034692 2003-02-13
PCT/JP2003/014680 WO2004073301A1 (ja) 2003-02-13 2003-11-14 固体撮像装置、その駆動方法及びそれを用いたカメラ

Publications (2)

Publication Number Publication Date
KR20050000373A true KR20050000373A (ko) 2005-01-03
KR100618245B1 KR100618245B1 (ko) 2006-09-01

Family

ID=32844377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047014770A KR100618245B1 (ko) 2003-02-13 2003-11-14 고체촬상장치, 그 구동방법 및 이를 이용한 카메라

Country Status (5)

Country Link
US (4) US7436010B2 (ko)
EP (1) EP1594312A4 (ko)
KR (1) KR100618245B1 (ko)
CN (1) CN100362854C (ko)
WO (1) WO2004073301A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904716B1 (ko) * 2007-06-13 2009-06-29 삼성전자주식회사 수광 효율이 향상된 이미지 센서

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4385844B2 (ja) * 2004-04-23 2009-12-16 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP2006049611A (ja) * 2004-08-05 2006-02-16 Iwate Toshiba Electronics Co Ltd Ｃｍｏｓイメージセンサ
US7830437B2 (en) * 2005-05-11 2010-11-09 Aptina Imaging Corp. High fill factor multi-way shared pixel
US7446357B2 (en) * 2005-05-11 2008-11-04 Micron Technology, Inc. Split trunk pixel layout
JP4486015B2 (ja) * 2005-09-13 2010-06-23 パナソニック株式会社 固体撮像装置
JP4695979B2 (ja) * 2005-12-26 2011-06-08 パナソニック株式会社 固体撮像装置
JP5026951B2 (ja) * 2007-12-26 2012-09-19 オリンパスイメージング株式会社 撮像素子の駆動装置、撮像素子の駆動方法、撮像装置、及び撮像素子
JP5058090B2 (ja) 2008-07-18 2012-10-24 株式会社東芝 固体撮像装置
US8031247B2 (en) * 2008-08-20 2011-10-04 Aptina Imaging Corporation Method and apparatus providing an imager with a shared power supply and readout line for pixels
JP5274166B2 (ja) * 2008-09-10 2013-08-28 キヤノン株式会社 光電変換装置及び撮像システム
JP5408954B2 (ja) * 2008-10-17 2014-02-05 キヤノン株式会社 撮像装置、及び撮像システム
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
US8130302B2 (en) * 2008-11-07 2012-03-06 Aptina Imaging Corporation Methods and apparatus providing selective binning of pixel circuits
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5232189B2 (ja) * 2010-03-11 2013-07-10 株式会社東芝 固体撮像装置
JP5644177B2 (ja) 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
FR2961019B1 (fr) 2010-06-03 2013-04-12 Commissariat Energie Atomique Capteur d'image lineaire en technologie cmos
US8451354B2 (en) 2010-05-17 2013-05-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives TDI image sensor in CMOS technology with high video capture rate
JP5659759B2 (ja) 2010-12-10 2015-01-28 セイコーエプソン株式会社 固体撮像装置
US9001240B2 (en) * 2011-01-20 2015-04-07 Semiconductor Components Industries, Llc Common element pixel architecture (CEPA) for fast speed readout
JP5377549B2 (ja) * 2011-03-03 2013-12-25 株式会社東芝 固体撮像装置
GB201413519D0 (en) 2014-07-30 2014-09-10 St Microelectronics Res & Dev A pixel array and method for controlling a pixel array
US9883149B2 (en) * 2014-08-01 2018-01-30 Sri International Imaging sensor and method for color night vision
US9456157B2 (en) * 2014-11-25 2016-09-27 Semiconductor Components Industries, Llc Image sensor pixels having p-channel source follower transistors and increased photodiode charge storage capacity
JP2016111425A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置
ES2852777T3 (es) 2015-03-05 2021-09-14 Dartmouth College Restablecimiento sin compuerta para píxeles del sensor de imagen
JP2016225774A (ja) * 2015-05-29 2016-12-28 キヤノン株式会社 撮像素子および撮像装置
KR102489832B1 (ko) * 2018-01-12 2023-01-18 삼성전자주식회사 이미지 센서의 픽셀 어레이 및 이를 포함하는 이미지 센서
JP7043372B2 (ja) * 2018-09-14 2022-03-29 株式会社東芝 固体撮像装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574978A (en) * 1994-05-12 1996-11-12 American Nucleonics Corporation Interference cancellation system and radio system for multiple radios on a small platform
JP2768296B2 (ja) * 1994-09-26 1998-06-25 日本電気株式会社 信号処理装置
JP3031606B2 (ja) * 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
ATE227487T1 (de) 1995-08-11 2002-11-15 Toshiba Kk Bildaufnahmesystem, integrierte festkörperbildaufnahmehalbleiterschaltung
JP3838665B2 (ja) 1995-08-11 2006-10-25 株式会社 東芝 Ｍｏｓ型固体撮像装置
US5708263A (en) * 1995-12-27 1998-01-13 International Business Machines Corporation Photodetector array
CA2213767A1 (en) * 1996-08-20 1998-02-20 Norand Corporation Wireless communication system having reduced noise mode operation capability
US6160281A (en) 1997-02-28 2000-12-12 Eastman Kodak Company Active pixel sensor with inter-pixel function sharing
US6107655A (en) * 1997-08-15 2000-08-22 Eastman Kodak Company Active pixel image sensor with shared amplifier read-out
JP3472102B2 (ja) 1997-09-18 2003-12-02 株式会社東芝 Ｍｏｓ型固体撮像装置
US6285709B1 (en) * 1997-10-31 2001-09-04 3 Com Corporation Error filtering in a hybrid equalizer system
JP3832947B2 (ja) * 1997-11-14 2006-10-11 富士通株式会社 データ転送メモリ装置
JP3496918B2 (ja) 1997-12-26 2004-02-16 キヤノン株式会社 固体撮像装置
US6977684B1 (en) 1998-04-30 2005-12-20 Canon Kabushiki Kaisha Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus
JP3337976B2 (ja) * 1998-04-30 2002-10-28 キヤノン株式会社 撮像装置
JP2000012821A (ja) * 1998-06-26 2000-01-14 Toshiba Corp 固体撮像装置
JP3697073B2 (ja) 1998-08-05 2005-09-21 キヤノン株式会社 撮像装置及びそれを用いた撮像システム
US6734906B1 (en) * 1998-09-02 2004-05-11 Canon Kabushiki Kaisha Image pickup apparatus with photoelectric conversion portions arranged two dimensionally
JP3854729B2 (ja) 1998-09-02 2006-12-06 キヤノン株式会社 撮像装置およびそれを用いた撮像システム
JP2000152086A (ja) 1998-11-11 2000-05-30 Canon Inc 撮像装置および撮像システム
US6657665B1 (en) 1998-12-31 2003-12-02 Eastman Kodak Company Active Pixel Sensor with wired floating diffusions and shared amplifier
JP2000224482A (ja) * 1999-01-28 2000-08-11 Ind Technol Res Inst 共用読出し構造を有するアクティブイメージセンサ
FR2791853B1 (fr) * 1999-04-01 2001-05-25 Sagem Appareil mobile et procede de gestion d'un mode de veille dans un tel appareil mobile
US6310366B1 (en) * 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6920315B1 (en) * 2000-03-22 2005-07-19 Ericsson Inc. Multiple antenna impedance optimization
JP4721380B2 (ja) 2000-04-14 2011-07-13 キヤノン株式会社 固体撮像装置および撮像システム
JP3658278B2 (ja) * 2000-05-16 2005-06-08 キヤノン株式会社 固体撮像装置およびそれを用いた固体撮像システム
IT1320364B1 (it) * 2000-05-25 2003-11-26 A E Assemblaggi Elettromeccani Dispositivo sensore di usura di una cinghia o catena di trasmissione,particolarmente per una trasmissione di comando dell'albero di
JP3585219B2 (ja) 2000-08-25 2004-11-04 キヤノン株式会社 固体撮像装置および撮像システム
IL154552A0 (en) * 2000-08-31 2003-09-17 Millimetrix Broadband Networks Improved spatial efficiency for wireless rings and network of links in millimeter wave (mmw) communication systems
US6541794B1 (en) * 2000-08-31 2003-04-01 Motorola, Inc. Imaging device and method
JP2002076352A (ja) * 2000-08-31 2002-03-15 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US6552323B2 (en) * 2000-12-06 2003-04-22 Eastman Kodak Company Image sensor with a shared output signal line
US7173551B2 (en) * 2000-12-21 2007-02-06 Quellan, Inc. Increasing data throughput in optical fiber transmission systems
CN100347859C (zh) * 2001-03-05 2007-11-07 松下电器产业株式会社 固体摄象装置
US7307569B2 (en) * 2001-03-29 2007-12-11 Quellan, Inc. Increasing data throughput in optical fiber transmission systems
US7149256B2 (en) * 2001-03-29 2006-12-12 Quellan, Inc. Multilevel pulse position modulation for efficient fiber optic communication
EP1384338B1 (en) * 2001-04-04 2010-12-15 Quellan, Inc. Method and system for decoding multilevel signals
US7054393B2 (en) * 2002-01-25 2006-05-30 Texas Instruments Incorporated Short and long sequence boundary detection algorithm for wireless LAN modems
AU2003211094A1 (en) * 2002-02-15 2003-09-09 Quellan, Inc. Multi-level signal clock recovery technique
US20040114888A1 (en) * 2002-10-09 2004-06-17 Rich Brian Gerald Multi-function security cable with optic-fiber sensor
JP3988189B2 (ja) 2002-11-20 2007-10-10 ソニー株式会社 固体撮像装置
US7804760B2 (en) * 2003-08-07 2010-09-28 Quellan, Inc. Method and system for signal emulation
DE112004001455B4 (de) * 2003-08-07 2020-04-23 Intersil Americas LLC Verfahren und System zum Löschen von Übersprechen
US7123676B2 (en) * 2003-11-17 2006-10-17 Quellan, Inc. Method and system for antenna interference cancellation
US7616700B2 (en) * 2003-12-22 2009-11-10 Quellan, Inc. Method and system for slicing a communication signal
US7725079B2 (en) * 2004-12-14 2010-05-25 Quellan, Inc. Method and system for automatic control in an interference cancellation device
US7522883B2 (en) * 2004-12-14 2009-04-21 Quellan, Inc. Method and system for reducing signal interference
WO2007127369A2 (en) * 2006-04-26 2007-11-08 Quellan, Inc. Method and system for reducing radiated emissions from a communications channel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904716B1 (ko) * 2007-06-13 2009-06-29 삼성전자주식회사 수광 효율이 향상된 이미지 센서
US7910965B2 (en) 2007-06-13 2011-03-22 Samsung Electronics Co., Ltd. Image sensor circuits including shared floating diffusion regions

Also Published As

Publication number Publication date
US8106431B2 (en) 2012-01-31
US20120098040A1 (en) 2012-04-26
EP1594312A1 (en) 2005-11-09
KR100618245B1 (ko) 2006-09-01
US8084796B2 (en) 2011-12-27
US8378401B2 (en) 2013-02-19
US20040159861A1 (en) 2004-08-19
WO2004073301A1 (ja) 2004-08-26
US7436010B2 (en) 2008-10-14
US20080284882A1 (en) 2008-11-20
CN1703901A (zh) 2005-11-30
CN100362854C (zh) 2008-01-16
EP1594312A4 (en) 2006-10-04
US20090002538A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
KR100618245B1 (ko) 고체촬상장치, 그 구동방법 및 이를 이용한 카메라
US10506188B2 (en) Solid-state imaging device
US8023025B2 (en) Photoelectric conversion apparatus and image pickup system using the same
JP4971586B2 (ja) 固体撮像装置
US8174599B2 (en) Image pickup apparatus having control lines connected to alternate matrix rows
US9204066B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and solid-state imaging system using connectable reference signal output pixels
US20070030372A1 (en) Solid-state imaging device
US8299414B2 (en) Solid-state imaging device
KR20100044708A (ko) 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기
KR20060070470A (ko) 고체 촬상 장치 및 고체 촬상 장치의 구동 방법
JP2007150008A (ja) 固体撮像装置
US20090046187A1 (en) Solid-state imaging device
JP2006157953A (ja) 固体撮像装置
JP2010135464A (ja) 固体撮像素子及び撮像装置
JP3916612B2 (ja) 固体撮像装置、その駆動方法及びそれを用いたカメラ
KR20040103408A (ko) 고체촬상장치
JP2006050403A (ja) 固体撮像装置
JP2007089231A (ja) 固体撮像装置、その駆動方法及びそれを用いたカメラ
JP2006049692A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 12