JP2000224482A - 共用読出し構造を有するアクティブイメージセンサ - Google Patents
共用読出し構造を有するアクティブイメージセンサInfo
- Publication number
- JP2000224482A JP2000224482A JP11020502A JP2050299A JP2000224482A JP 2000224482 A JP2000224482 A JP 2000224482A JP 11020502 A JP11020502 A JP 11020502A JP 2050299 A JP2050299 A JP 2050299A JP 2000224482 A JP2000224482 A JP 2000224482A
- Authority
- JP
- Japan
- Prior art keywords
- nmos transistor
- source
- transistor
- image sensor
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 相接する２つのアクティブイメージセンサの
フォトダイオードが一組の読出し回路を共用できるよう
なアクティブイメージセンサを提供すること。 【解決手段】 第１のフォトダイオードおよび第１のＮ
ＭＯＳトランジスタ、第２のフォトダイオードおよび第
２のＮＭＯＳトランジスタ、ならびに第３のＮＭＯＳト
ランジスタおよび第４のＮＭＯＳトランジスタ、を有
し、第１、第２の選択信号およびリセット信号の切り換
えを時間割制御し、合わせて可変電圧源の電位を切り換
えることにより、前記第１、第２のフォトダイオードに
より感知された光度を、前記第４のＮＭＯＳトランジス
タのソースにある出力端から読取ることができる共用読
出し構造を有するアクティブイメージセンサ。
フォトダイオードが一組の読出し回路を共用できるよう
なアクティブイメージセンサを提供すること。 【解決手段】 第１のフォトダイオードおよび第１のＮ
ＭＯＳトランジスタ、第２のフォトダイオードおよび第
２のＮＭＯＳトランジスタ、ならびに第３のＮＭＯＳト
ランジスタおよび第４のＮＭＯＳトランジスタ、を有
し、第１、第２の選択信号およびリセット信号の切り換
えを時間割制御し、合わせて可変電圧源の電位を切り換
えることにより、前記第１、第２のフォトダイオードに
より感知された光度を、前記第４のＮＭＯＳトランジス
タのソースにある出力端から読取ることができる共用読
出し構造を有するアクティブイメージセンサ。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブイメー
ジセンサ（active image sensor ）、特に、共用読出し
構造を有するアクティブイメージセンサに関するもので
ある。
ジセンサ（active image sensor ）、特に、共用読出し
構造を有するアクティブイメージセンサに関するもので
ある。
【０００２】
【従来の技術】イメージセンサには一般に電荷結合デバ
イスが使用されるが、アクティブイメージセンサを使用
することもできる。このアクティブイメージセンサと
は、標準ＣＭＯＳ工程で生産されるＮＭＯＳトランジス
タをフォトダイオードと組み合わせてできるものであ
る。
イスが使用されるが、アクティブイメージセンサを使用
することもできる。このアクティブイメージセンサと
は、標準ＣＭＯＳ工程で生産されるＮＭＯＳトランジス
タをフォトダイオードと組み合わせてできるものであ
る。
【０００３】アクティブイメージセンサの回路図を図１
に示した。図中示されるように、ＮＭＯＳトランジスタ
Ｔ１のドレインは定圧電圧源ＶＢに、ソースはフォトダ
イオードＤｐの陰極にそれぞれカップルされており、そ
のフォトダイオードＤｐの陽極は接地されている。ＮＭ
ＯＳトランジスタＴ２のドレインは前記定圧電圧源ＶＢ
に、ソースはＮＭＯＳトランジスタＴ３のドレインに、
そしてゲートはフォトダイオードＤｐの陰極にそれぞれ
カップルされている。
に示した。図中示されるように、ＮＭＯＳトランジスタ
Ｔ１のドレインは定圧電圧源ＶＢに、ソースはフォトダ
イオードＤｐの陰極にそれぞれカップルされており、そ
のフォトダイオードＤｐの陽極は接地されている。ＮＭ
ＯＳトランジスタＴ２のドレインは前記定圧電圧源ＶＢ
に、ソースはＮＭＯＳトランジスタＴ３のドレインに、
そしてゲートはフォトダイオードＤｐの陰極にそれぞれ
カップルされている。
【０００４】アクティブイメージセンサは、フォトダイ
オードＤｐで光度を感知すると、それを電気信号に変換
してトランジスタＴ３のソースから出力する。一連の読
出し操作はソースホロワと同じである。その作動原理に
ついて、図２のタイミング図をもとにさらに詳しく説明
する。ただし、図２は説明のための簡略図であり、実際
の電圧値や時間スケールにもとづいて作成したものでは
ない。
オードＤｐで光度を感知すると、それを電気信号に変換
してトランジスタＴ３のソースから出力する。一連の読
出し操作はソースホロワと同じである。その作動原理に
ついて、図２のタイミング図をもとにさらに詳しく説明
する。ただし、図２は説明のための簡略図であり、実際
の電圧値や時間スケールにもとづいて作成したものでは
ない。
【０００５】先ず、選択信号ＳＬのパルスがトランジス
タＴ３のソースに入力され、該トランジスタＴ３をｏｎ
にする。時限（１）の時、トランジスタＴ１はまだｏｆ
ｆの状態にあり、この時ノードＡの電圧ＶＩＮは、トラ
ンジスタＴ２、Ｔ３を経て増幅された後、ｒｅａｄｏｕ
ｔ端からＶ１として出力される。時限（２）の時、トラ
ンジスタＴ１はリセット信号ＲＳＴのパルスを受けてｏ
ｎになり、ノードＡの電圧に変化を生じさせる。そして
時限（３）の時、トランジスタＴ１は再びｏｆｆにな
り、ノードＡの電圧ＶＩＮはトランジスタＴ２、Ｔ３で
転換された後、ｒｅａｄｏｕｔ端からＶ２として出力さ
れる。以上から、信号Ｖ２−Ｖ１が光度に相当すること
がわかる。
タＴ３のソースに入力され、該トランジスタＴ３をｏｎ
にする。時限（１）の時、トランジスタＴ１はまだｏｆ
ｆの状態にあり、この時ノードＡの電圧ＶＩＮは、トラ
ンジスタＴ２、Ｔ３を経て増幅された後、ｒｅａｄｏｕ
ｔ端からＶ１として出力される。時限（２）の時、トラ
ンジスタＴ１はリセット信号ＲＳＴのパルスを受けてｏ
ｎになり、ノードＡの電圧に変化を生じさせる。そして
時限（３）の時、トランジスタＴ１は再びｏｆｆにな
り、ノードＡの電圧ＶＩＮはトランジスタＴ２、Ｔ３で
転換された後、ｒｅａｄｏｕｔ端からＶ２として出力さ
れる。以上から、信号Ｖ２−Ｖ１が光度に相当すること
がわかる。
【０００６】一般のイメージセンサは、上述したような
アクティブイメージセンサ複数個を行列状に配置したも
ので、各センサ素子においてイメージの役割を果たすの
はフォトダイオードである。図３は、このようなイメー
ジセンサのＩＣ配線図である。このうち、点線の四角は
各アクティブイメージセンサを表わしており、簡略化の
ため、導線部分は選択信号線ＳＬ、リセット信号線ＲＳ
Ｔ、電圧源導線ＶＢ、および出力端導線ｒｅａｄｏｕｔ
のみを示した。
アクティブイメージセンサ複数個を行列状に配置したも
ので、各センサ素子においてイメージの役割を果たすの
はフォトダイオードである。図３は、このようなイメー
ジセンサのＩＣ配線図である。このうち、点線の四角は
各アクティブイメージセンサを表わしており、簡略化の
ため、導線部分は選択信号線ＳＬ、リセット信号線ＲＳ
Ｔ、電圧源導線ＶＢ、および出力端導線ｒｅａｄｏｕｔ
のみを示した。
【０００７】ＣＭＯＳ技術に基づき、各アクティブイメ
ージセンサはそれぞれ選択信号線ＳＴ、リセット信号線
ＲＳＬの２本の制御線を使用しており、これらはいずれ
もポリシリコンを材料とする。また、電圧源導線ＶＢ、
およびｒｅａｄｏｕｔ端導線はいずれも金属を材料とす
る。
ージセンサはそれぞれ選択信号線ＳＴ、リセット信号線
ＲＳＬの２本の制御線を使用しており、これらはいずれ
もポリシリコンを材料とする。また、電圧源導線ＶＢ、
およびｒｅａｄｏｕｔ端導線はいずれも金属を材料とす
る。
【０００８】図１、３によれば、電圧源導線ＶＢ、およ
びｒｅａｄｏｕｔ端導線はそれぞれトランジスタＴ１、
Ｔ２のドレイン、およびトランジスタＴ３のソース（ｎ
形拡散域）にカップルしており、しかもトランジスタＴ
１のソースはトランジスタＴ２のゲート（ポリシリコン
よりなる）にもカップルしているため、各アクティブイ
メージセンサとも接触域とＮＭＯＳトランジスタを３個
づつ、そしてフォトダイオードを１個必要とする。
びｒｅａｄｏｕｔ端導線はそれぞれトランジスタＴ１、
Ｔ２のドレイン、およびトランジスタＴ３のソース（ｎ
形拡散域）にカップルしており、しかもトランジスタＴ
１のソースはトランジスタＴ２のゲート（ポリシリコン
よりなる）にもカップルしているため、各アクティブイ
メージセンサとも接触域とＮＭＯＳトランジスタを３個
づつ、そしてフォトダイオードを１個必要とする。
【０００９】
【発明が解決しようとする課題】このように、従来型の
アクティブイメージセンサにより構成されるイメージセ
ンサでは、フォトダイオード（画素）で感知された光度
の読出しに、その各フォトダイオードごとに、トランジ
スタＴ１、Ｔ２、Ｔ３よりなる一組の読出し回路を各別
に必要とし、集積回路の面積を広くするともに製造工程
を複雑にするという不利がある。
アクティブイメージセンサにより構成されるイメージセ
ンサでは、フォトダイオード（画素）で感知された光度
の読出しに、その各フォトダイオードごとに、トランジ
スタＴ１、Ｔ２、Ｔ３よりなる一組の読出し回路を各別
に必要とし、集積回路の面積を広くするともに製造工程
を複雑にするという不利がある。
【００１０】そこで、本発明は、相接する２つのアクテ
ィブイメージセンサのフォトダイオードが一組の読出し
回路を共用できるようなアクティブイメージセンサを提
供し、これによって、集積回路の面積縮小、製造工程の
複雑度の減少に大きく貢献しようとするものである。
ィブイメージセンサのフォトダイオードが一組の読出し
回路を共用できるようなアクティブイメージセンサを提
供し、これによって、集積回路の面積縮小、製造工程の
複雑度の減少に大きく貢献しようとするものである。
【００１１】
【課題を解決するための手段】本発明共用読出し構造を
有するアクティブイメージセンサは、可変電圧源の電圧
を適切な時間割方式で制御することにより、２つのフォ
トダイオード（画素）が１組の読出し回路を共用するこ
とができるものであり、このようなアクティブイメージ
センサはまた、従来型のアクティブイメージセンサで必
要とする出力選択トランジスタを必要としない。しか
も、本発明共用読出し構造を有するアクティブイメージ
センサは、ＮＭＯＳトランジスタを４個、フォトダイオ
ードを２個、そして接触域を３個必要とするだけです
む。
有するアクティブイメージセンサは、可変電圧源の電圧
を適切な時間割方式で制御することにより、２つのフォ
トダイオード（画素）が１組の読出し回路を共用するこ
とができるものであり、このようなアクティブイメージ
センサはまた、従来型のアクティブイメージセンサで必
要とする出力選択トランジスタを必要としない。しか
も、本発明共用読出し構造を有するアクティブイメージ
センサは、ＮＭＯＳトランジスタを４個、フォトダイオ
ードを２個、そして接触域を３個必要とするだけです
む。
【００１２】本発明共用読出し構造を有するアクティブ
イメージセンサは、第１のフォトダイオードおよび第１
のＮＭＯＳトランジスタ、第２のフォトダイオードおよ
び第２のＮＭＯＳトランジスタ、ならびに、第３のＮＭ
ＯＳトランジスタおよび第４のＮＭＯＳトランジスタを
有する。前記第１のフォトダイオードの陽極は接地さ
れ、陰極は前記第１のＮＭＯＳトランジスタのソースに
カップルされており、その第１のＮＭＯＳトランジスタ
のゲートは第１の選択信号にカップルされる。前記第２
のフォトダイオードの陽極は接地され、陰極は前記第２
のＮＭＯＳトランジスタのソースにカップルされてお
り、前記第２のＮＭＯＳトランジスタのゲートは第２の
選択信号にカップルされる。
イメージセンサは、第１のフォトダイオードおよび第１
のＮＭＯＳトランジスタ、第２のフォトダイオードおよ
び第２のＮＭＯＳトランジスタ、ならびに、第３のＮＭ
ＯＳトランジスタおよび第４のＮＭＯＳトランジスタを
有する。前記第１のフォトダイオードの陽極は接地さ
れ、陰極は前記第１のＮＭＯＳトランジスタのソースに
カップルされており、その第１のＮＭＯＳトランジスタ
のゲートは第１の選択信号にカップルされる。前記第２
のフォトダイオードの陽極は接地され、陰極は前記第２
のＮＭＯＳトランジスタのソースにカップルされてお
り、前記第２のＮＭＯＳトランジスタのゲートは第２の
選択信号にカップルされる。
【００１３】前記第１および第２のＮＭＯＳトランジス
タのドレインは、前記第３のトランジスタのソースおよ
び第４のＮＭＯＳトランジスタのゲートとカップルされ
ており、前記第３および第４のＮＭＯＳトランジスタの
ドレインはいずれも可変電圧源にカップルされており、
前記第３のＮＭＯＳトランジスタのゲートはリセット信
号にカップルされる。前記第１、第２の選択信号および
リセット信号の切り換えを時間割制御し、合わせて前記
可変電圧源の電位を切り換えることにより、前記第１、
第２のフォトダイオードにより感知された光度を、前記
第４のＮＭＯＳトランジスタのソースにある出力端ｒｅ
ａｄｏｕｔから読取ることができる。
タのドレインは、前記第３のトランジスタのソースおよ
び第４のＮＭＯＳトランジスタのゲートとカップルされ
ており、前記第３および第４のＮＭＯＳトランジスタの
ドレインはいずれも可変電圧源にカップルされており、
前記第３のＮＭＯＳトランジスタのゲートはリセット信
号にカップルされる。前記第１、第２の選択信号および
リセット信号の切り換えを時間割制御し、合わせて前記
可変電圧源の電位を切り換えることにより、前記第１、
第２のフォトダイオードにより感知された光度を、前記
第４のＮＭＯＳトランジスタのソースにある出力端ｒｅ
ａｄｏｕｔから読取ることができる。
【００１４】前記可変電圧源は、高電圧と低電圧の２つ
の状態に切り換えることができる。共用読出し構造を有
するアクティブイメージセンサの具体的な操作方法を以
下に説明する。
の状態に切り換えることができる。共用読出し構造を有
するアクティブイメージセンサの具体的な操作方法を以
下に説明する。
【００１５】（１）可変電圧を高電圧状態に切り換える
と、第１（または第２）のＮＭＯＳトランジスタが第１
（または第２）の選択信号の出力パルスを受けてｏｎに
なり、前記第４のＮＭＯＳトランジスタはそのゲート電
圧値に相当する電圧値をソースから出力して第１の平衡
電圧状態に達する。 （２）前記第３のＮＭＯＳトランジスタが前記リセット
信号の出力パルスを受けてｏｎになると、前記第４のＮ
ＭＯＳトランジスタはそのゲート電圧値に相当する電圧
値をソースから出力し、第２の平衡電圧状態に達する。
前記第２および第１の平衡電圧の差が、前記第１（また
は第２）のフォトダイオードが感知した光度に相当す
る。 （３）前記可変電圧を低電圧状態に切り換えると、第１
（または第２）の選択信号からパルスは出力されず、前
記第１（または第２）のＮＭＯＳトランジスタはｏｆｆ
の状態になる。 （４）前記第３のＮＭＯＳトランジスタがリセット信号
の出力パルスを受けてｏｎになると、前記第４のＮＭＯ
Ｓトランジスタのゲート電圧がリセットされ、第４のＮ
ＭＯＳトランジスタはｏｆｆの状態になる。 （５）以上の動作を繰り返し、各フォトダイオードが感
知した光度を読取っていく。
と、第１（または第２）のＮＭＯＳトランジスタが第１
（または第２）の選択信号の出力パルスを受けてｏｎに
なり、前記第４のＮＭＯＳトランジスタはそのゲート電
圧値に相当する電圧値をソースから出力して第１の平衡
電圧状態に達する。 （２）前記第３のＮＭＯＳトランジスタが前記リセット
信号の出力パルスを受けてｏｎになると、前記第４のＮ
ＭＯＳトランジスタはそのゲート電圧値に相当する電圧
値をソースから出力し、第２の平衡電圧状態に達する。
前記第２および第１の平衡電圧の差が、前記第１（また
は第２）のフォトダイオードが感知した光度に相当す
る。 （３）前記可変電圧を低電圧状態に切り換えると、第１
（または第２）の選択信号からパルスは出力されず、前
記第１（または第２）のＮＭＯＳトランジスタはｏｆｆ
の状態になる。 （４）前記第３のＮＭＯＳトランジスタがリセット信号
の出力パルスを受けてｏｎになると、前記第４のＮＭＯ
Ｓトランジスタのゲート電圧がリセットされ、第４のＮ
ＭＯＳトランジスタはｏｆｆの状態になる。 （５）以上の動作を繰り返し、各フォトダイオードが感
知した光度を読取っていく。
【００１６】
【発明の実施の形態】本発明の目的、特徴および長所を
さらに明瞭にするため、以下に本発明の実施例を挙げて
詳しく説明する。
さらに明瞭にするため、以下に本発明の実施例を挙げて
詳しく説明する。
【００１７】実施例 図４に示されるように、本発明に係る共用読出し構造を
有するアクティブイメージセンサの連結関係は次の通り
である。第１のフォトダイオードＤ１の陽極は接地さ
れ、陰極は第１のＮＭＯＳトランジスタＭ１のソースに
カップルされており、その第１のトランジスタＭ１のゲ
ートは第１の選択信号Ｓ１にカップルされる。第２のフ
ォトダイオードＤ２の陽極は接地され、陰極は第２のＮ
ＭＯＳトランジスタＭ２のソースにカップルされてお
り、前記第２のトランジスタＭ２のゲートは第２の選択
信号Ｓ２にカップルされる。
有するアクティブイメージセンサの連結関係は次の通り
である。第１のフォトダイオードＤ１の陽極は接地さ
れ、陰極は第１のＮＭＯＳトランジスタＭ１のソースに
カップルされており、その第１のトランジスタＭ１のゲ
ートは第１の選択信号Ｓ１にカップルされる。第２のフ
ォトダイオードＤ２の陽極は接地され、陰極は第２のＮ
ＭＯＳトランジスタＭ２のソースにカップルされてお
り、前記第２のトランジスタＭ２のゲートは第２の選択
信号Ｓ２にカップルされる。
【００１８】第３のＮＭＯＳトランジスタＭ３のソース
は、前記第１および第２のトランジスタ（Ｍ１、Ｍ２）
両者のドレイン、ならびに第４のＮＭＯＳトランジスタ
Ｍ４のゲートにカップルされており、前記第３および第
４のトランジスタ（Ｍ３、Ｍ４）両者のドレインは可変
電圧源ＶＣにカップルされており、前記第３のトランジ
スタのゲートはリセット信号ＲＳＴにカップルされる。
は、前記第１および第２のトランジスタ（Ｍ１、Ｍ２）
両者のドレイン、ならびに第４のＮＭＯＳトランジスタ
Ｍ４のゲートにカップルされており、前記第３および第
４のトランジスタ（Ｍ３、Ｍ４）両者のドレインは可変
電圧源ＶＣにカップルされており、前記第３のトランジ
スタのゲートはリセット信号ＲＳＴにカップルされる。
【００１９】前記第１、第２の選択信号（Ｓ１、Ｓ２）
およびリセット信号ＲＳＴの切り換えを時間割制御し、
合わせて前記可変電圧源ＶＣの電位を切り換えることに
より、前記第１、第２のフォトダイオード（Ｄ１、Ｄ
２）により感知された光度を、前記第４のＮＭＯＳトラ
ンジスタＭ４のソースにある出力端ｒｅａｄｏｕｔから
読取ることができる。ここで、前記可変電圧源ＶＣは、
高電圧と低電圧の２つの状態（例えば３Ｖと０Ｖなど）
に切り換えることができる。
およびリセット信号ＲＳＴの切り換えを時間割制御し、
合わせて前記可変電圧源ＶＣの電位を切り換えることに
より、前記第１、第２のフォトダイオード（Ｄ１、Ｄ
２）により感知された光度を、前記第４のＮＭＯＳトラ
ンジスタＭ４のソースにある出力端ｒｅａｄｏｕｔから
読取ることができる。ここで、前記可変電圧源ＶＣは、
高電圧と低電圧の２つの状態（例えば３Ｖと０Ｖなど）
に切り換えることができる。
【００２０】図５に示されたイメージセンサは、本発明
共用読出し構造を有するアクティブイメージセンサ複数
個を行列状に配置したものである。ここではフォトダイ
オードの所在地のみを示してある。イメージセンサは、
フォトダイオードが感知した光度を水平方向に沿って第
１行から第ｎ行まで読取り、それに処理を加えたものを
光度として出力する。
共用読出し構造を有するアクティブイメージセンサ複数
個を行列状に配置したものである。ここではフォトダイ
オードの所在地のみを示してある。イメージセンサは、
フォトダイオードが感知した光度を水平方向に沿って第
１行から第ｎ行まで読取り、それに処理を加えたものを
光度として出力する。
【００２１】本発明では上下に隣り合ったフォトダイオ
ード（Ｄ１とＤ２）が合体して１つの単位となってお
り、前記第１、第２の選択信号（Ｓ１、Ｓ２）およびリ
セット信号ＲＳＴの切り換えを時間割制御し、合わせて
可変電圧源ＶＣの電位を切り換えることにより、共用読
出し構造を有するアクティブイメージセンサとしての目
的を達成している。
ード（Ｄ１とＤ２）が合体して１つの単位となってお
り、前記第１、第２の選択信号（Ｓ１、Ｓ２）およびリ
セット信号ＲＳＴの切り換えを時間割制御し、合わせて
可変電圧源ＶＣの電位を切り換えることにより、共用読
出し構造を有するアクティブイメージセンサとしての目
的を達成している。
【００２２】図６により、本発明共用読出し構造を有す
るアクティブイメージセンサの作動原理を説明する。な
お、この図６の波形タイミング図は説明のための簡略図
であって、実際の電圧値や時間スケールに基づいて作成
されたものではない。
るアクティブイメージセンサの作動原理を説明する。な
お、この図６の波形タイミング図は説明のための簡略図
であって、実際の電圧値や時間スケールに基づいて作成
されたものではない。
【００２３】前記可変電圧源ＶＣが高電圧状態（３Ｖ）
にあるとき、前記第１のトランジスタＭ１は前記第１の
選択信号Ｓ１の出力パルス（５Ｖ）を受けてｏｎとな
る。図６中の時限（ａ）の時、前記第４のトランジスタ
Ｍ４は、ノードＢの電圧ＶR に相当する電圧値をソース
にある出力端ｒｅａｄｏｕｔから出力する。つまり、第
１の平衡電圧Ｖout １が出力されるわけである。リセッ
ト信号の出力パルス（５Ｖ）が第３のＮＭＯＳトランジ
スタＭ３に達するとＭ３はｏｎとなる。このときノード
Ｂの電圧ＶR は時限（ｂ）を経て別の電圧値に推移す
る。
にあるとき、前記第１のトランジスタＭ１は前記第１の
選択信号Ｓ１の出力パルス（５Ｖ）を受けてｏｎとな
る。図６中の時限（ａ）の時、前記第４のトランジスタ
Ｍ４は、ノードＢの電圧ＶR に相当する電圧値をソース
にある出力端ｒｅａｄｏｕｔから出力する。つまり、第
１の平衡電圧Ｖout １が出力されるわけである。リセッ
ト信号の出力パルス（５Ｖ）が第３のＮＭＯＳトランジ
スタＭ３に達するとＭ３はｏｎとなる。このときノード
Ｂの電圧ＶR は時限（ｂ）を経て別の電圧値に推移す
る。
【００２４】時限（ｃ）の時、リセット信号の出力パル
スは除去され、第３のトランジスタＭ３は再びｏｆｆ状
態となる。この時前記第４のトランジスタは、ノードＢ
の電圧値に相当する電圧値、すなわち第２の平衡電圧Ｖ
out ２を出力する。その第２と第１の平衡電圧の差（Ｖ
out ２−Ｖout １）は、前記第１のフォトダイオードＤ
１（あるいは第２のフォトダイオードＤ２）が感知した
光度に相当する。ついで、前記可変電圧源ＶＣを低電圧
状態（０Ｖ）に切り換え、前記第１の選択信号ＳＩの出
力パルスを除去し、第１のトランジスタＭ１をｏｆｆ状
態にする。
スは除去され、第３のトランジスタＭ３は再びｏｆｆ状
態となる。この時前記第４のトランジスタは、ノードＢ
の電圧値に相当する電圧値、すなわち第２の平衡電圧Ｖ
out ２を出力する。その第２と第１の平衡電圧の差（Ｖ
out ２−Ｖout １）は、前記第１のフォトダイオードＤ
１（あるいは第２のフォトダイオードＤ２）が感知した
光度に相当する。ついで、前記可変電圧源ＶＣを低電圧
状態（０Ｖ）に切り換え、前記第１の選択信号ＳＩの出
力パルスを除去し、第１のトランジスタＭ１をｏｆｆ状
態にする。
【００２５】時限（ｄ）では、前記第３のトランジスタ
Ｍ３が前記リセット信号の出力パルス（５Ｖ）を受けて
ｏｎとなり、これによってノードＢの電圧値を可変電圧
源ＶＣの電位（０Ｖ）に近づけ、ノードＢの電圧値をリ
セットする。以上よりフォトダイオードＤ１の読取りが
完了する。
Ｍ３が前記リセット信号の出力パルス（５Ｖ）を受けて
ｏｎとなり、これによってノードＢの電圧値を可変電圧
源ＶＣの電位（０Ｖ）に近づけ、ノードＢの電圧値をリ
セットする。以上よりフォトダイオードＤ１の読取りが
完了する。
【００２６】ついで、フォトダイオードＤ２が感知した
光度を読取るには、前記第１のトランジスタＭ１と前記
第１の選択信号Ｓ１を、前記第２のトランジスタＭ２と
前記第２の選択信号Ｓ２でそれぞれ置き換え、上述した
手続きを繰り返せばよい。
光度を読取るには、前記第１のトランジスタＭ１と前記
第１の選択信号Ｓ１を、前記第２のトランジスタＭ２と
前記第２の選択信号Ｓ２でそれぞれ置き換え、上述した
手続きを繰り返せばよい。
【００２７】前記第１の選択信号Ｓ１と前記第２の選択
信号Ｓ２のパルスの出力時間が重なることはなく、ま
た、前記第３のトランジスタＭ３がｏｎになる時間は前
記可変電圧源ＶＣが高電圧状態にある時間よりも短い。
信号Ｓ２のパルスの出力時間が重なることはなく、ま
た、前記第３のトランジスタＭ３がｏｎになる時間は前
記可変電圧源ＶＣが高電圧状態にある時間よりも短い。
【００２８】
【発明の効果】以上詳述したところより明らかなとお
り、本発明に係る共用読出し構造を有するアクティブイ
メージセンサは、１単位として、フォトダイオード２個
に対し、ＮＭＯＳトランジスタを４個、そして接触域を
３個必要とするだけである。これに対し、従来型のイメ
ージセンサは、１単位として、フォトダイオード１個に
対し、ＮＭＯＳトランジスタ３個、そして接触域３個が
必要である。
り、本発明に係る共用読出し構造を有するアクティブイ
メージセンサは、１単位として、フォトダイオード２個
に対し、ＮＭＯＳトランジスタを４個、そして接触域を
３個必要とするだけである。これに対し、従来型のイメ
ージセンサは、１単位として、フォトダイオード１個に
対し、ＮＭＯＳトランジスタ３個、そして接触域３個が
必要である。
【００２９】したがって、解像度が６４０×４８０の場
合を例にとると、従来型のイメージセンサを利用した場
合は、フォトダイオードが６４０×４８０個、ＮＭＯＳ
トランジスタと接触域をそれぞれ６４０×４８０×３個
が必要であるのに対し、本発明によるイメージセンサを
使用すれば、フォトダイオードが６４０×４８０個、Ｎ
ＭＯＳトランジスタが６４０×４８０×２個、接触域が
６４０×４８０×１．５個、ですみ、必要なＮＭＯＳト
ランジスタと接触域の数を大幅に減らせることがわか
る。したがって、集積回路の製作時に面積の大幅な削減
が可能であり、性能向上につながる。
合を例にとると、従来型のイメージセンサを利用した場
合は、フォトダイオードが６４０×４８０個、ＮＭＯＳ
トランジスタと接触域をそれぞれ６４０×４８０×３個
が必要であるのに対し、本発明によるイメージセンサを
使用すれば、フォトダイオードが６４０×４８０個、Ｎ
ＭＯＳトランジスタが６４０×４８０×２個、接触域が
６４０×４８０×１．５個、ですみ、必要なＮＭＯＳト
ランジスタと接触域の数を大幅に減らせることがわか
る。したがって、集積回路の製作時に面積の大幅な削減
が可能であり、性能向上につながる。
【００３０】また、本発明で必要な回路は簡単且つ制御
しやすいため、信頼度の向上に有用である。このほか、
本発明によるアクティブイメージセンサは、従来型のイ
メージセンサに必要な出力選択トランジスタを必要とし
ない。
しやすいため、信頼度の向上に有用である。このほか、
本発明によるアクティブイメージセンサは、従来型のイ
メージセンサに必要な出力選択トランジスタを必要とし
ない。
【００３１】以上に好ましい実施例を開示したが、これ
らは決して本発明の範囲を限定するものではなく、当該
技術に熟知した者ならば誰でも、本発明の精神と領域を
脱しない範囲内で各種の変動や潤色を加えることができ
るものであり、従って本発明の保護範囲は特許請求の範
囲で指定した内容を基準とする。
らは決して本発明の範囲を限定するものではなく、当該
技術に熟知した者ならば誰でも、本発明の精神と領域を
脱しない範囲内で各種の変動や潤色を加えることができ
るものであり、従って本発明の保護範囲は特許請求の範
囲で指定した内容を基準とする。
【図１】従来型のアクティブイメージセンサの回路図で
ある。
ある。
【図２】図１で示された回路の作動タイミング図であ
る。
る。
【図３】従来型のアクティブイメージセンサで構成され
るイメージセンサの概要配置図である。
るイメージセンサの概要配置図である。
【図４】本発明の実施例によるアクティブイメージセン
サの回路図である。
サの回路図である。
【図５】本発明によるアクティブイメージセンサで構成
されるイメージセンサの概要配置図である。
されるイメージセンサの概要配置図である。
【図６】図４で示される回路の作動タイミング図であ
る。
る。
ＶＢ 定圧電圧源 Ｔ１〜Ｔ３ ＮＭＯＳトランジスタ Ｄｐ フォトダイオード ＲＳＴ リセット信号 ＶＩＮ ノードＡにおける電圧 Ｒｅａｄｏｕｔ 出力端 ＳＬ 選択信号 ＶＣ 可変電圧源 Ｍ１〜Ｍ４ ＮＭＯＳトランジスタ ＶR ノードＢにおける電圧 Ｓ１ 第１の選択信号 Ｓ２ 第２の選択信号 Ｄ１、Ｄ２ フォトダイオード
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１１月２２日（１９９９．１１．
２２）
２２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 共用読出し構造を有するアクティブ
イメージセンサ
イメージセンサ
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アクティブイメー
ジセンサ（active image sensor ）、特に、共用読出し
構造を有するアクティブイメージセンサに関するもので
ある。
ジセンサ（active image sensor ）、特に、共用読出し
構造を有するアクティブイメージセンサに関するもので
ある。
【０００２】
【従来の技術】イメージセンサには一般に電荷結合デバ
イスが使用されるが、アクティブイメージセンサを使用
することもできる。このアクティブイメージセンサと
は、標準ＣＭＯＳ工程で生産されるＮＭＯＳトランジス
タをフォトダイオードと組み合わせてできるものであ
る。
イスが使用されるが、アクティブイメージセンサを使用
することもできる。このアクティブイメージセンサと
は、標準ＣＭＯＳ工程で生産されるＮＭＯＳトランジス
タをフォトダイオードと組み合わせてできるものであ
る。
【０００３】アクティブイメージセンサの回路図を図１
に示した。図中示されるように、ＮＭＯＳトランジスタ
Ｔ１のドレインは定圧電圧源ＶＢに、ソースはフォトダ
イオードＤｐの陰極にそれぞれカップルされており、そ
のフォトダイオードＤｐの陽極は接地されている。ＮＭ
ＯＳトランジスタＴ２のドレインは前記定圧電圧源ＶＢ
に、ソースはＮＭＯＳトランジスタＴ３のドレインに、
そしてゲートはフォトダイオードＤｐの陰極にそれぞれ
カップルされている。
に示した。図中示されるように、ＮＭＯＳトランジスタ
Ｔ１のドレインは定圧電圧源ＶＢに、ソースはフォトダ
イオードＤｐの陰極にそれぞれカップルされており、そ
のフォトダイオードＤｐの陽極は接地されている。ＮＭ
ＯＳトランジスタＴ２のドレインは前記定圧電圧源ＶＢ
に、ソースはＮＭＯＳトランジスタＴ３のドレインに、
そしてゲートはフォトダイオードＤｐの陰極にそれぞれ
カップルされている。
【０００４】アクティブイメージセンサは、フォトダイ
オードＤｐで光度を感知すると、それを電気信号に変換
してトランジスタＴ３のソースから出力する。一連の読
出し操作はソースホロワと同じである。その作動原理に
ついて、図２のタイミング図をもとにさらに詳しく説明
する。ただし、図２は説明のための簡略図であり、実際
の電圧値や時間スケールにもとづいて作成したものでは
ない。
オードＤｐで光度を感知すると、それを電気信号に変換
してトランジスタＴ３のソースから出力する。一連の読
出し操作はソースホロワと同じである。その作動原理に
ついて、図２のタイミング図をもとにさらに詳しく説明
する。ただし、図２は説明のための簡略図であり、実際
の電圧値や時間スケールにもとづいて作成したものでは
ない。
【０００５】先ず、選択信号ＳＬのパルスがトランジス
タＴ３のソースに入力され、該トランジスタＴ３をｏｎ
にする。時限（１）の時、トランジスタＴ１はまだｏｆ
ｆの状態にあり、この時ノードＡの電圧ＶＩＮは、トラ
ンジスタＴ２、Ｔ３を経て増幅された後、ｒｅａｄｏｕ
ｔ端からＶ１として出力される。時限（２）の時、トラ
ンジスタＴ１はリセット信号ＲＳＴのパルスを受けてｏ
ｎになり、ノードＡの電圧に変化を生じさせる。そして
時限（３）の時、トランジスタＴ１は再びｏｆｆにな
り、ノードＡの電圧ＶＩＮはトランジスタＴ２、Ｔ３で
転換された後、ｒｅａｄｏｕｔ端からＶ２として出力さ
れる。以上から、信号Ｖ２−Ｖ１が光度に相当すること
がわかる。
タＴ３のソースに入力され、該トランジスタＴ３をｏｎ
にする。時限（１）の時、トランジスタＴ１はまだｏｆ
ｆの状態にあり、この時ノードＡの電圧ＶＩＮは、トラ
ンジスタＴ２、Ｔ３を経て増幅された後、ｒｅａｄｏｕ
ｔ端からＶ１として出力される。時限（２）の時、トラ
ンジスタＴ１はリセット信号ＲＳＴのパルスを受けてｏ
ｎになり、ノードＡの電圧に変化を生じさせる。そして
時限（３）の時、トランジスタＴ１は再びｏｆｆにな
り、ノードＡの電圧ＶＩＮはトランジスタＴ２、Ｔ３で
転換された後、ｒｅａｄｏｕｔ端からＶ２として出力さ
れる。以上から、信号Ｖ２−Ｖ１が光度に相当すること
がわかる。
【０００６】一般のイメージセンサは、上述したような
アクティブイメージセンサ複数個を行列状に配置したも
ので、各センサ素子においてイメージの役割を果たすの
はフォトダイオードである。図３は、このようなイメー
ジセンサのＩＣ配線図である。このうち、点線の四角は
各アクティブイメージセンサを表わしており、簡略化の
ため、導線部分は選択信号線ＳＬ、リセット信号線ＲＳ
Ｔ、電圧源導線ＶＢ、および出力端導線ｒｅａｄｏｕｔ
のみを示した。
アクティブイメージセンサ複数個を行列状に配置したも
ので、各センサ素子においてイメージの役割を果たすの
はフォトダイオードである。図３は、このようなイメー
ジセンサのＩＣ配線図である。このうち、点線の四角は
各アクティブイメージセンサを表わしており、簡略化の
ため、導線部分は選択信号線ＳＬ、リセット信号線ＲＳ
Ｔ、電圧源導線ＶＢ、および出力端導線ｒｅａｄｏｕｔ
のみを示した。
【０００７】ＣＭＯＳ技術に基づき、各アクティブイメ
ージセンサはそれぞれ選択信号線ＳＴ、リセット信号線
ＲＳＴの２本の制御線を使用しており、これらはいずれ
もポリシリコンを材料とする。また、電圧源導線ＶＢ、
およびｒｅａｄｏｕｔ端導線はいずれも金属を材料とす
る。
ージセンサはそれぞれ選択信号線ＳＴ、リセット信号線
ＲＳＴの２本の制御線を使用しており、これらはいずれ
もポリシリコンを材料とする。また、電圧源導線ＶＢ、
およびｒｅａｄｏｕｔ端導線はいずれも金属を材料とす
る。
【０００８】図１、３によれば、電圧源導線ＶＢ、およ
びｒｅａｄｏｕｔ端導線はそれぞれトランジスタＴ１、
Ｔ２のドレイン、およびトランジスタＴ３のソース（ｎ
形拡散域）にカップルしており、しかもトランジスタＴ
１のソースはトランジスタＴ２のゲート（ポリシリコン
よりなる）にもカップルしているため、各アクティブイ
メージセンサとも接触域とＮＭＯＳトランジスタを３個
ずつ、そしてフォトダイオードを１個必要とする。
びｒｅａｄｏｕｔ端導線はそれぞれトランジスタＴ１、
Ｔ２のドレイン、およびトランジスタＴ３のソース（ｎ
形拡散域）にカップルしており、しかもトランジスタＴ
１のソースはトランジスタＴ２のゲート（ポリシリコン
よりなる）にもカップルしているため、各アクティブイ
メージセンサとも接触域とＮＭＯＳトランジスタを３個
ずつ、そしてフォトダイオードを１個必要とする。
【０００９】
【発明が解決しようとする課題】このように、従来型の
アクティブイメージセンサにより構成されるイメージセ
ンサでは、フォトダイオード（画素）で感知された光度
の読出しに、その各フォトダイオードごとに、トランジ
スタＴ１、Ｔ２、Ｔ３よりなる一組の読出し回路を各別
に必要とし、集積回路の面積を広くするともに製造工程
を複雑にするという不利がある。
アクティブイメージセンサにより構成されるイメージセ
ンサでは、フォトダイオード（画素）で感知された光度
の読出しに、その各フォトダイオードごとに、トランジ
スタＴ１、Ｔ２、Ｔ３よりなる一組の読出し回路を各別
に必要とし、集積回路の面積を広くするともに製造工程
を複雑にするという不利がある。
【００１０】そこで、本発明は、相接する２つのアクテ
ィブイメージセンサのフォトダイオードが一組の読出し
回路を共用できるようなアクティブイメージセンサを提
供し、これによって、集積回路の面積縮小、製造工程の
複雑度の減少に大きく貢献しようとするものである。
ィブイメージセンサのフォトダイオードが一組の読出し
回路を共用できるようなアクティブイメージセンサを提
供し、これによって、集積回路の面積縮小、製造工程の
複雑度の減少に大きく貢献しようとするものである。
【００１１】
【課題を解決するための手段】本発明の共用読出し構造
を有するアクティブイメージセンサは、可変電圧源の電
圧を適切な時間割方式で制御することにより、２つのフ
ォトダイオード（画素）が１組の読出し回路を共用する
ことができるものであり、このようなアクティブイメー
ジセンサはまた、従来型のアクティブイメージセンサで
必要とする出力選択トランジスタを必要としない。しか
も、本発明の共用読出し構造を有するアクティブイメー
ジセンサは、ＮＭＯＳトランジスタを４個、フォトダイ
オードを２個、そして接触域を３個必要とするだけです
む。
を有するアクティブイメージセンサは、可変電圧源の電
圧を適切な時間割方式で制御することにより、２つのフ
ォトダイオード（画素）が１組の読出し回路を共用する
ことができるものであり、このようなアクティブイメー
ジセンサはまた、従来型のアクティブイメージセンサで
必要とする出力選択トランジスタを必要としない。しか
も、本発明の共用読出し構造を有するアクティブイメー
ジセンサは、ＮＭＯＳトランジスタを４個、フォトダイ
オードを２個、そして接触域を３個必要とするだけです
む。
【００１２】すなわち、本発明の共用読出し構造を有す
るアクティブイメージセンサは、第１のフォトダイオー
ドＤ１の陽極は接地され、陰極は第１のＮＭＯＳトラン
ジスタＭ１のソースにカップルされており、その第１の
ＮＭＯＳトランジスタＭ１のゲートは第１の選択信号Ｓ
１にカップルされる、第１のフォトダイオードＤ１およ
びその選択用の第１のＮＭＯＳトランジスタＭ１、第２
のフォトダイオードＤ２の陽極は接地され、陰極は第２
のＮＭＯＳトランジスタＭ２のソースにカップルされて
おり、その第２のＮＭＯＳトランジスタＭ２のゲートは
第２の選択信号Ｓ２にカップルされる、第２のフォトダ
イオードＤ２およびその選択用の第２のＮＭＯＳトラン
ジスタＭ２、ならびに第１および第２のＮＭＯＳトラン
ジスタＭ１、Ｍ２のドレインは、第３のＮＭＯＳトラン
ジスタＭ３のソースおよび第４のＮＭＯＳトランジスタ
Ｍ４のゲートとカップルされており、第３および第４の
ＮＭＯＳトランジスタＭ３。Ｍ４のドレインはいずれ
も、高電位と低電位の２段階の電圧値に切り換える可変
電圧源ＶＣにカップルされており、第３のＮＭＯＳトラ
ンジスタＭ３のゲートはリセット信号ＲＳＴにカップル
され、第４のＮＭＯＳトランジスタＭ４のソースに読み
出しの出力端がある、リセット用の第３のＮＭＯＳトラ
ンジスタおよび読み出し用の第４のＮＭＯＳトランジス
タ、を有する。そして、可変電圧源ＶＣが高電位のと
き、第１のトランジスタＭ１が第１の選択信号Ｓ１の出
力パルスを受けて、または第２のトランジスタＭ２が第
２の選択信号Ｓ２の出力パルスを受けてｏｎとなると、
第４のトランジスタＭ４は、４個のトタンジスタＭ１、
Ｍ２、Ｍ３、Ｍ４の接続点であるノードＢの電圧に相当
する第１の平衡電圧をソースから出力する。また、第３
のＮＭＯＳトランジスタＭ３にリセット信号ＲＳＴが入
力されてこれがｏｎとなると、ノードＢの電圧が別の電
圧値に推移した後、リセット信号ＲＳＴの除去とともに
第３のトランジスタＭ３が再びｏｆｆとなって、第４の
トランジスタＭ４のソースからノードＢの電圧値に相当
する第２の平衡電圧が出力される。そして、これら第２
と第１の平衡電圧の差が、第１のフォトダイオードＤ１
又は第２のフォトダイオードＤ２が感知した光度として
取り出され、ついで、可変電圧源ＶＣを低電位に切り換
え、第１の選択信号ＳＩ又は第２の選択信号Ｓ２の出力
パルスを除去して第１のトランジスタＭ１又は第２のト
ランジスタＭ２をｏｆｆにした後、第３のトランジスタ
Ｍ３をリセット信号ＲＳＴによりｏｎとすることによ
り、ノードＢの電圧値をリセットする。
るアクティブイメージセンサは、第１のフォトダイオー
ドＤ１の陽極は接地され、陰極は第１のＮＭＯＳトラン
ジスタＭ１のソースにカップルされており、その第１の
ＮＭＯＳトランジスタＭ１のゲートは第１の選択信号Ｓ
１にカップルされる、第１のフォトダイオードＤ１およ
びその選択用の第１のＮＭＯＳトランジスタＭ１、第２
のフォトダイオードＤ２の陽極は接地され、陰極は第２
のＮＭＯＳトランジスタＭ２のソースにカップルされて
おり、その第２のＮＭＯＳトランジスタＭ２のゲートは
第２の選択信号Ｓ２にカップルされる、第２のフォトダ
イオードＤ２およびその選択用の第２のＮＭＯＳトラン
ジスタＭ２、ならびに第１および第２のＮＭＯＳトラン
ジスタＭ１、Ｍ２のドレインは、第３のＮＭＯＳトラン
ジスタＭ３のソースおよび第４のＮＭＯＳトランジスタ
Ｍ４のゲートとカップルされており、第３および第４の
ＮＭＯＳトランジスタＭ３。Ｍ４のドレインはいずれ
も、高電位と低電位の２段階の電圧値に切り換える可変
電圧源ＶＣにカップルされており、第３のＮＭＯＳトラ
ンジスタＭ３のゲートはリセット信号ＲＳＴにカップル
され、第４のＮＭＯＳトランジスタＭ４のソースに読み
出しの出力端がある、リセット用の第３のＮＭＯＳトラ
ンジスタおよび読み出し用の第４のＮＭＯＳトランジス
タ、を有する。そして、可変電圧源ＶＣが高電位のと
き、第１のトランジスタＭ１が第１の選択信号Ｓ１の出
力パルスを受けて、または第２のトランジスタＭ２が第
２の選択信号Ｓ２の出力パルスを受けてｏｎとなると、
第４のトランジスタＭ４は、４個のトタンジスタＭ１、
Ｍ２、Ｍ３、Ｍ４の接続点であるノードＢの電圧に相当
する第１の平衡電圧をソースから出力する。また、第３
のＮＭＯＳトランジスタＭ３にリセット信号ＲＳＴが入
力されてこれがｏｎとなると、ノードＢの電圧が別の電
圧値に推移した後、リセット信号ＲＳＴの除去とともに
第３のトランジスタＭ３が再びｏｆｆとなって、第４の
トランジスタＭ４のソースからノードＢの電圧値に相当
する第２の平衡電圧が出力される。そして、これら第２
と第１の平衡電圧の差が、第１のフォトダイオードＤ１
又は第２のフォトダイオードＤ２が感知した光度として
取り出され、ついで、可変電圧源ＶＣを低電位に切り換
え、第１の選択信号ＳＩ又は第２の選択信号Ｓ２の出力
パルスを除去して第１のトランジスタＭ１又は第２のト
ランジスタＭ２をｏｆｆにした後、第３のトランジスタ
Ｍ３をリセット信号ＲＳＴによりｏｎとすることによ
り、ノードＢの電圧値をリセットする。
【００１３】第１の選択信号Ｓ１と第２の選択信号Ｓ２
のパルスの出力時間が間が重なることはなく、また、第
３のＮＭＯＳトランジスタがｏｎになる時間は可変電圧
源が高電圧状態にある時間よりも短い。
のパルスの出力時間が間が重なることはなく、また、第
３のＮＭＯＳトランジスタがｏｎになる時間は可変電圧
源が高電圧状態にある時間よりも短い。
【００１４】このアクティブイメージセンサの動作をま
とめると次のようになる。 （１）可変電圧を高電位に切り換えると、第１（または
第２）のＮＭＯＳトランジスタが第１（または第２）の
選択信号の出力パルスを受けてｏｎになり、第４のＮＭ
ＯＳトランジスタはそのゲート電圧値に相当する電圧値
をソースから出力して第１の平衡電圧状態に達する。 （２）第３のＮＭＯＳトランジスタがリセット信号の出
力パルスを受けてｏｎになると、第４のＮＭＯＳトラン
ジスタはそのゲート電圧値に相当する電圧値をソースか
ら出力し、第２の平衡電圧状態に達する。第２および第
１の平衡電圧の差が、第１（または第２）のフォトダイ
オードが感知した光度に相当する。 （３）可変電圧を低電位に切り換えると、第１（または
第２）の選択信号からパルスは出力されず、第１（また
は第２）のＮＭＯＳトランジスタはｏｆｆの状態にな
る。 （４）第３のＮＭＯＳトランジスタがリセット信号の出
力パルスを受けてｏｎになると、第４のＮＭＯＳトラン
ジスタのゲート電圧がリセットされ、第４のＮＭＯＳト
ランジスタはｏｆｆの状態になる。 （５）以上の動作を繰り返し、各フォトダイオードが感
知した光度を読取っていく。
とめると次のようになる。 （１）可変電圧を高電位に切り換えると、第１（または
第２）のＮＭＯＳトランジスタが第１（または第２）の
選択信号の出力パルスを受けてｏｎになり、第４のＮＭ
ＯＳトランジスタはそのゲート電圧値に相当する電圧値
をソースから出力して第１の平衡電圧状態に達する。 （２）第３のＮＭＯＳトランジスタがリセット信号の出
力パルスを受けてｏｎになると、第４のＮＭＯＳトラン
ジスタはそのゲート電圧値に相当する電圧値をソースか
ら出力し、第２の平衡電圧状態に達する。第２および第
１の平衡電圧の差が、第１（または第２）のフォトダイ
オードが感知した光度に相当する。 （３）可変電圧を低電位に切り換えると、第１（または
第２）の選択信号からパルスは出力されず、第１（また
は第２）のＮＭＯＳトランジスタはｏｆｆの状態にな
る。 （４）第３のＮＭＯＳトランジスタがリセット信号の出
力パルスを受けてｏｎになると、第４のＮＭＯＳトラン
ジスタのゲート電圧がリセットされ、第４のＮＭＯＳト
ランジスタはｏｆｆの状態になる。 （５）以上の動作を繰り返し、各フォトダイオードが感
知した光度を読取っていく。
【００１５】
【発明の実施の形態】本発明の目的、特徴および長所を
さらに明瞭にするため、以下に本発明の実施例を挙げて
詳しく説明する。
さらに明瞭にするため、以下に本発明の実施例を挙げて
詳しく説明する。
【００１６】実施例 図４に示されるように、本発明に係る共用読出し構造を
有するアクティブイメージセンサの連結関係は次の通り
である。第１のフォトダイオードＤ１の陽極は接地さ
れ、陰極は第１のＮＭＯＳトランジスタＭ１のソースに
カップルされており、その第１のトランジスタＭ１のゲ
ートは第１の選択信号Ｓ１にカップルされる。第２のフ
ォトダイオードＤ２の陽極は接地され、陰極は第２のＮ
ＭＯＳトランジスタＭ２のソースにカップルされてお
り、第２のトランジスタＭ２のゲートは第２の選択信号
Ｓ２にカップルされる。
有するアクティブイメージセンサの連結関係は次の通り
である。第１のフォトダイオードＤ１の陽極は接地さ
れ、陰極は第１のＮＭＯＳトランジスタＭ１のソースに
カップルされており、その第１のトランジスタＭ１のゲ
ートは第１の選択信号Ｓ１にカップルされる。第２のフ
ォトダイオードＤ２の陽極は接地され、陰極は第２のＮ
ＭＯＳトランジスタＭ２のソースにカップルされてお
り、第２のトランジスタＭ２のゲートは第２の選択信号
Ｓ２にカップルされる。
【００１７】第３のＮＭＯＳトランジスタＭ３のソース
は、第１および第２のトランジスタ（Ｍ１、Ｍ２）両者
のドレイン、ならびに第４のＮＭＯＳトランジスタＭ４
のゲートにカップルされており、第３および第４のトラ
ンジスタ（Ｍ３、Ｍ４）両者のドレインは可変電圧源Ｖ
Ｃにカップルされており、第３のトランジスタのゲート
はリセット信号ＲＳＴにカップルされる。
は、第１および第２のトランジスタ（Ｍ１、Ｍ２）両者
のドレイン、ならびに第４のＮＭＯＳトランジスタＭ４
のゲートにカップルされており、第３および第４のトラ
ンジスタ（Ｍ３、Ｍ４）両者のドレインは可変電圧源Ｖ
Ｃにカップルされており、第３のトランジスタのゲート
はリセット信号ＲＳＴにカップルされる。
【００１８】第１、第２の選択信号（Ｓ１、Ｓ２）およ
びリセット信号ＲＳＴの切り換えを時間割制御し、合わ
せて可変電圧源ＶＣの電位を切り換えることにより、第
１、第２のフォトダイオード（Ｄ１、Ｄ２）により感知
された光度を、第４のＮＭＯＳトランジスタＭ４のソー
スにある出力端ｒｅａｄｏｕｔから読取ることができ
る。ここで、可変電圧源ＶＣは、高電圧と低電圧の２つ
の状態（例えば３Ｖと０Ｖなど）に切り換えることがで
きる。
びリセット信号ＲＳＴの切り換えを時間割制御し、合わ
せて可変電圧源ＶＣの電位を切り換えることにより、第
１、第２のフォトダイオード（Ｄ１、Ｄ２）により感知
された光度を、第４のＮＭＯＳトランジスタＭ４のソー
スにある出力端ｒｅａｄｏｕｔから読取ることができ
る。ここで、可変電圧源ＶＣは、高電圧と低電圧の２つ
の状態（例えば３Ｖと０Ｖなど）に切り換えることがで
きる。
【００１９】図５に示されたイメージセンサは、本発明
の共用読出し構造を有するアクティブイメージセンサ複
数個を行列状に配置したものである。ここではフォトダ
イオードの所在地のみを示してある。イメージセンサ
は、フォトダイオードが感知した光度を水平方向に沿っ
て第１行から第ｎ行まで読取り、それに処理を加えたも
のを光度として出力する。
の共用読出し構造を有するアクティブイメージセンサ複
数個を行列状に配置したものである。ここではフォトダ
イオードの所在地のみを示してある。イメージセンサ
は、フォトダイオードが感知した光度を水平方向に沿っ
て第１行から第ｎ行まで読取り、それに処理を加えたも
のを光度として出力する。
【００２０】本発明では上下に隣り合ったフォトダイオ
ード（Ｄ１とＤ２）が合体して１つの単位となってお
り、第１、第２の選択信号（Ｓ１、Ｓ２）およびリセッ
ト信号ＲＳＴの切り換えを時間割制御し、合わせて可変
電圧源ＶＣの電位を切り換えることにより、共用読出し
構造を有するアクティブイメージセンサとしての目的を
達成している。
ード（Ｄ１とＤ２）が合体して１つの単位となってお
り、第１、第２の選択信号（Ｓ１、Ｓ２）およびリセッ
ト信号ＲＳＴの切り換えを時間割制御し、合わせて可変
電圧源ＶＣの電位を切り換えることにより、共用読出し
構造を有するアクティブイメージセンサとしての目的を
達成している。
【００２１】図６により、本発明の共用読出し構造を有
するアクティブイメージセンサの作動原理を説明する。
なお、この図６の波形タイミング図は説明のための簡略
図であって、実際の電圧値や時間スケールに基づいて作
成されたものではない。
するアクティブイメージセンサの作動原理を説明する。
なお、この図６の波形タイミング図は説明のための簡略
図であって、実際の電圧値や時間スケールに基づいて作
成されたものではない。
【００２２】可変電圧源ＶＣが高電圧状態（３Ｖ）にあ
るとき、第１のトランジスタＭ１は第１の選択信号Ｓ１
の出力パルス（５Ｖ）を受けてｏｎとなる。図６中の時
限（ａ）の時、第４のトランジスタＭ４は、ノードＢの
電圧ＶR に相当する電圧値をソースにある出力端ｒｅａ
ｄｏｕｔから出力する。つまり、第１の平衡電圧Ｖou t
１が出力されるわけである。リセット信号の出力パルス
（５Ｖ）が第３のＮＭＯＳトランジスタＭ３に達すると
Ｍ３はｏｎとなる。このときノードＢの電圧ＶR は時限
（ｂ）を経て別の電圧値に推移する。
るとき、第１のトランジスタＭ１は第１の選択信号Ｓ１
の出力パルス（５Ｖ）を受けてｏｎとなる。図６中の時
限（ａ）の時、第４のトランジスタＭ４は、ノードＢの
電圧ＶR に相当する電圧値をソースにある出力端ｒｅａ
ｄｏｕｔから出力する。つまり、第１の平衡電圧Ｖou t
１が出力されるわけである。リセット信号の出力パルス
（５Ｖ）が第３のＮＭＯＳトランジスタＭ３に達すると
Ｍ３はｏｎとなる。このときノードＢの電圧ＶR は時限
（ｂ）を経て別の電圧値に推移する。
【００２３】時限（ｃ）の時、リセット信号の出力パル
スは除去され、第３のトランジスタＭ３は再びｏｆｆ状
態となる。この時第４のトランジスタは、ノードＢの電
圧値に相当する電圧値、すなわち第２の平衡電圧Ｖout
２を出力する。その第２と第１の平衡電圧の差（Ｖout
２−Ｖout １）は、第１のフォトダイオードＤ１（ある
いは第２のフォトダイオードＤ２）が感知した光度に相
当する。ついで、可変電圧源ＶＣを低電圧状態（０Ｖ）
に切り換え、第１の選択信号ＳＩの出力パルスを除去
し、第１のトランジスタＭ１をｏｆｆ状態にする。
スは除去され、第３のトランジスタＭ３は再びｏｆｆ状
態となる。この時第４のトランジスタは、ノードＢの電
圧値に相当する電圧値、すなわち第２の平衡電圧Ｖout
２を出力する。その第２と第１の平衡電圧の差（Ｖout
２−Ｖout １）は、第１のフォトダイオードＤ１（ある
いは第２のフォトダイオードＤ２）が感知した光度に相
当する。ついで、可変電圧源ＶＣを低電圧状態（０Ｖ）
に切り換え、第１の選択信号ＳＩの出力パルスを除去
し、第１のトランジスタＭ１をｏｆｆ状態にする。
【００２４】時限（ｄ）では、第３のトランジスタＭ３
がリセット信号の出力パルス（５Ｖ）を受けてｏｎとな
り、これによってノードＢの電圧値を可変電圧源ＶＣの
電位（０Ｖ）に近づけ、ノードＢの電圧値をリセットす
る。以上よりフォトダイオードＤ１の読取りが完了す
る。
がリセット信号の出力パルス（５Ｖ）を受けてｏｎとな
り、これによってノードＢの電圧値を可変電圧源ＶＣの
電位（０Ｖ）に近づけ、ノードＢの電圧値をリセットす
る。以上よりフォトダイオードＤ１の読取りが完了す
る。
【００２５】ついで、フォトダイオードＤ２が感知した
光度を読取るには、第１のトランジスタＭ１と第１の選
択信号Ｓ１を、第２のトランジスタＭ２と第２の選択信
号Ｓ２でそれぞれ置き換え、上述した手続きを繰り返せ
ばよい。
光度を読取るには、第１のトランジスタＭ１と第１の選
択信号Ｓ１を、第２のトランジスタＭ２と第２の選択信
号Ｓ２でそれぞれ置き換え、上述した手続きを繰り返せ
ばよい。
【００２６】第１の選択信号Ｓ１と第２の選択信号Ｓ２
のパルスの出力時間が重なることはなく、また、第３の
トランジスタＭ３がｏｎになる時間は可変電圧源ＶＣが
高電圧状態にある時間よりも短い。
のパルスの出力時間が重なることはなく、また、第３の
トランジスタＭ３がｏｎになる時間は可変電圧源ＶＣが
高電圧状態にある時間よりも短い。
【００２７】
【発明の効果】以上詳述したところより明らかなとお
り、本発明に係る共用読出し構造を有するアクティブイ
メージセンサは、１単位として、フォトダイオード２個
に対し、ＮＭＯＳトランジスタを４個、そして接触域を
３個必要とするだけである。これに対し、従来型のイメ
ージセンサは、１単位として、フォトダイオード１個に
対し、ＮＭＯＳトランジスタ３個、そして接触域３個が
必要である。
り、本発明に係る共用読出し構造を有するアクティブイ
メージセンサは、１単位として、フォトダイオード２個
に対し、ＮＭＯＳトランジスタを４個、そして接触域を
３個必要とするだけである。これに対し、従来型のイメ
ージセンサは、１単位として、フォトダイオード１個に
対し、ＮＭＯＳトランジスタ３個、そして接触域３個が
必要である。
【００２８】したがって、解像度が６４０×４８０の場
合を例にとると、従来型のイメージセンサを利用した場
合は、フォトダイオードが６４０×４８０個、ＮＭＯＳ
トランジスタと接触域をそれぞれ６４０×４８０×３個
が必要であるのに対し、本発明によるイメージセンサを
使用すれば、フォトダイオードが６４０×４８０個、Ｎ
ＭＯＳトランジスタが６４０×４８０×２個、接触域が
６４０×４８０×１．５個、ですみ、必要なＮＭＯＳト
ランジスタと接触域の数を大幅に減らせることがわか
る。よって、集積回路の製作時に面積の大幅な削減が可
能であり、性能向上につながる。
合を例にとると、従来型のイメージセンサを利用した場
合は、フォトダイオードが６４０×４８０個、ＮＭＯＳ
トランジスタと接触域をそれぞれ６４０×４８０×３個
が必要であるのに対し、本発明によるイメージセンサを
使用すれば、フォトダイオードが６４０×４８０個、Ｎ
ＭＯＳトランジスタが６４０×４８０×２個、接触域が
６４０×４８０×１．５個、ですみ、必要なＮＭＯＳト
ランジスタと接触域の数を大幅に減らせることがわか
る。よって、集積回路の製作時に面積の大幅な削減が可
能であり、性能向上につながる。
【００２９】また、本発明で必要な回路は簡単且つ制御
しやすいため、信頼度の向上に有用である。このほか、
本発明によるアクティブイメージセンサは、従来型のイ
メージセンサに必要な出力選択トランジスタを必要とし
ない。
しやすいため、信頼度の向上に有用である。このほか、
本発明によるアクティブイメージセンサは、従来型のイ
メージセンサに必要な出力選択トランジスタを必要とし
ない。
【００３０】以上に好ましい実施例を開示したが、これ
らは決して本発明の範囲を限定するものではなく、当該
技術に熟知した者ならば誰でも、本発明の精神と領域を
脱しない範囲内で各種の変動や潤色を加えることができ
るものであり、従って本発明の保護範囲は特許請求の範
囲で指定した内容を基準とする。
らは決して本発明の範囲を限定するものではなく、当該
技術に熟知した者ならば誰でも、本発明の精神と領域を
脱しない範囲内で各種の変動や潤色を加えることができ
るものであり、従って本発明の保護範囲は特許請求の範
囲で指定した内容を基準とする。
【図面の簡単な説明】
【図１】従来型のアクティブイメージセンサの回路図で
ある。
ある。
【図２】図１で示された回路の作動タイミング図であ
る。
る。
【図３】従来型のアクティブイメージセンサで構成され
るイメージセンサの概要配置図である。
るイメージセンサの概要配置図である。
【図４】本発明の実施例によるアクティブイメージセン
サの回路図である。
サの回路図である。
【図５】本発明によるアクティブイメージセンサで構成
されるイメージセンサの概要配置図である。
されるイメージセンサの概要配置図である。
【図６】図４で示される回路の作動タイミング図であ
る。
る。
【符号の説明】 ＶＢ 定圧電圧源 Ｔ１〜Ｔ３ ＮＭＯＳトランジスタ Ｄｐ フォトダイオード ＲＳＴ リセット信号 ＶＩＮ ノードＡにおける電圧 Ｒｅａｄｏｕｔ 出力端 ＳＬ 選択信号 ＶＣ 可変電圧源 Ｍ１〜Ｍ４ ＮＭＯＳトランジスタ ＶR ノードＢにおける電圧 Ｓ１ 第１の選択信号 Ｓ２ 第２の選択信号 Ｄ１、Ｄ２ フォトダイオード
Claims (3)
- 【請求項１】 第１のフォトダイオードの陽極は接地さ
れ、陰極は第１のＮＭＯＳトランジスタのソースにカッ
プルされており、その第１のＮＭＯＳトランジスタのゲ
ートは第１の選択信号にカップルされる、第１のフォト
ダイオードおよび第１のＮＭＯＳトランジスタ、 第２のフォトダイオードの陽極は接地され、陰極は第２
のＮＭＯＳトランジスタのソースにカップルされてお
り、その第２のＮＭＯＳトランジスタのゲートは第２の
選択信号にカップルされる、第２のフォトダイオードお
よび第２のＮＭＯＳトランジスタ、ならびに前記第１お
よび第２のＮＭＯＳトランジスタのドレインは、第３の
ＮＭＯＳトランジスタのソースおよび第４のＮＭＯＳト
ランジスタのゲートとカップルされており、前記第３お
よび第４のＮＭＯＳトランジスタのドレインはいずれも
可変電圧源にカップルされており、前記第３のＮＭＯＳ
トランジスタのゲートはリセット信号にカップルされ
る、第３のＮＭＯＳトランジスタおよび第４のＮＭＯＳ
トランジスタ、を有し、 前記第１、第２の選択信号およびリセット信号の切り換
えを時間割制御し、合わせて前記可変電圧源の電位を切
り換えることにより、前記第１、第２のフォトダイオー
ドにより感知された光度を、前記第４のＮＭＯＳトラン
ジスタのソースにある出力端から読取ることができるこ
とを特徴とする、共用読出し構造を有するアクティブイ
メージセンサ。 - 【請求項２】 前記可変電圧源が高電圧と低電圧の２つ
の状態に切り換えることができ、前記アクティブイメー
ジセンサの作動順序が、 （１）可変電圧源を高電圧状態に切り換え、第１（また
は第２）のＮＭＯＳトランジスタに第１（または第２）
の選択信号の出力パルスを入力してｏｎにし、前記第４
のＮＭＯＳトランジスタのソースからゲート電圧値に相
当する電圧値を出力させ、第１の平衡電圧状態に達する
ような段階、 （２）前記第３のＮＭＯＳトランジスタに前記リセット
信号の出力パルスを入力してｏｎにし、前記第４のＮＭ
ＯＳトランジスタのソースからゲート電圧値に相当する
電圧値を出力させて第２の平衡電圧状態に達し、前記第
２および第１の平衡電圧の差が、前記第１（または第
２）のフォトダイオードが感知した光度に相当するよう
にする段階、 （３）前記可変電圧源を低電圧状態に切り換え、第１
（または第２）の選択信号からのパルスの出力をやめ、
前記第１（または第２）のＮＭＯＳトランジスタをｏｆ
ｆの状態にする段階、 （４）前記第３のＮＭＯＳトランジスタにリセット信号
の出力パルスを入力してｏｎにすることにより、前記第
４のＮＭＯＳトランジスタのゲート電圧をリセットし、
第４のＮＭＯＳトランジスタをｏｆｆの状態にする段
階、 （５）以上の一連の動作を繰り返し、次のフォトダイオ
ードが感知した光度を読取る段階、 の各段階よりなることを特徴とする、請求項１に記載の
アクティブイメージセンサ。 - 【請求項３】 前記第１の選択信号と前記第２の選択信
号のパルスの出力時間が重なることはなく、また、前記
第３のＮＭＯＳトランジスタがｏｎになる時間は前記可
変電圧源が高電圧状態にある時間よりも短いことを特徴
とする、請求項２に記載の共用読出し構造を有するアク
ティブイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11020502A JP2000224482A (ja) | 1999-01-28 | 1999-01-28 | 共用読出し構造を有するアクティブイメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11020502A JP2000224482A (ja) | 1999-01-28 | 1999-01-28 | 共用読出し構造を有するアクティブイメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000224482A true JP2000224482A (ja) | 2000-08-11 |
Family
ID=12028947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11020502A Pending JP2000224482A (ja) | 1999-01-28 | 1999-01-28 | 共用読出し構造を有するアクティブイメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000224482A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003249638A (ja) * | 2002-01-11 | 2003-09-05 | Hynix Semiconductor Inc | イメージセンサ |
| WO2004047428A1 (ja) * | 2002-11-20 | 2004-06-03 | Sony Corporation | 固体撮像装置 |
| WO2004073301A1 (ja) * | 2003-02-13 | 2004-08-26 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置、その駆動方法及びそれを用いたカメラ |
| US7116367B2 (en) | 2000-08-25 | 2006-10-03 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus having a reset transistor controlled by an output line |
| JP2008048458A (ja) * | 2007-10-19 | 2008-02-28 | Sony Corp | 固体撮像装置 |
| JP2008219423A (ja) * | 2007-03-02 | 2008-09-18 | Canon Inc | 撮像装置及び撮像システム |
| CN100466274C (zh) * | 2004-08-05 | 2009-03-04 | 株式会社东芝 | Cmos图像传感器 |
| JP2011015442A (ja) * | 2010-10-04 | 2011-01-20 | Sony Corp | 固体撮像装置 |
| CN101388953B (zh) * | 2004-07-09 | 2011-05-25 | 精工电子有限公司 | 光电转换器、图像传感器和信号读出电路 |
-
1999
- 1999-01-28 JP JP11020502A patent/JP2000224482A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7116367B2 (en) | 2000-08-25 | 2006-10-03 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus having a reset transistor controlled by an output line |
| JP2003249638A (ja) * | 2002-01-11 | 2003-09-05 | Hynix Semiconductor Inc | イメージセンサ |
| JP2010161390A (ja) * | 2002-01-11 | 2010-07-22 | Crosstek Capital Llc | イメージセンサ |
| KR100979197B1 (ko) * | 2002-11-20 | 2010-08-31 | 소니 주식회사 | 고체촬상장치 |
| WO2004047428A1 (ja) * | 2002-11-20 | 2004-06-03 | Sony Corporation | 固体撮像装置 |
| US10778918B2 (en) | 2002-11-20 | 2020-09-15 | Sony Corporation | Solid-state imaging device |
| US8994863B2 (en) | 2002-11-20 | 2015-03-31 | Sony Corporation | Solid state imaging device having a plurality of unit cells |
| US8482643B2 (en) | 2002-11-20 | 2013-07-09 | Sony Corporation | Solid-state imaging device including a plurality of pixels and a plurality of signal lines |
| CN101742132B (zh) * | 2002-11-20 | 2012-11-14 | 索尼株式会社 | 固态成像器件 |
| US7671912B2 (en) | 2002-11-20 | 2010-03-02 | Sony Corporation | Solid-state imaging apparatus |
| CN1732681B (zh) * | 2002-11-20 | 2010-06-23 | 索尼株式会社 | 固态成像器件 |
| US8106431B2 (en) | 2003-02-13 | 2012-01-31 | Panasonic Corporation | Solid state imaging apparatus, method for driving the same and camera using the same |
| US8084796B2 (en) | 2003-02-13 | 2011-12-27 | Panasonic Corporation | Solid state imaging apparatus, method for driving the same and camera using the same |
| US7436010B2 (en) | 2003-02-13 | 2008-10-14 | Matsushita Electric Industrial Co., Ltd. | Solid state imaging apparatus, method for driving the same and camera using the same |
| US8378401B2 (en) | 2003-02-13 | 2013-02-19 | Panasonic Corporation | Solid state imaging apparatus, method for driving the same and camera using the same |
| WO2004073301A1 (ja) * | 2003-02-13 | 2004-08-26 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置、その駆動方法及びそれを用いたカメラ |
| CN101388953B (zh) * | 2004-07-09 | 2011-05-25 | 精工电子有限公司 | 光电转换器、图像传感器和信号读出电路 |
| CN100466274C (zh) * | 2004-08-05 | 2009-03-04 | 株式会社东芝 | Cmos图像传感器 |
| JP2008219423A (ja) * | 2007-03-02 | 2008-09-18 | Canon Inc | 撮像装置及び撮像システム |
| JP2008048458A (ja) * | 2007-10-19 | 2008-02-28 | Sony Corp | 固体撮像装置 |
| JP2011015442A (ja) * | 2010-10-04 | 2011-01-20 | Sony Corp | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6977363B2 (en) | Correlated double sampling circuit and CMOS image sensor including the same | |
| CN101753864B (zh) | 固态成像装置和使用该固态成像装置的成像*** | |
| US8558931B2 (en) | Method and image sensor pixel without address transistor | |
| US7250897B2 (en) | CMOS image sensor capable of performing analog correlated double sampling | |
| US7394054B2 (en) | Photoelectric converter and a method of driving the same | |
| US20060061675A1 (en) | Read-out circuit of image sensor | |
| US6570615B1 (en) | Pixel readout scheme for image sensors | |
| JPH07176689A (ja) | 半導体集積回路 | |
| JP4654046B2 (ja) | Ｃｍｏｓイメージセンサのクランプ回路 | |
| CN213241186U (zh) | 电子装置、芯片、面板以及解码器 | |
| EP3799422A1 (en) | Image sensor and operation method thereof | |
| JPH11355664A (ja) | 固体撮像装置およびその駆動方法 | |
| US20030164443A1 (en) | Image sensor | |
| US4413283A (en) | Solid-state imaging device | |
| JP2000224482A (ja) | 共用読出し構造を有するアクティブイメージセンサ | |
| US20100110248A1 (en) | Correlated double sampling circuit | |
| US7196726B2 (en) | CMOS sensor circuit having a voltage control circuit controlling a gate potential of a photodiode reset transistor to a potential other than power source potentials | |
| US5883668A (en) | Solid-state image pickup apparatus | |
| JPH04286464A (ja) | イメージセンサの出力回路 | |
| US6747700B1 (en) | Solid state image pickup apparatus having a plurality of split buses | |
| US7250592B2 (en) | Image sensor with improved sensitivity and method for driving the same | |
| JP6960259B2 (ja) | 撮像装置およびその駆動方法 | |
| US6952226B2 (en) | Stray-insensitive, leakage-independent image sensing with reduced sensitivity to device mismatch and parasitic routing capacitance | |
| JP2008306289A (ja) | 固体撮像装置、撮像装置 | |
| US7298403B2 (en) | Image reading device |