KR102489832B1 - 이미지 센서의 픽셀 어레이 및 이를 포함하는 이미지 센서 - Google Patents

이미지 센서의 픽셀 어레이 및 이를 포함하는 이미지 센서 Download PDF

Info

Publication number
KR102489832B1
KR102489832B1 KR1020180004297A KR20180004297A KR102489832B1 KR 102489832 B1 KR102489832 B1 KR 102489832B1 KR 1020180004297 A KR1020180004297 A KR 1020180004297A KR 20180004297 A KR20180004297 A KR 20180004297A KR 102489832 B1 KR102489832 B1 KR 102489832B1
Authority
KR
South Korea
Prior art keywords
transistors
selection
driving transistors
pixel
floating diffusion
Prior art date
Application number
KR1020180004297A
Other languages
English (en)
Other versions
KR20190086136A (ko
Inventor
오영선
김이태
최유정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180004297A priority Critical patent/KR102489832B1/ko
Priority to US16/175,097 priority patent/US10573682B2/en
Priority to CN201811548357.8A priority patent/CN110035242B/zh
Publication of KR20190086136A publication Critical patent/KR20190086136A/ko
Application granted granted Critical
Publication of KR102489832B1 publication Critical patent/KR102489832B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서의 픽셀 어레이는 제1 픽셀 그룹을 포함한다. 제1 픽셀 그룹은 제1, 제2, 제3 및 제4 광전 변환부들 및 제1, 제2, 제3 및 제4 광전 변환부들에 의해 공유되는 제1 신호 발생부를 포함하는 제1, 제2, 제3 및 제4 단위 픽셀들을 구비한다. 제1 신호 발생부는 제1, 제2, 제3 및 제4 광전 변환부들과 연결되는 제1, 제2, 제3 및 제4 전송 트랜지스터들, 제1, 제2, 제3 및 제4 전송 트랜지스터들과 연결되는 제1 플로팅 확산 노드, 제1 플로팅 확산 노드와 연결되고, 서로 병렬 연결되는 복수의 구동 트랜지스터들, 및 제1, 제2, 제3 및 제4 광전 변환부들에서 수집된 제1, 제2, 제3 및 제4 광전하들에 대응하는 제1, 제2, 제3 및 제4 픽셀 신호들을 출력하는 제1 출력 단자와 복수의 구동 트랜지스터들 사이에 병렬 연결되고, 복수의 구동 트랜지스터들과 동일한 개수의 복수의 선택 트랜지스터들을 포함한다.

Description

이미지 센서의 픽셀 어레이 및 이를 포함하는 이미지 센서{PIXEL ARRAY INCLUDED IN IMAGE SENSOR AND IMAGE SENSOR INCLUDING THE SAME}
본 발명은 이미지 센서에 관한 것으로서, 더욱 상세하게는 이미지 센서에 포함되는 픽셀 어레이 및 상기 픽셀 어레이를 포함하는 이미지 센서에 관한 것이다.
이미지 센서는 외부에서 입사하는 입사광을 전기 신호로 변환하는 반도체 소자로서, 상기 입사광에 상응하는 영상 정보를 제공하고 있다. 일반적으로 이미지 센서의 단위 픽셀은 상기 입사광을 상기 전기 신호로 변환하기 위한 광전 변환부 및 신호 발생부를 포함한다. 최근에는 신호 발생부의 면적을 최소화하고 광전 변환부의 면적을 확보하기 위해, 복수의 광전 변환부들이 하나의 신호 발생부를 공유하는 공유 픽셀 구조가 연구되고 있다. 또한, 상기 공유 픽셀 구조를 유지하면서도 노이즈 특성 및 동작 속도를 개선하기 위한 연구가 진행되고 있다.
본 발명의 일 목적은 공유 픽셀 구조를 가지면서 동작 특성이 향상될 수 있는 이미지 센서의 픽셀 어레이를 제공하는 것이다.
본 발명의 다른 목적은 상기 픽셀 어레이를 포함하는 이미지 센서를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 이미지 센서의 픽셀 어레이는 제1 픽셀 그룹을 포함한다. 상기 제1 픽셀 그룹은 제1, 제2, 제3 및 제4 광전 변환부들 및 상기 제1, 제2, 제3 및 제4 광전 변환부들에 의해 공유되는 제1 신호 발생부를 포함하는 제1, 제2, 제3 및 제4 단위 픽셀들을 구비한다. 상기 제1 신호 발생부는 상기 제1, 제2, 제3 및 제4 광전 변환부들과 연결되는 제1, 제2, 제3 및 제4 전송 트랜지스터들, 상기 제1, 제2, 제3 및 제4 전송 트랜지스터들과 연결되는 제1 플로팅 확산 노드, 상기 제1 플로팅 확산 노드와 연결되고, 서로 병렬 연결되는 복수의 구동 트랜지스터들, 및 상기 제1, 제2, 제3 및 제4 광전 변환부들에서 수집된 제1, 제2, 제3 및 제4 광전하들에 대응하는 제1, 제2, 제3 및 제4 픽셀 신호들을 출력하는 제1 출력 단자와 상기 복수의 구동 트랜지스터들 사이에 병렬 연결되고, 상기 복수의 구동 트랜지스터들과 동일한 개수의 복수의 선택 트랜지스터들을 포함한다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 이미지 센서의 픽셀 어레이는 제1 픽셀 그룹을 포함한다. 상기 제1 픽셀 그룹은 제1 및 제2 광전 변환부들 및 상기 제1 및 제2 광전 변환부들에 의해 공유되는 제1 신호 발생부를 포함하는 제1 및 제2 단위 픽셀들을 구비한다. 상기 제1 신호 발생부는 상기 제1 및 제2 광전 변환부들과 연결되는 제1 및 제2 전송 트랜지스터들, 상기 제1 및 제2 전송 트랜지스터들과 연결되는 제1 플로팅 확산 노드, 상기 제1 플로팅 확산 노드와 연결되고, 서로 병렬 연결되는 복수의 구동 트랜지스터들, 및 상기 제1 및 제2 광전 변환부들에서 수집된 제1 및 제2 광전하들에 대응하는 제1 및 제2 픽셀 신호들을 출력하는 제1 출력 단자와 상기 복수의 구동 트랜지스터들 사이에 병렬 연결되고, 상기 복수의 구동 트랜지스터들과 동일한 개수의 복수의 선택 트랜지스터들을 포함한다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 이미지 센서는 픽셀 어레이 및 신호 처리 회로를 포함한다. 상기 픽셀 어레이는 입사광에 기초하여 복수의 픽셀 신호들을 발생한다. 상기 신호 처리 회로는 상기 복수의 픽셀 신호들에 기초하여 영상 데이터를 발생한다. 상기 픽셀 어레이는 복수의 광전 변환부들 및 상기 복수의 광전 변환부들에 의해 공유되는 제1 신호 발생부를 포함하는 복수의 단위 픽셀들을 구비하는 제1 픽셀 그룹을 포함한다. 상기 제1 신호 발생부는 상기 복수의 광전 변환부들과 연결되는 복수의 전송 트랜지스터들, 상기 복수의 전송 트랜지스터들과 연결되는 제1 플로팅 확산 노드, 상기 제1 플로팅 확산 노드와 연결되고, 서로 병렬 연결되는 복수의 구동 트랜지스터들, 및 상기 복수의 픽셀 신호들 중 적어도 하나를 출력하는 제1 출력 단자와 상기 복수의 구동 트랜지스터들 사이에 병렬 연결되고, 상기 복수의 구동 트랜지스터들과 동일한 개수의 복수의 선택 트랜지스터들을 포함한다.
상기와 같은 본 발명의 실시예들에 따른 픽셀 어레이 및 이를 포함하는 이미지 센서는, 복수의 광전 변환부들이 하나의 신호 발생부를 공유하는 공유 구조로 구현되며, 이 때 신호 발생부는 서로 병렬 연결되는 복수의 구동 트랜지스터들 및 서로 병렬 연결되는 복수의 선택 트랜지스터들을 포함할 수 있다.
복수의 구동 트랜지스터들을 서로 병렬 연결함으로써, 구동 트랜지스터들의 개수만큼 그 면적이 증가하여 다크 랜덤 노이즈 및 RTS 노이즈 등이 감소할 수 있고, 구동 트랜지스터들의 면적이 증가하고 이득이 증가하며 저항 값이 감소하여 픽셀 동작 속도가 증가하고 감소된 저항만큼 열 노이즈가 감소할 수 있다. 또한, 복수의 선택 트랜지스터들을 서로 병렬 연결함으로써, 선택 트랜지스터들의 면적이 증가하고 저항 값이 감소할 수 있다. 추가적으로, 하나의 구동 트랜지스터와 하나의 선택 트랜지스터를 하나의 라인을 이용하여 단순한 구조로 연결함으로써, 이웃한 픽셀과 커플링 커패시턴스가 증가하여 FPN 특성이 열화되는 것을 방지할 수 있다.
도 1a는 본 발명의 실시예들에 따른 이미지 센서의 픽셀 어레이를 나타내는 평면도이다.
도 1b는 본 발명의 실시예들에 따른 이미지 센서의 픽셀 어레이에 포함되는 하나의 픽셀 그룹을 나타내는 회로도이다.
도 2는 도 1b의 픽셀 그룹의 일 예를 나타내는 회로도이다.
도 3은 도 2의 픽셀 그룹의 레이아웃 배치의 일 예를 나타내는 평면도이다.
도 4 및 5는 도 1b의 픽셀 그룹의 다른 예들을 나타내는 회로도들이다.
도 6 및 7은 도 5의 픽셀 그룹의 레이아웃 배치의 예들을 나타내는 평면도들이다.
도 8 및 9는 도 1b의 픽셀 그룹의 또 다른 예들을 나타내는 회로도들이다.
도 10은 도 9의 픽셀 그룹의 레이아웃 배치의 일 예를 나타내는 평면도이다.
도 11은 도 1b의 픽셀 그룹의 또 다른 예를 나타내는 회로도이다.
도 12는 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도이다.
도 13은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1a는 본 발명의 실시예들에 따른 이미지 센서의 픽셀 어레이를 나타내는 평면도이다.
도 1a를 참조하면, 이미지 센서의 픽셀 어레이(10)는 제1 픽셀 그룹(PG1) 및 제2 픽셀 그룹(PG2)을 포함한다.
제1 픽셀 그룹(PG1)은 매트릭스 형태로 배열되는 복수의 단위 픽셀들(P11, P12, ..., P1Y, ..., PX1, PX2,..., PXY)을 포함한다. 복수의 단위 픽셀들(P11~P1Y, PX1~PXY)은 서로 교차(예를 들어, 직교)하는 제1 방향(D1) 및 제2 방향(D2)으로 각각 X개 및 Y개가 배치되는 X*Y(X, Y는 자연수)개의 단위 픽셀들을 포함할 수 있다.
제2 픽셀 그룹(PG2)은 제1 픽셀 그룹(PG1)과 인접하여 배치되며, 매트릭스 형태로 배열되는 복수의 단위 픽셀들(P1(Y+1), P1(Y+2), ..., P1(2Y), ..., PX(Y+1), PX(Y+2),..., PX(2Y))을 포함한다. 제2 픽셀 그룹(PG2)은 제1 픽셀 그룹(PG1)과 동일한 구조를 가질 수 있다.
도 1b를 참조하여 후술하는 것처럼, 하나의 픽셀 그룹은 하나의 신호 발생부(즉, 하나의 플로팅 확산 노드)를 공유하도록 구현될 수 있다.
도 1a에서는 두 개의 픽셀 그룹들(PG1, PG2)이 제2 방향(D2)을 따라 배열되는 것으로 도시하였으나, 실시예에 따라서 두 개의 픽셀 그룹들은 제1 방향(D1)을 따라 배열될 수도 있다. 또한, 도 1a에서는 픽셀 어레이(10)가 두 개의 픽셀 그룹들(PG1, PG2)을 포함하는 것으로 도시하였으나, 실시예에 따라서 픽셀 어레이는 제1 및 제2 방향들(D1, D2)을 따라 배열되는 임의의 복수 개의 픽셀 그룹들을 포함할 수 있다.
도 1b는 본 발명의 실시예들에 따른 이미지 센서의 픽셀 어레이에 포함되는 하나의 픽셀 그룹을 나타내는 회로도이다.
도 1b를 참조하면, 픽셀 그룹(100)은 복수의 광전 변환부들(PD1, PD2, ..., PDN) 및 신호 발생부(110)를 포함한다.
복수의 광전 변환부들(PD1~PDN)은 광전 변환을 수행한다. 즉, 복수의 광전 변환부들(PD1~PDN)은 광 집적 모드(integration mode)에서 입사광을 변환하여 광전하들을 발생한다. 픽셀 그룹(100)을 포함하는 이미지 센서가 CMOS 이미지 센서인 경우에, 상기 광 집적 모드에서 CMOS 이미지 센서의 셔터가 개방되어 입사광에 의해 전자-정공 쌍과 같은 전하 캐리어가 복수의 광전 변환부들(PD1~PDN)에 생성되어 피사체의 이미지에 관한 정보가 수집된다. 예를 들어, 복수의 광전 변환부들(PD1~PDN)은 제1 내지 제N(N은 2 이상의 자연수) 광전 변환부들을 포함할 수 있다.
신호 발생부(110)는 복수의 광전 변환부들(PD1~PDN)에 의해 공유된다. 픽셀 그룹(100)에 포함되는 하나의 광전 변환부 및 신호 발생부(110)는 하나의 단위 픽셀을 형성할 수 있다. 예를 들어, 제1 광전 변환부(PD1) 및 신호 발생부(110)는 제1 단위 픽셀을 형성하고, 제N 광전 변환부(PDN) 및 신호 발생부(110)는 제N 단위 픽셀을 형성할 수 있다. 다시 말하면, 픽셀 그룹(100)에 포함되는 복수의 단위 픽셀들의 개수는 복수의 광전 변환부들(PD1~PDN)의 개수와 동일할 수 있다.
신호 발생부(110)는 독출 모드(readout mode)에서 상기 광전 변환에 의해 생성된 광전하들에 기초하여 복수의 픽셀 신호들(VOUT)을 발생한다. 픽셀 그룹(100)을 포함하는 이미지 센서가 CMOS 이미지 센서인 경우에, 상기 광 집적 모드 이후의 상기 독출 모드에서 상기 셔터가 폐쇄되고, 전하 캐리어의 형태로 수집된 상기 피사체의 이미지에 관한 정보에 기초하여 복수의 픽셀 신호들(VOUT)이 발생된다.
신호 발생부(110)는 복수의 전송 트랜지스터들(TTX1, TTX2, ..., TTXN), 플로팅 확산 노드(FDN), 복수의 구동 트랜지스터들(TSF1, TSF2, ..., TSFM) 및 복수의 선택 트랜지스터들(TSEL1, TSEL2, ..., TSELM)을 포함하며, 리셋 트랜지스터(TRX)를 더 포함할 수 있다. 리셋 트랜지스터(TRX)를 포함하는 구조를 4-트랜지스터 구조라 부르고, 리셋 트랜지스터(TRX)가 생략되는 구조를 3-트랜지스터 구조라 부를 수 있다.
복수의 전송 트랜지스터들(TTX1~TTXN) 각각은 복수의 광전 변환부들(PD1~PDN) 중 하나와 플로팅 확산 노드(FDN) 사이에 연결되고, 복수의 전송 신호들(TGS1, TGS2, ..., TGSN) 중 하나를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제1 전송 트랜지스터(TTX1)는 제1 광전 변환부(PD1)와 플로팅 확산 노드(FDN) 사이에 연결되고, 제1 전송 신호(TGS1)를 수신하는 게이트 전극을 포함할 수 있다. 복수의 전송 트랜지스터들(TTX1~TTXN)의 개수는 복수의 광전 변환부들(PD1~PDN)의 개수와 동일할 수 있다. 예를 들어, 복수의 전송 트랜지스터들(TTX1~TTXN)은 제1 내지 제N 전송 트랜지스터들을 포함할 수 있다.
리셋 트랜지스터(TRX)는 전원 전압(VDD)과 플로팅 확산 노드(FDN) 사이에 연결되고, 리셋 신호(RGS)를 수신하는 게이트 전극을 포함할 수 있다.
복수의 구동 트랜지스터들(TSF1~TSFM)은 전원 전압(VDD)에 공통적으로 연결되고, 플로팅 확산 노드(FDN)에 공통적으로 연결되는 게이트 전극을 포함하며, 서로 병렬 연결될 수 있다. 복수의 선택 트랜지스터들(TSEL1~TSELM)은 복수의 픽셀 신호들(VOUT)을 출력하는 출력 단자(OT)와 공통적으로 연결되고, 선택 신호(SELS)를 공통적으로 수신하는 게이트 전극을 포함하며, 서로 병렬 연결될 수 있다. 복수의 선택 트랜지스터들(TSEL1~TSELM)의 개수는 복수의 구동 트랜지스터들(TSF1~TSFM)의 개수와 동일할 수 있다. 예를 들어, 복수의 구동 트랜지스터들(TSF1~TSFM)은 제1 내지 제M(M은 2 이상의 자연수) 구동 트랜지스터들을 포함하고, 복수의 선택 트랜지스터들(TSEL1~TSELM)은 제1 내지 제M 선택 트랜지스터들을 포함할 수 있다.
복수의 구동 트랜지스터들(TSF1~TSFM) 중 하나와 복수의 선택 트랜지스터들(TSEL1~TSELM) 중 하나는 전원 전압(VDD)과 출력 단자(OT) 사이에 직렬 연결될 수 있다. 예를 들어, 제1 구동 트랜지스터(TSF1)와 제1 선택 트랜지스터(TSEL1)는 전원 전압(VDD)과 출력 단자(OT) 사이에 직렬 연결될 수 있다. 트랜지스터들(TSF1, TSEL1)을 포함하는 제1 트랜지스터 그룹, 트랜지스터들(TSF2, TSEL2)을 포함하는 제2 트랜지스터 그룹, 및 트랜지스터들(TSFM, TSELM)을 포함하는 제M 트랜지스터 그룹은 전원 전압(VDD)과 출력 단자(OT) 사이에 병렬 연결될 수 있다.
일 실시예에서, 도 2 내지 8을 참조하여 후술하는 것처럼, 복수의 구동 트랜지스터들(TSF1~TSFM)의 개수 및 복수의 선택 트랜지스터들(TSEL1~TSELM)의 개수는, 픽셀 그룹(100)에 포함되는 복수의 광전 변환부들(PD1~PDN)의 개수 및 단위 픽셀들의 개수보다 적을 수 있다(즉, M < N). 다른 실시예에서, 도 9 내지 11을 참조하여 후술하는 것처럼, 복수의 구동 트랜지스터들(TSF1~TSFM)의 개수 및 복수의 선택 트랜지스터들(TSEL1~TSELM)의 개수는, 픽셀 그룹(100)에 포함되는 복수의 광전 변환부들(PD1~PDN)의 개수 및 단위 픽셀들의 개수와 동일할 수 있다(즉, M = N).
복수의 픽셀 신호들(VOUT)은 제1 내지 제N 픽셀 신호들을 포함할 수 있다. 상기 제1 픽셀 신호는 제1 광전 변환부(PD1)에서 수집되는 제1 광전하들에 대응하고, 상기 제N 픽셀 신호는 제N 광전 변환부(PDN)에서 수집되는 제N 광전하들에 대응할 수 있다.
상기 제1 픽셀 신호를 발생하는 동작을 구체적으로 설명하면, 먼저 상기 광 집적 모드에서 외부에서 수광된 빛이 제1 광전 변환부(PD1)에 입사되고 이에 비례하여 상기 제1 광전하들이 발생된다. 상기 광 집적 모드 후의 상기 독출 모드에서, 선택 신호(SELS)가 활성화되어 제1 광전 변환부(PD1)와 연결되는 신호 발생부(110)가 선택된다. 이후에 리셋 신호(RGS)가 활성화되어 리셋 트랜지스터(TRX)가 턴온(turn-on)되면 센싱 노드인 플로팅 확산 노드(FDN)의 전위가 전원 전압(VDD)으로 리셋되며, 리셋 신호(RGS)가 비활성화되고 상기 리셋 동작이 완료되면 상기 제1 픽셀 신호는 플로팅 확산 노드(FDN)의 리셋 상태에 상응하는 리셋 레벨을 가진다. 이후에 제1 전송 신호(TGS1)가 활성화되어 제1 전송 트랜지스터(TTX1)가 턴온되면 제1 광전 변환부(PD1)에 축적된 상기 제1 광전하들은 플로팅 확산 노드(FDN)로 전달되며, 제1 전송 신호(TGS1)가 비활성화되고 상기 전하 전송 동작이 완료되면 상기 제1 픽셀 신호는 상기 입사광에 대응하는(즉, 상기 제1 광전하들에 대응하는) 이미지 레벨을 가진다.
복수의 픽셀 신호들(VOUT) 중 상기 제1 픽셀 신호를 제외한 나머지 픽셀 신호들도 이와 유사하게 발생되며, 신호 발생부(110)는 상술한 동작을 복수 회 수행하여 복수의 픽셀 신호들(VOUT)을 발생할 수 있다. 또한, 하나의 픽셀 신호를 출력할 때 복수의 구동 트랜지스터들(TSF1~TSFM) 및 복수의 선택 트랜지스터들(TSEL1~TSELM) 모두가 턴온될 수 있다.
본 발명의 실시예들에 따른 픽셀 그룹(100)을 포함하는 이미지 센서의 픽셀 어레이는, 복수의 광전 변환부들(PD1~PDN)이 하나의 신호 발생부(110)를 공유하는 공유 구조(signal generation unit (SGU) shared structure)로 구현되며, 이 때 신호 발생부(110)는 서로 병렬 연결되는 복수의 구동 트랜지스터들(TSF1~TSFM) 및 서로 병렬 연결되는 복수의 선택 트랜지스터들(TSEL1~TSELM)을 포함할 수 있다(multi drive transistor (or source follower transistor)(TSF) and selection transistor (TSEL) structure).
복수의 구동 트랜지스터들(TSF1~TSFM)을 서로 병렬 연결함으로써, 구동 트랜지스터들의 개수만큼 그 면적이 증가하여 다크 랜덤 노이즈(dark random noise 또는 dark temporal noise) 및 RTS(random telescopic signal) 노이즈 등이 감소할 수 있고, 구동 트랜지스터들의 면적(W/L)이 증가하고 이득(Gm)이 증가하며 저항 값이 감소하여 픽셀 동작 속도가 증가하고 감소된 저항만큼 열(thermal) 노이즈가 감소할 수 있다. 또한, 복수의 선택 트랜지스터들(TSEL1~TSELM)을 서로 병렬 연결함으로써, 선택 트랜지스터들의 면적이 증가하고 저항 값이 감소할 수 있다. 추가적으로, 하나의 구동 트랜지스터와 하나의 선택 트랜지스터를 하나의 라인을 이용하여 단순한 구조로 연결함으로써, 이웃한 픽셀과 커플링 커패시턴스(coupling capacitance)가 증가하여 FPN(fixed pattern noise) 특성이 열화되는 것을 방지할 수 있다.
도 2는 도 1b의 픽셀 그룹의 일 예를 나타내는 회로도이다. 이하 도 1b와 중복되는 설명은 생략될 수 있다.
도 2를 참조하면, 이미지 센서의 픽셀 어레이에 포함되는 제1 픽셀 그룹(100a)은 제1, 제2, 제3 및 제4 단위 픽셀들을 포함한다.
상기 제1 내지 제4 단위 픽셀들은 제1, 제2, 제3 및 제4 광전 변환부들(PD11, PD21, PD31, PD41) 및 제1 내지 제4 광전 변환부들(PD11~PD41)에 의해 공유되는 제1 신호 발생부(110a)를 포함한다.
제1 신호 발생부(110a)는 제1 내지 제4 광전 변환부들(PD11~PD41)과 연결되고 제1, 제2, 제3 및 제4 전송 신호들(TGS11, TGS21, TGS31, TGS41)을 수신하는 제1, 제2, 제3 및 제4 전송 트랜지스터들(TTX11, TTX21, TTX31, TTX41), 제1 내지 제4 전송 트랜지스터들(TTX11~TTX41)과 연결되는 제1 플로팅 확산 노드(FDN11), 제1 플로팅 확산 노드(FDN11)와 연결되고 서로 병렬 연결되는 제1 및 제2 구동 트랜지스터들(TSF11, TSF21), 및 제1 출력 단자(OT11)와 제1 및 제2 구동 트랜지스터들(TSF11, TSF21) 사이에 병렬 연결되는 제1 및 제2 선택 트랜지스터들(TSEL11, TSEL21)을 포함한다. 제1 신호 발생부(110a)는 제1 플로팅 확산 노드(FDN11)와 연결되는 제1 리셋 트랜지스터(TRX11)를 더 포함할 수 있다.
제1 및 제2 구동 트랜지스터들(TSF11, TSF21)은 서로 병렬 연결되고 게이트 전극이 제1 플로팅 확산 노드(FDN11)에 공통적으로 연결될 수 있다. 제1 및 제2 선택 트랜지스터들(TSEL11, TSEL21)은 서로 병렬 연결되고 게이트 전극이 선택 신호(SELS11)를 공통적으로 수신할 수 있다. 제1 리셋 트랜지스터(TRX11)는 게이트 전극이 리셋 신호(RGS11)를 수신할 수 있다. 제1 출력 단자(OT11)에서 출력되는 픽셀 신호들(VOUT11)은 제1 내지 제4 광전 변환부들(PD11~PD41)에서 수집된 제1, 제2, 제3 및 제4 광전하들에 대응하는 제1, 제2, 제3 및 제4 픽셀 신호들을 포함할 수 있다.
도 2의 제1 픽셀 그룹(100a)은 도 1b의 픽셀 그룹(100)에서 N이 4이고 M이 2인 경우를 나타낼 수 있다.
도 3은 도 2의 픽셀 그룹의 레이아웃 배치의 일 예를 나타내는 평면도이다. 도 3은 신호 발생부에 포함되는 트랜지스터들이 형성되는 기판의 제1 면(예를 들어, 전면) 상에서 바라본 평면도를 나타낸다.
도 3을 참조하면, 이미지 센서의 픽셀 어레이는 제1 픽셀 그룹(101a) 및 제1 픽셀 그룹(101a)과 인접하는 제2 픽셀 그룹(103a)을 포함한다.
제1 픽셀 그룹(101a)은 제1, 제2, 제3 및 제4 단위 픽셀들을 포함한다. 제1 픽셀 그룹(101a)의 상기 제1 내지 제4 단위 픽셀들은 도 2의 제1 픽셀 그룹(100a)에 포함되는 상기 제1 내지 제4 단위 픽셀들과 실질적으로 동일하며, 평면 상에서 2 X 2 구조로 배열될 수 있다.
구체적으로, 상기 제1 내지 제4 단위 픽셀들 각각은 2 X 2 구조로 배열되는 제1, 제2, 제3 및 제4 픽셀 영역들(PR11, PR21, PR31, PR41) 중 하나에 형성될 수 있다. 도 2의 제1 내지 제4 전송 트랜지스터들(TTX11~TTX41)에 대응하는 제1, 제2, 제3 및 제4 전송 게이트들(TG11, TG21, TG31, TG41) 각각은 제1 내지 제4 픽셀 영역들(PR11~PR41) 중 하나의 상부에 형성될 수 있다. 도 2의 제1 플로팅 확산 노드(FDN11)에 대응하는 제1 플로팅 확산 영역(FD11)은 제1 내지 제4 픽셀 영역들(PR11~PR41) 모두와 부분적으로 중첩하도록 제1 내지 제4 픽셀 영역들(PR11~PR41) 내에 형성될 수 있다.
도 2의 제1 및 제2 구동 트랜지스터들(TSF11, TSF21)에 대응하는 제1 및 제2 구동 게이트들(SFG11, SFG21) 각각은 제1 내지 제4 픽셀 영역들(PR11~PR41) 중 두 개와 부분적으로 중첩하도록 제1 내지 제4 픽셀 영역들(PR11~PR41) 중 두 개의 상부에 형성될 수 있다. 도 2의 제1 및 제2 선택 트랜지스터들(TSEL11, TSEL21)에 대응하는 제1 및 제2 선택 게이트들(SLG11, SLG21) 각각은 제1 내지 제4 픽셀 영역들(PR11~PR41) 중 하나의 상부에 형성되고, 제1 및 제2 구동 게이트들(SFG11, SFG21) 중 하나에 인접하도록 형성될 수 있다. 도 2의 제1 리셋 트랜지스터(TRX11)에 대응하는 제1 리셋 게이트(RG11)는 제1 내지 제4 픽셀 영역들(PR11~PR41) 중 하나의 상부에 형성될 수 있다. 픽셀 영역들(PR11~PR41) 상에 전송 게이트들(TG11~TG41)이 배치되고 남은 영역을 효율적으로 활용하도록, 나머지 게이트들(SFG11, SFG21, SLG11, SLG21, RG11)이 도 3에 도시된 것처럼 적절하게 배치될 수 있다.
한편, 도시하지는 않았지만, 도 2의 제1 내지 제4 광전 변환부들(PD11~PD41)에 대응하는 제1, 제2, 제3 및 제4 광전 변환 영역들이 상기 기판의 제1 면과 대향하는 제2 면(예를 들어, 후면)에 인접하도록 제1 내지 제4 픽셀 영역들(PR11~PR41) 내에 형성될 수 있다. 이 경우, 이미지 센서는 게이트 구조물들이 형성되지 않은 상기 제2 면을 통하여 입사광을 수신하는 후면 수광 방식(backside illumination)의 이미지 센서일 수 있다. 또한, 도 3에서 제1 플로팅 확산 영역(FD11)이 제1 구동 게이트(SFG11)에 의해 끊어진 것처럼 도시하였으나, 제1 플로팅 확산 영역(FD11)은 제1 구동 게이트(SFG11)의 하부에 형성되고 전체적으로 연결된 하나의 영역일 수 있다.
일 실시예에서, 제1 출력 단자(OT11)와 연결되는 출력 라인(VL11)이 직선으로 형성되도록, 도 2의 제1 및 제2 구동 트랜지스터들(TSF11, TSF21)에 대응하는 제1 및 제2 구동 게이트들(SFG11, SFG21)과 도 2의 제1 및 제2 선택 트랜지스터들(TSEL11, TSEL21)에 대응하는 제1 및 제2 선택 게이트들(SLG11, SLG21)이 도 3에 도시된 것처럼 배치될 수 있다.
제2 픽셀 그룹(103a)은 제5, 제6, 제7 및 제8 단위 픽셀들을 포함하며, 제1 픽셀 그룹(101a)과 실질적으로 동일한 구조를 가질 수 있다.
구체적으로, 상기 제5 내지 제8 단위 픽셀들은 제5, 제6, 제7 및 제8 광전 변환부들 및 상기 제5 내지 제8 광전 변환부들에 의해 공유되는 제2 신호 발생부를 포함하며, 평면 상에서 2 X 2 구조로 배열될 수 있다. 상기 제2 신호 발생부는 상기 제5 내지 제8 광전 변환부들과 연결되는 제5, 제6, 제7 및 제8 전송 트랜지스터들, 상기 제5 내지 제8 전송 트랜지스터들과 연결되는 제2 플로팅 확산 노드, 상기 제2 플로팅 확산 노드와 연결되고, 서로 병렬 연결되는 제3 및 제4 구동 트랜지스터들, 및 제1 출력 단자(OT11)와 다른 제2 출력 단자(OT21)와 상기 제3 및 제4 구동 트랜지스터들 사이에 병렬 연결되는 제3 및 제4 선택 트랜지스터들을 포함하며, 상기 제2 플로팅 확산 노드와 연결되는 제2 리셋 트랜지스터를 더 포함할 수 있다.
상기 제5 내지 제8 단위 픽셀들 각각은 2 X 2 구조로 배열되는 제5, 제6, 제7 및 제8 픽셀 영역들(PR51, PR61, PR71, PR81) 중 하나에 형성될 수 있다. 상기 제5 내지 제8 전송 트랜지스터들에 대응하는 제5, 제6, 제7 및 제8 전송 게이트들(TG51, TG61, TG71, TG81), 상기 제2 플로팅 확산 노드에 대응하는 제2 플로팅 확산 영역(FD21), 상기 제3 및 제4 구동 트랜지스터들에 대응하는 제3 및 제4 구동 게이트들(SFG31, SFG41), 상기 제3 및 제4 선택 트랜지스터들에 대응하는 제3 및 제4 선택 게이트들(SLG31, SLG41), 및 상기 제2 리셋 트랜지스터에 대응하는 제2 리셋 게이트(RG21)의 배치는 제1 픽셀 그룹(101a)의 제1 내지 제4 전송 게이트들(TG11~TG41), 제1 플로팅 확산 영역(FD11), 제1 및 제2 구동 게이트들(SFG11, SFG21), 제1 및 제2 선택 게이트들(SLG11, SLG21) 및 제1 리셋 게이트(RG11)의 배치와 각각 실질적으로 동일할 수 있다. 한편, 도시하지는 않았지만, 상기 제5 내지 제8 광전 변환부들에 대응하는 제5, 제6, 제7 및 제8 광전 변환 영역들이 제5 내지 제8 픽셀 영역들(PR51~PR81) 내에 형성될 수 있다.
일 실시예에서, 제1 출력 단자(OT11) 및 제2 출력 단자(OT21)와 연결되는 출력 라인(VL11)이 직선으로 형성되도록, 상기 제1 내지 제4 구동 트랜지스터들에 대응하는 제1 내지 제4 구동 게이트들(SFG11~SFG41)과 상기 제1 내지 제4 선택 트랜지스터들에 대응하는 제1 내지 제4 선택 게이트들(SLG11~SLG41)이 도 3에 도시된 것처럼 배치될 수 있다. 제1 출력 단자(OT11) 및 출력 라인(VL11)을 통해 상기 제1 내지 제4 단위 픽셀들의 픽셀 신호들(VOUT11)이 출력되고, 제2 출력 단자(OT21) 및 출력 라인(VL11)을 통해 상기 제5 내지 제8 단위 픽셀들의 픽셀 신호들(VOUT21)이 출력될 수 있다.
도 3에 도시된 것처럼, 픽셀 그룹들(101a, 103a)의 출력 단자들(OT11, OT21)과 연결되는 출력 라인(VL11)을 하나의 직선(예를 들어, 수직선(vertical line))으로 형성함으로써, 선택 트랜지스터들의 개수가 증가하더라도 출력 라인의 배선 복잡도가 증가하지 않으며, 따라서 RC 지연(delay)과 같은 부효과를 억제 및 방지할 수 있다.
한편, 게이트들(TG11~TG41, SFG11, SFG21, SLG11, SLG21, RG11)의 형상 및 배치는 실시예에 따라 다양하게 변경될 수 있다. 또한, 도 3에 도시된 것과 다르게, 전송 게이트들(TG11~TG41)을 제외한 나머지 게이트들(SFG11, SFG21, SLG11, SLG21, RG11)은 픽셀 영역들(PR11~PR41)의 상부가 아닌 픽셀 영역들(PR11~PR41)을 둘러싸는 주변 영역들(미도시) 상에 배치될 수도 있다.
도 4 및 5는 도 1b의 픽셀 그룹의 다른 예들을 나타내는 회로도들이다. 이하 도 1b와 중복되는 설명은 생략될 수 있다.
도 4를 참조하면, 이미지 센서의 픽셀 어레이에 포함되는 제1 픽셀 그룹(100b)은 신호 발생부(110b)를 공유하는 제1, 제2, 제3 및 제4 단위 픽셀들을 포함한다.
제1 및 제2 구동 트랜지스터들(TSF11, TSF21)과 제1 및 제2 선택 트랜지스터들(TSEL11, TSEL21)이 노드(VN11)에 공통적으로 연결되는 것을 제외하면, 도 4의 제1 픽셀 그룹(100b)은 도 2의 제1 픽셀 그룹(100a)과 실질적으로 동일하므로, 중복되는 설명은 생략하도록 한다.
도 2에서는 트랜지스터들(TSF11, TSEL11)을 포함하는 제1 트랜지스터 그룹과 트랜지스터들(TSF21, TSEL21)을 포함하는 제2 트랜지스터 그룹이 전원 전압(VDD)과 출력 단자(OT11) 사이에 병렬 연결되나, 도 4에서는 제1 및 제2 구동 트랜지스터들(TSF11, TSF21)이 전원 전압(VDD)과 노드(VN11) 사이에 병렬 연결되고 제1 및 제2 선택 트랜지스터들(TSEL11, TSEL21)이 노드(VN11)와 출력 단자(OT11) 사이에 병렬 연결될 수 있다.
도 5를 참조하면, 이미지 센서의 픽셀 어레이에 포함되는 제1 픽셀 그룹(100c)은 제1, 제2, 제3 및 제4 단위 픽셀들을 포함한다.
상기 제1 내지 제4 단위 픽셀들은 제1, 제2, 제3 및 제4 광전 변환부들(PD12, PD22, PD32, PD42) 및 제1 내지 제4 광전 변환부들(PD12~PD42)에 의해 공유되는 제1 신호 발생부(110c)를 포함한다.
제1 신호 발생부(110c)는 제1, 제2, 제3 및 제4 전송 신호들(TGS12, TGS22, TGS32, TGS42)을 수신하는 제1, 제2, 제3 및 제4 전송 트랜지스터들(TTX12, TTX22, TTX32, TTX42), 제1 플로팅 확산 노드(FDN12), 서로 병렬 연결되는 제1, 제2 및 제3 구동 트랜지스터들(TSF12, TSF22, TSF32), 및 픽셀 신호들(VOUT12)을 출력하는 제1 출력 단자(OT12)와 제1 내지 제3 구동 트랜지스터들(TSF12~TSF32) 사이에 병렬 연결되고 선택 신호(SELS12)를 수신하는 제1, 제2 및 제3 선택 트랜지스터들(TSEL12, TSEL22, TSEL32)을 포함하며, 리셋 신호(RGS12)를 수신하는 제1 리셋 트랜지스터(TRX12)를 더 포함할 수 있다.
도 5의 제1 픽셀 그룹(100c)은 도 1b의 픽셀 그룹(100)에서 N이 4이고 M이 3인 경우를 나타낼 수 있다.
도 6 및 7은 도 5의 픽셀 그룹의 레이아웃 배치의 예들을 나타내는 평면도들이다. 도 6 및 7은 신호 발생부에 포함되는 트랜지스터들이 형성되는 기판의 제1 면(예를 들어, 전면) 상에서 바라본 평면도들을 나타낸다. 이하 도 3과 중복되는 설명은 생략될 수 있다.
도 6을 참조하면, 이미지 센서의 픽셀 어레이는 제1 픽셀 그룹(101c)을 포함한다.
제1 픽셀 그룹(101c)은 제1, 제2, 제3 및 제4 단위 픽셀들을 포함한다. 제1 픽셀 그룹(101c)의 상기 제1 내지 제4 단위 픽셀들은 도 5의 제1 픽셀 그룹(100c)에 포함되는 상기 제1 내지 제4 단위 픽셀들과 실질적으로 동일하며, 평면 상에서 4 X 1 구조(또는 1 X 4 구조)로 배열될 수 있다.
구체적으로, 상기 제1 내지 제4 단위 픽셀들 각각은 4 X 1 구조로 배열되는 제1, 제2, 제3 및 제4 픽셀 영역들(PR12, PR22, PR32, PR42) 중 하나에 형성될 수 있다. 도 5의 제1 내지 제4 전송 트랜지스터들(TTX12~TTX42)에 대응하는 제1, 제2, 제3 및 제4 전송 게이트들(TG12, TG22, TG32, TG42) 각각은 제1 내지 제4 픽셀 영역들(PR12~PR42) 중 하나의 상부에 형성될 수 있다. 도 5의 제1 플로팅 확산 노드(FDN12)에 대응하는 제1 플로팅 확산 영역(FD12)은 제1 내지 제4 픽셀 영역들(PR12~PR42) 모두와 부분적으로 중첩하도록 형성될 수 있다. 도 5의 제1 리셋 트랜지스터(TRX12) 및 제1 내지 제3 구동 트랜지스터들(TSF12~TSF32)에 대응하는 제1 리셋 게이트(RG12) 및 제1, 제2 및 제3 구동 게이트들(SFG12, SFG22, SFG32) 각각은 제1 내지 제4 픽셀 영역들(PR12~PR42) 중 하나의 상부에 형성될 수 있다. 도 5의 제1 내지 제3 선택 트랜지스터들(TSEL12~TSEL32)에 대응하는 제1, 제2 및 제3 선택 게이트들(SLG12, SLG22, SLG32) 각각은 제1 내지 제4 픽셀 영역들(PR12~PR42) 중 하나의 상부에 형성되고, 제1 내지 제3 구동 게이트들(SFG12~SFG32) 중 하나에 인접하도록 형성될 수 있다. 픽셀 영역들(PR12~PR42) 상에 전송 게이트들(TG12~TG42)이 배치되고 남은 영역을 효율적으로 활용하도록, 리셋 게이트(RG12) 및 구동 게이트들(SFG12~SFG32)이 각각 픽셀 영역들(PR12~PR42) 중 하나에 대응하도록 도 6에 도시된 것처럼 배치될 수 있다. 한편, 도시하지는 않았지만, 도 5의 제1 내지 제4 광전 변환부들(PD12~PD42)에 대응하는 제1, 제2, 제3 및 제4 광전 변환 영역들이 제1 내지 제4 픽셀 영역들(PR12~PR42) 내에 형성될 수 있다.
일 실시예에서, 제1 출력 단자(OT12)와 연결되는 출력 라인(VL12)이 직선으로 형성되도록, 도 5의 제1 내지 제3 구동 트랜지스터들(TSF12~TSF32)에 대응하는 제1 내지 제3 구동 게이트들(SFG12~SFG32)과 도 2의 제1 내지 제3 선택 트랜지스터들(TSEL12~TSEL32)에 대응하는 제1 내지 제3 선택 게이트들(SLG12~SLG32)이 도 6에 도시된 것처럼 배치될 수 있다. 제1 출력 단자(OT12) 및 출력 라인(VL12)을 통해 상기 제1 내지 제4 단위 픽셀들의 픽셀 신호들(VOUT12)이 출력될 수 있다.
도 7을 참조하면, 이미지 센서의 픽셀 어레이는 제1 픽셀 그룹(103c) 및 제1 픽셀 그룹(103c)과 인접하는 제2 픽셀 그룹(105c)을 포함한다.
제1 픽셀 그룹(103c)은 제1, 제2, 제3 및 제4 단위 픽셀들을 포함한다. 제1 픽셀 그룹(103c)의 상기 제1 내지 제4 단위 픽셀들은 도 5의 제1 픽셀 그룹(100c)에 포함되는 상기 제1 내지 제4 단위 픽셀들과 실질적으로 동일하며, 평면 상에서 2 X 2 구조로 배열될 수 있다.
제2 픽셀 그룹(105c)은 제5, 제6, 제7 및 제8 단위 픽셀들을 포함하며, 제1 픽셀 그룹(103c)과 실질적으로 동일한 구조를 가질 수 있다. 제2 픽셀 그룹(105c)의 상기 제5 내지 제8 단위 픽셀들은 제5, 제6, 제7 및 제8 광전 변환부들 및 상기 제5 내지 제8 광전 변환부들에 의해 공유되는 제2 신호 발생부를 포함하며, 평면 상에서 2 X 2 구조로 배열될 수 있다. 상기 제2 신호 발생부는 상기 제5 내지 제8 광전 변환부들과 연결되는 제5, 제6, 제7 및 제8 전송 트랜지스터들, 상기 제5 내지 제8 전송 트랜지스터들과 연결되는 제2 플로팅 확산 노드, 상기 제2 플로팅 확산 노드와 연결되고, 서로 병렬 연결되는 제4, 제5 및 제6 구동 트랜지스터들, 및 제1 출력 단자(OT1A)와 다른 제2 출력 단자(OT2A)와 상기 제4 내지 제6 구동 트랜지스터들 사이에 병렬 연결되는 제4, 제5 및 제6 선택 트랜지스터들을 포함하며, 상기 제2 플로팅 확산 노드와 연결되는 제2 리셋 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 제1 픽셀 그룹(103c) 및 제2 픽셀 그룹(105c)은, 제1 픽셀 그룹(103c)과 제2 픽셀 그룹(105c) 사이의 가상의 직선(IL)을 기준으로 서로 대칭적인 미러 구조(mirror structure)를 가질 수 있다. 예를 들어, 가상의 직선(IL)을 기준으로 제1 픽셀 그룹(103c)을 약 180도 회전시키면 제2 픽셀 그룹(105c)과 실질적으로 동일한 구조가 될 수 있다.
구체적으로, 상기 제1 내지 제4 단위 픽셀들 각각은 2 X 2 구조로 배열되는 제1, 제2, 제3 및 제4 픽셀 영역들(PR1A, PR2A, PR3A, PR4A) 중 하나에 형성될 수 있다. 상기 제5 내지 제8 단위 픽셀들 각각은 2 X 2 구조로 배열되는 제5, 제6, 제7 및 제8 픽셀 영역들(PR5A, PR6A, PR7A, PR8A) 중 하나에 형성될 수 있다. 도 5의 제1 내지 제4 전송 트랜지스터들(TTX12~TTX42)에 대응하는 제1, 제2, 제3 및 제4 전송 게이트들(TG1A, TG2A, TG3A, TG4A) 각각은 제1 내지 제4 픽셀 영역들(PR1A~PR4A) 중 하나의 상부에 형성될 수 있다. 상기 제5 내지 제8 전송 트랜지스터들에 대응하는 제5, 제6, 제7 및 제8 전송 게이트들(TG5A, TG6A, TG7A, TG8A) 각각은 제5 내지 제8 픽셀 영역들(PR5A~PR8A) 중 하나의 상부에 형성될 수 있다. 도 5의 제1 플로팅 확산 노드(FDN12)에 대응하는 제1 플로팅 확산 영역(FD1A)은 제1 내지 제4 픽셀 영역들(PR1A~PR4A) 모두와 부분적으로 중첩하도록 형성될 수 있다. 상기 제2 플로팅 확산 노드에 대응하는 제2 플로팅 확산 영역(FD2A)은 제5 내지 제8 픽셀 영역들(PR5A~PR8A) 모두와 부분적으로 중첩하도록 형성될 수 있다.
도 5의 제1 리셋 트랜지스터(TRX12) 및 제1 내지 제3 구동 트랜지스터들(TSF12~TSF32)에 대응하는 제1 리셋 게이트(RG1A) 및 제1, 제2 및 제3 구동 게이트들(SFG1A, SFG2A, SFG3A)과 상기 제2 리셋 트랜지스터 및 상기 제4 내지 제6 구동 트랜지스터들에 대응하는 제2 리셋 게이트(RG2A) 및 제4, 제5 및 제6 구동 게이트들(SFG4A, SFG5A, SFG6A) 각각은 제1 내지 제8 픽셀 영역들(PR1A~PR8A) 중 하나의 상부에 형성될 수 있다. 도 5의 제1 내지 제3 선택 트랜지스터들(TSEL12~TSEL32)에 대응하는 제1, 제2 및 제3 선택 게이트들(SLG1A, SLG2A, SLG3A)과 상기 제4 내지 제6 선택 트랜지스터들에 대응하는 제4, 제5 및 제6 선택 게이트들(SLG4A, SLG5A, SLG6A) 각각은 제1 내지 제8 픽셀 영역들(PR1A~PR8A) 중 하나의 상부에 형성되고, 제1 내지 제6 구동 게이트들(SFG1A~SFG6A) 중 하나에 인접하도록 형성될 수 있다. 픽셀 영역들(PR1A~PR8A) 상에 전송 게이트들(TG1A~TG8A)이 배치되고 남은 영역을 효율적으로 활용하도록, 리셋 게이트들(RG1A, RG2A) 및 구동 게이트들(SFG1A~SFG6A)이 각각 픽셀 영역들(PR1A~PR8A) 중 하나에 대응하도록 도 7에 도시된 것처럼 배치될 수 있다.
한편, 도시하지는 않았지만, 도 5의 제1 내지 제4 광전 변환부들(PD12~PD42) 및 상기 제5 내지 제8 광전 변환부들에 대응하는 제1, 제2, 제3, 제4, 제5, 제6, 제7 및 제8 광전 변환 영역들이 제1 내지 제8 픽셀 영역들(PR1A~PR8A) 내에 형성될 수 있다.
일 실시예에서, 제1 출력 단자(OT1A)와 연결되는 제1 출력 라인(VL1A) 및 제2 출력 단자(OT2A)와 연결되는 제2 출력 라인(VL2A)이 직선으로 형성되도록, 상기 제1 내지 제6 구동 트랜지스터들에 대응하는 제1 내지 제6 구동 게이트들(SFG1A~SFG6A)과 상기 제1 내지 제6 선택 트랜지스터들에 대응하는 제1 내지 제6 선택 게이트들(SLG1A~SLG6A)이 도 7에 도시된 것처럼 배치될 수 있다. 예를 들어, 제1 출력 라인(VL1A) 및 제2 출력 라인(VL2A)은 서로 평행할 수 있다. 제1 출력 단자(OT1A) 및 제1 출력 라인(VL1A)을 통해 상기 제1 내지 제4 단위 픽셀들의 픽셀 신호들(VOUT1A)이 출력되고, 제2 출력 단자(OT2A) 및 제2 출력 라인(VL2A)을 통해 상기 제5 내지 제8 단위 픽셀들의 픽셀 신호들(VOUT2A)이 출력될 수 있다.
일 실시예에서, 본 발명의 실시예들에 따른 이미지 센서의 픽셀 어레이는 제1 출력 라인(VL1A) 및 제2 출력 라인(VL2A) 중 하나를 선택하기 위한 스위치(SW)를 더 포함할 수 있다. 실시예에 따라서, 스위치(SW)는 픽셀 어레이의 외부에 배치될 수도 있다.
스위치(SW)를 이용하여 독출 동작 시 제1 출력 라인(VL1A) 및 제2 출력 라인(VL2A) 중 하나만을 선택하는 토글링(toggling) 동작을 수행할 수 있으며, 상기 토글링 동작을 통해 독출 모드에서 사용하지 않는 출력 라인(예를 들어, 출력 라인들(VL1A, VL2A) 중 하나)을 끊어주면, 출력단의 전체 커패시턴스가 감소하여 RC 지연이 감소할 수 있으며, 신호 안정화(settling)에 보다 유리할 수 있다.
도 8 및 9는 도 1b의 픽셀 그룹의 또 다른 예들을 나타내는 회로도들이다. 이하 도 1b와 중복되는 설명은 생략될 수 있다.
도 8을 참조하면, 이미지 센서의 픽셀 어레이에 포함되는 제1 픽셀 그룹(100d)은 신호 발생부(110d)를 공유하는 제1, 제2, 제3 및 제4 단위 픽셀들을 포함한다.
제1 내지 제3 구동 트랜지스터들(TSF12~TSF32)과 제1 내지 제3 선택 트랜지스터들(TSEL12~TSEL32)이 노드(VN12)에 공통적으로 연결되는 것을 제외하면, 도 8의 제1 픽셀 그룹(100d)은 도 5의 제1 픽셀 그룹(100c)과 실질적으로 동일하므로, 중복되는 설명은 생략하도록 한다.
도 5에서는 트랜지스터들(TSF12, TSEL12)을 포함하는 제1 트랜지스터 그룹, 트랜지스터들(TSF22, TSEL22)을 포함하는 제2 트랜지스터 그룹과 트랜지스터들(TSF32, TSEL32)을 포함하는 제3 트랜지스터 그룹이 전원 전압(VDD)과 출력 단자(OT12) 사이에 병렬 연결되나, 도 8에서는 제1 내지 제3 구동 트랜지스터들(TSF12~TSF32)이 전원 전압(VDD)과 노드(VN12) 사이에 병렬 연결되고 제1 내지 제3 선택 트랜지스터들(TSEL12~TSEL32)이 노드(VN12)와 출력 단자(OT12) 사이에 병렬 연결될 수 있다.
도 9를 참조하면, 이미지 센서의 픽셀 어레이에 포함되는 제1 픽셀 그룹(100e)은 제1 및 제2 단위 픽셀들을 포함한다.
상기 제1 및 제2 단위 픽셀들은 제1 및 제2 광전 변환부들(PD13, PD23) 및 제1 및 제2 광전 변환부들(PD13, PD23)에 의해 공유되는 제1 신호 발생부(110e)를 포함한다.
제1 신호 발생부(110e)는 제1 및 제2 광전 변환부들(PD13, PD23)과 연결되고 제1 및 제2 전송 신호들(TGS13, TGS23)을 수신하는 제1 및 제2 전송 트랜지스터들(TTX13, TTX23), 제1 및 제2 전송 트랜지스터들(TTX13, TTX23)과 연결되는 제1 플로팅 확산 노드(FDN13), 제1 플로팅 확산 노드(FDN13)와 연결되고 서로 병렬 연결되는 제1 및 제2 구동 트랜지스터들(TSF13, TSF23), 및 제1 출력 단자(OT13)와 제1 및 제2 구동 트랜지스터들(TSF13, TSF23) 사이에 병렬 연결되는 제1 및 제2 선택 트랜지스터들(TSEL13, TSEL23)을 포함한다. 제1 신호 발생부(110e)는 제1 플로팅 확산 노드(FDN13)와 연결되는 제1 리셋 트랜지스터(TRX13)를 더 포함할 수 있다.
제1 및 제2 구동 트랜지스터들(TSF13, TSF23)은 서로 병렬 연결되고 게이트 전극이 제1 플로팅 확산 노드(FDN13)에 공통적으로 연결될 수 있다. 제1 및 제2 선택 트랜지스터들(TSEL13, TSEL23)은 서로 병렬 연결되고 게이트 전극이 선택 신호(SELS13)를 공통적으로 수신할 수 있다. 제1 리셋 트랜지스터(TRX13)는 게이트 전극이 리셋 신호(RGS13)를 수신할 수 있다. 제1 출력 단자(OT13)에서 출력되는 픽셀 신호들(VOUT13)은 제1 및 제2 광전 변환부들(PD13, PD23)에서 수집된 제1 및 제2 광전하들에 대응하는 제1 및 제2 픽셀 신호들을 포함할 수 있다.
도 9의 제1 픽셀 그룹(100e)은 도 1b의 픽셀 그룹(100)에서 N이 2이고 M이 2인 경우를 나타낼 수 있다.
도 10은 도 9의 픽셀 그룹의 레이아웃 배치의 일 예를 나타내는 평면도이다. 도 10은 신호 발생부에 포함되는 트랜지스터들이 형성되는 기판의 제1 면(예를 들어, 전면) 상에서 바라본 평면도를 나타낸다. 이하 도 3과 중복되는 설명은 생략될 수 있다.
도 10을 참조하면, 이미지 센서의 픽셀 어레이는 제1 픽셀 그룹(101e) 및 제1 픽셀 그룹(101e)과 인접하는 제2 픽셀 그룹(103e)을 포함한다.
제1 픽셀 그룹(101e)은 제1 및 제2 단위 픽셀들을 포함한다. 제1 픽셀 그룹(101e)의 상기 제1 및 제2 단위 픽셀들은 도 9의 제1 픽셀 그룹(100e)에 포함되는 상기 제1 및 제2 단위 픽셀들과 실질적으로 동일하며, 평면 상에서 2 X 1 구조(또는 1 X 2 구조)로 배열될 수 있다.
구체적으로, 상기 제1 및 제2 단위 픽셀들 각각은 2 X 1 구조로 배열되는 제1 및 제2 픽셀 영역들(PR13, PR23) 중 하나에 형성될 수 있다. 도 9의 제1 및 제2 전송 트랜지스터들(TTX13, TTX23)에 대응하는 제1 및 제2 전송 게이트들(TG13, TG23) 각각은 제1 및 제2 픽셀 영역들(PR13, PR23) 중 하나의 상부에 형성될 수 있다. 도 9의 제1 플로팅 확산 노드(FDN13)에 대응하는 제1 플로팅 확산 영역(FD13)은 제1 및 제2 픽셀 영역들(PR13, PR23) 모두와 부분적으로 중첩하도록 형성될 수 있다. 도 9의 제1 및 제2 구동 트랜지스터들(TSF13, TSF23)에 대응하는 제1 및 제2 구동 게이트들(SFG13, SFG23) 각각은 제1 및 제2 픽셀 영역들(PR13, PR23) 중 하나의 상부에 형성될 수 있다. 도 5의 제1 및 제2 선택 트랜지스터들(TSEL13, TSEL23)에 대응하는 제1 및 제2 선택 게이트들(SLG13, SLG23) 각각은 제1 및 제2 픽셀 영역들(PR13, PR23) 중 하나의 상부에 형성되고, 제1 및 제2 구동 게이트들(SFG13, SFG23) 중 하나에 인접하도록 형성될 수 있다. 도 9의 제1 리셋 트랜지스터(TRX13)에 대응하는 제1 리셋 게이트(RG13)는 제1 및 제2 픽셀 영역들(PR13, PR23)과 부분적으로 중첩하도록 제1 및 제2 픽셀 영역들(PR13, PR23) 상에 형성될 수 있다. 픽셀 영역들(PR13, PR23) 상에 전송 게이트들(TG13, TG23)이 배치되고 남은 영역을 효율적으로 활용하도록, 나머지 게이트들(SFG13, SFG23, SLG13, SLG23, RG13)이 도 10에 도시된 것처럼 적절하게 배치될 수 있다. 한편, 도시하지는 않았지만, 도 9의 제1 및 제2 광전 변환부들(PD13, PD23)에 대응하는 제1 및 제2 광전 변환 영역들이 제1 및 제2 픽셀 영역들(PR13, PR23) 내에 형성될 수 있다.
일 실시예에서, 제1 출력 단자(OT13)와 연결되는 출력 라인(VL13)이 직선으로 형성되도록, 도 9의 제1 및 제2 구동 트랜지스터들(TSF13, TSF31)에 대응하는 제1 및 제2 구동 게이트들(SFG13, SFG23)과 도 9의 제1 및 제2 선택 트랜지스터들(TSEL13, TSEL23)에 대응하는 제1 및 제2 선택 게이트들(SLG13, SLG23)이 도 10에 도시된 것처럼 배치될 수 있다.
제2 픽셀 그룹(103e)은 제3 및 제4 단위 픽셀들을 포함하며, 제1 픽셀 그룹(101e)과 실질적으로 동일한 구조를 가질 수 있다.
구체적으로, 상기 제3 및 제4 단위 픽셀들은 제3 및 제4 광전 변환부들 및 상기 제3 및 제4 광전 변환부들에 의해 공유되는 제2 신호 발생부를 포함하며, 평면 상에서 2 X 1 구조로 배열될 수 있다. 상기 제2 신호 발생부는 상기 제3 및 제4 광전 변환부들과 연결되는 제3 및 제4 전송 트랜지스터들, 상기 제3 및 제4 전송 트랜지스터들과 연결되는 제2 플로팅 확산 노드, 상기 제2 플로팅 확산 노드와 연결되고, 서로 병렬 연결되는 제3 및 제4 구동 트랜지스터들, 및 제1 출력 단자(OT13)와 다른 제2 출력 단자(OT23)와 상기 제3 및 제4 구동 트랜지스터들 사이에 병렬 연결되는 제3 및 제4 선택 트랜지스터들을 포함하며, 상기 제2 플로팅 확산 노드와 연결되는 제2 리셋 트랜지스터를 더 포함할 수 있다.
상기 제3 및 제4 단위 픽셀들 각각은 2 X 1 구조로 배열되는 제3 및 제4 픽셀 영역들(PR33, PR43) 중 하나에 형성될 수 있다. 상기 제3 및 제4 전송 트랜지스터들에 대응하는 제3 및 제4 전송 게이트들(TG33, TG43), 상기 제2 플로팅 확산 노드에 대응하는 제2 플로팅 확산 영역(FD23), 상기 제3 및 제4 구동 트랜지스터들에 대응하는 제3 및 제4 구동 게이트들(SFG33, SFG43), 상기 제3 및 제4 선택 트랜지스터들에 대응하는 제3 및 제4 선택 게이트들(SLG33, SLG43), 및 상기 제2 리셋 트랜지스터에 대응하는 제2 리셋 게이트(RG23)의 배치는 제1 픽셀 그룹(101e)의 제1 및 제2 전송 게이트들(TG13, TG23), 제1 플로팅 확산 영역(FD13), 제1 및 제2 구동 게이트들(SFG13, SFG23), 제1 및 제2 선택 게이트들(SLG13, SLG23) 및 제1 리셋 게이트(RG13)의 배치와 각각 실질적으로 동일할 수 있다. 한편, 도시하지는 않았지만, 상기 제3 및 제4 광전 변환부들에 대응하는 제3 및 제4 광전 변환 영역들이 제3 및 제4 픽셀 영역들(PR33, PR43) 내에 형성될 수 있다.
일 실시예에서, 제1 출력 단자(OT13) 및 제2 출력 단자(OT23)와 연결되는 출력 라인(VL13)이 직선으로 형성되도록, 상기 제1 내지 제4 구동 트랜지스터들에 대응하는 제1 내지 제4 구동 게이트들(SFG13~SFG43)과 상기 제1 내지 제4 선택 트랜지스터들에 대응하는 제1 내지 제4 선택 게이트들(SLG13~SLG43)이 도 10에 도시된 것처럼 배치될 수 있다. 제1 출력 단자(OT13) 및 출력 라인(VL13)을 통해 상기 제1 및 제2 단위 픽셀들의 픽셀 신호들(VOUT13)이 출력되고, 제2 출력 단자(OT23) 및 출력 라인(VL13)을 통해 상기 제3 및 제4 단위 픽셀들의 픽셀 신호들(VOUT23)이 출력될 수 있다.
도 11은 도 1b의 픽셀 그룹의 또 다른 예를 나타내는 회로도이다. 이하 도 1b와 중복되는 설명은 생략될 수 있다.
도 11을 참조하면, 이미지 센서의 픽셀 어레이에 포함되는 제1 픽셀 그룹(100f)은 신호 발생부(110f)를 공유하는 제1, 제2, 제3 및 제4 단위 픽셀들을 포함한다.
제1 및 제2 구동 트랜지스터들(TSF13, TSF23)과 제1 및 제2 선택 트랜지스터들(TSEL13, TSEL23)이 노드(VN13)에 공통적으로 연결되는 것을 제외하면, 도 11의 제1 픽셀 그룹(100f)은 도 9의 제1 픽셀 그룹(100e)과 실질적으로 동일하므로, 중복되는 설명은 생략하도록 한다.
도 9에서는 트랜지스터들(TSF13, TSEL13)을 포함하는 제1 트랜지스터 그룹과 트랜지스터들(TSF23, TSEL23)을 포함하는 제2 트랜지스터 그룹이 전원 전압(VDD)과 출력 단자(OT13) 사이에 병렬 연결되나, 도 11에서는 제1 및 제2 구동 트랜지스터들(TSF13, TSF23)이 전원 전압(VDD)과 노드(VN13) 사이에 병렬 연결되고 제1 및 제2 선택 트랜지스터들(TSEL13, TSEL23)이 노드(VN13)와 출력 단자(OT13) 사이에 병렬 연결될 수 있다.
이상, 도 2 내지 11을 참조하여 특정 개수의 광전 변환부들, 구동 트랜지스터들 및 선택 트랜지스터들을 포함하는 경우에 기초하여 본 발명의 실시예들을 설명하였으나, 본 발명은 이에 한정되지 않으며, 임의의 복수 개의 광전 변환부들이 하나의 신호 발생부를 공유하는 임의의 공유 구조 및 하나의 신호 발생부가 서로 병렬 연결되는 임의의 복수 개의 구동 트랜지스터들 및 서로 병렬 연결되는 임의의 복수 개의 선택 트랜지스터들을 포함하는 구조에 대하여 확대 적용될 수 있다.
도 12는 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도이다.
도 12를 참조하면, 이미지 센서(500)는 픽셀 어레이(510) 및 신호 처리부를 포함한다. 상기 신호 처리부는 로우 구동부(520), 아날로그-디지털 변환(analog-to-digital converting; ADC)부(530), 디지털 신호 처리(digital signal processing; DSP)부(540) 및 제어부(550)를 포함할 수 있다.
픽셀 어레이(510)는 입사광에 기초하여 복수의 픽셀 신호들(예를 들어, 아날로그 픽셀 신호들)을 발생한다. 픽셀 어레이(510)는 복수의 행(row)들과 복수의 열(column)들로 이루어진 매트릭스 형태로 배열된 복수의 단위 픽셀들을 포함할 수 있다.
픽셀 어레이(510)는 도 1 내지 11을 참조하여 상술한 본 발명의 실시예들에 따른 픽셀 어레이일 수 있다. 예를 들어, 픽셀 어레이(510)는 복수의 광전 변환부들이 하나의 신호 발생부를 공유하는 공유 구조로 구현되며, 이 때 상기 신호 발생부는 서로 병렬 연결되는 복수의 구동 트랜지스터들 및 서로 병렬 연결되는 복수의 선택 트랜지스터들을 포함할 수 있다. 상기 복수의 구동 트랜지스터들을 서로 병렬 연결하고 상기 복수의 선택 트랜지스터들을 서로 병렬 연결함으로써, 노이즈가 감소하고 픽셀 동작 속도가 증가할 수 있다. 추가적으로, 하나의 구동 트랜지스터와 하나의 선택 트랜지스터를 하나의 라인을 이용하여 단순한 구조로 연결함으로써, FPN의 열화를 방지할 수 있다.
상기 신호 처리부는 상기 복수의 픽셀 신호들에 기초하여 영상 데이터(예를 들어, 디지털 유효 이미지 데이터)를 발생한다.
로우 구동부(520)는 픽셀 어레이(510)의 각 로우에 연결되고, 상기 각 로우를 구동하는 구동 신호를 생성할 수 있다. 예를 들어, 로우 구동부(520)는 픽셀 어레이(510)에 포함되는 상기 복수의 단위 픽셀들을 로우 단위로 구동할 수 있다.
ADC부(530)는 픽셀 어레이(510)의 각 컬럼에 연결되고, 픽셀 어레이(530)로부터 출력되는 아날로그 신호를 디지털 신호로 변환할 수 있다. 일 실시예에서, ADC부(530)는 복수의 아날로그-디지털 변환기들을 포함하며, 각 컬럼 라인마다 출력되는 아날로그 신호들을 병렬로(즉, 동시에) 디지털 신호들로 변환하는 컬럼 ADC를 수행할 수 있다. 다른 실시예에서, ADC부(530)는 단일의 아날로그-디지털 변환기를 포함하며, 상기 아날로그 신호들을 순차적으로 디지털 신호들로 변환하는 단일 ADC를 수행할 수 있다.
실시예에 따라서, ADC부(530)는 유효 신호 성분을 추출하기 위한 CDS(correlated double sampling)부(532)를 포함할 수 있다. 일 실시예에서, CDS부(532)는 리셋 성분을 나타내는 아날로그 리셋 신호와 이미지 성분을 나타내는 아날로그 이미지 신호의 차이에 기초하여 상기 유효 이미지 성분을 추출하는 아날로그 더블 샘플링(analog double sampling)을 수행할 수 있다. 다른 실시예에서, CDS부(532)는 상기 아날로그 리셋 신호와 상기 아날로그 이미지 신호를 디지털 신호들로 각각 변환한 후 상기 유효 이미지 성분으로서 두 개의 디지털 신호의 차이를 추출하는 디지털 더블 샘플링(digital double sampling)을 수행할 수 있다. 또 다른 실시예에서, CDS부(532)는 상기 아날로그 더블 샘플링 및 상기 디지털 더블 샘플링을 모두 수행하는 듀얼 상관 이중 샘플링을 수행할 수 있다.
DSP부(540)는 ADC부(530)로부터 출력된 디지털 신호를 수신하고, 상기 디지털 신호에 대하여 이미지 데이터 처리를 수행할 수 있다. 예를 들어, DSP부(540)는 이미지 보간(image interpolation), 색 보정(color correction), 화이트 밸런스(white balance), 감마 보정(gamma correction), 색 변환(color conversion) 등을 수행할 수 있다.
제어부(550)는 로우 구동부(520), ADC부(530) 및 DSP부(540)를 제어할 수 있다. 제어부(550)는 로우 구동부(520), ADC부(530) 및 DSP부(540)의 동작에 요구되는 클럭 신호, 타이밍 컨트롤 신호 등과 같은 제어 신호들을 공급할 수 있다.
도 13은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 13을 참조하면, 컴퓨팅 시스템(900)은 프로세서(910), 메모리 장치(920), 저장 장치(930), 이미지 센서(940), 입출력 장치(950) 및 전원 장치(960)를 포함한다.
프로세서(910)는 컴퓨팅 시스템(900)의 동작에 필요한 특정 계산들 또는 태스크(task)들을 수행할 수 있고, 메모리 장치(920) 및 저장 장치(930)는 컴퓨팅 시스템(900)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 프로세서(910)는 마이크로프로세서(micro-processor), CPU(central processing unit), AP(application processor) 등을 포함하고, 메모리 장치(920)는 휘발성 메모리 및/또는 비휘발성 메모리를 포함하며, 저장 장치(930)는 SSD(solid state drive), HDD(hard disk drive), CD-ROM 등을 포함할 수 있다. 입출력 장치(950)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(960)는 컴퓨팅 시스템(900)의 동작에 필요한 동작 전압을 공급할 수 있다.
이미지 센서(940)는 본 발명의 실시예들에 따른 픽셀 어레이를 포함하며, 공유 구조로 구현되면서 서로 병렬 연결되는 복수의 구동/선택 트랜지스터들을 포함함으로써, 노이즈가 감소하고 픽셀 동작 속도가 증가하며 FPN의 열화를 방지할 수 있다.
본 발명의 실시예들은 이미지 센서를 포함하는 임의의 전자 장치 및 시스템에 유용하게 이용될 수 있다. 예를 들어, 본 발명의 실시예들은 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트 폰(smart phone), MP3 플레이어, PDA(personal digital assistant), PMP(portable multimedia player), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(internet of things) 기기, IoE(internet of everything) 기기, e-북(e-book), VR(virtual reality) 기기, AR(augmented reality) 기기 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 제1, 제2, 제3 및 제4 광전 변환부들 및 상기 제1, 제2, 제3 및 제4 광전 변환부들에 의해 공유되는 제1 신호 발생부를 포함하는 제1, 제2, 제3 및 제4 단위 픽셀들을 구비하는 제1 픽셀 그룹을 포함하고,
    상기 제1 신호 발생부는,
    상기 제1, 제2, 제3 및 제4 광전 변환부들과 연결되는 제1, 제2, 제3 및 제4 전송 트랜지스터들;
    상기 제1, 제2, 제3 및 제4 전송 트랜지스터들과 연결되는 제1 플로팅 확산 노드;
    전원 전압이 드레인 단자에 연결되고 상기 제1 플로팅 확산 노드가 게이트 단자에 연결되는 복수의 구동 트랜지스터들; 및
    선택 신호가 게이트 단자에 연결되고 일 단이 상기 복수의 구동 트랜지스터들의 소스 단자에 각각 직렬로 연결되는 복수의 선택 트랜지스터들을 포함하고,
    상기 복수의 선택 트랜지스터들의 출력 노드들 각각은 제1 출력 라인과 연결되며,
    상기 복수의 구동 트랜지스터들의 소스 단자들은 서로 직접 연결되지 않도록 배치되는 이미지 센서의 픽셀 어레이.
  2. 제 1 항에 있어서,
    상기 제1, 제2, 제3 및 제4 단위 픽셀들은 2 X 2 구조로 배열되고,
    상기 복수의 구동 트랜지스터들은 상기 전원 전압이 드레인 단자에 연결되고 상기 제1 플로팅 확산 노드가 게이트 단자에 연결되는 제1 및 제2 구동 트랜지스터들을 포함하며,
    상기 복수의 선택 트랜지스터들은 상기 선택 신호가 게이트 단자에 연결되고 일 단이 상기 제1 및 제2 구동 트랜지스터들의 소스 단자에 각각 직렬로 연결되는 제1 및 제2 선택 트랜지스터들을 포함하고,
    상기 제1 및 제2 선택 트랜지스터들의 출력 노드들과 연결되는 상기 제1 출력 라인이 직선으로 형성되도록, 상기 제1 및 제2 구동 트랜지스터들과 상기 제1 및 제2 선택 트랜지스터들이 배치되는 것을 특징으로 하는 이미지 센서의 픽셀 어레이.
  3. 제 2 항에 있어서,
    상기 제1 픽셀 그룹과 인접하고, 제5, 제6, 제7 및 제8 광전 변환부들 및 상기 제5, 제6, 제7 및 제8 광전 변환부들에 의해 공유되는 제2 신호 발생부를 포함하며 상기 2 X 2 구조로 배열되는 제5, 제6, 제7 및 제8 단위 픽셀들을 구비하는 제2 픽셀 그룹을 더 포함하고,
    상기 제2 신호 발생부는,
    상기 제5, 제6, 제7 및 제8 광전 변환부들과 연결되는 제5, 제6, 제7 및 제8 전송 트랜지스터들;
    상기 제5, 제6, 제7 및 제8 전송 트랜지스터들과 연결되는 제2 플로팅 확산 노드;
    상기 전원 전압이 드레인 단자에 연결되고 상기 제2 플로팅 확산 노드가 게이트 단자에 연결되는 제3 및 제4 구동 트랜지스터들; 및
    상기 선택 신호가 게이트 단자에 연결되고 일 단이 상기 제3 및 제4 구동 트랜지스터들의 소스 단자에 각각 직렬로 연결되는 제3 및 제4 선택 트랜지스터들을 포함하며,
    상기 제1 및 제2 선택 트랜지스터들의 출력 노드들 및 상기 제3 및 제4 선택 트랜지스터들의 출력 노드들과 연결되는 상기 제1 출력 라인이 직선으로 형성되도록, 상기 제1, 제2, 제3 및 제4 구동 트랜지스터들과 상기 제1, 제2, 제3 및 제4 선택 트랜지스터들이 배치되는 것을 특징으로 하는 이미지 센서의 픽셀 어레이.
  4. 제 1 항에 있어서,
    상기 제1, 제2, 제3 및 제4 단위 픽셀들은 4 X 1 구조로 배열되고,
    상기 복수의 구동 트랜지스터들은 상기 전원 전압이 드레인 단자에 연결되고 상기 제1 플로팅 확산 노드가 게이트 단자에 연결되는 제1, 제2 및 제3 구동 트랜지스터들을 포함하며,
    상기 복수의 선택 트랜지스터들은 상기 선택 신호가 게이트 단자에 연결되고 일 단이 상기 제1, 제2 및 제3 구동 트랜지스터들의 소스 단자에 각각 직렬로 연결되는 제1, 제2 및 제3 선택 트랜지스터들을 포함하고,
    상기 제1, 제2 및 제3 선택 트랜지스터들의 출력 노드들과 연결되는 상기 제1 출력 라인이 직선으로 형성되도록, 상기 제1, 제2 및 제3 구동 트랜지스터들과 상기 제1, 제2 및 제3 선택 트랜지스터들이 배치되는 것을 특징으로 하는 이미지 센서의 픽셀 어레이.
  5. 제 1 항에 있어서,
    상기 제1, 제2, 제3 및 제4 단위 픽셀들은 2 X 2 구조로 배열되고,
    상기 복수의 구동 트랜지스터들은 상기 전원 전압이 드레인 단자에 연결되고 상기 제1 플로팅 확산 노드가 게이트 단자에 연결되는 제1, 제2 및 제3 구동 트랜지스터들을 포함하며,
    상기 복수의 선택 트랜지스터들은 상기 선택 신호가 게이트 단자에 연결되고 일 단이 상기 제1, 제2 및 제3 구동 트랜지스터들의 소스 단자에 각각 직렬로 연결되는 제1, 제2 및 제3 선택 트랜지스터들을 포함하는 것을 특징으로 하는 이미지 센서의 픽셀 어레이.
  6. 제 5 항에 있어서,
    상기 제1 픽셀 그룹과 인접하고, 제5, 제6, 제7 및 제8 광전 변환부들 및 상기 제5, 제6, 제7 및 제8 광전 변환부들에 의해 공유되는 제2 신호 발생부를 포함하며 상기 2 X 2 구조로 배열되는 제5, 제6, 제7 및 제8 단위 픽셀들을 구비하는 제2 픽셀 그룹을 더 포함하고,
    상기 제2 신호 발생부는,
    상기 제5, 제6, 제7 및 제8 광전 변환부들과 연결되는 제5, 제6, 제7 및 제8 전송 트랜지스터들;
    상기 제5, 제6, 제7 및 제8 전송 트랜지스터들과 연결되는 제2 플로팅 확산 노드;
    상기 전원 전압이 드레인 단자에 연결되고 상기 제2 플로팅 확산 노드가 게이트 단자에 연결되는 제4, 제5 및 제6 구동 트랜지스터들; 및
    상기 선택 신호가 게이트 단자에 연결되고 일 단이 상기 제4, 제5 및 제6 구동 트랜지스터들의 소스 단자에 각각 직렬로 연결되는 제4, 제5 및 제6 선택 트랜지스터들을 포함하며,
    상기 제1, 제2 및 제3 선택 트랜지스터들의 출력 노드들과 연결되는 상기 제1 출력 라인 및 상기 제4, 제5 및 제6 선택 트랜지스터들의 출력 노드들과 연결되는 제2 출력 라인이 직선으로 형성되도록, 상기 제1, 제2, 제3, 제4, 제5 및 제6 구동 트랜지스터들과 상기 제1, 제2, 제3, 제4, 제5 및 제6 선택 트랜지스터들이 배치되는 것을 특징으로 하는 이미지 센서의 픽셀 어레이.
  7. 제 6 항에 있어서,
    상기 제1 출력 라인 및 상기 제2 출력 라인 중 하나를 선택하기 위한 스위치를 더 포함하는 것을 특징으로 하는 이미지 센서의 픽셀 어레이.
  8. 제1 및 제2 광전 변환부들 및 상기 제1 및 제2 광전 변환부들에 의해 공유되는 제1 신호 발생부를 포함하는 제1 및 제2 단위 픽셀들을 구비하는 제1 픽셀 그룹을 포함하고,
    상기 제1 신호 발생부는,
    상기 제1 및 제2 광전 변환부들과 연결되는 제1 및 제2 전송 트랜지스터들;
    상기 제1 및 제2 전송 트랜지스터들과 연결되는 제1 플로팅 확산 노드;
    전원 전압이 드레인 단자에 연결되고 상기 제1 플로팅 확산 노드가 게이트 단자에 연결되는 복수의 구동 트랜지스터들; 및
    선택 신호가 게이트 단자에 연결되고 일 단이 상기 복수의 구동 트랜지스터들의 소스 단자에 각각 직렬로 연결되는 복수의 선택 트랜지스터들을 포함하고,
    상기 복수의 선택 트랜지스터들의 출력 노드들 각각은 제1 출력 라인과 연결되며,
    상기 복수의 구동 트랜지스터들의 소스 단자는 서로 직접 연결되지 않도록 배치되는 이미지 센서의 픽셀 어레이.
  9. 제 8 항에 있어서,
    상기 제1 및 제2 단위 픽셀들은 2 X 1 구조로 배열되고,
    상기 복수의 구동 트랜지스터들은 상기 전원 전압이 드레인 단자에 연결되고 상기 제1 플로팅 확산 노드가 게이트 단자에 연결되는 제1 및 제2 구동 트랜지스터들을 포함하며,
    상기 복수의 선택 트랜지스터들은 상기 선택 신호가 게이트 단자에 연결되고 일 단이 상기 제1 및 제2 구동 트랜지스터들의 소스 단자에 각각 직렬로 연결되는 제1 및 제2 선택 트랜지스터들을 포함하고,
    상기 제1 및 제2 선택 트랜지스터들의 출력 노드들과 연결되는 상기 제1 출력 라인이 직선으로 형성되도록, 상기 제1 및 제2 구동 트랜지스터들과 상기 제1 및 제2 선택 트랜지스터들이 배치되는 것을 특징으로 하는 이미지 센서의 픽셀 어레이.
  10. 입사광에 기초하여 복수의 픽셀 신호들을 발생하는 픽셀 어레이; 및
    상기 복수의 픽셀 신호들에 기초하여 영상 데이터를 발생하는 신호 처리부를 포함하고,
    상기 픽셀 어레이는,
    복수의 광전 변환부들 및 상기 복수의 광전 변환부들에 의해 공유되는 제1 신호 발생부를 포함하는 복수의 단위 픽셀들을 구비하는 제1 픽셀 그룹을 포함하며,
    상기 제1 신호 발생부는,
    상기 복수의 광전 변환부들과 연결되는 복수의 전송 트랜지스터들;
    상기 복수의 전송 트랜지스터들과 연결되는 제1 플로팅 확산 노드;
    전원 전압이 드레인 단자에 연결되고 상기 제1 플로팅 확산 노드가 게이트 단자에 연결되는 복수의 구동 트랜지스터들; 및
    선택 신호가 게이트 단자에 연결되고 일 단이 상기 복수의 구동 트랜지스터들의 소스 단자에 각각 직렬로 연결되는 복수의 선택 트랜지스터들을 포함하고,
    상기 복수의 선택 트랜지스터들의 출력 노드들 각각은 제1 출력 라인과 연결되며,
    상기 복수의 구동 트랜지스터들의 소스 단자는 서로 직접 연결되지 않도록 배치되는 이미지 센서.
KR1020180004297A 2018-01-12 2018-01-12 이미지 센서의 픽셀 어레이 및 이를 포함하는 이미지 센서 KR102489832B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180004297A KR102489832B1 (ko) 2018-01-12 2018-01-12 이미지 센서의 픽셀 어레이 및 이를 포함하는 이미지 센서
US16/175,097 US10573682B2 (en) 2018-01-12 2018-10-30 Pixel array included in image sensor and image sensor including the same
CN201811548357.8A CN110035242B (zh) 2018-01-12 2018-12-18 包括在图像传感器中的像素阵列和图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180004297A KR102489832B1 (ko) 2018-01-12 2018-01-12 이미지 센서의 픽셀 어레이 및 이를 포함하는 이미지 센서

Publications (2)

Publication Number Publication Date
KR20190086136A KR20190086136A (ko) 2019-07-22
KR102489832B1 true KR102489832B1 (ko) 2023-01-18

Family

ID=67212481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180004297A KR102489832B1 (ko) 2018-01-12 2018-01-12 이미지 센서의 픽셀 어레이 및 이를 포함하는 이미지 센서

Country Status (3)

Country Link
US (1) US10573682B2 (ko)
KR (1) KR102489832B1 (ko)
CN (1) CN110035242B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210010018A (ko) * 2019-07-19 2021-01-27 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20210050896A (ko) * 2019-10-29 2021-05-10 에스케이하이닉스 주식회사 이미지 센싱 장치
CN115308757A (zh) * 2021-05-08 2022-11-08 宁波飞芯电子科技有限公司 一种图像传感器及其驱动方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101494346B1 (ko) * 2007-08-21 2015-03-02 소니 주식회사 화질 유지를 위해 적어도 하나의 트랜지스터를 공유하는 서로 다른 행 및 서로 다른 열의 복수의 광전 변환기를 포함하는 화상 촬상 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1594312A4 (en) * 2003-02-13 2006-10-04 Matsushita Electric Ind Co Ltd SOLID STATE VIEWING DEVICE, ASSOCIATED CONTROL METHOD, AND CAMERA USING THE DEVICE
KR100657863B1 (ko) 2005-02-07 2006-12-14 삼성전자주식회사 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서
KR100682829B1 (ko) * 2005-05-18 2007-02-15 삼성전자주식회사 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서
KR100782308B1 (ko) 2006-07-14 2007-12-06 삼성전자주식회사 입사 광량에 따라 광전류 경로를 선택할 수 있는 ｃｍｏｓ이미지 센서와 이미지 센싱 방법
JP4341664B2 (ja) * 2006-10-13 2009-10-07 ソニー株式会社 固体撮像装置および撮像装置
JP2011114324A (ja) * 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及び電子機器
JP5688540B2 (ja) * 2010-02-26 2015-03-25 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
JP6003291B2 (ja) * 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
US20130256509A1 (en) 2012-03-27 2013-10-03 Omnivision Technologies, Inc. Dual source follower pixel cell architecture
KR101967835B1 (ko) * 2012-05-31 2019-04-10 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이
JP2014209696A (ja) * 2012-07-23 2014-11-06 ソニー株式会社 固体撮像装置、信号読み出し方法、および電子機器
US8969775B2 (en) 2013-02-28 2015-03-03 Omnivision Technologies, Inc. High dynamic range pixel having a plurality of amplifier transistors
KR20140136296A (ko) * 2013-05-20 2014-11-28 인텔렉추얼디스커버리 주식회사 래디오그라피 센서 및 이를 포함하는 장치
TWI539816B (zh) 2013-12-25 2016-06-21 恆景科技股份有限公司 影像感測器
JP6261430B2 (ja) 2014-04-01 2018-01-17 キヤノン株式会社 撮像装置及び画像処理システム
US9774801B2 (en) 2014-12-05 2017-09-26 Qualcomm Incorporated Solid state image sensor with enhanced charge capacity and dynamic range
JP6555890B2 (ja) * 2015-01-23 2019-08-07 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
KR20160112775A (ko) 2015-03-20 2016-09-28 에스케이하이닉스 주식회사 이미지 센서
KR102519343B1 (ko) 2016-02-11 2023-04-06 삼성전자주식회사 이미지 센서
KR102632460B1 (ko) * 2016-12-28 2024-01-31 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102568744B1 (ko) * 2018-01-29 2023-08-22 에스케이하이닉스 주식회사 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101494346B1 (ko) * 2007-08-21 2015-03-02 소니 주식회사 화질 유지를 위해 적어도 하나의 트랜지스터를 공유하는 서로 다른 행 및 서로 다른 열의 복수의 광전 변환기를 포함하는 화상 촬상 장치

Also Published As

Publication number Publication date
US20190221600A1 (en) 2019-07-18
KR20190086136A (ko) 2019-07-22
CN110035242B (zh) 2023-02-21
CN110035242A (zh) 2019-07-19
US10573682B2 (en) 2020-02-25

Similar Documents

Publication Publication Date Title
TWI694724B (zh) 具有提供高動態範圍之雙轉換增益之小像素
JP5717561B2 (ja) イメージセンサのカラム回路およびピクセルビニング回路
KR100772892B1 (ko) 플로팅 확산 영역의 커패시턴스를 제어할 수 있는 공유픽셀형 이미지 센서
KR102489832B1 (ko) 이미지 센서의 픽셀 어레이 및 이를 포함하는 이미지 센서
KR20070091553A (ko) 고체 촬상 장치, 고체 촬상 장치 구동 방법, 및 카메라
US11044427B2 (en) Image sensors including pixel groups and electronic devices including image sensors
US20170302872A1 (en) Solid-state imaging device, signal processing method, and electronic device
WO2022262443A1 (zh) 图像传感器、摄像头组件和移动终端
JP2020162111A (ja) イメージ処理システム、イメージセンサ、イメージセンサの駆動方法
JP2021057898A (ja) イメージセンサ及びその動作方法
JP2017123533A (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
CN111083405B (zh) 双模态仿生视觉传感器像素读出***
JP2016181736A (ja) 撮像装置、その駆動方法及び撮像システム
KR100790583B1 (ko) 씨모스 이미지 센서 공유 픽셀
US11146749B2 (en) Image sensor, electronic system including the same, and method of operating the same
US11265488B2 (en) Image sensor and method of operating the same with resetting of a dummy reset array and reading of a dummy read array
US20180295306A1 (en) Image sensors with diagonal readout
CN108881747B (zh) 图像传感器及多重hdr的实现方法
US20160080675A1 (en) Readout circuit and method of using the same
KR100790582B1 (ko) 씨모스 이미지 센서 픽셀
TWI547170B (zh) 影像感測器
CN218352630U (zh) 图像传感器及版图结构
EP4184934A1 (en) Image sensor
US11330201B2 (en) Light sensing circuit and image sensor including the same
US20230154945A1 (en) Image sensor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right