KR20030027846A - 발광장치 및 그를 이용한 전자 기기 - Google Patents

발광장치 및 그를 이용한 전자 기기 Download PDF

Info

Publication number
KR20030027846A
KR20030027846A KR1020020059068A KR20020059068A KR20030027846A KR 20030027846 A KR20030027846 A KR 20030027846A KR 1020020059068 A KR1020020059068 A KR 1020020059068A KR 20020059068 A KR20020059068 A KR 20020059068A KR 20030027846 A KR20030027846 A KR 20030027846A
Authority
KR
South Korea
Prior art keywords
light emitting
luminance
emitting devices
circuit
emitting device
Prior art date
Application number
KR1020020059068A
Other languages
English (en)
Other versions
KR100910376B1 (ko
Inventor
야마자키순페이
고야마준
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030027846A publication Critical patent/KR20030027846A/ko
Application granted granted Critical
Publication of KR100910376B1 publication Critical patent/KR100910376B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/048—Preventing or counteracting the effects of ageing using evaluation of the usage time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 발광재료의 열화에 의한 OLED의 휘도의 변화를 억제할 수 있으며 또한 휘도 편차가 없는 발광장치에 관한 것이다. 입력 영상 신호를 상시 또는 정기적으로 샘플링하여 각 화소의 발광소자가 발광하는 기간 또는 표시하는 계조를 검출하고 그 검출값의 누적을 통해 가장 열화가 현저하여 휘도가 저하되고 있는 화소를 예측한다. 그리고 이 화소에 공급되는 전류를 보정하여 윈하는 휘도를 얻을 수 있도록 한다. 다른 화소에 있어서는 과잉 전류가 공급되게 되므로 각 화소마다 검출값의 누적과 미리 기억하고 있는 발광소자의 휘도 특성의 경시 변화의 데이터를 비교하여 발광소자의 열화된 화소를 구동시키기 위한 영상신호를 그 때마다 보정하여 계조수를 낮춘다.

Description

발광장치 및 그를 이용한 전자 기기{A light emitting device and electronic apparatus using the same}
본 발명은 기판상에 형성된 발광소자를 그 기판과 커버재 사이에 봉입하여 구성되는 발광 패널에 관한 것이다. 또한, 상기 발광 패널에 IC 등을 실장하여 구성되는 발광 모듈에 관한 것이다. 본 명세서에서는 발광 패널 및 발광 모듈을 발광장치로 총칭한다. 본 발명은 또한 상기 발광장치를 이용한 전자기기에 관한 것이다.
발광소자는 스스로 발광하기 때문에 시인성이 높고 액정표시장치(LCD)에서 필요한 백라이트가 필요없어 박형화에 최적일 뿐만 아니라 시야각에도 제한이 없다. 그 때문에 최근 발광소자를 이용한 발광장치는 CRT나 LCD를 대신하는 표시장치로서 주목을 받고 있다.
또한 본 명세서에서 발광소자는 전류 또는 전압에 의해 휘도가 제어되는 소자를 의미하며, 유기발광 다이오드(OLED(Organic Light Emmiting Diode))(이하, OLED라 함)나 전계방출 표시장치(FED(Field Emission Display))(이하, FED라 함)에 이용되는 MIN형의 전자원 소자(전자방출소자) 등을 포함한다.
OLED는 전장을 가함으로써 발생하는 발광(루미네센스(luminescence))(전계 발광(Electroluminescence))을 얻을 수 있는 유기화합물(유기발광재료)을 포함하는층(이하 유기발광층이라 함)과, 양극층 및 음극층을 가지고 있다. 유기화합물에 있어서의 루미네센스에는 일중여기상태에서 기저상태로 복귀할 때의 발광(형광)과 삼중여기상태에서 기저상태로 복귀할 때의 발광(인광)이 있는데, 본 발명의 발광장치는 상술한 발광 중 어느 하나의 발광을 이용하고 있을 수도 있으며 또는 두 발광 모두를 이용하고 있을 수도 있다.
또한 본 명세서에서는 OLED의 양극과 음극간에 형성된 모든 층을 유기발광층으로 정의한다. 유기발광층에는 구체적으로 발광층, 정공주입층, 전자주입층, 정공수송층, 전자수송층 등이 포함된다. 이러한 층들은 내부에 무기화합물을 가질 수 있다. 기본적으로 OLED는 양극/발광층/음극이 차례로 적층된 구조를 가지고 있으며, 이 구조외에도 양극/정공주입층/발광층/음극의 순서로 또는 양극/정공주입층/발광층/전자수송층/음극 등의 순서로 적층된 구조를 가질 수도 있다.
그런데 유기발광재료의 열화에 따른 OLED의 휘도의 저하는 발광장치를 실용화함에 있어서 중대한 문제가 되고 있다.
도 21A는 발광소자의 두개의 전극사이에 일정한 전류를 공급했을 때의 발광소자의 휘도의 시간 변화를 도시한 것이다. 도 21A에 도시된 바와 같이, 일정한 전류가 흐르는 경우라도 시간의 경과에 따른 유기 발광재료의 열화때문에 발광소자의 휘도는 감소하게 된다.
또한 도 21B에는 발광소자의 두개의 전극사이에 일정한 전압을 인가했을 때의 발광소자의 휘도의 시간 변화를 도시하였다. 도 21B에 도시한 바와 같이, 일정한 전압을 인가하고 있는 경우라도 시간 경과에 따라 발광소자의 휘도가 저하되고있다. 이는 부분적으로는 도 21A에 도시한 바와 같이 유기 발광재료의 열화에 의해 일정 전류 상태에서 휘도가 낮아지게 되기 때문이며, 또한 부분적으로는 도 21(C)에 도시한 바와 같이 일정한 전압을 인가했을 때 발광소자에 흐르는 전류가 시간 경과에 따라 감소하기 때문이다.
시간 경과에 따른 발광소자의 휘도 저하는 발광소자에 공급하는 전류를 증가시키거나 또는 인가하는 전압을 높게함으로써 보상할 수 있다. 그러나 대개의 경우 표시하는 화상에 따라 화소마다 표시되는 계조가 다르고 그 때문에 각 화소의 발광소자의 열화에 차이를 보여 휘도에 편차가 발생한다. 그리고 전압 또는 전류를 공급하기 위한 전원을 각 화소에 대응하여 마련하는 것은 현실적이지 않으므로 모든 화소 또는 몇몇 화소마다 전압 또는 전류를 공급하기 위한 공통의 전원을 마련하고 있다. 그 때문에 열화에 따른 발광소자의 휘도의 저하를 보상하기 위해 공통 전원에서 공급되는 전압 또는 전류를 단순하게 크게하면 상기 전압 또는 전류가 공급된 모든 화소에서 평균적으로 발광소자의 휘도는 높아지지만 각 화소별 발광소자의 휘도 편차는 해소되지 않는다.
본 발명은 상술한 문제점을 감안하여 이루어진 것으로서 유기 발광층의 열화에 따른 OLED의 휘도 변화를 억제할 수 있고 또한 휘도 편차가 없는 발광장치의 제공을 목적으로 한다.
상술한 목적을 달성하기 위해 본 발명의 발광장치에서는 공급되는 영상 신호를 상시 또는 정기적으로 샘플링하여 각 화소의 발광소자가 발광하는 기간 또는 표시하는 계조를 검출하고, 그 검출값의 누적, 즉 그 총합을 통해 가장 열화가 현저하여 휘도가 저하되고 있는 화소를 예측한다. 그리고 상기 화소의 검출값의 누적과 미리 기억하고 있는 발광소자의 휘도 특성의 경시변화의 데이터를 비교하여 상기 화소에 공급되는 전류를 보정하여 원하는 휘도를 얻을 수 있도록 한다. 이 때 가장 열화가 심한 화소와 전원을 공통으로 사용하고 있는 다른 화소들의 경우에는 과잉 전류가 공급되므로 가장 열화가 심한 화소에 비해 휘도가 높아지게 되어 계조수가 높아지게 된다. 이 다른 화소들에 대해서는 각 화소별 검출값의 누적과 미리 기억하고 있는 발광소자의 휘도 특성의 경시 변화의 데이터를 비교하여 발광소자가 가장 열화되어 있는 화소를 구동시키기 위한 영상신호를 그 때마다 보정하여 계조수를 낮춘다.
본 명세서에서 영상 신호는 영상 정보를 갖는 디지털 신호를 의미한다.
상기 구성에 의해 각 화소에서의 발광소자의 열화 정도가 달라져도 휘도 편차를 발생시키지 않고 화면의 휘도의 균일성을 유지할 수 있으며 또한 열화에 의한 휘도 저하를 억제할 수 있다.
또한 전원으로부터 공급되는 전류의 값을 가장 열화가 심한 화소를 기준으로 하여 보정할 필요없이 가장 열화가 작은 화소를 기준으로 하여 보정을 실시할 수도 있다. 이 경우, 각 화소의 검출값의 누적을 통해 가장 열화가 작아 휘도가 가장 높은 화소를 예측한다. 그리고 이 화소의 검출값의 누적과 미리 기억하고 있는 발광소자의 휘도특성의 경시변화의 데이터를 비교하여 각 화소에 공급되는 전류를 보정하여 원하는 휘도를 얻을 수 있도록 한다. 이 때 가장 열화가 작은 화소와 전원을공통으로 사용하고 있는 다른 화소들의 경우에는 공급되는 전류가 부족하게 되므로 가장 열화가 작은 화소에 비해 휘도가 낮아 표시 계조수가 너무 낮은 상태로 볼 수 있다. 이 다른 화소들의 경우에는 각 화소별 검출값의 누적과 미리 기억하고 있는 발광소자의 휘도 특성의 경시변화의 데이터를 비교하여 발광소자가 가장 작게 열화된 화소를 구동시키기 위한 영상신호를 그때마다 보정하여 계조수를 높인다.
또한 기준으로 할 화소는 설계자가 적절히 설정할 수 있다. 기준이 되는 화소보다 열화가 더 진행되고 있는 화소에 대해서는 계조수를 높이도록 영상신호를 보정하고, 기준 화소보다 열화가 덜 진행되고 있는 화소에 대해서는 계조수를 낮추도록 영상신호를 보정하면 된다.
도 1은 본 발명의 발광장치의 블럭도,
도 2는 본 발명의 발광장치의 화소 회로도,
도 3은 본 발명의 발광장치에 있어서의 발광소자의 전류와 휘도의 경시(經時)변화의 관계를 도시한 그래프,
도 4는 본 발명의 발광장치에 있어서의 발광소자의 전류의 경시변화를 도시한 그래프,
도 5A 내지 도 5C는 가산 처리에 의한 보정 방법을 도시한 도면,
도 6은 본 발명의 발광장치의 신호선 구동회로의 블럭도,
도 7은 전류설정회로 및 절환회로의 회로도,
도 8은 본 발명의 발광장치의 주사선 구동회로의 블럭도,
도 9는 본 발명의 발광장치의 블럭도,
도 10A 내지 도 10C는 본 발명의 발광장치의 화소 회로도,
도 11A 내지 도 11C는 본 발명의 발광장치의 화소 회로도,
도 12A 및 도 12B는 본 발명의 발광장치의 화소 회로도,
도 13A 내지 도 13C는 본 발명의 발광장치의 제작방법을 도시한 도면,
도 14A 내지 도 14C는 본 발명의 발광장치의 제작방법을 도시한 도면,
도 15A 내지 도 15C는 본 발명의 발광장치의 제작방법을 도시한 도면,
도 16은 본 발명의 발광장치의 단면도,
도 17은 본 발명의 발광장치의 단면도,
도 18은 본 발명의 발광장치의 단면도,
도 19A 내지 도 19H는 본 발명의 발광장치를 이용한 전자 기기를 나타낸 도면,
도 20은 계조수와 발광기간의 관계를 도시한 그래프,
도 21A 내지 도 21C는 열화(劣化)에 의한 발광소자의 휘도의 변화를 도시한 그래프,
도 22는 열화보정장치를 도시한 블럭도,
도 23은 동작회로를 도시한 블럭도.
*도면의 주요부분에 대한 부호의 설명*
100: 열화보정장치101: 신호선 구동회로
102: 주사선 구동회로103: 화소부
104: 전류원105: 카운터부
106: 기억회로부107: 보정부
108: 휘발성 메모리109: 비휘발성 메모리
110: 영상신호 보정회로111: 전류 보정회로
112: 보정데이터 저장회로121: 신호선
122, 123: 주사선124: 전원선
129: 보유용량130: 발광소자
이하 본 발명의 발광장치의 구성에 대해 설명한다. 도 1은 본 발명의 발광장치의 블럭도로서, 본 발명의 발광장치는 열화보정장치(100)와, 신호선 구동회로(101)와, 주사선 구동회로(102)와, 화소부(103)와, 전류원(104)을 갖고 있다. 또한 본 실시예에서는 열화보정장치(100)는 전류원(104), 신호선 구동회로(101), 주사선 구동회로(102) 및 화소부(103)와 다른 기판에 형성되어 있는데, 가능하다면 동일 기판에 형성할 수도 있다. 또한 본 실시예에서는 전류원(104)은 신호선 구동회로(101)에 포함되고 있는데, 본 발명은 이 구성에 한정되지 않는다. 전류원(104)을 설치하는 위치는 화소의 구성에 따라 다르지만 반드시 발광소자에 흐르는 전류의 크기를 제어할 수 있도록 전류원(104)을 접속하는 것이 중요하다.
화소부(103)에는 발광소자를 갖는 화소가 복수개 마련되어 있다. 열화보정장치(100)는 발광장치에 공급된 영상신호를 처리하여 각 화소의 발광소자의 휘도가 일정하게 되도록 전류원(104)에서 각 화소의 발광소자로 공급되는 전류 및 신호선 구동회로로 공급되는 영상신호를 보정한다. 주사선 구동회로(102)는 화소부(103)에 구비된 화소를 차례로 선택하고, 신호선 구동회로(101)는 입력된 보정후의 영상신호를 기초로 주사선 구동회로(102)에 선택된 화소로 전류 또는 전압을 공급한다.
본 발명의 열화보정장치(100)는 카운터부(105), 기억회로부(106), 보정부(107)로 이루어진다. 카운터부(105)는 카운터(102)를 가지며, 기억회로부(106)은 휘발성 메모리(108) 및 비휘발성 메모리(109)를 가지며, 보정부(107)는 영상신호 보정회로(110), 전류 보정회로(111) 및 보정데이터 저장회로(112)를 갖고 있다.
이어서 열화보정장치(100)의 동작에 대해 설명한다. 우선 발광장치에 이용하는 발광소자에 대한 휘도 특성의 경시 변화의 데이터를 보정데이터 저장회로(112)에 미리 기억시켜 둔다. 이 데이터는 후술하겠지만 주로 각 화소의 발광소자의 열화 정도에 따라 전류원(104)에서 화소로 공급되는 전류 및 영상신호의 보정을 수행할 때에 이용한다.
이어서 상시 또는 정기적(예를 들어, 1초마다)으로 발광장치에 공급되는 영상신호를 샘플링하고, 이 영상신호가 갖는 정보를 기초로 각 화소에서의 발광소자의 발광기간 또는 계조수를 카운터(102)에서 카운트한다. 그리고 카운트된 각 화소에서의 발광기간 또는 계조수는 차례로 기억회로부에 데이터로서 기억된다. 그리고이 발광기간 또는 계조수는 누적시켜 기억할 필요가 있기 때문에 기억 회로는 비휘발성 메모리를 이용하여 구성하는 것이 바람직하나 비휘발성 메모리는 일반적으로 그 기입 회수가 한정되어 있으므로 발광장치의 동작 중에는 휘발성 메모리(108)를 이용하여 기억을 수행하고 일정시간 마다(예를 들어 1시간마다 또는 전원의 셔트다운시마다) 비휘발성 메모리(109)에 기입하도록 할 수도 있다.
또한 사용가능한 휘발성 메모리로서는 스태틱형 메모리(SRAM), 다이나믹형 메모리(DRAM), 강유전체 메모리(FRAM) 등을 들 수 있는데, 본 발명은 이에 한정되지 않고 어떤 형식의 메모리를 이용해서도 구성할 수 있다. 마찬가지로 비휘발성 메모리에 대해서도 플래쉬 메모리를 비롯한 일반적으로 사용되고 있는 것을 이용하여 구성하면 된다. 단 휘발성 메모리로 DRAM을 이용하는 경우에는 정기적인 리플래쉬기능을 부가할 필요가 있다.
휘발성 메모리(108) 또는 비휘발성 메모리(109)에 기억된 발광기간 또는 계조수가 누적된 데이터는 영상신호 보정회로(110) 및 전류 보정회로(111)로 입력된다.
전류 보정회로(111)에서는 미리 보정데이터 저장회로(112)에 기억된 휘도 특성의 경시변화 데이터와 기억회로부(106)에 기억된 각 화소의 발광기간 또는 계조수의 누적 데이터를 비교하여 각 화소의 열화 정도를 파악한다. 이와 같이 하여 전류 보정회로(111)는 열화가 가장 심한 특정 화소를 검출하여 이 특정 화소의 열화 정도에 따라 전류원(104)에서 화소부(103)로 공급되는 전류의 값을 보정한다. 구체적으로는 상기 특정 화소에서 원하는 계조를 표시할 수 있도록 전류의 값을 증가시킨다.
상기 특정 화소에 맞게 화소부(103)에 공급되는 전류의 값이 보정되므로 상기 특정 화소보다 열화가 덜 진행된 다른 화소들의 경우에는 발광소자에 과잉 전류가 공급되어 원하는 계조를 얻을 수 없다. 따라서, 영상신호 보정회로(110)에 의해 상기 다른 화소들의 계조를 결정하는 영상신호를 보정한다. 영상신호 보정회로(110)에는 발광기간 또는 계조수의 누적 데이터 이외에도 영상신호가 입력된다. 영상신호 보정회로(110)에서는 미리 보정데이터 저장회로(112)에 기억된 휘도 특성의 경시변화 데이터와 각 화소의 발광기간 또는 계조수의 누적 데이터를 비교하여 각 화소의 열화의 정도를 파악한다. 그리고 열화가 가장 심한 특정 화소를 검출하여 이 특정화소의 열화 정도에 맞도록 입력된 영상 신호의 보정을 수행한다. 구체적으로는 원하는 계조수를 얻을 수 있도록 영상신호의 보정을 실시한다. 보정된 영상신호는 신호선 구동회로(101)로 입력된다.
또한 상기 특정 화소는 열화가 가장 심한 화소가 아닐 수도 있으며 열화가 가장 진행되지 않은 화소 또는 설계자가 정한 임의의 화소일 수도 있다. 어떤 화소를 선택하든 상기 화소를 기준으로 하여 전류원(104)에서 화소부(103)로 공급되는 전류의 값을 정하고 상기 화소보다 열화가 더 진행되어 있는 화소에 대해서는 계조수를 높이도록 영상신호를 보정하고 열화가 덜 진행된 화소에 대해서는 계조수를 낮추도록 영상신호를 보정한다.
도 2에 본 발명의 발광장치가 갖는 화소의 일예를 도시한다. 도 2의 화소는 신호선(121), 제 1 및 제 2 주사선(122, 123), 전원선(124), 트랜지스터(Tr1, Tr2,Tr3, Tr4), 보유용량(129), 발광소자(130)를 갖고 있다.
트랜지스터(Tr1)의 게이트는 제 1 주사선(122)에 접속되고, 소스는 신호선(121)에 접속되고, 드레인은 트랜지스터(Tr3)의 소스 및 트랜지스터(Tr4)의 드레인에 접속되어 있다. 트랜지스터(Tr2)의 게이트는 제 2 주사선(123)에 접속되고, 소스는 트랜지스터(Tr3)의 게이트 및 트랜지스터(Tr4)의 게이트에 접속되고, 드레인은 신호선(121)에 접속되어 있다. 트랜지스터(Tr3)의 드레인은 발광소자(130)의 화소 전극에 접속되어 있다. 트랜지스터(Tr4)의 소스는 전원선(124)에 접속되어 있다. 보유용량(129)은 트랜지스터(Tr4)의 게이트와 소스 사이에 접속되어 트랜지스터(tR4)의 게이트ㆍ소스간 전압을 유지시킨다. 전원선(124)및 발광소자(130)의 음극에는 각각 소정의 전위가 인가되어 서로 전위차를 갖는다.
제 1 주사선(122) 및 제 2 주사선(123)에 부여되는 전압에 의해 트랜지스터(Tr1) 및 트랜지스터(Tr2)가 온(ON)되면, 신호선 구동회로(101)의 전류원(104)에 의해 트랜지스터(Tr4)의 드레인 전류가 제어된다. 여기서, 트랜지스터(Tr4)는 게이트와 드레인이 접속되어 있으므로 포화영역에서 동작한다. 트랜지스터(Tr4)의 드레인 전류는 이하의 식 1로 표시된다.
[식 1]
I = μCOW/L(VGS- VTH)2/2
여기서, VGS는 게이트 전압, μ는 이동도, CO는 단위면적당 게이트 용량,W/L은 채널 형성 영역의 채널 폭(W)과 채널길이(L)의 비, VTH는 문턱값, I는 드레인 전류이다.
식 1에 있어서 μ, CO, W/L, VTH는 모두 개개의 트랜지스터에 의해 결정되는 고정된 값이다. 식 1에서 트랜지스터(Tr4)의 드레인 전류는 게이트 전압 VGS에 의해 변화함을 알 수 있다. 따라서 식 1에 따르면 드레인 전류에 상응하는 값의 게이트 전압 VGS가 트랜지스터(Tr4)에서 발생한다. 게이트 전압 VGS는 보유용량(129)에서 유지된다.
그리고 제 1 주사선(122) 및 제 2 주사선(123)에 부여되는 전압에 의해 트랜지스터(Tr1, Tr2)가 오프(OFF)되면 보유용량(129)에 축적되어 있던 전하의 일부가 트랜지스터(Tr3)의 게이트로 이동한다. 이에 따라 트랜지스터(Tr4)가 자동적으로 온된다. 따라서 보유용량에 유지되어 있는 전하에 상응하는 크기의 전류가 발광소자(130)로 흘러 발광한다. 따라서 전류원(104)에서 공급되는 전류에 의해 발광소자(130)에 흐르는 전류의 크기가 정해진다.
본 발명의 발광장치에서는 전류원(104)으로부터 화소로 공급되는 전류의 크기를 전류 보정회로(111)에서 보정하고 있다. 또한 영상 신호가 디지털인 경우 화소에 영상 신호로서 입력되는 전류는 2개의 값 뿐이므로 화소의 계조를 제어하기 위해서는 발광소자(130)가 발광하는 기간의 길이를 변화시키도록 영상신호 보정회로(110)에서 영상신호를 보정한다. 영상신호가 아날로그인 경우 발광소자로 공급되는 전류의 크기를 변화시키도록 영상신호 보정회로(11)에서 영상신호를 보정하고화소의 계조를 제어한다.
도 3A에는 본 발명의 발광장치가 갖는 발광소자에 있어서의 휘도의 경시변화를 도시했다. 상기 보정에 의해 발광소자의 휘도는 일정하게 유지된다. 도 3B에는 본 발명의 발광장치가 갖는 발광소자에 있어서의 발광소자에 흐르는 전류의 경시변화를 도시했다. 열화에 따른 휘도의 저하를 보상하기 위해 발광소자에 흐르는 전류는 증가되고 있다.
또한 도 3에서는 발광소자의 휘도가 항상 일정하게 되도록 보정을 실시하고 있는데, 예를 들어 일정 기간마다 보정을 실시한 경우에는 발광소자의 휘도가 어느 정도 저하된 시점에서 보정이 실시되기 때문에 항상 휘도가 일정하게 유지될 수는 없다.
또한 발광소자의 열화가 더욱 진행되면 발광소자에 흐르는 전류는 한없이 커진다. 발광소자에 흐르는 전류가 너무 커지면 발광소자의 열화가 빨라지고 발광하지 않는 부분(다크스폿(dark spot))의 발생을 촉진시키게 된다. 이에 본 발명에서는 도 4에 도시한 바와 같이 발광소자에 흐르는 전류가 초기값에 대해 어느 일정한 값(α%)만큼 증가하면 보정에 의한 전류의 증가를 정지하여 전류원으로부터 발광소자로 공급되는 전류를 일정하게 유지하도록 할 수도 있다.
또한 본 발명의 발광장치의 화소는 도 2에 도시한 구성으로 한정되지 않는다. 본 발명의 화소는 발광소자에 흐르는 전류를 전류원에 의해 제어할 수 있으면 된다.
또한 본 발명의 발광장치에서는 전원 차단시에 휘발성 메모리(108)에 기억되어 있는 각 화소의 발광소자의 발광기간 또는 계조수의 누적 데이터를 비휘발성 메모리(109)에 기억되어 있는 발광 기간 또는 계조수의 누적 데이터에 가산하여 기억시켜 둘 수도 있다. 이에 의해 다음의 전원 투입후 계속해서 발광소자의 발광 기간 또는 계조수에 대한 누적 데이터의 수집이 가능하게 된다.
이와 같이 하여 상시 또는 정기적으로 발광소자의 발광 기간 또는 계조수의 검출을 수행하고 발광 기간 또는 계조수의 누적 데이터를 기억해 둠으로써 미리 기억되어 있는 발광소자의 휘도 특성의 경시 변화 데이터와의 비교에 따라 영상신호를 그때마다 보정하고 열화된 발광소자에는 열화되지 않은 것과 동등한 휘도가 달성될 수 있도록 영상신호에 보정을 가할 수 있다. 따라서 휘도 편차를 발생시키지 않고 화면표시의 균일성을 유지할 수 있다.
또한 본 발명의 실시예에서는 발광소자의 발광 기간 또는 계조수를 검출하고 있지만, 어느 시점에 있어서의 발광소자의 발광 유무만을 검출하도록 할 수도 있다. 그리고 발광 유무의 검출 회수를 늘려나가 전체 검출회수에 대한 발광소자의 발광회수의 비를 통해 발광소자의 열화 정도를 유추하는 것이 가능하다.
또한 도 1에서는 보정후의 영상신호를 직접적으로 신호선 구동회로로 입력하고 있는데, 신호선 구동회로가 아날로그 영상신호용으로 채택된 경우에는 D/A변환회로를 마련하여 디지털의 영상신호를 아날로그로 변환한 후 입력하도록 할 수도 있다.
이상은 발광소자로서 OLED를 사용한 것을 예를 들어 설명했으나 본 발명의 발광장치는 OLED에 한정되지 않고 PDP, FED 등 다른 발광소자를 사용할 수도 있다.
이하에 본 발명의 실시예에 대해 기술한다.
[실시예 1]
본 실시예에서는 본 발명의 발광장치의 보정부에서의 영상신호의 보정 방법에 대해 설명한다.
열화된 발광소자의 휘도 감소를 신호에 따라 보상하는 방법의 하나로서 입력되는 영상신호에 주어진 보정값을 가산하여 실질적으로 여러 단계에 걸쳐 증가시킨 계조의 신호로 변환함으로써 열화전과 동등한 휘도를 얻는 방법을 들 수 있다. 이를 회로 설계에서 가장 간단하게 실현하기 위해서는 추가용 계조에 대한 데이터를 처리할 수 있는 회로를 미리 준비해 두면 된다.
구체적으로는 예를 들어 본 발명의 열화 보정기능을 갖는 6비트 디지털 계조(64 계조) 사양의 발광장치의 경우 보정을 수행하기 위한 추가용으로서 1비트분의 처리 능력을 추가하여 실질 7비트 디지털 계조(128 계조)로서 설계, 작성하고, 통상의 동작에 대해서는 하위 6비트를 사용하여 동작시킨다. 발광소자에 열화가 발생한 경우에는 통상의 영상신호에 보정값을 가산하고 그 가산분의 신호처리는 전술한 추가용 1비트를 이용하여 수행한다. 이 경우 최상위 비트(MSB(Most Significant Bit))는 신호 보정용으로서만 이용되고, 따라서 실제의 표시 계조는 6비트이다.
[실시예 2]
본 실시예에 있어서는 실시예 1과 다른 영상신호의 보정방법에 대해 설명한다.
도 5A는 도 1의 화소부(103)의 확대도를 도시하고 있다. 여기서 화소(201 내지 203)의 화소에 대해서 고찰한다. 화소(201)는 3개의 화소 중 열화가 가장 적게 진행된 화소이며, 화소(202)는 화소(201)보다 열화가 더 진행되어 있으며, 화소(203)는 열화가 가장 많이 진행되어 있다고 가정한다.
이 때 열화가 더 진행되어 있는 화소일수록 화도의 저하도 크다. 따라서 휘도의 보정을 수행하지 않으면 어느 중간조를 표시했을 때 도 5B에 도시한 바와 같이 휘도 편차가 발생한다. 즉, 화소(201)의 휘도에 대해 화소(202)의 휘도는 낮아지며, 화소(203)의 휘도는 더욱 낮아진다.
이어서 실제 보정동작에 대해 설명한다. 발광소자의 발광 기간 또는 계조수의 누적 데이터와 열화에 따른 휘도 저하간의 관계를 측정에 의해 미리 설정해 둔다. 또한 발광 기간 또는 계조수의 누적 데이터와 열화에 따른 발광소자의 휘도 저하는 항상 단순한 관계를 나타내지만은 않는다. 발광 기간 또는 계조수의 누적 데이터에 대한 발광소자의 열화 정도를 미리 보정데이터 저장회로(112)에 기억시켜 둔다.
전류보정회로(111)는 보정데이터 저장회로(112)에 기억된 데이터에 따라 전류원(104)에서 공급되는 전류의 보정량을 결정한다. 전류의 보정량은 기준 화소의 발광 기간 또는 계조수의 누적 데이터를 기초로 정해진다. 예를 들어 열화가 가장 크게 진행되어 있는 화소(203)를 기준으로 하면 화소(203)는 원하는 계조를 얻을 수 있으나 화소(201, 202)에서는 과잉 전류가 흐르게 되므로 영상신호의 보정이 필요하게 된다. 따라서 영상신호 보정회로(110)에서는 열화가 가장 심한 특정 화소의열화의 정도에 맞게 원하는 계조수가 얻어지도록 입력된 영상신호의 보정을 실시한다. 구체적으로는 기준 화소와 그 밖의 화소에서의 발광 기간 또는 계조수의 누적 데이터를 비교하여 그 계조수의 차를 산출하고, 이에 따라 계조수의 차를 보상하도록 영상신호를 보정한다.
도 1에서 영상신호 보정회로(110)에서는 영상신호의 입력과 기억회로부(106)에 기억되어 있는 각 화소의 발광 기간 또는 계조수의 누적 데이터의 독출이 이루어진다. 독출된 각 화소의 발광 기간 또는 계조수의 누적 데이터와 보정 데이터 저장회로(112)에 기억된 발광 기간 또는 계조수의 누적 데이터에 대한 발광소자의열화 정도를 비교하여 각각의 영상 신호의 보정값을 결정한다.
예를 들어 화소(203)를 기준으로 하여 보정을 실시하는 경우 화소(201, 202)는 화소(203)와 열화 정도가 다르므로 영상신호에 의한 계조수의 보정이 필요하게 된다. 화소(201)는 그 발광 기간 또는 계조수의 누적 데이터를 통해 화소(202)에 비해 화소(203)와의 열화의 진행 상태의 차가 클 것으로 예측되기 때문에 화소(202)보다 큰 폭의 계조수 보정이 이루어진다.
도 5C에는 기준 화소와의 발광 기간 또는 계조수의 누적 데이터의 차와 영상신호에 의해 보정된 계조수간의 관계를 도시했다. 또한 발광 기간 또는 계조수의 누적 데이터와 열화에 따른 발광소자의 휘도 저하는 항상 단순한 관계를 나타내지만은 않으므로 영상신호의 보정에 의해 가산되는 계조수도 발광 기간 또는 계조수의 누적 데이터에 대해 항상 단순한 관계를 나타내지는 않는다. 이상과 같이 가산처리에 의한 보정에 의해 균일한 휘도의 화면을 얻을 수 있다.
본 발명의 발광장치에 있어서 영상신호의 각 비트에 대응하는 발광소자가 발광하는 기간(Ts)의 길이와 계조의 관계를 도 20을 참조하여 설명한다. 도 20에서는 영상신호가 3비트인 경우를 예를 들어 0 내지 7까지의 8계조를 표시하는 방법의 1프레임 기간에 출현하는 발광 기간의 길이를 나타냈다.
3비트의 영상신호의 각 비트는 3개의 발광 기간(Ts1 내지 Ts3)에 각각 대응하고 있다. 발광 기간의 길이의 비는 Ts1:Ts2:Ts3 = 22:2:1로 표시된다. 또한 본 실시예에서는 영상신호가 3비트인 경우에 대해 설명하고 있지만 비트수는 이에 한정되지 않는다. 예를 들어 n비트의 영상신호를 이용하는 경우 발광 기간의 길이의 비는 Ts1:Ts2:……:Tsn-1:Tsn = 2n-1:……:2:1로 표시된다.
1프레임 기간에 출현하는 발광하고 있는 발광 기간의 길이의 총합에 의해 계조수가 정해진다. 예를 들어, 모든 발광 기간에서 발광소자가 발광하고 있을 경우에는 계조수가 7이 된다. 모든 발광기간에서 발광소자가 전혀 발광하고 있지 않을 경우에는 계조수가 0이 된다.
그리고 예를 들어 화소(201, 202, 203)에 계조수 3을 표시시키고자 전류를 보정한 결과 화소(203)에서는 계조수 3이 얻어졌으나 화소(201)에서는 계조수 5, 화소(202)에서는 계조수 4가 표시된다고 가정한다. 이 경우, 화소(201)에서는 계조수가 2단계 높아져 있으며, 화소(202)에서는 계조수가 1단계 높아지게 된다.
따라서 영상신호 보정회로에 의해 영상신호를 보정하여 화소(201)에서는 원하는 계조수 3보다 2단계 낮은 계조수 1의 보정이 끝난 영상신호를 입력하여 트랜지스터(Ts3)의 기간만 발광소자가 발광하도록 한다. 또한 영상신호 보정회로에 의해 영상신호를 보정하여 화소(202)에서는 원하는 계조수 3보다 1단계 낮은 계조수 2의 보정이 끝난 영상신호를 입력하여 트랜지스터(Ts2)의 기간만 발광소자가 발광하도록 한다.
또한 본 실시예에서는 가장 열화가 심한 화소를 기준으로 하여 보정을 수행하는 예에 대해 도시했으나 본 발명은 이에 한정되지 않는다. 기준으로 할 화소는 설계자가 적절히 설정할 수 있으며 상기 기준이 되는 화소와 계조수가 일치하도록 영상신호를 적절히 보정하도록 하면 된다.
열화가 가장 작은 화소를 기준으로 할 경우 영상신호는 가산 처리에 의해 보정되기 때문에 백색 표시에서의 보정이 불가능한 결점이 있다. 구체적으로는 예를 들어 6비트 영상신호로서 "111111"이 입력되는 경우 더 이상의 가산을 할 수 없게 된다. 또한 열화가 가장 심한 화소를 기준으로 하는 경우 영상신호는 감산 처리에 의해 보정되어 있어 가산 처리에 의한 보정과는 반대로 보정이 불가능한 범위가 흑색 표시가 되므로 거의 영향이 없다. 구체적으로는 예를 들어 6비트 영상신호로서 "000000"이 입력된 경우 더 이상의 감산을 수행할 필요가 없고 통상의 발광소자와 열화된 발광소자 사이에서 정확한 흑색 표시(단지 발광소자를 비점등 상태로 하기만 하면 됨)가 가능하다. 또한 흑색 부근의 0보다 높은 여러 계조도 표시 장치의 표시 데이터의 비트수가 어느 정도 높으면 거의 문제가 되지 않는다는 점에 특징이 있다. 양자 모두 계조수의 증가화에 유리한 방법이다.
또 다른 효과적인 방법으로 어느 계조를 경계로 하여 가산 처리와 감산 처리의 두가지 보정 방법을 병용함으로써 쌍방의 단점을 보완케 하는 방법을 들 수 있다.
[실시예 3]
본 실시예에서는 본 발명의 발광장치가 갖는 신호선 구동회로 및 주사선 구동회로의 구성에 대해 설명한다.
도 6은 신호선 구동회로(220)의 구성을 도시한 블럭도이다. 220a는 시프트 레지스터, 220b는 기억회로A, 220c는 기억회로B, 220d는 전류변환회로, 220e는 절환회로이다.
시프트 레지스터(220a)에는 클럭신호CLK와 스타트펄스신호SP가 입력된다. 또한 기억회로A(220b)에는 디지털 영상신호가 입력되고, 기억 회로B(220c)에는 래치신호가 입력된다. 절환회로(220e)에는 절환 신호(select signal)가 입력된다. 이하 각 회로의 동작에 대해 신호의 흐름에 따라 상세히 설명한다.
시프트 레지스터(220a)에 소정의 배선 경로를 통해 클럭신호CLK와 스타트펄스신호SP가 입력됨으로써 타이밍 신호가 생성된다. 타이밍 신호는 기억회로A(220b)가 갖는 복수의 래치A(LATA_1 s 내지 LATA_x)에 각각 입력된다. 또한 이때 시프트 레지스터(220a)에서 생성된 타이밍 신호를 버퍼 등으로 완충 증폭한 후 기억회로A(220b)가 갖는 복수의 래치A(LATA_1 내지 LATA_x)에 각각 입력하도록 할 수도 있다.
기억회로A(220b)에 타이밍 신호가 입력되면 이 타이밍 신호에 동기하여 디지털 영상신호 보정회로들로부터 비디오 신호선(230)에 입력될 1 비트분의 영상신호가 차례로 복수의 래치A(LATA_1 내지 LATA_x)의 각각에 기입되어 보존된다.
또한 본 실시예에서는 래치A(LATA_1 내지 LATA_x)를 갖는 기억회로A(220b)에 차례로 영상신호를 기입하고 있지만 본 발명은 이 구성에 한정되지 않는다. 기억회로A(220b)가 갖는 복수의 스테이지를 몇개의 그룹으로 나누고 각 그룹마다 나란히 동시에 디지털 영상신호를 입력하는 이른바 "분할구동"을 실시할 수도 있다. 또한 이때의 그룹의 수를 분할수라 부른다. 예를 들어 4개의 스테이지 별로 래치를 그룹으로 나눈 경우 4 분할로 분할 구동한다고 한다.
기억회로A(220b)의 모든 스테이지 래치로의 디지털 영상신호의 연속 기입이 종료될 때까지의 시간을 라인 기간이라 부른다. 실제적으로는 상기 라인 기간에 수평 귀선 기간이 부가된 기간을 라인 기간에 포함하는 경우가 있다.
1라인 기간이 종료되면 기억회로B(220c)가 갖는 복수의 래치B(LATB_1 내지 LATB_x)에 래치 신호선(231)을 통해 래치신호가 공급된다. 이 순간 기억회로A(220b)가 갖는 복수의 래치A(LATA_1 내지 LATA_x)에 유지되어 있는 디지털 영상신호들은 기억 회로B(220c)가 갖는 복수의 래치B(LATB_1 내지 LATB_x)에 일제히 기입되어 보존된다.
영상신호를 기억회로B(220c)로 송출하는 것을 마친 기억회로A(220b)에는 다시 시프트래지스터(220a)로부터의 타이밍신호에 동기하여 다음 1비트분의 디지털 영상신호의 기입이 순차적으로 이루어진다. 이 두번째의 1라인 기간 중에는 기억회로B(220c)에 기입되어 보존되어 있는 디지털 영상신호가 전류변환회로(220d)로 입력된다.
전류변환회로(220d)는 복수의 전류설정회로(C1 내지 Cx)를 갖고 있다. 전류설정회로(C1 내지 Cx)의 각각에 입력된 디지털 영상신호가 갖는 1 또는 0의 정보에 따라 후단의 절환회로(220e)로 공급되는 신호의 신호전류(Ic)의 크기가 결정된다. 구체적으로는 신호전류(Ic)는 발광소자가 발광할 정도의 크기이거나 혹은 발광하지 않을 정도의 크기를 갖는다.
절환회로(220e)에서는 절환 신호선(232)로부터 입력되는 절환신호에 따라 신호전류(Ic)를 대응 신호선에 공급할 것인지, 트랜지스터(Tr2)를 온으로 절환하는 전압을 대응 신호선에 공급할 것인지 선택한다.
도 7에는 전류설정회로(C1) 및 절환회로(D1)의 구체적인 구성의 일예를 도시했다. 전류설정회로(C2 내지 Cx)도 전류설정회로(C1)와 동일한 구성을 갖는다. 또한, 절환회로(D2 내지 Dx)도 절환회로(D1)와 동일한 구성을 갖는다.
전류설정회로(C1)는 전류원(631)과, 4개의 트랜스미션 게이트(SW1 내지 SW4)와, 2개의 인버터(inb1, inb2)를 갖고 있다. 또한 전류원(631)이 갖는 트랜지스터(650)의 극성은 화소가 갖는 트랜지스터(Tr1, Tr2)의 극성과 동일하다.
본 발명의 발광장치에서는 전류보정회로에 의해 가변전원(661)을 제어하고, 전류원(631)이 갖는 동작 증폭기의 비반전 입력단자에 공급하는 전압을 변경할 수 있으며, 그에 따라 전류원(631)으로부터 트랜스미션 게이트(SW1, SW2)에 공급되는 전류의 크기를 제어할 수 있다. 또한 전류원(631)은 본 실시예에서 도시한 구성에 한정되지 않고 전류원의 구성에 따라 출력되는 전류 크기의 제어 방법은 달라진다.
기억회로B(220c)가 갖는 래치(LATB_1)에서 출력된 디지털 영상신호에 따라트랜스미션 게이트(SW1 내지 SW4)의 절환동작이 제어된다. 또한 트랜스미션 게이트(SW1, SW3)에 입력되는 디지털 영상신호와 트랜스미션 게이트(SW2, SW4)에 입력되는 디지털 영상신호는 인버터(inb1, inb2)에 의해 반전된다. 그 때문에 트랜스미션 게이트(SW1, SW3)가 온일 때에는 트랜스미션 게이트(SW2, SW4)은 오프, 트랜스미션 게이트(SW1, SW3)가 오프일 때에는 트랜스미션 게이트(SW2, SW4)는 온으로 된다.
트랜스미션 게이트(SW1, SW3)가 온일 때 전류원(631)으로부터 0이 아닌 소정 값의 전류(Id)가 트랜스미션 게이트(SW1, SW3)를 통해 신호전류(Ic)로서 절환회로(D1)로 입력된다.
반대로, 트랜스미션 게이트(SW2, SW4)가 온 일때에는 전류원(631)으로부터의 전류(Id)는 트랜스미션 게이트(SW2)를 통해 기저(ground)상태로 떨어진다. 또한 트랜스미션 게이트(SW4)를 통해 전원선(V1 내지 Vx)의 전원전압이 절환회로(D1)에 인가되어 Ic≒0이 된다.
절환회로(D1)는 2개의 트랜스미션 게이트(SW5, SW6)와, 1개의 인버터(inb3)를 갖고 있다. 트랜스미션 게이트(SW5, SW6)는 절환 신호에 의해 절환동작이 제어된다. 트랜스미션 게이트(SW5, SW6)의 각각에 입력되는 절환신호는 인버터(inb3)에 의해 서로 그 극성이 반전되므로, 트랜스미션 게이트(SW5)가 온일 때 트랜스미션 게이트(SW6)는 오프, 트랜스미션 게이트(SW5)가 오프일 때 트랜스미션 게이트(SW6)는 온으로 된다. 트랜스미션 게이트(SW5)가 온일 때는 신호선(S1)에 신호전류(Ic)가 입력되고, 트랜스미션 게이트(SW6)가 온일 때는 신호선(S1)에 트랜지스터(Tr2)를 온으로 하기에 충분한 전압이 부여된다.
다시 도 6을 참조하면, 전술한 일련의 동작은 1라인 기간내에 전류변환회로(220d)가 갖는 모든 전류설정회로(C1 내지 Cx)에서 동시에 이루어진다. 따라서 디지털 영상신호에 따라 모든 신호선에 입력되는 신호전류(Ic)의 실제 값이 선택된다.
본 발명에서 사용되는 구동회로는 본 실시예에서 도시한 구성에 한정되지 않는다. 또한 본 실시예에 도시한 전류변환회로는 도 7에 도시한 구성에 한정되지 않는다. 본 발명에서 사용되는 전류변환회로는 신호전류(Ic)가 취할 수 있는 2개의 값 중 어느 하나를 디지털 영상신호에 따라 선택하고 선택된 값을 갖는 신호전류를 신호선으로 공급할 수 있다면 어떠한 구성을 가져도 무방하다. 또한 절환회로도 도 7에 도시한 구성에 한정되지 않고 신호전류(Ic)를 신호선에 입력할지, 트랜지스터(Tr2)를 온으로 하기에 충분한 전압을 신호선에 입력할지를 선택할 수 있는 회로면 어느 것이나 무방하다.
또한 시프트랜지스터 대신에 예를 들어 디코더 회로와 같은 신호선의 선택이 가능한 다른 회로를 사용할 수도 있다.
이어서 주사선 구동회로의 구성에 대해 설명한다.
도 8은 주사선 구동회로(641)의 구성을 도시한 블럭도이다. 주사선 구동회로(641)는 각각 시프트 레지스터(642)와 버퍼(643)를 갖고 있다. 또한 경우에 따라서는 레벨시프터를 가질 수도 있다.
주사선 구동회로(641)에 있어서 시프트 레지스터(642)에 클럭(CLK) 및 스타트펄스신호(SP)가 입력됨으로써 타이밍신호가 생성된다. 생성된 타이밍신호는 버퍼(643)에서 완충, 증폭되어 대응하는 주사선으로 공급된다.
주사선에는 1라인분의 화소의 트랜지스터의 게이트가 접속되어 있다. 그리고 1라인분의 화소의 트랜지스터를 일제히 ON으로 해야만 하기 때문에 버퍼(643)는 큰 전류를 흘릴 수 있는 것이 사용된다.
또한 본 발명의 발광장치가 갖는 주사선 구동회로(641)는 도 8에 도시한 구성에 한정되지 않는다. 예를 들어 트랜지스터 대신에 디코더 회로와 같은 주사선의 선택이 가능한 다른 회로를 사용할 수도 있다.
본 실시예의 구성은 실시예 1 또는 실시예 2와 자유롭게 조합시켜 실시할 수 있다.
[실시예 4]
본 발명의 실시예에 따른 발광장치에 있어서는 열화보정장치가 화소부가 형성되어 있는 기판과 다른 기판에 형성되어 있었다. 그리고 발광장치에 공급된 영상신호가 영상신호 보정회로에서 보정된 후 FPC를 통해 화소부와 동일한 기판에 형성된 신호선 구동회로에 입력되어 있었다. 이와 같은 방법에 따른 장점으로서는 열화보정장치의 유니트화에 따른 호환성이 있어 일반적인 발광 패널을 그대로 이용할 수 있는 점을 들 수 있다. 본 실시예에서는 열화보정장치를 화소부, 신호선 구동회로 및 주사선 구동회로와 동일한 기판에 형성하여 부품점수의 대폭 삭감에 따른 제조 비용 및 스페이스의 절감, 고속 구동을 실현하는 예에 대해 설명하기로 한다.
도 9에는 열화보정장치를 화소부, 신호선 구동회로 및 주사선 구동회로와 동일한 기판에 일체로 형성한 본 발명의 발광장치의 구성을 도시했다. 기판(401)상에는 신호선 구동회로(402), 주사선 구동회로(403), 화소부(404), 전원선(405), FPC(406) 및 열화보정장치(407)이 일체로 형성되어 있다. 물론, 기판상의 레이아웃은 도시한 예에 한정되지 않으나 신호선 등의 배치, 배선 길이 등을 고려하면서 블럭마다 근접하도록 배치하는 것이 바람직하다.
영상신호는 외부의 영상소스로부터 FPC(406)를 통해 열화보정장치(407)내의 영상신호 보정회로로 입력된다. 그 후 보정이 실시된 보정이 끝난 영상신호가 신호선 구동회로(402)에 입력된다.
한편 열화보정장치내의 전류보정회로에서는 신호선 구동회로의 전류원으로부터 출력되는 전류량이 보정된다. 또한 본 실시예에서는 신호선 구동회로의 전류원으로부터 출력되는 전류의 양을 전류보정회로에서 보정하고 있지만, 본 실시예가 이러한 구성으로 한정되는 것은 아니다. 발광소자에 흐르는 전류의 양을 제어하는 전류원이 반드시 신호선 구동회로 내에 마련되어 있을 필요는 없다.
도 9에 도시한 예에서는 FPC(406)와 신호선 구동회로(402)사이에 열화보정장치(407)를 배치하고 있어 제어신호의 인출이 용이하도록 되어 있다.
본 실시예는 실시예 1 내지 실시예 3과 조합하여 실시할 수 있다.
[실시예 5]
본 실시예에서는 본 발명의 발광장치가 갖는 화소의 구성을 도 10 내지 도 12에 도시한 회로도를 이용하여 설명하기로 한다.
도 10A에 도시한 본 실시예의 화소(801)는 신호선(Si)(S1 내지 Sx 중의 하나), 제 1 주사선(Gj)(G1 내지 Gy 중의 하나) 및 전원선(Vi)(V1 내지 Vx 중의 하나)를 갖고 있다. 또한 화소(801)는 트랜지스터(Tr1,Tr2,Tr3,Tr4,Tr5), 발광소자(802) 및 유지 용량(803)을 갖고 있다. 보유용량(803)은 트랜지스터(Tr1, Tr2)의 게이트와 소스간의 전압(게이트 전압)을 더욱 확실하게 유지하기 위해 구비되어 있으나 반드시 구비할 필요는 없다. 또한 본 명세서에서 전압은 특별히 기재되어 있지 않는 한 접지와의 전위차를 의미한다.
트랜지스터(Tr4)와 트랜지스터(Tr5)의 게이트들은 함께 주사선(Gj)에 접속되어 있다. 트랜지스터(Tr4)의 소스와 드레인은 한쪽은 신호선(Si)에 다른 한쪽은 트랜지스터(Tr2)의 드레인에 접속되어 있다. 또한 트랜지스터(Tr5)의 소스와 드레인은 한쪽은 신호선(Si)에 다른 한쪽은 트랜지스터(Tr3)의 게이트에 접속되어 있다.
트랜지스터(Tr1, Tr2)의 게이트들은 서로 접속되어 있다. 트랜지스터(Tr1, Tr2)의 소스들은 함께 전원선(Vi)에 접속되어 있다. 트랜지스터(Tr2)는 게이트와 드레인이 접속되어 있으며 또한 드레인은 트랜지스터(Tr3)의 소스에 접속되어 있다.
트랜지스터(Tr3)의 드레인은 발광소자(802)의 화소 전극에 접속되어 있다. 발광소자(802)는 양극과 음극을 가지고 있으며, 본 명세서에서 양극을 화소전극으로서 이용하는 경우에는 음극을 대향 전극이라 부르며, 음극을 화소전극으로서 사용하는 경우에는 양극을 대향 전극이라 부른다.
트랜지스터(Tr4, Tr5)는 n채널형 트랜지스터와 p채널형 트랜지스터의 어느 것이어도 무방하다. 단 트랜지스터(Tr4, Tr5)의 극성은 동일하다.
또한 트랜지스터(Tr1, Tr2, Tr3)는 n채널형 트랜지스터와 p채널형 트랜지스터의 어느 것이도 무방하다. 단 트랜지스터(Tr1, Tr2,및 Tr3)의 극성은 같다. 그리고 양극을 화소전극으로서 이용하고 음극을 대향전극으로서 이용하는 경우 트랜지스터(Tr1, Tr2, Tr3)는 p채널형 트랜지스터인 것이 바람직하다. 반대로 양극을 대향 전극으로서 이용하고 음극을 화소전극으로소 이용하는 경우 트랜지스터(Tr1, Tr2, Tr3)들은 n채널형 트랜지스터인 것이 바람직하다.
보유용량(803)이 갖는 2개의 전극은 한쪽은 트랜지스터(Tr3)의 게이트에, 다른 한쪽은 전원선(Vi)에 접속되어 있다. 보유용량(803)은 트랜지스터(Tr3)의 게이트와 소스간의 전압(게이트 전압)을 더욱 확실하게 유지하기 위해 구비되어 있는데 반드시 구비할 필요는 없다. 또한 트랜지스터(Tr1, Tr2)의 게이트 전압을 더욱 확실히 유지하기 위한 보유용량을 형성할 수도 있다.
도 10A에 도시한 화소에서는 신호선에 공급되는 전류를 신호선 구동회로의 전류원에서 제어하고 있고, 열화보정장치는 상기 전류원으로부터 출력되는 전류량을 보정한다. 발광소자(802)가 발광하는 기간을 열화보정장치에 의해 보정된 영상신호에 의해 제어함으로써 상기 화소의 계조가 보정된다.
도 10B에 도시한 화소(805)는 신호선(Si)(S1 내지 Sx 중의 하나), 제 1 주사선(Gj)(G1 내지 Gy 중의 하나) 및 전원선(Vi)(V1 내지 Vx 중의 하나)를 갖고 있다. 또한 화소(805)는 트랜지스터(Tr1,Tr2,Tr3,Tr4), 발광소자(806) 및 유지 용량(807)을 갖고 있다. 보유용량(807)은 트랜지스터(Tr1, Tr2)의 게이트와 소스간의 전압(게이트 전압)을 더욱 확실하게 유지하기 위해 구비되어 있으나 반드시 구비할 필요는 없다.
트랜지스터(Tr3)의 게이트는 주사선(Gj)에 접속되어 있다. 그리고 트랜지스터(Tr3)의 소스와 드레인은 한쪽은 신호선(Si)에 다른 한쪽은 트랜지스터(Tr1)의 드레인에 접속되어 있다.
트랜지스터(Tr4)의 게이트는 제 1 주사선(Gj)에 접속되어 있다. 그리고 트랜지스터(Tr4)의 소스와 드레인은 한쪽은 신호선(Si)에 다른 한쪽은 트랜지스터(Tr1, Tr2)의 게이트에 접속되어 있다.
트랜지스터(Tr1, Tr2)의 게이트는 서로 접속되어 있다. 트랜지스터(Tr1, Tr2)의 소스는 함께 전원선(Vi)에 접속되어 있다. 그리고 트랜지스터(Tr2)의 드레인은 발광소자(806)의 화소전극에 접속되어 있다. 유지 용량(807)이 갖는 2개의 전극은 한쪽은 트랜지스터(Tr1, Tr2)의 게이트에 다른 한쪽은 전원선(Vi)에 접속되어 있다.
발광소자(806)는 양극과 음극을 가지고 있다. 대향전극의 전압은 일정한 레벨로 유지되어 있다.
트랜지스터(Tr1, Tr2)는 n채널형 트랜지스터와 p채널형 트랜지스터의 어느 것이도 무방하다. 단 트랜지스터(Tr1, Tr2)의 극성은 동일하다. 그리고 양극을 화소전극으로서 이용하고 음극을 대향전극으로서 이용하는 경우 트랜지스터(Tr1, Tr2)는 p채널형 트랜지스터인 것이 바람직하다. 반대로 양극을 대향 전극으로서 이용하고 음극을 화소전극으로소 이용하는 경우 트랜지스터(Tr1, Tr2)는 n채널형 트랜지스터인 것이 바람직하다.
트랜지스터(Tr3, Tr4)는 n채널형 트랜지스터와 p채널형 트랜지스터의 어느것이어도 무방하지만 모두 같은 극성을 갖는다.
도 10B에 도시한 화소에서는 신호선에 공급되는 전류를 신호선 구동회로의 전류원에서 제어하고 있고, 열화보정장치는 상기 전류원으로부터 출력되는 전류량을 보정한다. 그리고 발광소자(806)가 발광하는 기간을 열화보정장치에 의해 보정된 영상신호에 의해 제어함으로써 상기 화소의 계조가 보정된다.
도 10C에 도시한 화소(810)는 신호선(Si)(S1 내지 Sx 중의 하나), 제 1 주사선(Gj)(G1 내지 Gy 중의 하나), 제 2 주사선(Pj)(P1 내지 Py 중의 하나) 및 전원선(Vi)(V1 내지 Vx 중의 하나)를 갖고 있다. 또한 화소(810)는 트랜지스터(Tr1,Tr2,Tr3,Tr4), 발광소자(811) 및 유지 용량(812)을 갖고 있다.
트랜지스터(Tr3)와 트랜지스터(Tr4)의 게이트는 함께 제 1 주사선(Gj)에 접속되어 있다. 트랜지스터(Tr3)의 소스와 드레인은 한쪽은 신호선(Si)에 다른 한쪽은 트랜지스터(Tr2)의 소스에 접속되어 있다. 또한 트랜지스터(Tr4)의 소스와 드레인은 한쪽은 트랜지스터(Tr2)의 소스에 다른 한쪽은 트랜지스터(Tr1)의 게이트에 접속되어 있다. 즉 트랜지스터(Tr3)의 소스와 드레인의 어느 하나와 트랜지스터(Tr4)의 소스와 드레인의 어느 하나는 접속되어 있다.
트랜지스터(Tr1)의 소스는 전원선(Vi)에, 드레인은 트랜지스터(Tr2)의 소스에 접속되어 있다. 트랜지스터(Tr2)의 게이트는 제 2 주사선(Pj)에 접속되어 있다. 그리고 트랜지스터(Tr2)의 드레인은 발광소자(811)가 갖는 화소 전극에 접속되어 있다. 발광소자(811)는 화소 전극과, 대향전극과, 화소전극과 대향전극 간에 구비된 유기발광층을 갖고 있다. 발광소자(811)의 대향 전극은 발광패널의 외부에 마련된 전원에 의해 일정한 전압이 부여되어 있다.
또한 트랜지스터(Tr3)와 트랜지스터(Tr4)는 n채널형 TFT와 p채널형 TFT의 어느 것이어도 무방하다. 단 트랜지스터(Tr3)와 트랜지스터(Tr4)의 극성은 동일하다. 또한 트랜지스터(Tr1)는 n채널형 TFT와 p채널형 TFT의 어느 것이어도 무방하다. 트랜지스터(Tr2)는 n채널형 TFT와 p채널형 TFT의 어느 것이도 무방하다. 발광소자의 화소전극과 대향전극은 한쪽은 양극이고 다른쪽은 음극이다. 트랜지스터(Tr2)가 p채널형 TFT인 경우 양극을 화소전극으로서 이용하고 음극을 대향전극으로서 이용하는 것이 바람직하다. 반대로 트랜지스터(Tr2)가 n채널형 TFT인 경우에는 음극을 화소전극으로서 이용하고 양극을 대향전극으로서 이용하는 것이 바람직하다.
보유용량(812)은 트랜지스터(Tr1)의 게이트와 소스 사이에 형성되어 있다. 보유용량(812)은 트랜지스터(Tr1)의 게이트와 소스간의 전압(VGS)을 더욱 확실하게 유지하기 위해 구비되어 있는데 반드시 구비할 필요는 없다.
도 10C에 도시한 화소에서는 신호선에 공급되는 전류를 신호선 구동회로의 전류원에서 제어하고 있고, 열화보정장치는 상기 전류원으로부터 출력되는 전류량을 보정한다. 그리고 발광소자(811)가 발광하는 기간을 열화보정장치에 의해 보정된 영상신호에 의해 제어함으로써 상기 화소의 계조가 보정된다.
도 11A에 도시한 화소(815)는 신호선(Si)(S1 내지 Sx 중의 하나), 제 1 주사선(Gj)(G1 내지 Gy 중의 하나), 제 2 주사선(Pj)(P1 내지 Py 중의 하나) 및 전원선(Vi)(V1 내지 Vx 중의 하나)를 갖고 있다. 또한 트랜지스터(Tr1,Tr2,Tr3,Tr4), 발광소자(816) 및 유지 용량(817)을 갖고 있다.
트랜지스터(Tr3)와 트랜지스터(Tr4)의 게이트는 모두 제 1주사선 Gj에 접속되어 있다. 그리고 트랜지스터(Tr3)의 소스와 드레인은 한쪽은 신호선(Si)에 다른 한쪽은 트랜지스터(Tr1)의 게이트에 접속되어 있다. 또한 트랜지스터(Tr4)의 소스와 드레인은 한쪽은 신호선(Si)에 다른 한쪽은 트랜지스터(Tr1)의 드레인에 접속되어 있다.
트랜지스터(Tr1)의 소스는 전원선(Vi)에 접속되어 있고 드레인은 트랜지스터(Tr2)의 소스에 접속되어 있다. 트랜지스터(Tr2)의 게이트는 제 2 주사선(Pj)에 접속되어 있다. 트랜지스터(Tr2)의 드레인은 발광소자(816)가 갖는 화소전극에 접속되어 있으며, 대향 전극의 전압은 일정한 레벨로 유지되어 있다.
또한 트랜지스터(Tr3)와 트랜지스터(Tr4)는 n채널형 트랜지스터와 p채널형 트랜지스터의 어느것이어도 무방하다. 단 트랜지스터(Tr3)와 트랜지스터(Tr4)의 극성은 동일하다.
또한 트랜지스터(Tr1, Tr2)는 n채널형 트랜지스터와 p채널형 트랜지스터의 어느것이도 무방하다. 단 트랜지스터(Tr1, Tr2)의 극성은 동일하다. 그리고 양극을 화소 전극으로서 이용하고 음극을 대향전극으로서 이용하는 경우 트랜지스터(Tr1, Tr2)는 p채널형 트랜지스터인 것이 바람직하다. 반대로 양극을 대향전극으로서 이용하고 음극을 화소전극으로서 이용하는 경우에는 트랜지스터(Tr1, Tr2)는 n채널형트랜지스터인 것이 바람직하다.
보유용량(817)은 트랜지스터(Tr1)의 게이트와 소스사이에 형성되어 있다. 보유용량(817)은 트랜지스터(Tr1)의 게이트와 소스간의 전압(게이트 전압)을 유지하기 위해 구비되어 있는데 반드시 구비할 필요는 없다.
도 11A에 도시한 화소에서는 신호선에 공급되는 전류를 신호선 구동회로의 전류원에서 제어하고 있고, 열화보정장치는 상기 전류원으로부터 출력되는 전류량을 보정한다. 그리고 발광소자(815)가 발광하는 기간을 열화보정장치에 의해 보정된 영상신호에 의해 제어함으로써 상기 화소의 계조가 보정된다.
도 11B에 도시한 화소(820)는 신호선(Si)(S1 내지 Sx 중의 하나), 제 1 주사선(Gj)(G1 내지 Gy 중의 하나), 제 2 주사선(Pj)(P1 내지 Py 중의 하나), 제 3 주사선(Rj)(R1 내지 Ry 중의 하나) 및 전원선(Vi)(V1 내지 Vx 중의 하나)를 갖고 있다.
화소(820)는 또한 트랜지스터(Tr1,Tr2,Tr3,Tr4,Tr5), 발광소자(821) 및 유지 용량(822)을 갖고 있다. 보유용량(822)은 트랜지스터(Tr1, Tr2)의 게이트와 소스 사이의 전압을 더욱 확실하게 유지하기 위해 구비되어 있으나 반드시 구비해야 하는 것은 아니다.
트랜지스터(Tr3)의 게이트는 제 1주사선(Gj)에 접속되어 있다. 그리고 트랜지스터(Tr3)의 소스와 드레인은 한쪽은 신호선(Si)에 접속되어 있고 다른 한쪽은 트랜지스터(Tr1)의 드레인에 접속되어 있다.
트랜지스터(Tr4)의 게이트는 제 2주사선(Pj)에 접속되어 있다. 그리고 트랜지스터(Tr4)의 소스와 드레인은 한쪽은 신호선(Si)에 접속되어 있고 다른 한쪽은 트랜지스터(Tr1)의 게이트 및 트랜지스터(Tr2)의 게이트에 접속되어 있다.
트랜지스터(Tr5)의 게이트는 제 3주사선(Rj)에 접속되어 있다. 그리고 트랜지스터(Tr5)의 소스와 드레인은 한쪽은 트랜지스터(Tr1)의 드레인에 다른 한쪽은 트랜지스터(Tr2)의 드레인에 접속되어 있다
트랜지스터(Tr1)와 트랜지스터(Tr2)의 게이트들은 서로 접속되어 있다. 트랜지스터(Tr1)와 트랜지스터(Tr2)의 소스들은 모두 전원선(Vi)에 접속되어 있다. 그리고 트랜지스터(Tr2)의 드레인은 발광소자(821)의 화소전극에 접속되어 있다. 대향 전극은 일정한 전압레벨로 유지되어 있다.
보유용량(822)이 갖는 2개의 전극은 한쪽은 트랜지스터(Tr1)와 트랜지스터(Tr2)의 게이트에 다른 한쪽은 전원선(Vi)에 접속되어 있다.
또한 트랜지스터(Tr1)와 트랜지스터(Tr2)는 n채널형 트랜지스터와 p채널형 트랜지스터의 어느 것이어도 무방하다. 단 트랜지스터(Tr1, Tr2)의 극성은 동일하다. 그리고 양극을 화소 전극으로서 이용하고 음극을 대향전극으로서 이용하는 경우 트랜지스터(Tr1, Tr2)는 p채널형 트랜지스터인 것이 바람직하다. 반대로, 양극을 대향전극으로서 이용하고 음극을 화소전극으로서 이용하는 경우에는 트랜지스터(Tr1, Tr2)는 n채널형 트랜지스터인 것이 바람직하다.
트랜지스터(Tr3, Tr4, Tr5)는 n채널형 트랜지스터와 p채널형 트랜지스터의 어느것이어도 무방하다.
도 11B에 도시한 화소에서는 신호선에 공급되는 전류를 신호선 구동회로의전류원에서 제어하고 있고, 열화보정장치는 상기 전류원으로부터 출력되는 전류량을 보정한다. 그리고 발광소자(821)가 발광하는 기간을 열화보정장치에 의해 보정된 영상신호에 의해 제어함으로써 상기 화소의 계조가 보정된다.
도 11C에 도시한 화소(825)는 신호선(Si)(S1 내지 Sx 중의 하나), 제 1 주사선(Gj)(G1 내지 Gy 중의 하나), 제 2 주사선(Pj)(P1 내지 Py 중의 하나), 제 3 주사선(GNj)(GN1 내지 GNy 중의 하나), 제 4 주사선(GHj)(GH1 내지 GHy 중의 하나), 제 1 전원선(Vi)(V1 내지 Vx 중의 하나), 제 2 전원선(VLi)(VL1 내지 VLx 중의 하나) 및 전류선(CLi)(CL1 내지 CLx 중의 하나)를 갖고 있다. 또한 트랜지스터(Tr1, Tr2, Tr3, Tr4, Tr5, Tr6, Tr7), 발광소자(826) 및 유지 용량(827, 828)을 갖고 있다.
트랜지스터(Tr1)의 게이트는 제 1주사선(Gj)에 접속되어 있다. 또한 트랜지스터(Tr1)의 소스와 드레인은 한쪽은 신호선(Si)에 다른 한쪽은 트랜지스터(Tr2)의 게이트에 접속되어 있다. 트랜지스터(Tr3)의 게이트는 제 2 주사선(Pj)에 접속되어 있다. 또한 트랜지스터(Tr3)의 소스와 드레인은 한쪽은 제 2 전원선(VLi)에 다른 한쪽은 트랜지스터(Tr2)의 게이트에 접속되어 있다. 유지 용량(828)은 트랜지스터(Tr2)의 게이트와 제2 전원선(VLi)사이에 형성되어 있다.
트랜지스터(Tr4, Tr5, Tr6, Tr7)들은 전류원(829)을 형성하고 있다. 트랜지스터(Tr4, Tr5)의 게이트들은 서로 접속되어 있다. 트랜지스터(Tr4, Tr5)의 소스들은 모두 제 1 전원선(Vi)에 접속되어 있다. 트랜지스터(Tr7)의 게이트는 제 3 주사선(GNj)에 접속되어 있다. 트랜지스터(Tr7)의 소스와 드레인은 한쪽은 전류선 CLi에 다른 한쪽은 트랜지스터(Tr5)의 드레인에 접속되어 있다. 트랜지스터(Tr6)의 게이트는 제 2 주사선(GHj)에 접속되어 있다. 트랜지스터(Tr6)의 소스와 드레인은 한쪽은 트랜지스터(Tr4, Tr5)의 게이트에 다른 한쪽은 트랜지스터(Tr5)의 드레인에 접속되어 있다. 보유용량(827)은 트랜지스터(Tr4, Tr5)의 게이트와 제 1 전원선(Vi) 사이에 형성되어 있다. 트랜지스터(Tr2)의 소스와 드레인은 한쪽은 트랜지스터(Tr4)의 드레인에 다른 한쪽은 발광소자(826)의 화소전극에 접속되어 있다.
도 11C에 도시한 화소에서는 신호선(Si)에 열화보정장치에 의해 보정된 영상신호가 공급되며, 전류원(830)에서 전류선(CLi)로 공급되는 전류를 열화보정장치에 의해 보정하고 있다.
도 12A에 기재된 화소(830)는 트랜지스터(Tr1, Tr2, Tr3. Tr4)와, 보유용량(831)과, 발광장치(832)를 갖고 있다.
트랜지스터(Tr1)는 게이트가 단자(833)에 접속되고, 소스와 드레인이 한쪽은 신호선 구동회로의 전류원(834)에 다른쪽은 트랜지스터(Tr3)의 드레인에 접속되어 있다. 트랜지스터(Tr2)는 게이트가 단자(835)에 접속되고, 소스와 드레인이 한쪽은 트랜지스터(Tr3)의 드레인에 다른쪽은 트랜지스터(Tr3)의 게이트에 접속되어 있다. 트랜지스터(Tr3)와 트랜지스터(Tr4)는 게이트가 서로 접속되어 있으며 소스가 모두 단자(836)에 접속되어 있다. 트랜지스터(Tr4)의 드레인은 발광소자(832)의 양극에 접속되어 있으며, 발광소자(832)의 음극은 단자(837)에 접속되어 있다. 보유용량(831)은 트랜지스터(Tr3) 및 트랜지스터(Tr4)의 게이트와 소스간의 전압을유지하도록 마련되어 있다. 단자(836, 837)에는 전원으로부터 각각 소정의 전압이 인가되어 있으며 서로 전압차를 갖고 있다.
도 12A에 도시한 화소에서는 전류원(834)에서 출력되는 전류를 열화보정장치에서 제어하고 있으며, 열화보정장치는 상기 전류원(834)으로부터 출력되는 전류량을 보정한다. 그리고 발광소자(832)가 발광하는 기간을 열화보정장치에 의해 보정된 영상신호에 의해 제어함으로써 상기 화소의 계조가 보정된다.
도 12B에 기재된 화소(840)는 트랜지스터(Tr1, Tr2, Tr3. Tr4)와, 보유용량(841)과, 발광장치(842)를 갖고 있다.
트랜지스터(Tr1)는 게이트가 단자(843)에 접속되고, 소스와 드레인이 한쪽은 신호선 구동회로의 전류원(844)에 다른쪽은 트랜지스터(Tr3)의 소스에 접속되어 있다. 또한 트랜지스터(Tr4)는 게이트가 단자(843)에 접속되고, 소스와 드레인이 한쪽은 트랜지스터(Tr3)의 드레인에 다른쪽은 트랜지스터(Tr3)의 드레인에 접속되어 있다. 트랜지스터(Tr2)는 게이트가 단자(845)에 접속되고, 소스와 드레인이 한쪽은 단자(846)에 다른쪽은 트랜지스터(Tr3)의 소스에 접속되어 있다. 트랜지스터(Tr4)의 드레인은 발광소자(842)의 양극에 접속되어 있으며, 발광소자(842)의 음극은 단자(847)에 접속되어 있다. 보유용량(841)은 트랜지스터(Tr3)의 게이트와 소스간의 전압을 유지하도록 마련되어 있다. 단자(846, 847)에는 전원으로부터 각각 소정의 전압이 인가되어 있으며 서로 전압차를 갖고 있다.
도 12B에 도시한 화소에서는 전류원(844)에서 출력되는 전류를 열화보정장치에서 제어하고 있으며, 열화보정장치는 상기 전류원(844)으로부터 출력되는 전류량을 보정한다. 그리고 발광소자(842)가 발광하는 기간을 열화보정장치에 의해 보정된 영상신호에 의해 제어함으로써 상기 화소의 계조가 보정된다.
본 실시예는 실시예 1 내지 실시예 4를 조합하여 실시할 수 있다.
[실시예 6]
본 실시예 6에서는 본 발명의 발광장치의 제작 방법에 대해 설명하기로 한다. 아울러 본 실시예에서는 도 10B에 도시한 화소의 제작 방법을 예를 들어 설명하기로 하지만, 본 실시예의 제작 방법은 본 발명의 다른 구성을 갖는 화소에도 적용시킬 수 있을 수 있다. 또한 본 실시예에서는 화소가 갖는 트랜지스터(Tr2, Tr3)의 단면도만을 도시하나 트랜지스터(Tr1) 및 트랜지스터(Tr4)도 본 실시예의 제작 방법을 참조하여 만들 수 있다. 또한 본 실시예 6에서는 화소부의 주변에 마련되는 구동회로(신호선 구동회로, 주사선 구동회로)가 갖는 TFT를 화소부의 TFT와 동일 기판상에 동시에 형성하는 예를 도시한다.
우선 도 13A에 도시한 바와 같이 코닝사의 #7059 유리나 #1737 유리 등으로 대표되는 바륨붕규산 유리, 또는 알루미노붕규산 유리 등의 유리로 이루어지는 기판(301)상에 산화 실리콘막, 질화 실리콘막 또는 산화질화 실리콘막 등의 절연막으로 이루어지는 하지막(302)을 형성한다. 예를 들어 플라즈마 CVD법으로 SiH4, NH3, N2O로 제작되는 산화질화 실리콘막(302a)을 10 내지 200nm(바람직하게는 50 내지 100nm)의 두께로 형성하고, 마찬가지로 SiH4, N2O로 제작되는 산화질화 수소화실리콘막(302b)을 50 내지 200nm(바람직하게는 100 내지 150nm)의 두께로 적층형성한다. 본 실시예에서는 하지막(302)을 2층 구조로서 나타내었으나 상기 절연막을 단층막 또는 2층 이상 적층시킨 구조로서 형성할 수도 있다.
섬형 반도체층(303 내지 306)는 비정질 구조를 갖는 반도체막을 레이저 결정화법이나 공지의 열결정화법을 이용하여 제작한 결정질 반도체막으로 형성한다. 이 섬형 반도체층(303 내지 306)의 두께는 25 내지 80nm(바람직하게는 30 내지 60nm)의 두께로 형성한다. 결정질 반도체막의 재료에 제한은 없으나 바람직하게는 실리콘 또는 실리콘게르마늄(SiGe)합금 등으로 형성하면 좋다.
레이저결정화법으로 결정질 반도체막을 제작하는 경우에는 펄스 발진형 또는 연속 발진형의 엑시머레이저나 YAG레이저, YVO4레이저를 이용한다. 이 레이저들을 사용하는 경우에는 레이저 발진기에서 방사된 레이저광을 광학계로 선상으로 집광하여 반도체막으로 조사하는 방법을 이용하면 좋다. 결정화의 조건은 실시자가 적절히 선택하는 것이지만 엑시머 레이저를 이용하는 경우에는 펄스 발진주파수 300Hz로 하고 레이저 에너지 밀도를 100 내지 400mJ/cm2(대표적으로는 200 내지 300mJ/cm2)로 한다. 또한 YAG 레이저를 이용하는 경우에는 그의 제 2 고주파를 이용하여 펄스 발진주파수 30 내지 300kHz로 하고 레이저 에너지 밀도를 300 내지 600mJ/cm2(대표적으로는 350 내지 500mJ/cm2)로 하면 된다. 그리고 100 내지 1,000㎛의 폭, 일례로, 400㎛의 폭으로 선상으로 집광한 레이저광을 기판 전면에 걸쳐 조사시키고 이때의 선상 레이저광의 중첩율을 50 내지 90%로 하여 실시한다.
또한 레이저는 연속 발진 또는 펄스 발진의 기체 레이저 혹은 고체 레이저를 이용할 수 있다. 기체 레이저로서는 엑시머레이저, Ar레이저, Kr레이저 등이 있으며, 고체 레이저로서는 YAG레이저, YVO4레이저, YLF레이저, YAlO3레이저, 유리레이저, 루비레이저, 알렉산드라이트레이저,Ti:사파이어레이저 등을 들 수 있다. 고체 레이저로서는 Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm이 도핑된 YAG, YVO4, YLF, YAlO3등의 결정을 사용한 레이저 등도 사용가능하다. 상기 레이저의 기본파는 도핑할 재료에 따라 달라지며 1㎛ 전후의 기본파를 갖는 레이저광을 얻을 수 있다. 기본파에 대한 고조파는 비선형 광학소자를 이용함으로써 얻을 수 있다.
또한 고체 레이저로부터 발산된 적외 레이저광을 비선형 광학소자에 의해 그린레이저광으로 변환시킨 후, 나아가 다른 비선형 광학소자에 의해 얻어지는 자외 레이저광을 이용할 수도 있다.
비정질 반도체막의 결정화시 대입경으로 결정을 얻기 위해서는 연속 발진이 가능한 고체 레이저를 이용하고 기본파인 제 2 고조파 내지 제 4 고조파를 적용하는 것이 바람직하다. 대표적으로는 Nd:YVO4레이저(기본파 1,064nm)의 제 2 고조파(532nm)나 제 3 고조파(355nm)를 적용하는 것이 바람직하다. 구체적으로는 출력 10W의 연속발진의 YVO4레이저로부터 방출된 레이저광을 비선형 광학소자에 의해 고조파로 변환시킨다. 또한 공진기 중에 YVO4결정과 비선형 광학소자를 넣고 고조파를 방출하는 방법도 있다. 그리고 바람직하게는 광학계에 의해 조사면에서 직사각형 또는 타원 형상의 레이저광으로 성형하여 피처리체에 조사한다. 이때의 에너지 밀도는 약 0.01 내지 100MW/cm2정도(바람직하게는 0.1 내지 10WM/cm2)가 필요하다. 그리고 약 10 내지 2,000cm/s정도의 속도로 레이저광에 대해 상대적으로 반도체막을 이동시켜 조사한다.
이어서 섬형 반도체층(303 내지 306)을 덮는 게이트 절연막(307)을 형성한다. 게이트 절연막(307)은 플라즈마 CVD법 또는 스파터법을 이용하여 두께를 40 내지 150nm로 하여 실리콘을 함유하는 절연막을 형성한다. 본 실시예에서는 120nm의 두께로 산화질화 실리콘막으로 형성한다. 물론 게이트 절연막은 이와 같은 산화질화 실리콘막에 한정되는 것이 아니며 다른 실리콘을 포함하는 절연막을 단층 또는 적층구조로 하여 이용할 수도 있다. 예를 들어 산화 실리콘막을 이용하는 경우에는 플라즈마 CVD법으로 TEOS(Tetraethyl Orthosilicate)와 O2를 혼합시켜 반응 압력 40Pa, 기판온도 300 내지 400℃로 하고 고조파(13.56MHz), 전력 밀도 0.5 내지 0.8W/cm2로 방전시켜 형성할 수 있다. 이와 같이 하여 제작된 산화 실리콘막은 그 후 400 내지 500℃의 열어닐에 의해 게이트 절연막으로서 양호한 특성을 얻을 수 있다.
그리고 게이트 절연막(307)상에 게이트 전극을 형성하기 위한 제1 도전막(308)과 제2 도전막(309)을 형성한다. 본 실시예에서는 제1 도전막(308)을 Ta로 50 내지 100nm의 두께로 형성하고 제2 도전막(309)을 W로 100 내지 300nm의 두께로 형성한다.
Ta막은 스퍼터링법으로 Ta의 타겟을 Ar로 스퍼터링함으로써 형성한다. 이 경우 Ar에 적량의 Xe나 Kr을 첨가하면 Ta막의 내부 응력을 완화시켜 막의 박리를 방지할 수 있다. 또한 α상의 Ta막의 저항률은 20μΩ㎝ 정도로서 게이트 전극에 사용할 수 있으나 β상의 Ta막의 저항률은 180μΩ㎝으로서 게이트 전극으로 사용하기에는 적합하지 않다. α상의 Ta막을 형성하기 위해 Ta의 α상에 가까운 결정구조를 갖는 질화탄탈을 10 내지 50nm 정도의 두께로 Ta의 하지에 형성시켜 두면 α상의 Ta막을 용이하게 얻을 수 있다.
W막을 형성하는 경우에는 W를 타겟으로 한 스퍼터링법으로 형성한다. 그 밖에 6불화텅스텐(WF6)을 이용하는 열CVD법으로 형성할 수도 있다. 어떤 경우든 게이트 전극으로서 사용하기 위해서는 저저항화를 도모할 필요가 있고, W막의 저항률은 20μΩ㎝ 이하로 하는 것이 바람직하다. W막은 결정립을 크게 함으로써 저저항율화를 도모할 수 있으나 W중에 산소 등의 불순물 원소가 많은 경우에는 결정화가 저해되어 고저항화된다. 이로 인해 스퍼터링법에 의한 순도 99.9999% 또는 99.99%의 W타겟을 이용하고, 나아가 성막시에 기상으로부터의 불순물 혼입이 없도록 충분히 배려하여 W막을 형성함으로써 저항률 9 내지 20μΩ㎝를 실현할 수 있다.
또한 본 실시예에서는 제1 도전막(308)을 Ta, 제2 도전막(309)을 W로 했으나 특별히 한정되지 않고 모두 Ta, W, Ti, Mo, Al, Cu 등에서 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료로 형성할 수도 있다. 또한 인 등의 불순물 원소를 도핑한 다결정 실리콘막에 대표되는 반도체막을 이용할 수도있다. 본 실시예 이외의 다른 조합의 일예로 바람직한 것으로서는 제1 도전막(308)을 질화탄탈(TaN)로 형성하고, 제2 도전막(309)을 W로 하는 조합, 제1 도전막(308)을 질화탄탈(TaN)로 형성하고 제2 도전막(309)을 Al로 하는 조합, 제1 도전막(308)을 질화탄탈(TaN)로 형성하고 제2 도전막(309)을 Cu로 하는 조합을 들 수 있다.(도 13A)
이어서 레지스트에 의한 마스크(310)를 형성하고 전극 및 배선을 형성하기 위한 제1 에칭처리를 실시한다. 본 실시예에서는 유도 결합형 플라즈마(ICP: Inductively Coupled Plasma) 에칭법을 이용하고 에칭용 가스에 CF4와 Cl2를 혼합하고 IPa의 압력으로 코일형의 전극에 500W의 RF(13.5MHz)전력을 투입하여 플라즈마를 생성하여 수행한다. 기판측(시료 스테이지)에도 100W의 RF(13.56MHz)전력을 투입하고 실질적으로 음의 자기 바이어스 전압을 인가한다. CF4와 Cl2를 혼합한경우에는 W막 및 Ta막 모두 동일 정도로 에칭된다.
상기 에칭 조건에서는 레지스트에 의한 마스크 형상을 적합한 것으로 함으로써 기판측에 인가하는 바이어스 전압의 효과에 의해 제1 도전층 및 제2 도전층의 단부가 테이퍼 형상이 된다. 테이퍼부의 각도는 15 내지 45°가 된다. 게이트 절연막상에 잔사를 남기지 않고 에칭하기 위해서는 10 내지 20% 정도의 비율로 에칭 시간을 증가시키면 좋다. W막에 대한 산화질화 실리콘막의 선택비는 2 내지 4(대표적으로는 3)이므로 오버에칭처리에 의해 산화질화 실리콘막이 노출된 면은 20 내지 50nm 정도 에칭되게 된다. 이렇게 해서 제1 에칭처리에 의해 제1 도전층과 제2 도전층으로 이루어지는 제1 형상의 도전층(311 내지 314)(제1 도전층(311a 내지 314a)과 제2 도전층(311b 내지 314b))을 형성한다. 이 때 게이트 절연막(307)에서는 제1 형상의 도전층(311 내지 314)으로 덮히지 않은 영역이 20 내지 50nm 정도 에칭되어 얇아진 영역이 형성된다. 또한 마스크(310)도 상기 에칭에 의해 표면이 에칭되었다.
그리고 제1 도핑처리를 수행하고 n형을 부여하는 불순물 원소를 첨가한다. 도핑의 방법은 이온도핑법 또는 이온 주입법으로 실시하면 된다. 이온 도핑법의 조건은 도즈량을 1×1013내지 5×1014atoms/cm2로 하고 가속 전압을 60 내지 100keV로 하여 수행한다. n형을 부여하는 불순물 원소로서 15족에 속하는 원소, 전형적으로는 인(P) 또는 비소(As)를 이용하는데 여기서는 인(P)을 이용한다. 이 경우 도전층(311 내지 314)가 n형을 부여하는 불순물 원소에 대한 마스크가 되어 자기 정합적으로 제1 불순물 영역(317 내지 320)이 형성된다. 제1 불순물 영역(317 내지 320)에는 1×1020내지 1×1021atoms/cm3의 농도 범위에서 n형을 부여하는 불순물 원소를 첨가한다.(도 13B)
이어서 도 13C에 도시한 바와 같이 레지스트마스크(310)를 제거하지 않은 채로 제2 에칭처리를 실시한다. 에칭가스로 CF4, Cl2, O2를 이용하여 W막을 선택적으로 에칭한다. 이때 제2 에칭처리에 의해 제2 형상의 도전층(325 내지 328)(제1 도전층(325a 내지 328a)과 제2 도전층(325b 내지 328b))을 형성한다. 이때 게이트 절연막(307)에서는 제2 형상의 도전층(325 내지 328)으로 덮히지 않은 영역이 20내지 50nm 정도 더 에칭되어 얇아진 영역이 형성된다.
W막이나 Ta막의 CF4와 Cl2의 혼합가스에 의한 에칭반응은 생성되는 라디컬 또는 이온종과 반응생성물의 증기압을 통해 추측할 수 있다. W와 Ta의 불화물과 염화물의 증기압을 비교하면 W의 불화물인 WF6이 극단적으로 높고 그 밖의 WCl5, TaF5, TaCl5는 같은 정도이다. 따라서 CF4와 Cl2의 혼합가스에서는 W막 및 Ta막이 모두 에칭된다. 그러나 이 혼합가스에 적량의 O2를 첨가하면 CF4와 O2가 반응하여 CO와 F가 되어 F라디컬 또는 F이온이 다량으로 발생한다. 그 결과 불화물의 증기압이 높은 W막의 에칭속도가 증대된다. 한편 Ta는 F가 증대해도 상대적으로 에칭속도의 증가는 적다. 또한 Ta는 W에 비해 산화되기 쉬우므로 O2의 첨가에 따라 Ta의 표면이 산화된다. Ta의 산화물은 불소나 염소와 반응하지 않기 때문에 더욱 Ta막의 에칭속도는 저하된다. 따라서 W막과 Ta막의 에칭 속도에 차이를 더 크게 할 수 있어 W막의 에칭 속도를 Ta막보다 증대시킬 수 있게 된다.
그리고 도14A에 도시한 바와 같이 제2 도핑처리를 수행한다.이 경우 제1 도핑처리보다 도즈량을 낮추어 높은 가속 전압의 조건으로서 n형을 부여하는 불순물 원소를 도핑한다. 예를 들어 가속 전압을 70 내지 120keV로 하여 1×1013atoms/cm2의 도즈량으로 실시하고, 도 13B에서 섬형 반도체층에 형성된 제1 불순물 영역의 내측에 새로운 불순물 영역을 형성한다. 도핑은 제2 형상의 도전층(325 내지 328)을 불순물 원소에 대한 마스크로서 이용하고 제1 도전층(325a 내지 328a)의 하측의 영역에도 불순물 원소가 첨가되도록 도핑한다. 이렇게 하여 제3 불순물영역(332 내지 335)이 형성된다. 이 제3 불순물 영역(332 내지 335)에 첨가된 인(P)의 농도는 제1 도전층(325a 내지 328a)의 테이퍼부의 막 두께에 따라 완만한 농도구배를 가지고 있다. 또한 제1 도전층(325a 내지 328a)의 테이퍼부와 중첩되는 반도체층에서 제1 도전층(325a 내지 328a)의 테이퍼부의 단부로부터 내측을 향해 약간 불순물 농도가 낮아지고 있지만 거의 같은 정도의 농도이다.
이어서 도 14B에 도시한 바와 같이 제3 에칭처리를 수행한다. 에칭가스로 CHF6을 이용하고 반응성 이온에칭법(RIE법)을 이용하여 실시한다. 제3 에칭처리에 의해 제1 도전층(325a 내지 328a)의 테이퍼부를 부분적으로 에칭하여 제1 도전층이 반도체층과 겹치는 영역을 축소시킨다. 이와 같은 제3 에칭처리에 의해 제3 형상의 도전층(336 내지 339)(제1 도전층(336a 내지 339a)과 제2 도전층(336b 내지 339b))을 형성한다. 이때 게이트 절연막(307)에서는 제3 형상의 도전층(336 내지 339)으로 덮히지 않은 영역이 20 내지 50nm정도 에칭되어 더욱 얇아진 영역이 형성된다.
제3 에칭처리에 의해 제3 불순물 영역(332 내지 335)에서는 제1 도전층(336a 내지 339b)와 겹치는 제3 불순물영역(332a 내지 335a)과, 제1 불순물영역과 제3 불순물영역 사이의 제2 불순물영역(332b 내지 335b)이 형성된다.
그리고 도 14C에 도시한 바와 같이 p채널형 TFT를 형성하는 섬형 반도체층(303, 306)에 제1 도전형과는 반대의 도전형인 제4 불순물영역(343 내지 348)을 형성한다. 제3 형상의 도전층(336b, 339b)을 불순물 원소에 대한 마스크로서 이용하고 자기정합적으로 불순물영역을 형성한다. 이때 n채널형 TFT를 형성하는 섬형 반도체(304, 305)는 레지스트마스크(350)로 전면을 피복해 둔다. 불순물영역(343 내지 348)은 각각 다른 농도로 인이 첨가되어 있는데, 디보란(B2H6)을 이용한 이온도핑법으로 형성하고 그 모든 영역에 있어서 불순물 농도가 2×1020내지 2×1021atoms/cm3가 되도록 한다.
이상의 공정으로 각각 섬형 반도체층에 불순물 영역이 형성된다. 섬형 반도체층과 겹치는 제3 형성의 도전층(336 내지 339)이 게이트 전극으로서 기능한다.
레지스트마스트(350)를 제거한 후 도전형의 제어를 위해 각각의 섬형 반도체층에 첨가된 불순물 원소를 활성화하는 공정을 실시한다. 이 공정은 로 어닐링용의 로를 이용하는 열어닐링법으로 실시한다. 그 밖에 레이저어닐링법 또는 고속 열어닐링법(RTA법)을 적용할 수 있다. 열어닐링법의 경우에는 산소농도가 1ppm이하, 바람직하게는 0.1ppm이하의 질소분위중에서 400 내지 700℃, 대표적으로는 500 내지 600℃로 수행하는 것으로서, 본 실시예에서는 500℃에서 4시간의 열처리를 실시한다. 단 제3 형상의 도전층(336 내지 339)에 이용한 배선 재료가 열에 약한 경우에는 배선 등을 보호하기 위한 층간 절연막(실리콘을 주성분으로 함)을 형성한 후에 활성화를 수행하는 것이 바람직하다.
레이저어닐링법을 이용하는 경우 결정화시에 이용한 레이저를 사용하는 것이 가능하다. 활성화의 경우에는 이동 속도는 결정화와 같게 하고 0.01 내지 100MW/cm2정도(바람직하게는 0.01 내지 10MW/cm2)의 에너지 밀도를 필요로 한다.
또한 3 내지 100%의 수소를 포함하는 분위기중에서 300 내지 450℃에서 1 내지 12시간의 열처리를 실시하여 섬형 반도체층을 수소화하는 공정을 실시한다. 이 공정은 열적으로 여기된 수소에 의해 반도체층의 댕그링본드(dangling bond)를 종단하는 공정이다. 수소화의 다른 수단으로서 플라즈마 수소화(플라즈마에 의해 여기된 수소를 이용함)을 실시할 수도 있다.
이어서 도 15A에 도시한 바와 같이 제1 층간절연막(335)을 산화질화실리콘막으로부터 100 내지 200nm의 두께로 형성한다. 그 위에 유기절연물 재료로 이루어지는 제2 층간 절연막(356)을 형성한 후 제1 층간 절연막(355), 제2 층간 절연막(356) 및 게이트 절연막(307)에 대해 콘택트 홀을 형성하고 접속배선(357 내지 362)을 패터닝 형성한다. 도 15A에 있어서, 362는 전원선이고, 360은 신호선이다.
제2 층간 절연막(356)으로서는 유기수지를 재료로 하는 막을 이용하고, 그 유기수지로서는 폴리이미드, 폴리아미드, 아크릴, BCB(벤조시클로부텐) 등을 사용할 수 있다. 특히 제2 층간 절연막(356)은 평탄화의 의미가 강하므로 평탄성이 우수한 아크릴이 바람직하다. 본 실시예에서는 TFT에 의해 형성되는 단차를 충분히 평탄화할 수 있는 막 두께로 아크릴막을 형성한다. 막 두께는 바람직하게는 1 내지 5㎛(더욱 바람직하게는 2 내지 4㎛)로 한다.
콘택트 홀의 형성은 건식에칭 또는 습식에칭을 이용하고 n형의 불순물영역(318, 319) 또는 p형의 불순물 영역(345, 348)에 이르는 콘택트 홀, 용량배선(미도시)에 이르는 콘택트 홀(미도시)을 각각 형성한다.
또한 접속배선(357 내지 362)으로서는 Ti막을 100nm, Ti를 함유하는 알루미늄막을 300nm, Ti막 150nm을 스퍼터링법으로 연속 형성한 3층 구조의 적층막을 원하는 형상으로 패터닝한 것을 이용한다. 물론 다른 도전막을 이용할 수도 있다.
이어서 접속배선(접속배선(362))에 접속되는 화소전극(365)을 패터닝 형성한다.
본 실시예에서는 화소전극(365)으로서 ITO막을 110nm의 막 두께로 형성하여 패터닝을 실시한다. 화소전극(365)을 접속배선(362)과 접속되도록 중첩 배치함으로써 콘택을 취하고 있다. 또한 산화 인듐에 2 내지 20%의 산화아연(ZnO)을 혼합한 투명 도전막을 이용할 수도 있다. 이 화소전극(365)이 OLED 소자의 양극이 된다(도 15A)
이어서 도 15B에 도시한 바와 같이 규소를 함유하는 절연막(본 실시예에서는 산화규소막)을 500nm의 두께로 형성하고, 화소전극(365)에 대응하는 위치에 개구부를 형성하여 뱅크로서 기능하는 제3 층간절연막(366)을 형성한다. 개구부를 형성할 때 습식에칭법을 이용함으로써 용이하게 테이퍼 형상의 측벽을 형성할 수 있다. 개구부의 측벽이 충분히 완만하지 않으면 단차에 기인하는 유기 발광층의 열화가 현저하게 되는 문제가 발생하므로 주의가 필요하다.
이어서 유기발광층(367) 및 음극(MgAg전극)(368)을 진공증착법을 이용하여 대기에 노출시키지 않은 상태에서 연속 형성한다. 또한 유기발광층(367)의 막 두께는 80 내지 200nm(전형적으로는 100 내지 120nm), 음극(368)의 두께는 180 내지 300nm(전형적으로는 200 내지 250nm)으로 한다.
이 공정에서는 적색에 대응하는 화소, 녹색에 대응하는 화소 및 청색에 대응하는 화소에 대해 차례로 유기발광층 및 음극을 형성한다. 단 유기발광층은 용액에 대한 내성이 부족하므로 포토리소그래피기술을 이용하지 않고 각색마다 개별적으로 형성해야 한다. 따라서 금속 마스크를 이용하여 원하는 화소를 제외하고는 모두 숨기고 필요 부분만 선택적으로 유기발광층을 형성하는 것이 바람직하다.
즉 먼저 적색에 대응하는 화소를 제외하고는 모두 숨기는 마스크를 세트하고 그 마스크를 이용하여 적색 발광의 유기 발광층을 선택적으로 형성한다. 이어서 녹색에 대응하는 화소를 제외하고는 모두 숨기는 마스크를 세트하고 그 마스크를 이용하여 녹색 발광의 유기발광층을 선택적으로 형성한다. 이어서 마찬가지로 청색에 대응하는 화소를 제외하고는 모두 숨기는 마스크를 세트하고 그 마스크를 이용하여 청색 발광의 유기 발광층을 선택적으로 형성한다. 또한 여기서는 모두 다른 마스크를 이용하도록 기재되어 있으나 같은 마스크를 사용할 수도 있다.
여기서는 RGB에 대응한 3종류의 OLED를 형성하는 방식을 채용했으나 백색 발광의 OLED와 칼라필터를 조합하는 방식, 청색 또는 청색 발광의 OLED와 형광체(형광성의 색변환층: CCM)을 조합시키는 방식, 음극(대향전극)에 투명전극을 이용하여 RGB에 대응한 OLED를 중첩시키는 방식 등을 이용할 수 있다.
또한 유기발광층(367)으로서는 공지의 재료를 이용할 수 있다. 공지의 재료로서는 구동전압을 고려하면 유기재료를 이용하는 것이 바람직하다. 예를 들어 정공주입층, 정공수송층, 발광층 및 전자주입층으로 이루어지는 4층 구조를 유기발광층으로 하면 된다.
이어서, 음극(368)을 형성한다. 또한 본 실시예에서는 음극(368)으로서 MgAg를 이용했으나 본 발명은 이에 한정되지 않는다. 음극(368)으로서 다른 공지의 재료를 이용할 수도 있다.
화소전극(365), 유기발광층(367), 음극(368)이 겹쳐져 있는 부분이 OLED(375)에 상당한다.
이어서, 보호전극(369)을 증착법에 의해 형성한다. 보호전극(369)은 대기에 노출시키지 않은 상태에서 음극(368)과 연속하여 형성할 수도 있다. 보호전극(369)은 유기발광층(367)을 수분이나 산소로부터 보호함에 있어 효과적이다.
또한 보호전극(369)은 음극(368)의 열화를 방지하기 위해 마련되며, 알루미늄을 주성분으로 하는 금속막이 대표적이다. 물론 다른 재료여도 무방하다. 또한 유기발광층(367), 음극(368)은 수분에 매우 약하므로 보호전극(369)까지 대기에 노출시키지 않은 상태에서 연속적으로 형성하여 외기로부터 유기발광층을 보호하는 것이 바람직하다.
마지막으로 질화규소막으로 이루어지는 패시베이션막(370)을 300nm의 두께로 형성한다. 패시베이션막(370)을 형성시켜 둠으로써 유기발광층(367)을 수분 등으로부터 보호할 수 있으며 OLED의 신뢰성을 더욱 높일 수 있다. 그러나, 패시베이션막(370)을 반드시 구비해야 하는 것은 아니다.
이렇게 해서 도 15B에 도시한 바와 같은 구조의 발광장치가 완성된다. 도15B에 있어서, 371은 구동회로부의 p채널형 TFT, 372는 구동회로부의 n채널형 TFT, 373은 트랜지스터(Tr3), 374는 트랜지스터(Tr2)에 해당한다.
그런데 본 실시예의 발광장치는 화소부 뿐만 아니라 구동회로부에도 최적의 구조인 TFT를 배치함으로써 매우 높은 신뢰성을 나타내고 동작 특성도 향상시킬 수 있다. 또한 결정화 공정에서 Ni 등의 금속 촉매를 첨가하고 결정성을 높이는 것도 가능하다. 그에 따라 신호선 구동회로의 구동주파수를 10MHz이상으로 하는 것이 가능해진다.
실제로는 도 15B의 상태까지 완성했으면 외기에 더 노출되지 않도록 기밀성이 높고 탈가스가 적은 보호필름(러미네이트필름, 자외선경화수지필름 등)이나 투과성의 실링재로 패키징(봉입)하는 것이 바람직하다. 그 때 실링재의 내부를 비활성 분위기로 하거나 내부에 흡습성 재료(예를 들어 바륨)을 배치하면 OLED의 신뢰성이 향상된다.
또한 패키징 등의 처리에 의해 기밀성을 높인 후 기판상에 형성된 소자 또는 회로로부터 인출된 단자와 외부신호 단자를 접속하기 위한 코넥터를 장착한다.
또한 본 실시예의 공정에 따르면 발광장치의 제작에 필요한 포토마스크의 수를 저감할 수 있다. 그 결과 공정을 단축시켜 제조 비용의 저감 및 수율의 향상에 기여할 수 있다.
본 실시예는 실시예 1 내지 실시예 5와 자유롭게 조합하여 실시할 수 있다.
[실시예 7]
본 발명에서 삼중항 여기자로부터의 인광을 발광에 이용할 수 있는 유기발광재료를 이용함으로써 외부 발광량 양자효율을 비약적으로 향상시킬 수 있다. 이에 따라 발광소자의 소비전력의 저감, 장수명화 및 경량화가 가능해진다.
하기는 삼중항 여기자를 이용하여 외부 발광량 양자효율을 향상시킨 보고이다.(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda,(Elsevier Sci.Pub., Tokyo, 1991) p.437)
상기 논문에 의해 보고된 유기발광재료(크마린 색소)의 분자식은 다음과 같다.
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395(1998) p.151)
상기의 논문에 의해 보고된 유기발광재료(Pt착체)의 분자식은 다음과 같다.
(M.A.Baldo, S.Lamansky. P.E.Burrows, M.E.Thompson, S.R.,Forrest, Appl.Phys.Lett.,75(1999) p.4)
(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.Tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys.,38(12B)(1999) L1502.)
상기 논문에 의해 보고된 유기발광재료(Ir착제)의 분자식은 다음과 같다.
이상과 같이 삼중항 여기자로부터의 인광발광을 이용할 수 있으면 원리적으로는 일중항 여기자로부터의 형광발광을 이용하는 경우보다 3 내지 4배의 높은 외부발광량 양자효율의 실현이 가능해진다.
또한 본 실시예의 구성은 실시예 1 내지 실시예 6의 어떠한 구성과도 자유롭게 조합하여 실시할 수 있다.
[실시예 8]
본 실시예에서는 본 발명의 발광장치의 화소의 구성에 대해 설명한다. 도 16에 본 실시예의 발광장치의 화소의 단면도를 도시한다. 또한 본 실시예에서는 설명을 간편하게 하기 위해 화소가 갖는 n채널형 TFT와 화소 전극에 공급하는 전류를 제어하고 있는 p채널형 TFT만을 도시했으나 다른 TFT도 도 16에 도시한 구성을 참조하여 제작할 수 있다.
도 16에 있어서, 751은 n채널형 TFT이고, 752는 p채널형 TFT이다. n채널형 TFT(751)은 반도체막(753)과, 제1 절연막(770)과, 한쌍의 제1 전극(754, 755)과, 제2 절연막(771)과, 힌쌍의 제2 전극(756, 757)을 갖고 있다. 그리고 반도체막(753)은 제1 농도의 일도전형 불순물영역(758)과, 제2 농도의 일도전형 불순물영역(759)과, 한쌍의 채널형성영역(760, 761)을 갖고 있다.
본 실시예에서 제1 절연막(770)은 2개의 절연막(770a, 770b)을 적층한 구조를 갖고 있는데, 제1 절연막(770)은 단층의 절연막일 수도 있고 3층 이상의 절연막을 적층한 구조를 가질 수도 있다.
한쌍의 제1 전극(754, 755)과 한쌍의 채널 형성영역(760,761)은 각각 제1 절연막(770)을 사이에 두고 대향되어 있다. 또한 제2 전극(756, 757)과 채널 형성영역(760, 761)은 각각 제2 절연막(771)을 사이에 두고 대향되어 있다.
p채널형 TFT(752)는 반도체막(780)과, 제1 절연막(770)과, 제1 전극(782)과, 제2 절연막(771)과, 제2 전극(781)을 갖고 있다. 그리고 반도체막(780)은 제 3 농도의 일도전형 불순물영역(783)과 채널 형성영역(784)을 갖고 있다.
제1 전극(782)과 채널 형성영역(784)은 각각 제1 절연막(770)을 사이에 두고 대향되어 있다. 제2 전극(781)과 채널 형성영역(784)은 각각 제2 절연막(771)을 사이에 두고 대향되어 있다.
그리고 본 실시예에서는 도 16에 도시되어 있지는 않지만 제1 전극(754, 755)과 제2 전극(756, 757)은 전기적으로 접속되어 있다. 또한 본 발명은 이 구성에 한정되지 않고 제1 전극(754, 755)와 제2 전극(756, 757)을 전기적으로 분리하여 제1 전극(754, 755)에 일정한 전압이 인가되게 할 수도 있다. 또한 제1 전극(782)과 제2 전극(781)을 전기적으로 분리하여 제1 전극(782)에 일정하게 전압이 인가되게 할 수도 있다.
제1 전극에 일정한 전압을 인가함으로써 전극이 1개인 경우에 비해 문턱값의 편차를 억제할 수 있으며 나아가 오프전류를 억제할 수 있다. 또한 제1 전극과 제2 전극에 동일 전압을 인가함으로써 실질적으로 반도체막의 막두께를 얇게한 것과 마찬가지로 공핍층이 빠르게 확산되므로 부 문턱계수(sub-threshold coefficient)를 작게할 수 있고 나아가 전계효과 이동도를 향상시킬 수 있다. 따라서 전극이 1개인 경우에 비해 온 전류를 크게할 수 있다. 따라서 이러한 구조의 TFT를 구동 회로에 사용함으로써 구동전압을 저하시킬 수 있다. 또한 온 전류를 크게할 수 있으므로 TFT의 사이즈(특히 채널폭)를 작게할 수 있다. 이에 의해 집적밀도를 향상시킬 수 있다.
또한 본 실시예는 실시예1 내지 실시예7의 어느 하나와 조합하여 실시할 수 있다.
[실시예 9]
본 실시예에서는 본 발명의 반도체장치의 하나인 발광장치의 화소의 구성에 대해 설명한다. 도 17에 본 실시예의 발광장치의 화소의 단면도를 도시했다. 또한 본 실시예에서는 설명을 간단히 하기 위해 화소가 갖는 n채널형 TFT와 화소전극에 공급하는 전류를 제어하고 있는 p채널형 TFT만을 도시했으나 다른 TFTF도 도 17에도시한 구성을 참조하여 제작할 수 있다.
도 17에 있어서, 911은 기판, 912는 하지가 되는 절연막(이하 하지막이라 칭함)이다. 기판(911)으로서는 투광성 기판, 대표적으로는 유리 기판, 석영 기판, 유리세라믹스 기판, 또는 결정화 유리 기판을 이용할 수 있다. 단 제작 프로세스 중의 최고 처리온도에 견딜 수 있는 것이어야 한다.
8201은 n채널형 TFT, 8202는 p채널형 TFT이다. n채널형 TFT(8201)은 소스영역(913), 드레인영역(914), 한쌍의 LDD영역(915a 내지 915d), 분리영역(916) 및 한쌍의 채널형성영역(917a, 917b)를 포함하는 활성층, 게이트절연막(918), 한쌍의 게이트전극(919a, 919b), 제1 층간절연막(920), 신호선(921), 접속배선(922)을 갖고 있다. 게이트절연막(918)과 제1 층간절연막(920)은 기판상의 모든 TFT에 공통일 수도 있고, 회로 또는 소자에 따라 다르게 할 수도 있다.
또한 도 17에 도시한 n채널형 TFT(8201)은 게이트 전극(919a, 919b)이 전기적으로 접속되어 있어 이른바 더블게이트 구조로 되어 있다. 물론 더블게이트 구조 뿐 아니라 트리플게이트 구조 등 소위 멀티게이트 구조(직렬로 접속된 2개 이상의 채널형성영역을 갖는 활성층을 포함하는 구조)일 수도 있다.
멀티게이트 구조는 오프 전류를 저감함에 있어 매우 효과적이며 트랜지스터(Tr5)의 오프전류를 충분히 낮게 하면 그만큼 p채널형 TFT(8202)의 게이트 전극에 접속된 보유용량이 필요로 하는 최저한의 용량을 억제할 수 있다. 즉 보유용량의 면적을 작게 할 수 있으므로 멀티게이트 구조로 하는 것은 발광소자의 유효 발광면적을 넓히는 데 있어서도 효과적이다.
또한 n채널형 TFT(8201)에서 LDD영역(915a 내지 915d)는 게이트절연막(918)을 통해 게이트전극(919a, 919b)과 겹치지 않도록 설치한다. 이와 같은 구조는 오프 전류를 저감하는데 있어서 매우 효과적이다. 또한 LDD영역(915a 내지 915d)의 길이(폭)는 0.5 내지 3.5㎛, 대표적으로는 2.0 내지 2.5㎛로 하면 된다. 또한 2개 이상의 게이트전극을 갖는 멀티게이트 구조의 경우 채널형성영역 사이에 마련된 분리영역(916)(소스영역 또는 드레인 영역과 동일한 농도로 동일한 불순물 원소가 첨가된 영역)이 오프 전류의 저감에 효과적이다.
이어서, p채널형 TFT(8202)는 소스영역(926), 드레인영역(927) 및 채널형성영역(929)을 포함하는 활성층과, 게이트 절연막(918)과, 게이트 전극(930)과, 제1 층간절연막(920)과, 접속배선(931) 및 접속배선(932)으로 형성되어 있다. 본 실시예 9에서 p채널형 TFT(8202)는 p채널형 TFT이다.
또한 게이트전극(930)은 싱글게이트 구조롤 되어 있는데 멀티게이트 구조일 수도 있다.
이상은 화소내에 마련된 TFT의 구조에 대해 설명했으나 이때 동시에 구동회로도 형성된다. 도 17에는 구동회로를 형성하는 기본 단위가 되는 CMOS회로가 도시되어 있다.
도 17에서는 가능한 한 동작 속도를 저하시키지 않도록 하면서 핫캐리어주입을 저감시키는 구조를 갖는 TFT를 CMOS회로의 n채널형 TFT(8204)로서 이용한다. 또한 여기서 말하는 구동회로는 소스신호측 구동회로, 게이트신호측 구동회로를 나타낸다. 물론 다른 논리회로(레벨시프터, A/D컨버터, 신호분할회로 등)를 형성하는것도 가능하다.
CMOS회로의 n채널형 TFT(8204)의 활성층은 소스영역(935), 드레인영역(936), LDD영역(937) 및 채널형성영역(938)을 포함하고, LDD영역(937)은 게이트 절연막(918)을 개재하여 게이트 전극(939)과 중첩되어 있다.
드레인 영역(936)측에만 LDD영역(937)을 형성하고 있는 것은 동작 속도를 떨어뜨리지 않게 하기 위한 배려이다. 또한 이 n채널형 TFT(8204)는 오프 전류값에 그다지 신경쓰지 않아도 되고 그보다도 동작 속도를 중시하는 것이 좋다. 따라서 LDD영역(937)은 완전히 게이트 전극에 겹쳐지므로 최대한 저항 성분을 적게 하는 것이 바람직하다. 즉 소위 오프세트는 없애는 것이 좋다.
또한 CMOS 회로의 p채널형 TFT(8205)는 핫캐리어 주입에 의한 열화를 거의 고려하지 않아도 되기 때문에 특별히 LDD영역을 형성하지 않아도 된다. 따라서 활성층은 소스영역(940), 드레인영역(941) 및 채널형성영역(942)을 포함하고 그 위에는 게이트 절연막(918)과 게이트전극(943)이 마련된다. 물론 n채널형 TFT(8204)와 마찬가지로 LDD영역을 형성하여 핫캐리어대책을 강구하는 것도 가능하다.
또한 961 내지 965는 채널형성형역(942, 938, 917a, 917b, 929)을 형성하기 위한 마스크이다.
또한 n채널형 TFT(8204) 및 p채널형 TFT(8205)는 각각 소스영역상에 제1 층간 절연막(920)을 사이에 개재한 상태에서 접속배선(944, 945)를 갖고 있다. 또한 접속배선(946)에 의해 n채널형 TFT(8204)와 p채널형 TFT(8205)와의 드레인 영역은 서로 전기적으로 접속된다.
본 실시예의 구성은 실시예1 내지 실시예 7과 자유롭게 조합하여 실시할 수 있다.
[실시예 10]
본 실시예에서는 음극을 화소전극으로서 이용한 화소의 구성에 대해 설명한다.
본 실시예의 화소의 단면도를 도 18에 도시했다. 도 18에 있어서 기판(3501)상에 형성된 n채널형 TFT(3502)는 공지의 방법을 이용하여 제작된다. 본 실시예에서는 더블게이트구조로 하고 있다. 또한 본 실시예에서는 더블게이트구조로 하고 있지만 싱글게이트 구조일 수도 있고 트리플게이트 구조나 그 이상의 게이트 전극을 갖는 멀티게이트 구조일 수도 있다. 또한 본 실시예에서는 설명을 간편히 하기 위해 화소가 갖는 n채널형 TFT와 화소 전극에 공급하는 전류를 제어하고 있는 p채널형 TFT만을 도시했으나, 다른 TFTF도 도 18에 도시한 구성을 참조하여 제작할 수 있다.
또한 p채널형 TFT(3503)는 n채널형 TFT로서 공지의 방법을 통해 제작된다. 또한 38로 도시된 배선은 n채널형 TFT(3503)의 게이트 전극(39a)을 게이트 전극(39b)와 전기적으로 접속시키는 주사선이다.
도 18에 도시된 본 실시예에서는 p채널형 TFT(3503)를 싱글게이트 구조로 도시하고 있지만, 복수의 TFT를 직렬로 연결한 멀티게이트 구조로 할 수도 있다. 또한 복수의 TFT를 병렬로 연결하여 실질적으로 채널형성영역을 복수로 분할하여 열의 방사를 고효율로 수행할 수 있도록 한 구조로 할 수도 있다. 이와 같은 구조는열에 의한 열화에 대한 대책으로서 효과적이다.
n채널형 TFT(3502) 및 p채널형 TFT(3503)상에는 제1 층간절연막(41)이 형성되고 그 위에 수지절연막으로 이루어지는 제2 층간절연막(42)이 형성된다. 제2 층간절연막(42)를 이용하여 TFT에 의한 단차를 평탄화하는 것은 매우 중요하다. 후에 형성되는 유기발광층은 매우 얇으므로 단차가 존재함으로써 발광불량을 일으키는 경우가 있다. 따라서 유기발광층을 가능한 한 평탄면으로 형성할 수 있도록 화소 전극을 형성하기 전에 평탄화시켜 두는 것이 바람직하다.
또한 도 18에 있어서, 43은 반사성이 높은 도전막으로 이루어지는 화소전극, 즉, 발광소자의 음극으로서, p채널형 TFT(3503)의 드레인 영역에 전기적으로 접속된다. 화소 전극(43)으로서는 알루미늄합금막, 동합금막 또는 은합금막 등 저저항인 도전막 또는 그들의 적층막을 이용하는 것이 바람직하다. 물론 상기한 합금막을 전기 도전성을 갖는 다른 종류의 금속막과 조합하여 적층구조로 할 수도 있다.
또한 도 18의 예에서는 수지성 절연막으로 형성된 한쌍의 뱅크(44a, 44b)에 의해 형성된 홈(화소에 해당함)내에 발광층(45)이 형성된다. 또한 여기서는 한 화소밖에 도시되어 있지 않으나 R(적색), G(녹색), B(청색)의 각색에 대응한 발광층을 각각 만들수도 있다. 발광층을 형성하는 유기발광재료로서는 π공역폴리머계 재료를 이용한다. 대표적인 폴리머계 재료로서는 폴리파라페닐렌비닐(PPV)계, 폴리비닐카바졸(PVK)계, 폴리플루오렌계 등을 들 수 있다.
또한 PPV계 유기발광재료로서는 다양한 형태의 것이 있는데, 예를 들어 「H.Shenk, H.Becker, O.Gelsen, E.Kluge, and W.Spreitzer, "Polymers for LightEmitting Diodes", Euro Display, Proceedings, 1999, p.33-37」이나 일본국 특개평10-92576호 공보에 기재된바 같은 재료를 사용할 수 있다.
구체적인 발광층으로서는 적색으로 발광하는 발광층에는 시아노폴리페닐렌비닐렌, 녹색으로 발광하는 발광층에는 폴리페닐렌비닐렌, 청색으로 발광하는 발광층에는 폴리페닐렌비닐렌 또는 폴리알킬페닐렌을 사용하면 된다. 막 두께는 30 내지 150nm, 바람직하게는 40 내지 100nm로 하면 된다.
단, 이상의 예는 발광층으로서 이용할 수 있는 유기발광재료의 일예로서 이에 한정할 필요는 전혀 없다. 발광층, 전하수송층 또는 전하주입층을 자유롭게 조합하여 유기발광층(발광 및 그를 위한 캐리어의 이동을 수행시키기 위한 층)을 형성하면 된다.
예를 들어 본 실시예에서는 폴리머계 재료를 발광층으로 이용하는 예를 도시했으나 저분자계 유기발광재료를 사용할 수도 있다. 또한 전하수송층이나 전하주입층으로서 탄화규소 등의 무기재료를 사용할 수도 있다. 이들 유기발광재료나 무기재료는 공지의 재료를 사용할 수 있다.
본 실시예에서는 발광층(45)위에 폴리티오펜(PEDOT) 또는 폴리아닐린(PAni)으로 이루어지는 정공주입층(46)을 형성하여 이루어진 적층구조의 유기발광층을 마련하고 있다. 그리고 정공주입층(46)위에는 투명도전막으로 이루어지는 양극(47)이 마련된다. 도 20에 도시된 화소에 있어서, 발광층(45)에서 생성된 광은 TFT의 상면쪽으로 방사되므로, 양극(47)은 투광성이어야 한다. 투명도전막으로서는 산화인듐과 산화주석과 화합물이나 산화인듐과 산화 아연의 화합물을 이용할 수 있는데 내열성이 낮은 발광층(45)이나 정공주입층(46)을 형성한 후에 형성하기 때문에 양극(47)은 가능한 한 저온에서 성막할 수 있는 것이 바람직하다.
양극(47)까지 형성된 시점에서 발광소자(3505)가 완성된다. 또한 여기서 말하는 발광소자(3505)는 화소전극(음극)(43), 발광층(45), 정공주입층(46) 및 양극(47)으로 형성되어 있다. 화소 전극(43)은 그의 면적이 화소의 총 면적에 거의 일치하기 때문에 화소 전체가 발광소자로서 기능한다. 따라서 발광의 이용 효율이 매우 높아 높은 휘도의 화상 표시가 가능해진다.
본 실시예에서는 양극(47)위에 제2 패시베이션막(48)을 더 형성하고 있다. 제2 패시베이션막(48)으로서는 질화규소막 또는 질화산화규소막이 바람직하다. 그 형성 목적은 외부와 발광소자를 차단하기 위한 것으로서, 유기발광재료의 산화에 의한 열화를 방지하는 의미와, 유기발광재료로부터의 탈가스를 억제하는 의미를 갖는다. 이에 의해 발광재료의 신뢰성이 높아진다.
이상과 같이 도 18의 본 발명의 발광장치는 도 18에 도시된 구성의 화소부를 가지며, 특히 오프 전류값이 충분히 낮은 TFT(3502)와 핫캐리어 주입에 강한 TFT(3503)를 갖는다. 따라서 높은 신뢰성을 가지며 또한 양호한 화상 표시가 가능한 도 18에 도시된 바와 같은 발광장치를 얻을 수 있다.
또한 본 실시예의 구성은 실시예1 내지 실시예 7의 구성과 자유롭게 조합하여 실시할 수 있다.
[실시예 11]
발광소자를 이용한 발광장치는 자발광형이므로 액정 디스플레이에 비해 밝은장소에서의 시인성이 뛰어나며 시야각이 넓다. 따라서 다양한 전자 기기의 표시부에 이용할 수 있다.
본 발명의 발광장치를 이용한 전자기기로서 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 네비게이션 시스템, 음향 재생장치(카 오디오, 오디오 콤포넌트 등), 노트형 퍼스널 컴퓨터, 게임 기기, 휴대 정보단말기(모바일 컴퓨터, 휴대 전화, 휴대형 게임기 또는 전자 서적 등), 기록매체를 구비한 화상 재생장치(구체적으로는 디지털 다목적 디스크(DVD)) 등의 기록매체를 재생하여 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 특히 경사 방향에서 화상을 볼 기회가 많은 휴대정보단말은 시야각의 넓이가 중요시되므로 발광장치를 이용하는 것이 바람직하다. 이러한 전자기기의 구체예를 도 19에 도시한다.
도 19A는 발광소자 표시장치로서, 케이스(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오 입력단자(2005) 등을 포함한다. 본 발명의 발광장치는 표시부(2003)에 이용할 수 있다. 발광장치는 자발광형이므로 백라이트가 필요없고 액정 디스플레이보다 얇은 표시부로 할 수 있다. 또한 발광소자 표시장치는 퍼스널 컴퓨터용, TV 방송 수신용, 광고 표시용 등의 모든 정보표시용 표시장치가 포함된다.
도 19B는 디지털 스틸 카메라로서, 본체(2101), 표시부(2102), 수상부(2103), 조작 키(2104), 외부 접속 포트(2105), 셔터(2106) 등을 포함한다. 본 발명의 발광장치를 표시부(2102)에 이용함으로써 본 발명의 디지털 스틸 카메라가 완성된다.
도 19C는 노트형 퍼스널 컴퓨터로서, 본체(2201), 케이스(2202), 표시부(2203), 키보드(2204), 외부 접속 포트(2205), 포인팅 마우스(2206) 등을 포함한다. 본 발명의 발광장치를 표시부(2203)에 이용함으로써 본 발명의 노트형 퍼스널 컴퓨터가 완성된다.
도 19D는 모바일 컴퓨터로서, 본체(2301), 표시부(2302), 스위치(2303), 조작 키(2304), 적외선 포트(2305) 등을 포함한다. 본 발명의 발광장치를 표시부(2302)에 이용함으로써 본 발명의 모바일 컴퓨터가 완성된다.
도 19E는 기록매체를 구비한 휴대형 화상 재생장치(구체적으로는 DVD 재생장치)로서, 본체(2401), 케이스(2402), 표시부 A(2403), 표시부 B(2404), 기록매체(DVD 등) 기입부(2405), 조작 키(2406), 스피커부(2407) 등을 포함한다. 표시부 A(2403)은 주로 화상정보를 표시하고, 표시부 B(2404)는 주로 문자정보를 표시한다. 또한 기록매체를 구비한 화상 재생장치에는 게임기 등도 포함된다. 본 발명의 발광장치를 표시부 A, B(2403, 2404)에 이용함으로써 본 발명의 화상재생장치가 완성된다.
도 19F는 고글형 디스플레이(헤드 마운트 디스플레이)로서, 본체(2501), 표시부(2502), 아암부(2503)를 포함한다. 본 발명의 발광장치를 표시부(2502)에 이용함으로써 본 발명의 고글형 디스플레이가 완성된다.
도 19G는 비디오 카메라로서, 본체(2601), 표시부(2602), 케이스(2603), 외부 접속 포트(2604), 리모콘 수신부(2605), 수상부(2606), 배터리(2607), 음성 입력부(2608), 조작 키(2609), 접안렌즈(2610) 등을 포함한다. 본 발명의 발광장치를 표시부(2602)에 이용함으로써 본 발명의 비디오 카메라가 완성된다.
도19H는 휴대 전화기로서, 본체(2701), 케이스(2702), 표시부(2703), 음성 입력부(2704), 음성 출력부(2705), 조작 키(2706), 외부 접속 포트(2707), 안테나(2708) 등을 포함한다. 또한 표시부(2703)는 흑색 배경에 백색의 문자를 표시함으로써 휴대 전화기의 소비전류를 억제할 수 있다. 본 발명의 발광장치를 표시부(2703)에 이용함으로써 본 발명의 휴대 전화기가 완성된다.
또한, 장차 유기발광재료의 발광 휘도가 높아지면 출력한 화상정보를 포함하는 광을 렌즈 등으로 확대 촬영하여 프론트형 또는 리어형의 프로젝터에 이용하는 것도 가능해진다.
또한 상기 전자기기는 인터넷이나 CATV(케이블 텔레비젼) 등의 전자통신회로를 통해 송신된 정보를 표시하는 경우가 많아지고 특히 동화상정보를 표시할 기회가 늘어나고 있다. 유기발광재료의 응답속도는 매우 높으므로 발광장치는 동화상표시에 바람직하다.
또한 발광장치는 발광하고 있는 부분이 전력을 소비하므로 발광부분이 최대한 작아지도록 정보를 표시하는 것이 바람직하다. 따라서 휴대정보단말, 특히 휴대전화나 음향 재생장치와 같은 문자정보를 주로 하는 표시부에 발광장치를 이용하는 경우에는 비발광 부분을 배경으로 하고 문자정보를 발광부분에서 형성시키도록 구동하는 것이 바람직하다.
이상과 같이 본 발명의 적용 범위는 매우 넓어 모든 분야의 전자 기기에 이용가능하다. 또한 본 실시예의 전자기기는 실시예 1 내지 10에 도시한 모든 구성의 발광장치를 이용할 수도 있다.
[실시예 12]
본 실시예는 176 x RGB x 220의 화소들을 갖는 발광장치에서 사용하고 각 색마다 6비트 계조를 나타내는 영상신호를 보정하도록 작용하는 열화보정장치를 예시하고 있다. 이 열화보정장치의 특정 구성을 이하 설명한다.
도 22는 본 실시예의 열화보정장치를 도시하는 블럭도이다. 도 22에 있어서, 이미 설명한 소자들에 대해서는 동일 부호를 병기하였다. 도 22에 도시된 바와 같이, 카운터(102)는 샘플링 회로(501), 레지스터(502), 가산기(503), 선 메모리(504)(176 x 32 비트)를 갖고 있다. 영상신호 보정회로(110)는 적분회로(505), 레지스터(506), 동작회로(507), RGB 레지스터(508)(RGB x 7 비트)을 갖고 있다. 휘발성 메모리(108)는 화소수 x 32 비트(약 4M 비트)의 총 용량을 갖는 두개의 SRAM(509, 510)을 갖고 있다. 본 실시예에서는 비휘발성 메모리(109)로서 플래시 메모리를 사용하고 있다. 휘발성 메모리(108)과 비휘발성 메모리(109) 외에도, 메모리회로부(106)에는 두개의 레지스터(511, 512)가 마련되어 있다.
비휘발성 메모리(109)는 각 화소의 열화 정도에 대한 데이터는 물론이고 발광주기 또는 계조수에 대한 누적 데이터를 기억하고 있다. 발광장치의 활성화 시에는 발광주기 또는 계조수의 누적이 이루어지지 않고, 이에 따라 비휘발성 메모리(109)는 "0"으로 유지된다. 발광장치의 활성화 시, 비휘발성 메모리(109)에 기억되어 있는 데이터는 휘발성 메모리(108)로 전송된다.
발광이 시작되면 적분회로(105)는 6비트 영상신호에 레지스터(506)에 저장된 보정계수를 곱하여, 영상신호를 보정한다. 초기 보정계수는 1이다. 적분회로(505)의 보정 정밀도를 증가시킬 수 있도록 6비트 영상신호가 7비트 영상신호로 변환된다. 보정계수의 적산에 따라 보정이 이루어진 영상신호는 신호선구동회로(101) 또는 후단 스테이지의 회로, 일례로 상기 영상신호와 서브프레임기간간의 일치성의 확보를 위해 상기 영상신호의 처리를 위한 서브프레임기간 발생회로(도시 안됨)로 전송된다.
한편, 보정계수의 적산에 따라 보정된 7비트 영상신호는 카운터(102)내의 샘플링회로(501)에 의해 샘플링된 후 레지스터(502)로 전송된다. 여기서, 모든 영상신호가 레지스터(502)로 보내지는 경우에는 상기한 샘플링회로(501)는 사용할 필요가 없다. 그러나, 상기와 같이 샘플링을 채택하면 휘발성 메모리(108)의 용량을 감소시킬 수 있다. 예를 들어 영상신호에 대한 각 샘플링을 1초 단위로 행하는 경우에는 기판상의 휘발성 메모리(108)의 면적을 1/60까지 감소시킬 수 있다.
비록 상기한 바와 같이 샘플링을 각기 1초단위로 행하고 있지만, 본 발명이 이에 한정되는 것은 아니다.
샘플링된 영상신호는 레지스터(502)에서 가산기(503)로 전송되는데, 이 가산기(503)에는 또한 휘발성 메모리(108)에 저장되어 있는 발광기간 또는 계조수의 누적 데이터가 레지스터(511, 512)를 통해 입력된다. 레지스터(511, 512)들은 휘발성 메모리(108)로부터 가산기(503)로의 데이터 입력 타이밍을 조정하기 위해 마련된다. 그러나, 휘발성 메모리(108)로부터 데이터가 충분히 신속하게 인출될 수 있다면 레지스터(511, 512)의 사용을 생략할 수 있다.
가산기(503)는 샘플링된 영상신호에 유지된 정보인 발광기간 또는 계조를 휘발성 메모리(108)에 기억되어 있는 발광기간 또는 계조수의 누적 데이터에 가산한다. 결과 데이터는 스테이지(176)의 선 메모리(504)에 저장된다. 본 실시예에 있어서 선 메모리(504) 및 휘발성 메모리(108)에 의해 처리되는 데이터는 화소당 32비트를 구성하도록 되어 있다. 이러한 용량의 메모리는 약 18,000시간분량의 데이터를 기억할 수 있다.
선 메모리(504)에 기억된 발광기간 또는 계조수의 누적 데이터는 휘발성 메모리(108)에 다시 기억되고, 그에 샘플링된 영상신호를 가산할 수 있도록 1초의 시간경과 후 다시 독출된다.
전원이 오프되면 휘발성 메모리(108)내의 데이터가 비휘발성 메모리(109)에 기억될 수 있게 구성이 이루어져 있고, 이에 따라 휘발성 메모리(108)에서의 기억손실과 관련된 문제를 배제시킬 수 있다.
도 23은 동작회로(507)를 나타내는 블럭도이다. 휘발성 메모리(108)에 저장된 발광기간 또는 계조수의 누적 데이터는 기능부(513)에 입력된다. 기능부(5130는 휘발성 메모리(108)에 기억된 발광기간 또는 계조수의 누적 데이터와 보정데이터 기억회로(112)에 기억된 휘도특성의 경시변화 데이터를 이용하여 보정계수를 계산한다. 결과 보정계수는 8비트 선 메모리(514)에 임시 기억된 후 SRAM(516)에 기억된다. SRAM(516)은 각 화소의 256개의 계조들에 대한 보정계수들을 나타내는 8비타 데이터를 기억하도록 작용한다. 상기 보정계수는 적분회로(505)에 입력되기에 앞서레지스터(506)에 임시 기억되고, 상기 적분회로(505)에서는 그에 입력된 보정계수를 영상신호에 곱하여 보정을 행한다.
본 발명의 실시예에서 예시한 경우와 유사하게, 전류보정회로(111)는 보정데이터 저장회로(112)에 이미 기억된 휘동특성의 경시변화 데이터를 휘발성 메모리(108)에 기억된 각 화소의 발광기간 또는 계조수의 누적 데이터와 비교하여, 각 화소의 열화정도를 파악한다. 이어서, 전류보정회로(111)는 열화가 가장 크게 발생한 특정 화소를 검출하여, 그 특정화소의 열화정도에 따라 전류원(104)에서 화소부(103)로 공급되는 전류의 값을 보정한다. 특히, 상기 전류값을 증가시켜 특정화소가 소정의 계조를 표시할 수 있게 한다.
화소부(103)에 공급되는 전류의 값을 특정 화소에 기초하여 보정하기 때문에, 상기 특정 화소보다 열화가 덜 진행된 다른 화소들의 발광소자에는 과잉 전류가 공급되므로 상기 다른 화소들에서는 원하는 계조를 달성할 수 없다. 따라서, 영상신호 보정회로(110)에 의해 상기 다른 화소들 각각의 계조를 결정하기 위한 영상 신호를 보정한다. 이 영상신호는 발광기간 또는 계조수의 누적 데이터와 함께 영상신호 보정회로(110)에 입력된다. 영상신호 보정회로(110)는 보정데이터 저장회로(112)에 이미 기억된 휘도특성의 경시변화 데이터를 각 화소의 발광기간 또는 계조수의 누적 데이터와 비교하여, 각 화소의 열화정도를 파악한다. 그리하여, 영상신호 보정회로(110)는 열화가 가장 크게 발생한 특정화소를 검출하여 그 특정 화소의 열화정도에 따라 입력 영상신호를 보정한다. 보정후의 영상신호는 신호선 구동회로(101)에 입력된다.
본 실시예는 실시예 3 내지 실시예 11과 자유롭게 조합하여 실시할 수 있다.
본 발명의 발광장치에 의해 발광기간의 차이에 따른 발광소자의 열화를 회로측에서 보정하여 휘도 편차가 없는 균일한 화면의 표시가 가능한 발광장치를 제공할 수 있다.

Claims (35)

  1. 복수의 발광소자와,
    상기 복수의 발광소자에 전류를 공급하는 전류원과,
    상기 복수의 발광소자의 발광기간을 제어하는 영상신호를 기초로 하여 상기 복수의 발광소자의 각각에 대한 발광기간 또는 계조수의 누적값을 계산하는 수단과,
    발광소자의 휘도특성의 경시변화 데이터를 기억하는 수단과,
    상기 복수의 발광소자의 발광기간 또는 계조수의 계산된 누적값과 상기 발광소자의 휘도특성의 경시변화 데이터를 기초로 하여 상기 복수의 발광소자의 휘도 변화량을 결정하고, 상기 복수의 발광소자들 중 일 특정 발광소자의 휘도를 초기값으로 복귀시킬 수 있도록 상기 전류원에서 상기 복수의 발광소자들로 공급되는 전류를 보정하는 수단과,
    상기 일 특정 발광소자와 다른 발광소자들간의 휘도변화량 차를 보상할 수 있도록 상기 영상신호를 보정하고, 상기 다른 발광소자들의 계조를 보정하는 수단을 포함하는 것을 특징으로 하는 발광장치.
  2. 제 1 항에 있어서, 상기 전류원에서 상기 복수의 발광소자로 공급되는 전류의 보정은 상기 초기값에 대한 상기 일 특정 발광소자의 휘도변화량의 비가 소정값에 이르는 경우 중지하는 것을 특징으로 하는 발광장치.
  3. 표시장치, 디지털 스틸카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 영상재생장치, 고글형 표시장치, 비디오 카메라, 모바일 전화기로 구성되는 군에서 선택된, 제 1 항에 따른 발광장치를 포함하는 전자 기기.
  4. 복수의 발광소자와,
    상기 복수의 발광소자에 전류를 공급하는 전류원과,
    상기 복수의 발광소자의 발광기간을 제어하는 영상신호를 기초로 하여 상기 복수의 발광소자의 각각에 대한 발광기간 또는 계조수의 누적값을 계산하는 수단과,
    발광소자의 휘도특성의 경시변화 데이터를 기억하는 수단과,
    상기 복수의 발광소자의 발광기간 또는 계조수의 계산된 누적값과 상기 발광소자의 휘도특성의 경시변화 데이터를 기초로 하여 상기 복수의 발광소자의 휘도 변화량을 결정하고, 상기 복수의 발광소자들 중 일 특정 발광소자의 휘도를 초기값으로 복귀시킬 수 있도록 상기 전류원에서 상기 복수의 발광소자들로 공급되는 전류를 보정하는 수단과,
    상기 일 특정 발광소자와 다른 발광소자들간의 휘도변화량 차를 보상할 수 있도록 상기 영상신호를 보정하고, 상기 다른 발광소자들의 계조를 보정하는 수단을 포함하고,
    상기 다른 발광소자들의 계조를 제어하기 위한 영상신호를 상기 영상신호의보정에 의해 상기 일 특정 발광소자보다 m비트(m은 정수)만큼 증가시키는 것을 특징으로 하는 발광장치.
  5. 제 4 항에 있어서, 상기 전류원에서 상기 복수의 발광소자로 공급되는 전류의 보정은 상기 초기값에 대한 상기 일 특정 발광소자의 휘도변화량의 비가 소정값에 이르는 경우 중지하는 것을 특징으로 하는 발광장치.
  6. 표시장치, 디지털 스틸카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 영상재생장치, 고글형 표시장치, 비디오 카메라, 모바일 전화기로 구성되는 군에서 선택된, 제 4 항에 따른 발광장치를 포함하는 전자 기기.
  7. 복수의 발광소자와,
    상기 복수의 발광소자에 전류를 공급하는 전류원과,
    상기 복수의 발광소자의 발광기간을 제어하기위한 영상신호를 수회에 걸쳐 샘플링하고, 상기 복수의 발광소자들의 각각의 발광여부를 검출하고, 상기 복수의 발광소자들의 각각의 발광회수를 카운팅하는 수단과,
    발광소자의 휘도특성의 경시변화 데이터를 기억하는 수단과,
    총 검출카운트 값에 대한 상기 복수의 발광소자들의 각각의 발광회수의 비 및 상기 발광소자의 휘도특성의 경시변화 데이터를 기초로 하여 상기 복수의 발광소자 각각의 휘도 변화량을 결정하고, 상기 복수의 발광소자들 중 일 특정 발광소자의 휘도를 초기값으로 복귀시킬 수 있도록 상기 전류원에서 상기 복수의 발광소자들로 공급되는 전류를 보정하는 수단과,
    상기 일 특정 발광소자와 다른 발광소자들간의 휘도변화량 차를 보상할 수 있도록 상기 영상신호를 보정하고, 상기 다른 발광소자들의 계조를 보정하는 수단을 포함하는 것을 특징으로 하는 발광장치.
  8. 제 7 항에 있어서, 상기 전류원에서 상기 복수의 발광소자로 공급되는 전류의 보정은 상기 초기값에 대한 상기 일 특정 발광소자의 휘도변화량의 비가 소정값에 이르는 경우 중지하는 것을 특징으로 하는 발광장치.
  9. 표시장치, 디지털 스틸카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 영상재생장치, 고글형 표시장치, 비디오 카메라, 모바일 전화기로 구성되는 군에서 선택된, 제 7 항에 따른 발광장치를 포함하는 전자 기기.
  10. 복수의 발광소자와,
    상기 복수의 발광소자에 전류를 공급하는 전류원과,
    상기 복수의 발광소자의 발광기간을 제어하기위한 영상신호를 수회에 걸쳐 샘플링하고, 상기 복수의 발광소자들의 각각의 발광여부를 검출하고, 상기 복수의 발광소자들의 각각의 발광회수를 카운팅하는 수단과,
    발광소자의 휘도특성의 경시변화 데이터를 기억하는 수단과,
    총 검출카운트 값에 대한 상기 복수의 발광소자들의 각각의 발광회수의 비 및 상기 발광소자의 휘도특성의 경시변화 데이터를 기초로 하여 상기 복수의 발광소자 각각의 휘도 변화량을 결정하고, 상기 복수의 발광소자들 중 일 특정 발광소자의 휘도를 초기값으로 복귀시킬 수 있도록 상기 전류원에서 상기 복수의 발광소자들로 공급되는 전류를 보정하는 수단과,
    상기 일 특정 발광소자와 다른 발광소자들간의 휘도변화량 차를 보상할 수 있도록 상기 영상신호를 보정하고, 상기 다른 발광소자들의 계조를 보정하는 수단을 포함하고,
    상기 다른 발광소자들의 계조를 제어하기 위한 영상신호를 상기 영상신호의 보정에 의해 상기 일 특정 발광소자보다 m비트(m은 정수)만큼 증가시키는 것을 특징으로 하는 발광장치.
  11. 제 10 항에 있어서, 상기 전류원에서 상기 복수의 발광소자로 공급되는 전류의 보정은 상기 초기값에 대한 상기 일 특정 발광소자의 휘도변화량의 비가 소정값에 이르는 경우 중지하는 것을 특징으로 하는 발광장치.
  12. 표시장치, 디지털 스틸카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 영상재생장치, 고글형 표시장치, 비디오 카메라, 모바일 전화기로 구성되는 군에서 선택된, 제 10 항에 따른 발광장치를 포함하는 전자 기기.
  13. 복수의 제 1 발광소자와,
    상기 복수의 제 1 발광소자에 전류를 공급하는 전류원과,
    상기 복수의 제 1 발광소자 각각의 발광기간들의 합을 영상신호들을 기초로 하여 계산하는 수단과,
    발광기간의 합을 기초로 하여 제 2 발광소자의 휘도 변화량을 기억하는 수단과,
    상기 복수의 제 1 발광소자 각각의 발광기간들의 합 및 상기 발광기간의 합을 기초로 기억된 제 2 발광소자의 휘도변화량으로부터 상기 복수의 제 1 발광소자들 각각의 휘도 변화량을 결정하고, 상기 복수의 제 1 발광소자들 중 발광기간의 최대 합을 갖는 일 특정 제 1 발광소자를 검출하고, 상기 일 특정 제 1 발광소자의 휘도를 초기값으로 복귀시킬 수 있도록 상기 일 특정 제 1 발광소자의 휘도 변화량을 기초로 하여 상기 전류원에서 상기 복수의 제 1 발광소자들로 공급되는 전류를 보정하는 수단과,
    상기 일 특정 제 1 발광소자와 다른 제 1 발광소자들간의 휘도변화량 차를 보상할 수 있도록 상기 영상신호를 보정하고, 상기 다른 제 1 발광소자들의 계조를 보정하는 수단을 포함하는 것을 특징으로 하는 발광장치.
  14. 제 13 항에 있어서, 상기 기억수단은 스태틱 메모리회로로 구성되는 것을 특징으로 하는 발광장치.
  15. 제 13 항에 있어서, 상기 기억수단은 다이나믹 메모리회로로 구성되는 것을 특징으로 하는 발광장치.
  16. 제 13 항에 있어서, 상기 기억수단은 강유전체 메모리회로로 구성되는 것을 특징으로 하는 발광장치.
  17. 제 13 항에 있어서, 상기 전류원에서 상기 복수의 제 1 발광소자로 공급되는 전류의 보정은 상기 초기값에 대한 상기 일 특정 제 1 발광소자의 휘도변화량의 비가 소정값에 이르는 경우 중지하는 것을 특징으로 하는 발광장치.
  18. 표시장치, 디지털 스틸카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 영상재생장치, 고글형 표시장치, 비디오 카메라, 모바일 전화기로 구성되는 군에서 선택된, 제 13 항에 따른 발광장치를 포함하는 전자 기기.
  19. 복수의 제 1 발광소자와,
    상기 복수의 제 1 발광소자에 전류를 공급하는 전류원과,
    상기 복수의 제 1 발광소자 각각의 발광기간들의 합을 영상신호들을 기초로 하여 계산하는 수단과,
    발광기간의 합을 기초로 하여 제 2 발광소자의 휘도 변화량을 기억하는 수단과,
    상기 복수의 제 1 발광소자 각각의 발광기간들의 합 및 상기 발광기간의 합을 기초로 기억된 제 2 발광소자의 휘도변화량으로부터 상기 복수의 제 1 발광소자들 각각의 휘도 변화량을 결정하고, 상기 복수의 제 1 발광소자들 중 발광기간의 최대 합을 갖는 일 특정 제 1 발광소자를 검출하고, 상기 일 특정 제 1 발광소자의 휘도를 초기값으로 복귀시킬 수 있도록 상기 일 특정 제 1 발광소자의 휘도 변화량을 기초로 하여 상기 전류원에서 상기 복수의 제 1 발광소자들로 공급되는 전류를 보정하는 수단과,
    상기 일 특정 제 1 발광소자와 다른 제 1 발광소자들간의 휘도변화량 차를 보상할 수 있도록 상기 영상신호를 보정하고, 상기 다른 제 1 발광소자들의 계조를 보정하는 수단을 포함하고,
    상기 다른 제 1 발광소자들의 계조를 제어하기 위한 영상신호를 상기 영상신호의 보정에 의해 상기 일 특정 제 1 발광소자보다 m비트(m은 정수)만큼 증가시키는 것을 특징으로 하는 발광장치.
  20. 제 19 항에 있어서, 상기 기억수단은 스태틱 메모리회로로 구성되는 것을 특징으로 하는 발광장치.
  21. 제 19 항에 있어서, 상기 기억수단은 다이나믹 메모리회로로 구성되는 것을 특징으로 하는 발광장치.
  22. 제 19 항에 있어서, 상기 기억수단은 강유전체 메모리회로로 구성되는 것을 특징으로 하는 발광장치.
  23. 제 19 항에 있어서, 상기 전류원에서 상기 복수의 제 1 발광소자로 공급되는 전류의 보정은 상기 초기값에 대한 상기 일 특정 제 1 발광소자의 휘도변화량의 비가 소정값에 이르는 경우 중지하는 것을 특징으로 하는 발광장치.
  24. 표시장치, 디지털 스틸카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 영상재생장치, 고글형 표시장치, 비디오 카메라, 모바일 전화기로 구성되는 군에서 선택된, 제 19 항에 따른 발광장치를 포함하는 전자 기기.
  25. 복수의 발광소자와,
    상기 복수의 발광소자에 전류를 공급하는 전류원과,
    영상신호를 기초로 하여 상기 복수의 발광소자의 각각에 대한 발광기간 또는 계조수의 누적값을 계산하는 제 1 회로와,
    발광소자의 휘도특성의 경시변화 데이터를 기억하는 제 2 회로와,
    상기 복수의 발광소자의 발광기간 또는 계조수의 휘도 변화량과 상기 발광소자의 휘도특성의 경시변화 데이터를 기초로 하여 상기 전류원에서 상기 복수의 발광소자들로 공급되는 전류를 보정하는 제 3 회로와,
    상기 복수의 발광소자들 중 적어도 일부의 계조를 보정하도록 상기 영상신호를 보정하는 제 4 회로를 포함하는 것을 특징으로 하는 발광장치.
  26. 표시장치, 디지털 스틸카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 영상재생장치, 고글형 표시장치, 비디오 카메라, 모바일 전화기로 구성되는 군에서 선택된, 제 25 항에 따른 발광장치를 포함하는 전자 기기.
  27. 복수의 발광소자와,
    상기 복수의 발광소자에 전류를 공급하는 전류원과,
    영상신호를 수회에 걸쳐 샘플링하여 상기 복수의 발광소자들의 각각의 발광여부를 검출하는 제 1 회로와,
    상기 복수의 발광소자들의 각각의 발광회수를 카운팅하는 제 2 회로와,
    발광소자의 휘도특성의 경시변화 데이터를 기억하는 제 3 회로와,
    총 검출카운트 값에 대한 상기 복수의 발광소자들의 각각의 발광회수의 비 및 상기 발광소자의 휘도특성의 경시변화 데이터를 기초로 하여 상기 전류원에서 상기 복수의 발광소자들로 공급되는 전류를 보정하는 제 4 회로와,
    상기 복수의 발광소자들 중 적어도 일부의 계조를 보정하도록 상기 영상신호를 보정하는 제 5 회로를 포함하는 것을 특징으로 하는 발광장치.
  28. 표시장치, 디지털 스틸카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 영상재생장치, 고글형 표시장치, 비디오 카메라, 모바일 전화기로 구성되는 군에서 선택된, 제 27 항에 따른 발광장치를 포함하는 전자 기기.
  29. 복수의 제 1 발광소자와,
    상기 복수의 제 1 발광소자에 전류를 공급하는 전류원과,
    영상신호들을 기초로 하여 상기 복수의 제 1 발광소자의 각각에 대한 발광기간들의 합을 계산하는 제 1 회로와,
    제 2 발광소자의 발광기간들의 합을 기초로 하여 상기 제 2 발광소자의 휘도변화량을 기억하는 제 2 회로와,
    상기 복수의 제 1 발광소자 각각의 발광기간들의 합 및 상기 제 2 발광소자의 발광기간들의 합을 기초로 한 상기 제 2 발광소자의 휘도 변화량을 기초로 하여 상기 전류원에서 상기 복수의 제 1 발광소자들로 공급되는 전류를 보정하는 제 3 회로와,
    상기 복수의 제 1 발광소자들 중 적어도 일부의 계조를 보정하도록 상기 영상신호를 보정하는 제 4 회로를 포함하는 것을 특징으로 하는 발광장치.
  30. 제 29 항에 있어서, 상기 제 2 회로는 스태틱 메모리회로로 구성되는 것을 특징으로 하는 발광장치.
  31. 제 29 항에 있어서, 상기 제 2 회로는 다이나믹 메모리회로로 구성되는 것을 특징으로 하는 발광장치.
  32. 제 29 항에 있어서, 상기 제 2 회로는 강유전체 메모리회로로 구성되는 것을 특징으로 하는 발광장치.
  33. 표시장치, 디지털 스틸카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 영상재생장치, 고글형 표시장치, 비디오 카메라, 모바일 전화기로 구성되는 군에서 선택된, 제 29 항에 따른 발광장치를 포함하는 전자 기기.
  34. 복수의 발광소자와,
    상기 복수의 발광소자에 전류를 공급하는 전류원과,
    카운터와,
    발광소자의 휘도특성의 경시변화 데이터를 기억하는 회로와,
    상기 전류원에 접속되어 상기 전류원에서 상기 복수의 발광소자들로 공급되는 전류를 보정하는 제 1 보정회로와,
    상기 카운터에 접속되어 영상을 보정하는 제 2 보정회로를 포함하고,
    상기 데이터를 기억하는 회로가 상기 제 1 및 제 2 보정회로에 접속되어 있는 것을 특징으로 하는 발광장치.
  35. 표시장치, 디지털 스틸카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 영상재생장치, 고글형 표시장치, 비디오 카메라, 모바일 전화기로 구성되는 군에서 선택된, 제 34 항에 따른 발광장치를 포함하는 전자 기기.
KR1020020059068A 2001-09-28 2002-09-28 발광장치 및 그 발광장치를 사용한 전자 기기 KR100910376B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00299453 2001-09-28
JP2001299453 2001-09-28

Publications (2)

Publication Number Publication Date
KR20030027846A true KR20030027846A (ko) 2003-04-07
KR100910376B1 KR100910376B1 (ko) 2009-08-04

Family

ID=19120210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020059068A KR100910376B1 (ko) 2001-09-28 2002-09-28 발광장치 및 그 발광장치를 사용한 전자 기기

Country Status (6)

Country Link
US (2) US7199771B2 (ko)
EP (1) EP1310939B1 (ko)
KR (1) KR100910376B1 (ko)
CN (1) CN100370503C (ko)
SG (1) SG120889A1 (ko)
TW (1) TW565820B (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100820719B1 (ko) * 2006-06-27 2008-04-10 네오뷰코오롱 주식회사 결함 화소의 휘도특성을 보정하는 유기전계발광장치의구동방법 및 이에 사용되는 유기전계발광장치
KR100894586B1 (ko) * 2006-09-26 2009-04-24 가시오게산키 가부시키가이샤 표시구동장치 및 표시구동장치의 구동방법 및, 표시장치 및표시장치의 구동방법
KR100902219B1 (ko) * 2007-12-05 2009-06-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101056258B1 (ko) * 2009-09-14 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101101594B1 (ko) * 2010-08-20 2012-01-02 한국과학기술원 유기 발광 다이오드 구동 장치
KR20120063049A (ko) * 2010-12-07 2012-06-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR101348753B1 (ko) * 2005-06-10 2014-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101363095B1 (ko) * 2007-03-20 2014-02-25 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR20140071708A (ko) * 2012-12-04 2014-06-12 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법
KR20140082344A (ko) * 2012-12-24 2014-07-02 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
US8922595B2 (en) 2011-02-17 2014-12-30 Samsung Display Co., Ltd. Degradation compensation unit, light-emitting apparatus including the same, and method of compensating for degradation of light-emitting apparatus
KR20180059604A (ko) * 2016-11-25 2018-06-05 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
KR20200062280A (ko) * 2017-11-09 2020-06-03 후지필름 가부시키가이샤 장치, 유기층 형성용 조성물

Families Citing this family (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053874B2 (en) * 2000-09-08 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
EP2180508A3 (en) * 2001-02-16 2012-04-25 Ignis Innovation Inc. Pixel driver circuit for organic light emitting device
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
SG120888A1 (en) * 2001-09-28 2006-04-26 Semiconductor Energy Lab A light emitting device and electronic apparatus using the same
JP2003330419A (ja) * 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd 表示装置
US7307607B2 (en) * 2002-05-15 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Passive matrix light emitting device
US20040150594A1 (en) * 2002-07-25 2004-08-05 Semiconductor Energy Laboratory Co., Ltd. Display device and drive method therefor
JP5103560B2 (ja) * 2002-11-06 2012-12-19 奇美電子股▲分▼有限公司 Ｌｅｄマトリクス表示器の検査方法及び装置
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
JP3962728B2 (ja) * 2003-06-20 2007-08-22 キヤノン株式会社 画像表示装置
US7961160B2 (en) 2003-07-31 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
US7772756B2 (en) 2003-08-01 2010-08-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including a dual emission panel
JP3960287B2 (ja) * 2003-09-09 2007-08-15 ソニー株式会社 画像処理装置およびその方法
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP2005128272A (ja) * 2003-10-24 2005-05-19 Pioneer Electronic Corp 画像表示装置
JP4804711B2 (ja) * 2003-11-21 2011-11-02 株式会社 日立ディスプレイズ 画像表示装置
DE10354820A1 (de) * 2003-11-24 2005-06-02 Ingenieurbüro Kienhöfer GmbH Verfahren und Vorrichtung zum Betrieb eines verschleißbehafteten Displays
DE10359881A1 (de) * 2003-12-12 2005-07-14 Samsung SDI Co., Ltd., Suwon OLED-Bauelement und Aktiv-Matrix-Display auf Basis von OLED-Bauelementen und Verfahren zum Steuern derselben
JP4033149B2 (ja) * 2004-03-04 2008-01-16 セイコーエプソン株式会社 電気光学装置、その駆動回路及び駆動方法、並びに電子機器
DE102004022424A1 (de) * 2004-05-06 2005-12-01 Deutsche Thomson-Brandt Gmbh Schaltung und Ansteuerverfahren für eine Leuchtanzeige
US7482629B2 (en) * 2004-05-21 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7245297B2 (en) * 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP4705764B2 (ja) * 2004-07-14 2011-06-22 株式会社半導体エネルギー研究所 ビデオデータ補正回路及び表示装置の制御回路並びにそれを内蔵した表示装置・電子機器
EP1774500A4 (en) * 2004-07-23 2009-07-15 Semiconductor Energy Lab DISPLAY DEVICE AND METHOD OF CONDUCT
US8248392B2 (en) * 2004-08-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device using light emitting element and driving method of light emitting element, and lighting apparatus
EP1653433B1 (en) * 2004-10-29 2016-02-03 Semiconductor Energy Laboratory Co., Ltd. Video data correction circuit, display device and electronic appliance
JP4438722B2 (ja) * 2004-11-19 2010-03-24 ソニー株式会社 バックライト駆動装置、バックライト駆動方法及び液晶表示装置
JP4539492B2 (ja) * 2004-11-19 2010-09-08 ソニー株式会社 バックライト装置、バックライト駆動方法及び液晶表示装置
JP4747565B2 (ja) * 2004-11-30 2011-08-17 ソニー株式会社 画素回路及びその駆動方法
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US20140111567A1 (en) 2005-04-12 2014-04-24 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
EP2688058A3 (en) 2004-12-15 2014-12-10 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US8319714B2 (en) * 2004-12-22 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Display device, and method of operation thereof
JP4934963B2 (ja) * 2005-01-21 2012-05-23 ソニー株式会社 焼き付き現象補正方法、自発光装置、焼き付き現象補正装置及びプログラム
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
WO2006087327A1 (en) * 2005-02-16 2006-08-24 Thomson Licensing Method and apparatus for luminance non-homogeneity compensation in an am-oled
KR20060109343A (ko) * 2005-04-15 2006-10-19 세이코 엡슨 가부시키가이샤 전자 회로, 그 구동 방법, 전기 광학 장치, 및 전자 기기
DE102005024769A1 (de) * 2005-05-20 2006-11-23 Ingenieurbüro Kienhöfer GmbH Verfahren zum Betreiben einer Anzeigevorrichtung mit einer Mehrzahl von verschleissbehafteten Bildelementen, Vorrichtung zur Korrektur eines Ansteuersignals für eine Anzeigevorrichtung und Anzeigevorrichtung
TW200707376A (en) 2005-06-08 2007-02-16 Ignis Innovation Inc Method and system for driving a light emitting device display
US9318053B2 (en) * 2005-07-04 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2007013646A1 (en) * 2005-07-29 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7737959B2 (en) * 2005-09-08 2010-06-15 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Position detection system using laser speckle
GB2430069A (en) * 2005-09-12 2007-03-14 Cambridge Display Tech Ltd Active matrix display drive control systems
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
KR100662988B1 (ko) * 2005-10-31 2006-12-28 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
US8207914B2 (en) * 2005-11-07 2012-06-26 Global Oled Technology Llc OLED display with aging compensation
TWI323872B (en) 2006-01-19 2010-04-21 Au Optronics Corp Active matrix organic light emitting diode display and driving method thereof
JP2007261064A (ja) * 2006-03-28 2007-10-11 Matsushita Electric Ind Co Ltd 画像形成装置
JP4814676B2 (ja) * 2006-03-31 2011-11-16 株式会社 日立ディスプレイズ 自発光型表示装置
US20070236553A1 (en) * 2006-04-10 2007-10-11 Matsushita Electric Industrial Co., Ltd. Image forming apparatus and method for controlling the same
JP5397219B2 (ja) 2006-04-19 2014-01-22 イグニス・イノベーション・インコーポレイテッド アクティブマトリックス表示装置用の安定な駆動スキーム
US7639227B2 (en) * 2006-04-25 2009-12-29 Himax Technologies Limited Integrated circuit capable of synchronizing multiple outputs of buffers
US7705825B2 (en) * 2006-07-31 2010-04-27 Xerox Corporation Method for measuring effective operation of gyricon display device
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP4746514B2 (ja) * 2006-10-27 2011-08-10 シャープ株式会社 画像表示装置及び方法、画像処理装置及び方法
JP5095200B2 (ja) * 2006-12-22 2012-12-12 オンセミコンダクター・トレーディング・リミテッド エレクトロルミネッセンス表示装置及び表示パネルの駆動装置
JP5317419B2 (ja) * 2007-03-07 2013-10-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR100902233B1 (ko) * 2007-03-08 2009-06-11 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
TW200912848A (en) * 2007-04-26 2009-03-16 Sony Corp Display correction circuit of organic EL panel
US7932879B2 (en) * 2007-05-08 2011-04-26 Sony Ericsson Mobile Communications Ab Controlling electroluminescent panels in response to cumulative utilization
KR101487548B1 (ko) * 2007-05-18 2015-01-29 소니 주식회사 표시 장치, 표시 장치의 제어 방법 및 컴퓨터 프로그램이 기록된 기록 매체
KR20080101700A (ko) * 2007-05-18 2008-11-21 소니 가부시끼 가이샤 표시 장치, 표시 장치의 구동 방법 및 컴퓨터 프로그램
CN101711404B (zh) * 2007-06-08 2012-11-21 索尼株式会社 显示设备及其驱动方法
US20090015579A1 (en) * 2007-07-12 2009-01-15 Qualcomm Incorporated Mechanical relaxation tracking and responding in a mems driver
JP2009025735A (ja) * 2007-07-23 2009-02-05 Hitachi Displays Ltd 画像表示装置
JP2009276671A (ja) * 2008-05-16 2009-11-26 Canon Inc 発光装置
JP5223452B2 (ja) * 2008-05-20 2013-06-26 株式会社リコー プロジェクタ及び投影画像形成方法及び車両用ヘッドアップディスプレイ装置
TWI401653B (zh) * 2008-08-29 2013-07-11 Univ Nat Cheng Kung A compensation circuit and a display comprising the compensation circuit
KR101849786B1 (ko) * 2009-03-18 2018-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 조명 장치
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
JP5531496B2 (ja) * 2009-08-18 2014-06-25 セイコーエプソン株式会社 画像処理装置、表示システム、電子機器及び画像処理方法
JP5471165B2 (ja) * 2009-08-26 2014-04-16 セイコーエプソン株式会社 画像処理装置、表示システム、電子機器及び画像処理方法
US8633873B2 (en) 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
US9776098B2 (en) * 2009-11-16 2017-10-03 The Boppy Company, Llc Pillow with toy attachment system
KR20110053744A (ko) * 2009-11-16 2011-05-24 삼성전자주식회사 디스플레이장치 및 그 화질조정방법
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US8803417B2 (en) 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
JP5589392B2 (ja) * 2010-01-13 2014-09-17 ソニー株式会社 信号処理装置、表示装置、電子機器、信号処理方法およびプログラム
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) * 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
US20120038597A1 (en) * 2010-08-10 2012-02-16 Coulson Michael P Pre-programming of in-pixel non-volatile memory
JP5197697B2 (ja) * 2010-09-06 2013-05-15 株式会社東芝 映像表示装置および情報処理装置
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
JP2012141332A (ja) * 2010-12-28 2012-07-26 Sony Corp 信号処理装置、信号処理方法、表示装置及び電子機器
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
CN103688302B (zh) 2011-05-17 2016-06-29 伊格尼斯创新公司 用于显示***的使用动态功率控制的***和方法
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
EP2715710B1 (en) 2011-05-27 2017-10-18 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
KR20130002118A (ko) * 2011-06-28 2013-01-07 삼성디스플레이 주식회사 표시 장치를 위한 신호 제어 장치, 표시 장치 및 그 구동 방법
KR102378948B1 (ko) * 2011-07-22 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
KR101349782B1 (ko) * 2011-12-08 2014-01-16 엘지디스플레이 주식회사 타이밍 컨트롤러, 이를 포함하는 액정표시장치 및 이의 구동방법
JP2013142775A (ja) * 2012-01-11 2013-07-22 Sony Corp 表示装置、電子機器、表示方法、並びにプログラム
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
TWI467544B (zh) * 2012-03-06 2015-01-01 Chunghwa Picture Tubes Ltd 有機發光二極體面板的驅動方法及其驅動裝置
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
WO2014069324A1 (ja) 2012-10-31 2014-05-08 シャープ株式会社 表示装置用のデータ処理装置、それを備える表示装置、および表示装置用のデータ処理方法
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
KR101975215B1 (ko) * 2012-12-17 2019-08-23 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102017510B1 (ko) * 2012-12-17 2019-09-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR101960795B1 (ko) * 2012-12-17 2019-03-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR101983764B1 (ko) * 2012-12-24 2019-05-29 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
JP2014126699A (ja) * 2012-12-26 2014-07-07 Sony Corp 自発光表示装置、自発光表示装置の制御方法及びコンピュータプログラム
US9171504B2 (en) 2013-01-14 2015-10-27 Ignis Innovation Inc. Driving scheme for emissive displays providing compensation for driving transistor variations
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
EP2779147B1 (en) 2013-03-14 2016-03-02 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
CN105247462A (zh) 2013-03-15 2016-01-13 伊格尼斯创新公司 Amoled显示器的触摸分辨率的动态调整
DE112014002086T5 (de) 2013-04-22 2016-01-14 Ignis Innovation Inc. Prüfsystem für OLED-Anzeigebildschirme
JP2014240913A (ja) * 2013-06-12 2014-12-25 ソニー株式会社 表示装置および表示装置の駆動方法
DE112014003719T5 (de) 2013-08-12 2016-05-19 Ignis Innovation Inc. Kompensationsgenauigkeit
JP6495602B2 (ja) 2013-09-13 2019-04-03 株式会社半導体エネルギー研究所 発光装置
JP6598430B2 (ja) * 2013-10-31 2019-10-30 キヤノン株式会社 表示装置、表示装置の制御方法、及び、プログラム
JP2015092645A (ja) 2013-11-08 2015-05-14 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 記録装置、表示装置および記録方法
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
KR102162499B1 (ko) * 2014-02-26 2020-10-08 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
US10192479B2 (en) 2014-04-08 2019-01-29 Ignis Innovation Inc. Display system using system level resources to calculate compensation parameters for a display module in a portable device
CN103996388B (zh) * 2014-05-04 2016-07-06 京东方科技集团股份有限公司 信号校正方法和信号校正装置
KR102253446B1 (ko) * 2014-11-10 2021-05-20 삼성디스플레이 주식회사 표시 장치 및 이의 표시 제어 방법 및 장치
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
KR102406206B1 (ko) * 2015-01-20 2022-06-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
TWI574581B (zh) * 2015-07-03 2017-03-11 點晶科技股份有限公司 發光二極體顯示裝置的點像補償方法及其系統
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US9704893B2 (en) 2015-08-07 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CN105096829B (zh) * 2015-08-18 2017-06-20 青岛海信电器股份有限公司 消除残影的方法、装置以及显示器
KR102419876B1 (ko) * 2015-08-21 2022-07-12 삼성디스플레이 주식회사 열화 보상 방법 및 이를 수행하는 표시 장치
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
KR102454423B1 (ko) * 2015-10-29 2022-10-17 삼성디스플레이 주식회사 표시장치
CN105679222B (zh) * 2016-03-31 2018-03-02 广东欧珀移动通信有限公司 一种像素补偿方法及装置
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
CN110720119B (zh) 2017-06-07 2022-02-01 深圳通锐微电子技术有限公司 显示装置及图像数据修正方法
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
KR102536347B1 (ko) * 2017-12-20 2023-05-24 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
TWI649741B (zh) 2018-01-30 2019-02-01 友達光電股份有限公司 臨界電壓補償電路以及顯示面板
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
KR102593264B1 (ko) 2018-08-14 2023-10-26 삼성전자주식회사 디스플레이 드라이버 및 이를 포함하는 유기발광 표시장치
CN113228152B (zh) * 2019-05-17 2022-09-09 华为技术有限公司 控制屏幕亮度的装置及方法
US20240153451A1 (en) * 2019-10-31 2024-05-09 Lg Electronics Inc. Signal processing device and image display apparatus including the same
CN110751923B (zh) * 2019-11-28 2022-12-30 北京加益科技有限公司 混合老化补偿方法、装置、电子设备及可读存储介质
CN111326115A (zh) * 2020-03-11 2020-06-23 武汉华星光电半导体显示技术有限公司 调节oled拼接屏亮度的显示装置及方法
WO2022074797A1 (ja) 2020-10-08 2022-04-14 シャープ株式会社 表示装置およびその駆動方法
KR20230025596A (ko) 2021-08-13 2023-02-22 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20240007820A (ko) * 2022-07-07 2024-01-17 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2106299B (en) * 1981-09-23 1985-06-19 Smiths Industries Plc Electroluminescent display devices
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JPH049996A (ja) 1990-04-27 1992-01-14 Seikosha Co Ltd エレクトロルミネセンス表示装置
JP3268001B2 (ja) 1992-03-25 2002-03-25 シャープ株式会社 Ｌｅｄドットマトリックス型表示装置
JP3390214B2 (ja) 1993-07-19 2003-03-24 パイオニア株式会社 表示装置の駆動回路
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JPH08141759A (ja) * 1994-11-15 1996-06-04 Matsushita Electric Ind Co Ltd 光ビーム加熱装置
US5577100A (en) * 1995-01-30 1996-11-19 Telemac Cellular Corporation Mobile phone with internal accounting
EP0755042B1 (en) * 1995-07-20 2003-07-16 STMicroelectronics S.r.l. Method and device for uniforming luminosity and reducing phosphor degradation of a field emission flat display
JPH09115673A (ja) * 1995-10-13 1997-05-02 Sony Corp 発光素子又は装置、及びその駆動方法
JP4059537B2 (ja) * 1996-10-04 2008-03-12 三菱電機株式会社 有機薄膜ｅｌ表示装置及びその駆動方法
US6127991A (en) * 1996-11-12 2000-10-03 Sanyo Electric Co., Ltd. Method of driving flat panel display apparatus for multi-gradation display
EP0917327B1 (en) * 1996-12-13 2002-07-24 TELEFONAKTIEBOLAGET L M ERICSSON (publ) Method and system for performing electronic money transactions
US6542260B1 (en) * 1997-01-13 2003-04-01 Hewlett-Packard Company Multiple image scanner
DE69841762D1 (de) * 1997-03-06 2010-08-26 Canon Kk Bilder
DE69825402T2 (de) * 1997-03-12 2005-08-04 Seiko Epson Corp. Pixelschaltung, anzeigevorrichtung und elektronische apparatur mit stromgesteuerter lichtemittierender vorrichtung
JPH10254410A (ja) * 1997-03-12 1998-09-25 Pioneer Electron Corp 有機エレクトロルミネッセンス表示装置及びその駆動方法
JPH1115437A (ja) 1997-06-27 1999-01-22 Toshiba Corp Ｌｅｄ表示装置
US6618084B1 (en) * 1997-11-05 2003-09-09 Stmicroelectronics, Inc. Pixel correction system and method for CMOS imagers
JPH11187221A (ja) * 1997-12-17 1999-07-09 Fuji Photo Film Co Ltd 画像読取装置
JP3926922B2 (ja) * 1998-03-23 2007-06-06 オリンパス株式会社 画像表示装置
JPH11305722A (ja) 1998-04-17 1999-11-05 Mitsubishi Electric Corp ディスプレイ装置
JPH11327506A (ja) * 1998-05-13 1999-11-26 Futaba Corp Ｅｌ表示装置の駆動回路
JP2000020004A (ja) * 1998-06-26 2000-01-21 Mitsubishi Electric Corp 画像表示装置
ATE365419T1 (de) * 1998-07-16 2007-07-15 Telemac Corp Verfahren zur verwaltung eines vorausbezahlten funkdienstes
AUPP536198A0 (en) * 1998-08-20 1998-09-10 Hybrid Electronics Australia Pty Ltd Colour-correction of light-emitting diode pixel modules
US6473065B1 (en) * 1998-11-16 2002-10-29 Nongqiang Fan Methods of improving display uniformity of organic light emitting displays by calibrating individual pixel
US6191534B1 (en) * 1999-07-21 2001-02-20 Infineon Technologies North America Corp. Low current drive of light emitting devices
JP2001056670A (ja) * 1999-08-17 2001-02-27 Seiko Instruments Inc 自発光表示素子駆動装置
JP2001092411A (ja) * 1999-09-17 2001-04-06 Denso Corp 有機ｅｌ表示装置
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
JP2001188513A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 表示装置
TWI252592B (en) 2000-01-17 2006-04-01 Semiconductor Energy Lab EL display device
US6809710B2 (en) * 2000-01-21 2004-10-26 Emagin Corporation Gray scale pixel driver for electronic display and method of operation therefor
JP2001209342A (ja) * 2000-01-24 2001-08-03 Matsushita Electric Ind Co Ltd 映像表示装置
JP3368890B2 (ja) * 2000-02-03 2003-01-20 日亜化学工業株式会社 画像表示装置およびその制御方法
US6414661B1 (en) * 2000-02-22 2002-07-02 Sarnoff Corporation Method and apparatus for calibrating display devices and automatically compensating for loss in their efficiency over time
JP2001312246A (ja) * 2000-05-01 2001-11-09 Sony Corp 変調回路およびこれを用いた画像表示装置
US7106350B2 (en) * 2000-07-07 2006-09-12 Kabushiki Kaisha Toshiba Display method for liquid crystal display device
US20050264474A1 (en) * 2000-08-07 2005-12-01 Rast Rodger H System and method of driving an array of optical elements
US7053874B2 (en) 2000-09-08 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
US6774578B2 (en) 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
US6657605B1 (en) * 2000-11-01 2003-12-02 Norton K. Boldt, Jr. Video display apparatus
JP3757797B2 (ja) * 2001-01-09 2006-03-22 株式会社日立製作所 有機ｌｅｄディスプレイおよびその駆動方法
SG107573A1 (en) 2001-01-29 2004-12-29 Semiconductor Energy Lab Light emitting device
TWI248319B (en) 2001-02-08 2006-01-21 Semiconductor Energy Lab Light emitting device and electronic equipment using the same
US6812651B2 (en) * 2001-03-22 2004-11-02 Mitsubishi Denki Kabushiki Kaisha Spontaneous light emitting display device
KR100440216B1 (ko) * 2001-06-12 2004-07-19 주식회사 엘리아테크 룩업테이블을 이용한 계조 확장 장치
WO2003004696A2 (en) * 2001-07-02 2003-01-16 Epigenomics Ag A distributed system for epigenetic based prediction of complex phenotypes
US20030027549A1 (en) * 2001-07-30 2003-02-06 Msafe Inc. Prepaid communication system and method
US6501230B1 (en) * 2001-08-27 2002-12-31 Eastman Kodak Company Display with aging correction circuit
US6525683B1 (en) * 2001-09-19 2003-02-25 Intel Corporation Nonlinearly converting a signal to compensate for non-uniformities and degradations in a display
SG120888A1 (en) * 2001-09-28 2006-04-26 Semiconductor Energy Lab A light emitting device and electronic apparatus using the same
US7184034B2 (en) * 2002-05-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
US7551158B2 (en) * 2005-12-13 2009-06-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Display device and method for providing optical feedback

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348753B1 (ko) * 2005-06-10 2014-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR100820719B1 (ko) * 2006-06-27 2008-04-10 네오뷰코오롱 주식회사 결함 화소의 휘도특성을 보정하는 유기전계발광장치의구동방법 및 이에 사용되는 유기전계발광장치
KR100894586B1 (ko) * 2006-09-26 2009-04-24 가시오게산키 가부시키가이샤 표시구동장치 및 표시구동장치의 구동방법 및, 표시장치 및표시장치의 구동방법
KR101363095B1 (ko) * 2007-03-20 2014-02-25 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR100902219B1 (ko) * 2007-12-05 2009-06-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US8791884B2 (en) 2007-12-05 2014-07-29 Samsung Display Co., Ltd. Organic light emitting display and method of driving the same
US8519917B2 (en) 2009-09-14 2013-08-27 Samsung Display Co., Ltd. Organic light emitting display and method of driving the same
KR101056258B1 (ko) * 2009-09-14 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101101594B1 (ko) * 2010-08-20 2012-01-02 한국과학기술원 유기 발광 다이오드 구동 장치
KR20120063049A (ko) * 2010-12-07 2012-06-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
US8922595B2 (en) 2011-02-17 2014-12-30 Samsung Display Co., Ltd. Degradation compensation unit, light-emitting apparatus including the same, and method of compensating for degradation of light-emitting apparatus
KR20140071708A (ko) * 2012-12-04 2014-06-12 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법
KR20140082344A (ko) * 2012-12-24 2014-07-02 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR20180059604A (ko) * 2016-11-25 2018-06-05 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
KR20200062280A (ko) * 2017-11-09 2020-06-03 후지필름 가부시키가이샤 장치, 유기층 형성용 조성물

Also Published As

Publication number Publication date
US20030063053A1 (en) 2003-04-03
CN100370503C (zh) 2008-02-20
US7199771B2 (en) 2007-04-03
KR100910376B1 (ko) 2009-08-04
CN1409403A (zh) 2003-04-09
SG120889A1 (en) 2006-04-26
US20070097038A1 (en) 2007-05-03
US7688291B2 (en) 2010-03-30
EP1310939B1 (en) 2013-04-03
EP1310939A3 (en) 2010-10-06
EP1310939A2 (en) 2003-05-14
TW565820B (en) 2003-12-11

Similar Documents

Publication Publication Date Title
KR100910376B1 (ko) 발광장치 및 그 발광장치를 사용한 전자 기기
KR100918986B1 (ko) 발광장치 및 이를 사용한 전자기기
US6809482B2 (en) Light emitting device and method of driving the same
KR100855689B1 (ko) 발광장치 구동방법
JP4827883B2 (ja) 半導体装置及び発光装置
JP3904996B2 (ja) 発光装置及び電子機器
JP4175518B2 (ja) 発光装置および電子機器
JP3904997B2 (ja) 発光装置及び電子機器
JP4101863B2 (ja) 発光装置、半導体装置及び電子機器
JP4176790B2 (ja) 発光装置及び電子機器
JP3999076B2 (ja) 発光装置の駆動方法
JP3999075B2 (ja) 発光装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee