KR20030002333A - 반도체소자의 콘택패드 형성방법 - Google Patents

반도체소자의 콘택패드 형성방법 Download PDF

Info

Publication number
KR20030002333A
KR20030002333A KR1020010037680A KR20010037680A KR20030002333A KR 20030002333 A KR20030002333 A KR 20030002333A KR 1020010037680 A KR1020010037680 A KR 1020010037680A KR 20010037680 A KR20010037680 A KR 20010037680A KR 20030002333 A KR20030002333 A KR 20030002333A
Authority
KR
South Korea
Prior art keywords
mask pattern
layer
forming
insulation layer
insulating film
Prior art date
Application number
KR1020010037680A
Other languages
English (en)
Inventor
송병옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037680A priority Critical patent/KR20030002333A/ko
Publication of KR20030002333A publication Critical patent/KR20030002333A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

포토 마스크 공정을 줄여서 공정을 단순화하여 생산성을 향상시키기에 알맞은 반도체소자의 콘택패드 형성방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체소자의 콘택패드 형성방법은 기판의 일영역내에 불순물영역을 형성하는 단계와, 상기 불순물영역을 포함한 상기 기판 전면에 제1절연막을 증착하는 단계와, 상기 제1절연막상에 상기 제1절연막과 식각선택성이 다른 제2절연막을 증착하는 단계와, 상기 제2절연막상에 상기 제1절연막과 식각선택성이 같은 제3절연막을 증착하는 단계와, 상기 제3절연막상에 일정폭을 갖는 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 이용해서 상기 제1절연막이 드러나도록 홀을 형성하는 단계와, 상기 마스크 패턴을 일정 두께 손실시켜서 상기 홀보다 넓은 폭을 갖게 하는 단계와, 상기 손실된 마스크 패턴을 이용하여 상기 제3, 제1절연막을 식각해서 상기 불순물영역상에 콘택홀을 형성하는 단계와, 상기 마스크 패턴을 제거하고 상기 콘택홀내에 콘택패드를 형성하는 단계를 포함함을 특징으로 한다.

Description

반도체소자의 콘택패드 형성방법{method for fabricating contact pad in semiconductor device}
본 발명은 반도체소자에 대한 것으로, 특히 반도체소자의 콘택패드 형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체소자의 콘택패드 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 1f는 종래 기술에 따른 반도체소자의 콘택패드 형성방법을 나타낸 공정단면도이다.
종래에 따른 반도체소자의 콘택패드 형성방법은 도 1a에 도시한 바와 같이 불순물영역(도면에는 도시되어 있지 않음)이 형성된 실리콘기판(11)상에 층간절연막(12)을 증착한다.
이후에 도 1b에 도시한 바와 같이 상기 층간절연막(12)상에 제1감광막(13)을 도포하고, 불순물영역상에 콘택홀을 형성할 폭만큼 감광막(12)을 노광 및 현상하여 선택적으로 패터닝한다.
다음에 도 1c에 도시한 바와 같이 선택 패터닝된 감광막(13)을 마스크로 층간절연막(12)을 식각해서 콘택홀(14)을 형성한다.
이후에 도 1d에 도시한 바와 같이 콘택홀(14)을 포함한 층간절연막(12)상에 금속층(15)을 증착한다.
그리고 도 1e에 도시한 바와 같이 금속층(15)상에 제2감광막(16)을 도포한 후에 콘택홀(14)의 폭보다 넓은폭을 갖도록 제2감광막(16)을 노광 및 현상하여 선택적으로 패터닝한다.
다음에 도 1f에 도시한 바와 같이 제2감광막(16)을 마스크로 층간절연막(12)이 드러날때까지 금속층(15)을 식각해서 콘택홀(14) 및 그에 인접한 층간절연막(12)상에 콘택패드(15a)를 형성한다.
상기와 같은 종래 반도체소자의 콘택패드 형성방법은 다음과 같은 문제가 있다.
포토 공정을 두 번 이용하여서 콘택홀내에 콘택패드를 형성하므로 그 공정이 복잡하여 생산성이 떨어진다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 포토 마스크 공정을 줄여서 공정을 단순화하여 생산성을 향상시키기에 알맞은 반도체소자의 콘택패드 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 1f는 종래 기술에 따른 반도체소자의 콘택패드 형성방법을 나타낸 공정단면도
도 2a 내지 2f는 본 발명의 실시예에 따른 반도체소자의 콘택패드 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 실리콘기판 22 : 제1층간절연막
23 : 질화막 24 : 제2층간절연막
25 : 감광막 26 : 콘택홀
27 : 금속층 27a : 콘택패드
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 콘택패드 형성방법은 기판의 일영역내에 불순물영역을 형성하는 단계와, 상기 불순물영역을 포함한 상기 기판 전면에 제1절연막을 증착하는 단계와, 상기 제1절연막상에 상기 제1절연막과 식각선택성이 다른 제2절연막을 증착하는 단계와, 상기 제2절연막상에 상기 제1절연막과 식각선택성이 같은 제3절연막을 증착하는 단계와, 상기 제3절연막상에 일정폭을 갖는 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 이용해서 상기 제1절연막이 드러나도록 홀을 형성하는 단계와, 상기 마스크 패턴을 일정 두께 손실시켜서 상기 홀보다 넓은 폭을 갖게 하는 단계와, 상기 손실된 마스크 패턴을 이용하여 상기 제3, 제1절연막을 식각해서 상기 불순물영역상에 콘택홀을 형성하는 단계와, 상기 마스크 패턴을 제거하고 상기 콘택홀내에 콘택패드를 형성하는 단계를 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 콘택패드 형성방법에 대하여 설명하면 다음과 같다.
도 2a 내지 2f는 본 발명의 실시예에 따른 반도체소자의 콘택패드 형성방법을 나타낸 공정단면도이다.
본 발명의 실시예에 따른 반도체소자의 콘택패드 형성방법은 도 2a에 도시한 바와 같이 실리콘기판(21)상에 제1층간절연막(22)을 증착하고, 이후에 제1층간절연막(22)과 식각선택성이 다른(제1층간절연막(22)보다 식각선택비가 큰) 질화막(23)을 증착하고, 이후에 질화막(23)상에 제1층간절연막(22)과 식각선택비가 같은 제2층간절연막(24)을 증착한다.
이때 실리콘기판(21)은 그 내에 불순물영역(도면에는 도시되어 있지 않음)(예를 들어서 소오스/드레인영역 및 게이트전극을 구비한 트랜지스터의 소오스영역이나 드레인영역)을 포함하고 있다.
그리고 상기 제2층간절연막(24)상에 감광막(25)을 도포하고, 감광막(25)을 노광 및 현상하여 일정폭을 갖도록 선택적으로 패터닝한다.
이때 제1, 제2층간절연막(22,24)은 상기 질화막 보다는 식각 선택성이 작은 산화막으로 형성하며, 그 증착 두께는 동일하게 한다.
다음에 도 2b에 도시한 바와 같이 선택 패터닝된 감광막(25)을 마스크로 제2층간절연막(24)과 질화막(23)을 차례로 식각해서 일정폭을 갖는 홀을 형성한다.
그리고 도 2c에 도시한 바와 같이 감광막(25)이 일정두께 손실되도록 Descum 처리하여서 감광막(25)이 상기 홀의 폭보다 넓은 폭을 갖게 한다.
이후에 도 2d에 도시한 바와 같이 손실된 감광막(25)을 마스크로 질화막(23)이 드러날 때까지 제2층간절연막(24)을 식각하고, 이와 동시에 드러난 제1층간절연막(22)도 같이 식각하여서 불순물영역상에 콘택홀(26)을 형성하고, 감광막(25)을 제거한다.
이와 같이 콘택홀(26)의 형성은 산화막으로 구성된 제1, 제2층간절연막(22,24)과 질화막(23)의 식각 선택비가 다른 것을 이용한 것이다.
도 2e에 도시한 바와 같이 콘택홀(26)을 포함한 제2층간절연막(24)상에 금속층(27)을 증착한다.
이후에 도2f에 도시한 바와 같이 제2층간절연막(24)이 드러날때까지 화학적 기계적 연마공정이나 에치백공정으로 금속층(27)을 제거해서 콘택홀(26)내에 콘택패드(27a)를 형성한다.
상기와 같은 본 발명 반도체소자의 콘택패드 형성방법은 다음과 같은 효과가 있다.
질화막과 산화막의 높은 선택비와 감광막의 descum 처리공정을 이용하므로 포토 공정을 종래에 비해서 줄일 수 있으므로 공정을 단순화 할 수 있다.

Claims (6)

  1. 기판의 일영역내에 불순물영역을 형성하는 단계와,
    상기 불순물영역을 포함한 상기 기판 전면에 제1절연막을 증착하는 단계와,
    상기 제1절연막상에 상기 제1절연막과 식각선택성이 다른 제2절연막을 증착하는 단계와,
    상기 제2절연막상에 상기 제1절연막과 식각선택성이 같은 제3절연막을 증착하는 단계와,
    상기 제3절연막상에 일정폭을 갖는 마스크 패턴을 형성하는 단계와,
    상기 마스크 패턴을 이용해서 상기 제1절연막이 드러나도록 홀을 형성하는 단계와,
    상기 마스크 패턴을 일정 두께 손실시켜서 상기 홀보다 넓은 폭을 갖게 하는 단계와,
    상기 손실된 마스크 패턴을 이용하여 상기 제3, 제1절연막을 식각해서 상기 불순물영역상에 콘택홀을 형성하는 단계와,
    상기 마스크 패턴을 제거하고 상기 콘택홀내에 콘택패드를 형성하는 단계를 포함함을 특징으로 하는 반도체소자의 콘택패드 형성방법.
  2. 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은 산화막으로 형성함을 특징으로 하는 반도체소자의 콘택패드 형성방법.
  3. 제1항에 있어서, 상기 제2절연막은 질화막으로 형성함을 특징으로 하는 반도체소자의 콘택패드 형성방법.
  4. 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은 그 두께가 동일함을 특징으로 하는 반도체소자의 콘택패드 형성방법.
  5. 제1항에 있어서, 상기 마스크 패턴은 감광막으로 형성함을 특징으로 하는 반도체소자의 콘택패드 형성방법.
  6. 제1항에 있어서, 상기 콘택패드의 형성은 상기 콘택홀을 포함한 상기 제3절연막상에 금속층을 증착하는 단계와,
    상기 제3절연막이 드러날때까지 상기 금속층을 화학적 기계적 연마하거나 에치백하는 단계를 포함함을 특징으로 하는 반도체소자의 콘택패드 형성방법.
KR1020010037680A 2001-06-28 2001-06-28 반도체소자의 콘택패드 형성방법 KR20030002333A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037680A KR20030002333A (ko) 2001-06-28 2001-06-28 반도체소자의 콘택패드 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037680A KR20030002333A (ko) 2001-06-28 2001-06-28 반도체소자의 콘택패드 형성방법

Publications (1)

Publication Number Publication Date
KR20030002333A true KR20030002333A (ko) 2003-01-09

Family

ID=27711920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037680A KR20030002333A (ko) 2001-06-28 2001-06-28 반도체소자의 콘택패드 형성방법

Country Status (1)

Country Link
KR (1) KR20030002333A (ko)

Similar Documents

Publication Publication Date Title
KR100376628B1 (ko) 집적회로내의전도성상호접속구조및전도성상호접속형성방법
KR100537275B1 (ko) 반도체 소자 제조방법
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
KR20030002333A (ko) 반도체소자의 콘택패드 형성방법
KR100466026B1 (ko) 고집적 반도체 소자의 도전체 패턴 제조 방법
KR20020002682A (ko) 반도체 소자의 제조방법
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
KR100273322B1 (ko) 반도체소자의 제조방법
KR100298427B1 (ko) 반도체장치의제조방법
KR950011554B1 (ko) 다층금속배선형성방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0167607B1 (ko) 롬의 게이트전극 제조 방법
KR100365745B1 (ko) 반도체장치의콘택홀형성방법
KR100357174B1 (ko) 반도체소자의 캐패시터 제조방법
KR20010004275A (ko) 반도체 소자의 제조 방법
KR100249150B1 (ko) 필드산화막 형성방법
KR100237758B1 (ko) 반도체 소자의 금속라인 형성 방법
KR100342874B1 (ko) 이종 감광막을 이용한 콘택 형성방법
KR100313942B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100256259B1 (ko) 반도체 소자의 공통 게이트 형성방법
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
KR100252888B1 (ko) 반도체소자의 제조방법
KR100314738B1 (ko) 반도체소자의게이트전극형성방법
KR100370132B1 (ko) 반도체 소자의 제조방법
KR100420414B1 (ko) 금속 배선 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination