KR20010004275A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20010004275A KR20010004275A KR1019990024898A KR19990024898A KR20010004275A KR 20010004275 A KR20010004275 A KR 20010004275A KR 1019990024898 A KR1019990024898 A KR 1019990024898A KR 19990024898 A KR19990024898 A KR 19990024898A KR 20010004275 A KR20010004275 A KR 20010004275A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- photoresist
- film
- pattern
- mask
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
- B65H35/00—Delivering articles from cutting or line-perforating machines; Article or web delivery apparatus incorporating cutting or line-perforating devices, e.g. adhesive tape dispensers
- B65H35/0006—Article or web delivery apparatus incorporating cutting or line-perforating devices
- B65H35/002—Hand-held or table apparatus
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
- B65H2301/00—Handling processes for sheets or webs
- B65H2301/50—Auxiliary process performed during handling process
- B65H2301/51—Modifying a characteristic of handled material
- B65H2301/515—Cutting handled material
- B65H2301/5154—Cutting handled material from hand-held or table dispenser
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
- B65H2701/00—Handled material; Storage means
- B65H2701/30—Handled filamentary material
- B65H2701/37—Tapes
- B65H2701/377—Adhesive tape
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 듀얼 다마신 구조를 갖는 반도체 소자의 제조 방법에 관한 것으로, 산화막 상부에 메탈 콘택 마스크에 의해 제 1 감광막 패턴을 형성한 후 전체 구조 상부에 반사 방지막을 형성하고, 그 상부에 금속 배선 마스크에 의해 제 2 감광막 패턴을 형성한 후 제 2 및 제 1 감광막 패턴을 이용하여 산화막에 상부에는 트렌치 구조를 갖고, 하부에는 콘택 홀이 형성된 듀얼 다마신 구조를 형성하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 다마신(damascene) 공정을 위한 산화막 식각시 감광막 상부에 반사 방지막을 형성하고 그 위에 감광막으로 패턴을 형성하여 이들을 이용하여 듀얼 다마신 구조를 형성하므로써 질화막과 같은 식각 방지막을 사용하지 않으며 공정을 단순화시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.
도 1(a) 내지 도 1(c)는 종래의 다마신 공정을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 소정의 공정을 통해 하부 배선등의 구조물이 형성된 반도체 기판(1) 상부에 제 1 산화막(2) 및 질화막(3)을 순차적으로 형성한다. 질화막 (3) 상부에 제 1 감광막(4)을 형성한 후 메탈 콘택 마스크를 이용한 리소그라피 공정으로 제 1 감광막(4)을 패터닝한다. 패터닝된 제 1 감광막(4)을 마스크로 하부의 질화막(3)을 식각하여 제 1 산화막(2)을 노출시킨다.
도 1(b)를 참조하면, 식각된 질화막(3)이 매립되도록 전체 구조 상부에 제 2 산화막(5)을 형성한다. 제 2 산화막(5) 상부에 제 2 감광막(6)을 형성한 후 금속 배선 마스크를 이용한 리소그라피 공정으로 패터닝한다.
도 1(c)를 참조하면, 패터닝된 제 2 감광막(6)을 마스크로 제 2 산화막(5)을 식각하여 질화막(3)을 노출시키고, 계속적인 식각 공정에 의해 제 1 산화막(2)을 식각하여 반도체 기판(1)을 노출시켜 콘택 홀(7)을 형성한다. 이때, 질화막(3)을 노출시킨 후 계속적으로 실시하는 식각 공정은 노출된 질화막(3)을 마스크로 실시한다. 여기서, 질화막(3)을 마스크로 제 1 산화막(2)을 식각하기 때문에 제 1 산화막(2) 식각시에도 질화막(3)은 식각되지 않도록 제 1 산화막(2)이 질화막(3)에 비해 높은 식각 선택비를 가져야 한다. 이후 제 2 감광막(6)을 제거한다.
상기와 같이 진행되는 다마신 공정은 많은 공정 스텝을 필요로 하며, 산화막에 비해 낮은 식각 선택비를 갖는 질화막을 식각 정지층으로 사용해야 하므로 공정 기술의 어려움과 높은 제조 단가를 필요로 한다.
따라서, 본 발명은 다마신 공정을 실시할 때 질화막과 같은 산화막에 비해 낮은 식각 선택비를 갖는 식각 정지층을 사용하지 않으므로 제조 공정이 쉬워지고, 제조 단가도 낮출 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 소정의 구조가 형성된 반도체 기판 상부에 산화막을 형성한 후 그 상부에 제 1 감광막 패턴을 형성하는 단계와, 전체 구조 상부에 반사 방지막을 일정한 두께로 형성한 후 그 상부에 제 2 감광막 패턴을 형성하는 단계와, 상기 제 2 감광막 패턴을 마스크로 상기 반사 방지막을 식각하여 상기 제 1 감광막 및 상기 산화막의 소정 영역을 노출시키는 단계와, 상기 제 1 감광막 패턴을 마스크로 상기 노출된 산화막을 소정 깊이로 식각하는 단계와, 상기 제 2 및 제 1 감광막 패턴의 노출된 부분을 제거하여 상기 반사 방지막과 그 하부에 제 1 감광막 패턴을 잔류시키는 단계와, 상기 반사 방지막과 그 하부에 잔류된 제 1 감광막 패턴을 마스크로 상기 소정 깊이로 식각된 산화막을 식각하여 상부가 트렌치 구조를 갖고 하부에 콘택 홀이 형성된 듀얼 다마신 구조를 형성하는 단계와, 상기 반사 방지막 및 제 1 감광막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1(a) 내지 도 1(c)는 종래의 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 내지 도 2(f)는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 및 11 : 반도체 기판 2 : 제 1 산화막
3 : 질화막 4 및 13 : 제 1 감광막
5 : 제 2 산화막 6 및 15 : 제 2 감광막
7 : 콘택 홀 12 : 산화막
14 : 반사 방지막 16 : 듀얼 다마신 구조
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 도 2(f)는 본 발명에 따른 반도체 소자의 제조 방법을 순서적으로 설명하기 위한 소자의 단면도이다.
도 2(a)를 참조하면, 소정의 공정에 의해 트랜지스터 또는 하부 배선등의 구조가 형성된 반도체 기판(11) 상부에 산화막(12)을 형성한다. 산화막(12)은 콘택 홀과 금속 배선을 형성하기 위한 두께로 형성된다. 산화막(12) 상부에 제 1 감광막 (13)을 형성한 후 메탈 콘택 마스크를 이용한 리소그라피 공정으로 제 1 감광막 (13)을 패터닝한다.
도 2(b)를 참조하면, 전체 구조 상부에 반사 방지막(14)을 일정한 두께로 형성한 후 전체 구조 상부에 제 2 감광막(15)을 형성한다. 금속 배선 마스크를 이용한 리소그라피 공정으로 제 2 감광막(15)을 패터닝한다.
도 2(c)는 패터닝된 제 2 감광막(15)을 마스크로 하부의 반사 방지막(14)을 식각하여 산화막(12)의 소정 영역과 제 1 감광막(13)의 소정 영역을 노출시킨 상태의 단면도이다.
도 2(d)는 패터닝된 제 2 및 제 1 감광막(15 및 13)을 마스크로 하부의 산화막(12)을 소정 깊이로 식각한 상태의 단면도로서, 이때에는 주로 제 1 감광막(13)이 마스크 역할을 한다.
도 2(e)를 참조하면, 제 2 및 제 1 감광막(15 및 13)의 노출된 부분을 제거하여 반사 방지막(14)과 그 패턴 형상으로 하부에 제 1 감광막(13)을 잔류시킨다. 잔류된 반사 방지막(14) 및 제 1 감광막(13)을 마스크로 소정 깊이로 식각된 산화막(12) 부분이 완전히 제거되어 하부의 반도체 기판(11)이 노출될 때까지 식각한다. 이에 의해 상부가 트렌치 구조를 갖고 하부에 콘택 홀이 형성된 듀얼 다마신 (16) 구조가 형성된다.
도 2(f)는 잔류된 반사 방지막(14) 및 제 1 감광막(13)을 제거한 상태의 단면도이다.
상술한 바와 같이 본 발명에 의하면 종래의 식각 정지층으로 사용되는 질화막의 증착 및 패터닝 공정이 필요 없으며, 질화막보다 높은 식각 선택비를 갖도록 산화막을 형성하지 않아도 되므로 제조 공정이 용이해진다. 또한 동일 장비에서 화학 반응을 유도하는 화학 가스의 변환으로 감광막을 식각한 후 한장비에서 식각만으로 공정을 마칠 수 있으므로 장비를 절감할 수 있고, 이로 인해 제조 단가를 낮출 수 있다.
Claims (4)
- 소정의 구조가 형성된 반도체 기판 상부에 산화막을 형성한 후 그 상부에 제 1 감광막 패턴을 형성하는 단계와,전체 구조 상부에 반사 방지막을 일정한 두께로 형성한 후 그 상부에 제 2 감광막 패턴을 형성하는 단계와,상기 제 2 감광막 패턴을 마스크로 상기 반사 방지막을 식각하여 상기 제 1 감광막 및 상기 산화막의 소정 영역을 노출시키는 단계와,상기 제 1 감광막 패턴을 마스크로 상기 노출된 산화막을 소정 깊이로 식각하는 단계와,상기 제 2 및 제 1 감광막 패턴의 노출된 부분을 제거하여 상기 반사 방지막과 그 하부에 제 1 감광막 패턴을 잔류시키는 단계와,상기 반사 방지막과 그 하부에 잔류된 제 1 감광막 패턴을 마스크로 상기 소정 깊이로 식각된 산화막을 식각하여 상부가 트렌치 구조를 갖고 하부에 콘택 홀이 형성된 듀얼 다마신 구조를 형성하는 단계와,상기 반사 방지막 및 제 1 감광막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 산화막은 콘택 홀과 금속 배선을 형성하기 위한 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 감광막 패턴은 메탈 콘택 마스크를 이용한 리소그라피 공정에 의해 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 2 감광막 패턴은 금속 배선 마스크를 이용한 리소그라피 공정에 의해 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990024898A KR100338098B1 (ko) | 1999-06-28 | 1999-06-28 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990024898A KR100338098B1 (ko) | 1999-06-28 | 1999-06-28 | 반도체 소자의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010004275A true KR20010004275A (ko) | 2001-01-15 |
KR100338098B1 KR100338098B1 (ko) | 2002-05-24 |
Family
ID=19596302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990024898A KR100338098B1 (ko) | 1999-06-28 | 1999-06-28 | 반도체 소자의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100338098B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480369B1 (ko) * | 2001-12-20 | 2005-04-06 | 동부아남반도체 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
KR100815948B1 (ko) * | 2006-12-29 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 자기정렬 듀얼 다마신 공정을 이용한 반도체 소자 제조방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62155537A (ja) * | 1985-12-27 | 1987-07-10 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JPH02244617A (ja) * | 1989-03-16 | 1990-09-28 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH04188850A (ja) * | 1990-11-22 | 1992-07-07 | Mitsubishi Electric Corp | コンタクトホール及びその製造方法 |
JPH05218209A (ja) * | 1992-02-05 | 1993-08-27 | Nec Corp | 半導体装置及びその製造方法 |
KR19980054458A (ko) * | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
-
1999
- 1999-06-28 KR KR1019990024898A patent/KR100338098B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480369B1 (ko) * | 2001-12-20 | 2005-04-06 | 동부아남반도체 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
KR100815948B1 (ko) * | 2006-12-29 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 자기정렬 듀얼 다마신 공정을 이용한 반도체 소자 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100338098B1 (ko) | 2002-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
KR20020000481A (ko) | 미세 패턴 형성 방법 및 이것을 이용한 반도체 장치 또는액정 장치의 제조 방법 | |
US20020094693A1 (en) | Method for fabricating an ultra small opening | |
KR100338098B1 (ko) | 반도체 소자의 제조 방법 | |
KR20060104397A (ko) | 반도체 소자의 패턴 형성 방법 | |
KR100333726B1 (ko) | 반도체소자제조방법 | |
US20020137331A1 (en) | Method of forming contact holes of reduced dimensions by using reverse-transcription process | |
KR100209709B1 (ko) | 반도체 소자의 콘택 형성방법 | |
KR100268935B1 (ko) | 반도체소자의 플러그 형성방법 | |
KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
KR100299517B1 (ko) | 반도체 소자의 제조방법 | |
KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100252888B1 (ko) | 반도체소자의 제조방법 | |
KR100261578B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100390941B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
KR100306905B1 (ko) | 접촉홀형성방법 | |
KR100342874B1 (ko) | 이종 감광막을 이용한 콘택 형성방법 | |
KR20030059478A (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
KR20020002682A (ko) | 반도체 소자의 제조방법 | |
KR100198645B1 (ko) | 반도체 소자의 패턴 방법 | |
KR100252928B1 (ko) | 반도체 장치의 금속 배선 형성방법 | |
KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR100338107B1 (ko) | 반도체소자의제조방법 | |
KR100318269B1 (ko) | 반도체 소자의 게이트 형성방법 | |
KR100772699B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |