KR100252888B1 - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR100252888B1 KR100252888B1 KR1019970066246A KR19970066246A KR100252888B1 KR 100252888 B1 KR100252888 B1 KR 100252888B1 KR 1019970066246 A KR1019970066246 A KR 1019970066246A KR 19970066246 A KR19970066246 A KR 19970066246A KR 100252888 B1 KR100252888 B1 KR 100252888B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring layer
- contact hole
- film
- forming
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체소자 제조방법에 관한 것으로 특히, 스루콘택홀을 리소그래피공정없이 셀프-얼라인으로 형성할 수 있는 반도체소자 제조방법에의 관한 것이다. 이와 같은 반도체소자의 제조방법은 기판상에 제 1 배선층을 형성하는 단계, 상기 제 1 배선층상에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막 및 제 1 배선층을 선택적으로 패터닝하여 제 1 배선층 패턴을 형성하는 단계, 상기 제 1 배선층 패턴의 측면에 측벽 스페이서를 형성하는 단계, 상기 측벽 스페이서 사이의 상기 반도체기판 및 상기 반도체기판의 양측면에 인접한 상기 제 1 절연막의 중앙부를 제외한 상기 제 1 절연막상에 제 2 절연막을 형성하는 단계, 상기 제 2 절연막을 마스크로 이용한 식각공정으로 상기 제 1 절연막을 선택적으로 제거하여 스루콘택홀을 형성하는 단계, 상기 스루콘택홀을 포함한 기판 전면에 제 2 배선층을 형성하는 단계, 상기 제 2 배선층을 상기 제 1 배선층 패턴과 동일 위치에만 남도록 패터닝하는 단계를 포함한다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로 특히, 스루콘택홀을 리소그래피공정없이 셀프-얼라인으로 형성할 수 있는 반도체소자의 제조방법에 관한 것이다.
이하에서, 첨부된 도면을 참조하여 종래 반도체소자의 제조방법을 설명하기로 한다.
도 1a 내지 도 1h는 종래 반도체소자의 제조공정 단면도이다.
먼저, 도 1a에 나타낸 바와 같이, 반도체기판(1)상에 배선층(2)과 배선층(2)상에 제 1 산화막(3)을 형성한다.
도 1b에 나타낸 바와 같이, 상기 제 1 산화막(3) 및 배선층(2)을 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 일정간격으로 배선층 패턴(2a)을 형성한다. 이어서, 상기 배선층 패턴(2a)을 포함한 기판 전면에 제 2 산화막(4)을 형성한다.
도 1c에 나타낸 바와 같이, 상기 제 2 산화막(4)을 에치백하여 상기 배선층 패턴(2a)의 측면에 측벽 스페이서(4a)를 형성한다.
도 1d에 나타낸 바와 같이, 상기 배선층 패턴(2a)을 포함한 상기 기판 전면에 제 3 산화막(5)을 형성한다음 상기 제 3 산화막(5)상에 감광막(PR1)을 도포한다. 이어서, 노광 및 현상공정으로 스루콘택홀 영역을 정의하여 스루콘택홀 영역의 상기 감광막(PR1)을 패터닝한다. 그다음, 패터닝된 상기 감광막(PR1)을 마스크로 이용한 식각공정으로 스루콘택홀 영역의 상기 제 3 산화막(5)을 선택적으로 제거하여 제 1 산화막(3)의 상측면을 노출시킨다.
도 1e에 나타낸 바와 같이, 상기 감광막(PR1)을 마스크로 이용한 식각공정으로 스루콘택홀영역의 상기 제 1 산화막(3)을 제거하여 스루콘택홀(6)을 형성한다.
도 1f에 나타낸 바와 같이, 상기 감광막(PR1)을 제거한다.
도 1g에 나타낸 바와 같이, 상기 스루콘택홀(6)을 포함한 제 3 산화막(5) 전면에 제 2 배선층(7)을 형성한다음 제 2 배선층(7)상에 감광막(PR2)을 도포한다. 이어서, 노광 및 현상공정으로 상기 제 1 배선층 패턴(2a)과 동일 위치에 남도록 상기 감광막(PR2)을 패터닝한다.
도 1h에 나타낸 바와 같이, 패터닝된 상기 감광막(PR2)을 마스크로 이용한 식각공정으로 상기 제 2 배선층(7)을 패터닝하여 제 2 배선층 패턴(7a)을 형성한다. 이어서, 상기 감광막(PR2)을 제거한다.
종래 반도체소자의 제조방법에 있어서는 하부 배선층과 상부 배선층을 콘택시키기 위하여 그 계면의 산화막을 제거하여 스루콘택홀을 형성하는 공정이 필요한데 그와 같은 공정은 감광막에 대한 노광 및 현상공정인 리소그래피공정과 감광막 패턴을 마스크로 이용한 식각공정이 추가되므로 공정이 복잡하여 생산성 및 수율이 저하되는 문제점이 있다.
본 발명은 상기한 바와 같은 종래 반도체소자 제조방법의 문제점을 해결하기 위하여 안출한 것으로, 스루콘택홀을 리소그래피공정없이 셀프-얼라인으로 형성할 수 있는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1h는 종래 반도체소자의 제조공정 단면도
도 2a 내지 도 2g는 본 발명 반도체소자의 제조공정 단면도
도면의 주요부분에 대한 부호의 설명
11 : 기판 12a : 제 1 배선층 패턴
13 : 제 1 절연막 14a : 측벽 스페이서
15 : 산화막 16 : 스루콘택홀
17a : 제 2 배선층 패턴
본 발명에 따른 반도체소자의 제조방법은 기판상에 제 1 배선층을 형성하는 단계, 상기 제 1 배선층상에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막 및 제 1 배선층을 선택적으로 패터닝하여 제 1 배선층 패턴을 형성하는 단계, 상기 제 1 배선층 패턴의 측면에 측벽 스페이서를 형성하는 단계, 상기 측벽 스페이서 사이의 상기 반도체기판 및 상기 반도체기판의 양측면에 인접한 상기 제 1 절연막의 중앙부를 제외한 상기 제 1 절연막상에 제 2 절연막을 형성하는 단계, 상기 제 2 절연막을 마스크로 이용한 식각공정으로 상기 제 1 절연막을 선택적으로 제거하여 스루콘택홀을 형성하는 단계, 상기 스루콘택홀을 포함한 기판 전면에 제 2 배선층을 형성하는 단계, 상기 제 2 배선층을 상기 제 1 배선층 패턴과 동일 위치에만 남도록 패터닝하는 단계를 포함한다.
이와 같은 본 발명 반도체소자의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2g는 본 발명 반도체소자의 제조공정 단면도이다.
먼저, 도 2a에 나타낸 바와 같이, 반도체기판(11)상에 배선층(12)과 배선층(12)상에 제 1 절연막(13)을 형성한다. 이때, 상기 제 1 절연막(13)은 고내열성 및 절연특성이 우수한 물질로 형성하며, 바람직하게는 질화막으로 형성한다.
도 2b에 나타낸 바와 같이, 상기 제 1 절연막(13) 및 배선층(12)을 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 일정간격으로 배선층 패턴(12a)을 형성한다. 이어서, 상기 배선층 패턴(12a)을 포함한 기판 전면에 제 2 절연막(14)을 형성한다. 이때, 상기 제 2 절연막(14)은 질화막으로 형성한다.
도 2c에 나타낸 바와 같이, 상기 제 2 절연막(14)을 에치백하여 상기 배선층 패턴(12a)의 측면에 측벽 스페이서(14a)를 형성한다.
도 2d에 나타낸 바와 같이, 상기 반도체기판(11)을 산화시켜 상기 측벽 스페이서(14a)사이의 반도체기판(11)상측 및 노출된 반도체기판(11) 상측면에 인접한 상기 제 1 절연막(13)의 상측면에 산화막(15)을 형성한다. 이때, 상기 제 1 절연막(13)의 중앙부에는 산화막(15)이 형성되지 않도록 한다. 즉, 동일한 조건으로 상기 반도체기판(11)에서 산화막(15)을 성장시키면 전면에서 균일한 산화막(15)을 형성하는 것이 가능하므로 제 1 절연막(13)의 중앙부분까지 산화막(15)이 성장되기전 산화막(15)성장공정을 멈추면 셀프-얼라인으로 스루 콘택홀이 형성될 부분에는 산화막(15)을 형성하지 않을 수 있는 것이다.
도 2e에 나타낸 바와 같이, 상기 산화막(15)을 마스크로 이용한 식각공정으로 상기 제 1 절연막(13)을 선택적으로 제거하여 스루콘택홀(16)을 형성한다. 즉, 스루콘택홀(16)이 셀프-얼라인으로 형성되는 것이다.
도 2f에 나타낸 바와 같이, 상기 스루콘택홀(16)을 포함한 산화막(15) 전면에 제 2 배선층(17)을 형성한다음 제 2 배선층(17)상에 감광막(PR11)을 도포한다. 이어서, 노광 및 현상공정으로 상기 제 1 배선층 패턴(12a)과 동일 위치에 남도록 상기 감광막(PR11)을 패터닝한다.
도 2g에 나타낸 바와 같이, 패터닝된 상기 감광막(PR11)을 마스크로 이용한 식각공정으로 상기 제 2 배선층(17)을 패터닝하여 제 2 배선층 패턴(17a)을 형성한다. 이어서, 상기 감광막(PR11)을 제거한다.
본 발명에 따른 반도체소자의 제조방법에 있어서는 스루콘택홀을 형성할 때 반도체기판에서부터 성장된 산화막을 이용하여 스루콘택홀영역 이외의 영역을 마스킹한다음 성장된 산화막을 마스크로 이용한 식각공정으로 제 1 배선층 패턴 상측에 형성된 제 1 절연막을 선택적으로 제거하여 스루콘택홀을 형성하므로 리소그래피공정이나 제 1 절연막 상측의 산화막에 대한 식각공정이 생략되면서도 셀프-얼라인에 의한 스루콘택홀 형성이 가능하여 반도체소자의 생산성 및 수율을 향상시킬 수 있다.
Claims (3)
- 기판상에 제 1 배선층을 형성하는 단계;상기 제 1 배선층상에 제 1 절연막을 형성하는 단계;상기 제 1 절연막 및 제 1 배선층을 선택적으로 패터닝하여 제 1 배선층 패턴을 형성하는 단계;상기 제 1 배선층 패턴의 측면에 측벽 스페이서를 형성하는 단계;상기 측벽 스페이서 사이의 상기 반도체기판 및 상기 반도체기판의 양측면에 인접한 상기 제 1 절연막의 중앙부를 제외한 상기 제 1 절연막상에 제 2 절연막을 형성하는 단계;상기 제 2 절연막을 마스크로 이용한 식각공정으로 상기 제 1 절연막을 선택적으로 제거하여 스루콘택홀을 형성하는 단계;상기 스루콘택홀을 포함한 기판 전면에 제 2 배선층을 형성하는 단계;상기 제 2 배선층을 상기 제 1 배선층 패턴과 동일 위치에만 남도록 패터닝하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 제 1 절연막과 측벽 스페이서는 질화막으로 형성함을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 제 2 절연막은 상기 반도체기판을 산화하여 형성함을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970066246A KR100252888B1 (ko) | 1997-12-05 | 1997-12-05 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970066246A KR100252888B1 (ko) | 1997-12-05 | 1997-12-05 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990047731A KR19990047731A (ko) | 1999-07-05 |
| KR100252888B1 true KR100252888B1 (ko) | 2000-04-15 |
Family
ID=19526533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970066246A KR100252888B1 (ko) | 1997-12-05 | 1997-12-05 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100252888B1 (ko) |
-
1997
- 1997-12-05 KR KR1019970066246A patent/KR100252888B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990047731A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942787A (en) | Small gate electrode MOSFET | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| KR100252888B1 (ko) | 반도체소자의 제조방법 | |
| KR20000042870A (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR950013789B1 (ko) | 반도체 소자의 미세 게이트 전극 형성 방법 | |
| KR0138065B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100338098B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
| KR100198633B1 (ko) | 반도체 소자의 제조방법 | |
| KR100489350B1 (ko) | 반도체소자의 게이트 형성방법 | |
| KR100268898B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100226252B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100192439B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100265989B1 (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| KR0134109B1 (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR100252859B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020002682A (ko) | 반도체 소자의 제조방법 | |
| KR100338095B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100400763B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100252892B1 (ko) | 반도체소자의 배선 형성방법 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| KR100357174B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100237758B1 (ko) | 반도체 소자의 금속라인 형성 방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100413043B1 (ko) | 반도체 장치의 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |