KR19990071661A - 마이크로웨이브 하이브리드 집적회로 - Google Patents

마이크로웨이브 하이브리드 집적회로 Download PDF

Info

Publication number
KR19990071661A
KR19990071661A KR1019980703937A KR19980703937A KR19990071661A KR 19990071661 A KR19990071661 A KR 19990071661A KR 1019980703937 A KR1019980703937 A KR 1019980703937A KR 19980703937 A KR19980703937 A KR 19980703937A KR 19990071661 A KR19990071661 A KR 19990071661A
Authority
KR
South Korea
Prior art keywords
hole
dielectric plate
protrusion
integrated circuit
metal substrate
Prior art date
Application number
KR1019980703937A
Other languages
English (en)
Other versions
KR100412056B1 (ko
Inventor
빅토르 아나톨례비치 이오브달스키
에드워드 볼포비치 아이젠베르그
블라지미르 일리치 베일
미하일 이바노비치 로핀
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Publication of KR19990071661A publication Critical patent/KR19990071661A/ko
Application granted granted Critical
Publication of KR100412056B1 publication Critical patent/KR100412056B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)

Abstract

본 발명에 따른 마이크로웨이브 하이브리드 집적회로는 표면상에는 위상 금속화 패턴층(2)이 형성되고 배면상에는 시일드 접지 금속화층(3)이 형성되고 구멍(4)을 구비한 유전체판(1) 및, 돌출부(6)를 구비한 금속 기판(5)을 포함한다. 상기 금속기판(1)의 구멍(4)은 상기 기판(1)의 표면으로 부터 1-300μm의 높이에 위치하는 협소부(9)를 구비한다. 상기 돌출부(6)는 상기 구멍(4)의 확장부(10)에 배치된다. 접지될 칩(7)의 접합패드(8)는 전기 및 열 전도물질(11)로 채워지는 상기 구멍(4)의 협소부(9)를 통해 상기 돌출부(6)에 전기적으로 연결된다. 상기 구멍(4)의 확장부(10)의 크기는 0.2×0.2mm내지 상기 칩(7) 크기사이의 범위에 해당하고, 상기 돌출부(6)의 측벽과 상기 구멍(4)의 확장부(10)의 측벽간의 간격은 0.001-1.0mm이다.

Description

마이크로웨이브 하이브리드 집적회로
이미 기술적으로 공지된 마이크로웨이브 하이브리드 집적회로(IC)는 모듈 회로소자 또는 홀더의 리드(leads)에 연결하기 위한 다수의 전도성 접촉부가 형성되는 평판형의 신축 절연층(flat flexible insulating layer)를 갖는 다층 인쇄 회로판(PCB)을 포함한다. 상기 접촉부들간의 상호연결은 상기 회로소자의 모듈또는 홀더의 설치장소의 상기 다층 인쇄 회로판내의 단일또는 여러개의 평면에 배열된 전도성 점퍼(conductive jumper)에 의해 이루어진다. 상기 신축 유전물질층에는 다수의 구멍이 형성된다. 분리된 강성 금속요소는 상기 회로 소자로부터 열을 방출시키는 역할을 한다. 상기 강성 금속요소는, 열 전도성 금속 돌출부가 상기 회로소자의 모듈또는 홀더와 접촉하도록 상기 구멍속에 삽입되는 방식으로 상기 인쇄 회로판위에 겹쳐놓여 진다. 또한, 열전도성 물질로 형성되는 하나이상의 강성 요소가 상기 회로 소자의 상부에 설치될 수도 있다. 상기 금속 돌출부와 상기 회로 소자사이의 접촉을 위해 클램프(clamps)가 사용된다.
다층 구조의 신축성으로 인하여 상기 다층 구조체와 회로 소자의 열팽창 계수값의 차로 인한 기계적 응력의 집중현성이 방지된다. 상기 다층 구조체가 상기 모듈또는 홀더사이에서 구부러짐으로써, 상기 금속 돌출부와 회로 소자간의 접촉성이 향상되고, 상기 인쇄 회로판 표면이 손상될 위험율이 최소화된다(GB,A 2,129,223).
그러나, 전술한 형태의 하이브리드 IC는 불필요하게 높은 중량-크기 및 전기적 특성을 지닌다.
이미 공지된 페이스-다운(face-down) 반도체 장치의 경우, 원통형 금속 돌출 리드가 칩위에 형성된다. 상기 리드를 제외한 칩표면은 리드의 높이와 같은 두께를 갖는 절연 합성수지층으로 코팅된다. 리드 공동(lead cavity)을 채운 땜납(solder)을 사용하여 칩-캐리어 접합(chip-carrier bonding)이 이루어진다(JP,A, 57-57303). 전술한 형태의 반도체 장치는 마이크로웨이브 범위내에서 사용되는 낮은 전기 파라미터를 지니는데, 이것은 100×100 μm의 넓은 면적의 접촉패드 및 1×1 mm의 넓은 칩에 기인한다. 한편, 마이크로웨이브 기술에서 가장 널리 알려진 칩은 최소의 스퓨리어스 인덕턴스를 지향하는 경향과 연관이 있는 0.03×0.03 mm내지 0.015×0.015 mm의 접촉 패드를 갖는 0.5×0.5 mm(또는 1×1내지 0.08×0.08 mm) 크기의 칩이다.
더욱이, 상기 접촉 패드의 크기와 거의 같은 크기의 금속 기판상에 돌출부를 형성하고, 상기 인쇄 회로판 구멍속에 상기 돌출부를 정확히 장착함에 있어서 특히, 크기가 작은 칩의 경우에 몇가지 어려움이 따른다.
본 발명은 전자 공학, 특히 마이크로웨이브 하이브리드 집적회로(IC) (microwave hybrid integrated circuit)에 관한 것이다.
도 1은 본 발명에 따른 마이크로웨이브 하이브리드 집적회로를 나타낸 종단면도이다.
따라서, 본 발명의 목적은 상기 종래기술에 따른 문제점을 극복하고, 향상된 전기 및 열-확산 특성, 집적회로의 확대된 작동 주파수 범위 및 제조공정의 수월성을 보장해주는 구조를 갖는 마이크로웨이브 하이브리드 집적회로를 제공하는데 있다.
상기 목적을 달성하기 위해, 본원 발명의 특징에 따라, 표면상에는 위상 금속화 패턴층이 형성되고 배면상에는 시일드 접지 금속화층이 형성되며 구멍을 갖는 유전체판, 상기 유전체판의 시일드 접지 금속화층과 결합하고 상기 유전체판의 상기 구멍내에 배치되는 돌출부를 갖는 금속 기판 및, 패드의 일부가 상기 위상 금속화 패턴층에 전기적으로 연결되는 반면 접지될 패드의 또다른 부분이 상기 금속 기판의 상기 돌출부에 전기적으로 연결되는 접합 패드와 함께 상기 유전체판의 표면을 향해 위치한 순수 반도체칩을 포함하는 마이크로웨이브 하이브리드 집적회로가 제공되고, 상기 마이크로웨이브 하이브리드 집적회로는, 상기 유전체판의 구멍이 상기 유전체판의 표면으로 부터 1-300μm의 높이에 위치하는 협소부를 구비하고, 상기 금속 기판의 돌출부가 상기 구멍의 확장부내에 배치되고, 접지될 상기 칩의 접합 패드가 전기 및 열 전도물질로 채워지는 상기 협소부를 통해 상기 금속 기판의 돌출부에 전기적으로 연결되고, 상기 확장부는 0.2×0.2 mm내지 상기 칩 크기 사이이고, 상기 돌출부의 측벽과 상기 확장부의 측벽사이의 간격은 0.001-1.0 mm인 것을 특징으로 한다.
상기 유전체판의 구멍은 금속화될 수도 있다.
상기 돌출부의 측벽과 상기 구멍의 측벽사이의 공간은 전기 및 열 전도물질로 채워지는 것이 유리하다.
상기 구멍의 협소부를 상기 유전체판의 표면을 향해 배치함으로써, 상기 유전체판의 표면상의 접지 접촉부의 출력이 접지될 접합 패드의 치수에 상응하는크기관계를 유지할 수 있다. 즉, 낮은 스퓨리어스 파라미터 및 작은 면적을 가지게 되어, 전력 및 중량-크기 특성이 향상될 수 있다.
상기 구멍의 확장부를 형성하고, 전기 및 열 전도성 금속 기판을 상기 돌출부에 위치시킴으로써, 보다 나은 접지 성능이 보장되고, 상기 열 전도성 기판은 가장 열을 많이 받는 칩영역, 즉 예컨대, 전계-효과 트랜지스터의 게이트또는 쌍극성 트랜지스터의 p-n 접합부 영역내에 있는 표면이 되고, 그 결과, 상기 집적회로의 열-확산 특성이 향상된다.
상기 칩 접합 패드를 전기 및 열 전도물질로 채워진 구멍의 협소부를 통해 상기 기판의 돌출부에 연결시킴으로써, 양호한 전기 및 열접촉상태가 보장되고, 그 결과, 상기 집적회로의 전기 및 열-확산 특성이 향상된다.
상기 구멍의 협소부의 최소 높이는 최소 가능한 유전체판 두께로 제한되는 반면, 상기 구멍의 최대 높이는 연결시의 최소 스퓨리어스 인덕턴스의 조건들로 부터 선택된다. 상기 돌출부의 측벽과 상기 구멍의 측벽부사이의 간격을 제한함으로써, 제조 및 구멍-돌출부간 정렬 정확도의 요건이 줄어들어, 결국, 상기 집적회로의 제조능력이 향상된다.
첨부도면을 참조하여, 실시예를 통해 본 발명이 이하에 상세히 설명된다.
첨부 도면에서, 동일한 참조 번호는 동일한 구성요소를 나타낸다.
본 발명의 제 1 실시예에 따른 마이크로웨이브 하이브리드 집적회로(IC)는 표면상에는 위상 금속화 패턴층 2가 형성되고 배면상에는 Ti(100 Ohm/sq.mm)-Pd(0.2μm)-Au(3μm)의 구성을 갖는 시일드 접지 금속화층 3이 형성되는 Polycor재질의 두꺼운 유전체판 1을 포함한다. 상기 유전체판 1은 구멍 4를 구비한다.
금속 기판 5가 예컨대, 공정(共晶) Au-Si 땜납에 의해 상기 시일드 접지 금속층 3과 결합된다. 상기 금속 기판 5는 상기 유전체판 1의 구멍 4에 위치하는 0.5×0.5×0.4mm 크기의 돌출부 6을 구비하고, 상기 구멍 4의 확장부 10의 크기는 0.8×0.8×0.4mm이고, 상기 구멍 4의 협소부 9의 크기는 0.15×0.4×0.1mm이다.
예컨대, 0.5×0.45×0.3mm 크기의 3П603E-5 트랜지스터인 순수 반도체칩 7은 크기가 60×60μm인 그 접합 패드 8이 상기 유전체판 1의 표면을 향해 마주하도록 장착되는데, 상기 접합 패드 8의 일부는 상기 위상 금속화 패턴층 2에 전기적으로 연결되고, 접지될 상기 접합 패드 8의 또다른 일부는 상기 돌출부 6에 전기적으로 연결된다. 상기 유전체판 1의 구멍 4는 상기 유전체판 1의 표면에 위치하는 협소부 9를 구비한다. 상기 금속 기판 5의 돌출부 6은 상기 구멍 4의 확장부 10에 배치된다. 접지될 상기 칩 7의 접합 패드 8은 예컨대, (Au-Si) 땜납과 같은 전기 및 열 전도물질로 채워지는 상기 구멍 4의 협소부 9를 통해 상기 기판 5의 금속 돌출부 6에 전기적으로 연결된다. 상기 구멍 4의 협소부 9의 길이는 0.1mm이고, 상기 돌출부 6의 측벽과 상기 구멍 4의 확장부 10의 측벽사이의 간격은 0.15mm이다.
상기 유전체판 1의 구멍 4는 예컨대, Pd-Ni(0.2μm)-Cu(3μm)-Ni(0.6μm)-Au(2μm)의 구성으로 금속화된다(참조번호 12).
본 발명에 따른 마이크로웨이브 하이브리드 집적회로는 다음과 같은 기능을 갖는다:
신호가 상기 반도체칩 7의 입력부에 인가되어 적절한 변환을 거치는데, 이렇게 변환된 신호는 상기 집적회로의 출력부로 부터 취해진다. 또한, 낮은 스퓨리어스 파라미터를 갖는 우수한 접지성능이 보장됨은 물론, 상기 구멍의 금속화, 상기 구멍에 채워지는 전기 및 열 전도물질, 상기 금속 기판의 돌출부 및, 상기 금속 기판을 통한 적절한 열 확산이 보장된다.
본 발명에 따른 마이크로웨이브 하이브리드 집적회로에 의해, 상기 접지될 칩 접합 패드와 상기 금속기판의 돌출부간의 전기적 연결의 확립을 통해 그 전기적 파라미터가 향상됨으로써, 낮은 스퓨리어스 파라미터가 보장되는 한편, 가장 열을 많이 받는 칩 부분으로 부터 열 확산능력이 향상되고, 상기 구멍 및 돌출부 제조시 및 조립공정중 상기 구멍 및 돌출부의 정렬시의 정확도에 관한 요건이 줄어듦으로써, 상기 집적회로의 제조능력이 향상된다.
본 발명에 따른 전술한 실시예들을 기술함에 있어서, 협의의 특정용어는 명료성 차원에서 사용된다. 그러나, 본 발명은 선택된 특정용어에 한정되는 것은 아니며, 그러한 각 용어들은 유사한 방식으로 작동하고 유사한 기술적 문제점의 해결을 위해 사용되는 모든 등가의 요소들을 포함한다는 것을 명심해야 한다.
지금까지, 특정의 바람직한 실시예및 그 대체 실시예와 관련하여 본 발명이 상세히 개시되고 설명되었지만, 상기 본 발명에 대한 개시는 단지 본 발명의 적용예에 불과한 것이고, 본 발명을 수행하기 위한 최상 모드로서 본 명세서에 개시된 특정 실시예에 국한되는 것은 아니다.
또한, 하기 특허청구의 범위에 의해 마련되는 본 발명의 사상이나 분야를 일탈하지 않는 범위내에서 본 발명이 다양하게 개조및 변경될 수 있다는 것을 당업계에서 통상의 지식을 가진자라면 용이하게 이해할 수 있을 것이다.
본 발명은 반도체 미소 전자공학(semiconductor microelectronics)분야에 사용될 수 있다.

Claims (3)

  1. 표면상에는 위상 금속 패턴층(2)이 형성되고 배면상에는 시일드 접지 금속화층(3)이 형성되며 구멍(4)을 갖는 유전체판(1), 상기 유전체판(1)의 상기 시일드 접지 금속화층(3)과 결합하고 상기 유전체판(1)의 상기 구멍(4)내에 배치되는 돌출부(6)를 갖는 금속 기판(5) 및, 패드의 일부가 상기 위상 금속화 패턴층(2)에 전기적으로 연결되는 반면 접지될 패드의 또다른 부분이 상기 금속 기판(5)의 상기 돌출부(6)에 전기적으로 연결되는 접합 패드(8)와 함께 상기 유전체판(1)의 표면을 향해 위치하는 순수 반도체칩(7)을 포함하는 마이크로웨이브 하이브리드 집적회로에 있어서,
    상기 유전체판(1)의 구멍(4)은 상기 유전체판(1)의 표면으로 부터 1-300μm의 높이에 위치하는 협소부(9)를 구비하고, 상기 금속 기판(5)의 돌출부(6)는 상기 구멍(4)의 확장부(10)내에 배치되고, 접지될 상기 칩(7)의 접합 패드(8)는 상기 구멍(4)의 상기 협소부(9)를 통해 상기 금속 기판(1)의 돌출부(6)에 전기적으로 연결되고, 상기 협소부(9)는 전기 및 열 전도물질(11)로 채워지는 반면, 상기 확장부(10)의 크기는 0.2×0.2 mm내지 상기 칩(7) 크기 사이이고, 상기 돌출부(6)의 측벽과 상기 확장부(10)의 측벽사이의 간격은 0.001-1.0 mm인 것을 특징으로 하는 마이크로웨이브 하이브리드 집적회로.
  2. 제 1 항에 있어서, 상기 유전체판(1)의 상기 구멍(4)은 금속화되는 것을 특징으로 하는 마이크로웨이브 하이브리드 집적회로.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 돌출부(6)의 측벽과 상기 구멍(4)의 측벽사이의 한정된 공간은 전기 및 열 전도물질로 채워지는 것을 특징으로 하는 마이크로웨이브 하이브리드 집적회로.
KR1019980703937A 1996-09-26 1996-09-26 마이크로웨이브하이브리드집적회로 KR100412056B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU1996/000278 WO1998013876A1 (fr) 1996-09-26 1996-09-26 Circuit integre hybride et a frequences micro-ondes

Publications (2)

Publication Number Publication Date
KR19990071661A true KR19990071661A (ko) 1999-09-27
KR100412056B1 KR100412056B1 (ko) 2004-03-30

Family

ID=20130041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980703937A KR100412056B1 (ko) 1996-09-26 1996-09-26 마이크로웨이브하이브리드집적회로

Country Status (6)

Country Link
US (1) US6002147A (ko)
JP (1) JP3347145B2 (ko)
KR (1) KR100412056B1 (ko)
RU (1) RU2148873C1 (ko)
SE (1) SE522106C2 (ko)
WO (1) WO1998013876A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451535B (en) * 1998-09-04 2001-08-21 Sony Corp Semiconductor device and package, and fabrication method thereof
JP2001291822A (ja) * 2000-02-04 2001-10-19 Seiko Epson Corp 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器
WO2002045164A2 (en) 2000-12-01 2002-06-06 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7132744B2 (en) 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US6906414B2 (en) 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6853070B2 (en) * 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
JP4468609B2 (ja) * 2001-05-21 2010-05-26 株式会社ルネサステクノロジ 半導体装置
TW529109B (en) * 2001-09-11 2003-04-21 Apack Comm Inc Flip chip type monolithic microwave integrated circuit package
US20030062610A1 (en) * 2001-09-28 2003-04-03 Kovacs Alan L. Multilayer thin film hydrogen getter
US6879039B2 (en) * 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US6861750B2 (en) 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US6825108B2 (en) 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US7245500B2 (en) 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US7550845B2 (en) 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
JP3539952B2 (ja) * 2002-06-13 2004-07-07 沖電気工業株式会社 レベル識別回路
KR100547709B1 (ko) * 2003-07-07 2006-01-31 삼성전자주식회사 자기 치유 파장분할다중방식 수동형 광 가입자망
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7411281B2 (en) 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
JP2006114732A (ja) * 2004-10-15 2006-04-27 Renesas Technology Corp 半導体装置及びその製造方法、並びに半導体モジュール
JP2006202832A (ja) * 2005-01-18 2006-08-03 Nec Corp 高周波モジュール実装構造
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
JP5275859B2 (ja) * 2009-03-17 2013-08-28 古河電気工業株式会社 電子基板
RU2498455C1 (ru) * 2012-08-01 2013-11-10 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП "НПП "Исток") Мощная гибридная интегральная схема свч-диапазона
US10269678B1 (en) * 2017-12-05 2019-04-23 Nxp Usa, Inc. Microelectronic components having integrated heat dissipation posts, systems including the same, and methods for the fabrication thereof
RU2750860C1 (ru) * 2020-09-21 2021-07-05 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") Гибридная интегральная схема свч-диапазона

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
FR2425175A1 (fr) * 1978-05-03 1979-11-30 Thomson Csf Composant hybride d'amplification en tres haute frequence et amplificateur comportant un tel composant
GB2111312A (en) * 1981-11-04 1983-06-29 Philips Electronic Associated Substrates for electrical circuits
GB2129223A (en) * 1982-10-09 1984-05-10 Welwyn Electronics Ltd Printed circuit boards
US5248853A (en) * 1991-11-14 1993-09-28 Nippondenso Co., Ltd. Semiconductor element-mounting printed board
RU2076473C1 (ru) * 1994-07-25 1997-03-27 Государственное научно-производственное предприятие "Исток" Свч интегральная схема
JPH0897375A (ja) * 1994-07-26 1996-04-12 Toshiba Corp マイクロ波集積回路装置及びその製造方法

Also Published As

Publication number Publication date
KR100412056B1 (ko) 2004-03-30
SE9801794D0 (sv) 1998-05-20
WO1998013876A1 (fr) 1998-04-02
JP3347145B2 (ja) 2002-11-20
RU2148873C1 (ru) 2000-05-10
SE9801794L (sv) 1998-05-20
SE522106C2 (sv) 2004-01-13
JP2000509904A (ja) 2000-08-02
US6002147A (en) 1999-12-14

Similar Documents

Publication Publication Date Title
KR100412056B1 (ko) 마이크로웨이브하이브리드집적회로
US6005778A (en) Chip stacking and capacitor mounting arrangement including spacers
KR100458832B1 (ko) 리드리스 칩 캐리어의 설계 및 구조
US6201300B1 (en) Printed circuit board with thermal conductive structure
KR100279196B1 (ko) 폴리머 스터드 그리드 어레이
KR100307465B1 (ko) 파워모듈
US5729433A (en) Multiple chip module assembly for top of mother board
US7005734B2 (en) Double-sided cooling isolated packaged power semiconductor device
KR20080031119A (ko) 반도체 장치
US6130478A (en) Polymer stud grid array for microwave circuit arrangements
JP3943165B2 (ja) チップ・スタックおよびコンデンサ取付の配置
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
US7109573B2 (en) Thermally enhanced component substrate
KR100420994B1 (ko) 파워하이브리드집적회로
KR100419428B1 (ko) 고전력마이크로파하이브리드집적회로
US6087721A (en) Semiconductor device with a high-frequency bipolar transistor on an insulating substrate
KR100598652B1 (ko) 반도체장치
KR100271836B1 (ko) 금속성 전자 부품 패키지 장치
JP2000323610A (ja) フィルムキャリア型半導体装置
KR20040063784A (ko) 반도체장치
KR20000028805A (ko) 하이브리드 모듈
JP2000183488A (ja) ハイブリッドモジュール
JP3410041B2 (ja) ハイブリッドモジュール
JP3714808B2 (ja) 半導体装置
JP3640463B2 (ja) Ｍｍｉｃパッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 11

EXPY Expiration of term