RU2148873C1 - Гибридная интегральная схема свч-диапазона - Google Patents
Гибридная интегральная схема свч-диапазона Download PDFInfo
- Publication number
- RU2148873C1 RU2148873C1 RU98111688/28A RU98111688A RU2148873C1 RU 2148873 C1 RU2148873 C1 RU 2148873C1 RU 98111688/28 A RU98111688/28 A RU 98111688/28A RU 98111688 A RU98111688 A RU 98111688A RU 2148873 C1 RU2148873 C1 RU 2148873C1
- Authority
- RU
- Russia
- Prior art keywords
- hole
- board
- protrusion
- integrated circuit
- wide part
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)
Abstract
Использование: электронная техника, полупроводниковая микроэлектроника. Сущность изобретения: гибридная интегральная схема СВЧ-диапазона содержит диэлектрическую плату с топологическим рисунком металлизации на лицевой стороне платы, экранной заземляющей металлизацией на обратной стороне и отверстием и металлическое основание с выступом. Отверстие в плате имеет сужение на высоте 1 - 300 мкм от лицевой поверхности платы. Выступ расположен в широкой части отверстия. Контактные площадки кристалла, подлежащие заземлению, соединены с выступом через сужение отверстия, которое заполнено электро- и теплопроводящим материалом. Размер широкой части отверстия равен от 0,2 х 0,2 мм до размера кристалла, а расстояние между боковыми стенками выступа и боковыми стенками широкой части отверстия равно 0,001 - 1,0 мм. Техническим результатом изобретения является улучшение электрических и теплорассеивающих характеристик, расширение частотного диапазона работы схемы и снижение трудоемкости изготовления. 2 з.п.ф-лы, 1 ил.
Description
Настоящее изобретение относится к области электронной техники, а более точно касается гибридной интегральной схемы СВЧ-диапазона, и может быть использовано в полупроводниковой микроэлектронике.
Известна гибридная интегральная схема СВЧ-диапазона, содержащая многослойную печатную плату с плоским гибким изолирующим слоем, на котором выполнен ряд проводящих контактов для соединения с выводами модульных элементов схемы или держателем. Соединения между контактами обеспечивают проводящие перемычки, расположенные в одной или нескольких плоскостях внутри многослойной платы в местах установки модулей или держателей компонентов схемы. В гибком диэлектрике выполнены отверстия. Отдельный жесткий металлический элемент служит для отвода тепла от деталей схемы. Его накладывают на плату таким образом, что металлические выступы, проводящие тепло, входят в отверстия и соприкасаются с модулями или держателями элементов схемы. Дополнительно к этому на верхнюю часть деталей схемы можно наложить еще один или несколько жестких элементов, также изготовленных из теплопроводящего материала. Для обеспечения контакта выступа с деталями схемы используются зажимные скобы.
Гибкость слоистой структуры предотвращает концентрацию механических напряжений, которые обусловлены различием коэффициентов теплового расширения слоистой структуры и деталей схемы. Слоистая структура может изгибаться между модулями или держателями, что улучшает контакт выступов с деталями и сводит к минимуму опасность отрыва деталей от поверхности платы (GB, А, 2129223).
Указанной гибридной схеме присущи недостаточно высокие массогабаритные и электрические характеристики.
Известен полупроводниковый прибор с обратным монтажом, в котором на кристалле сформированы выступающие цилиндрические выводы из металла. Поверхность кристалла за исключением выводов покрыта слоем изоляционной смолы, толщина которого совпадает с высотой выводов. Присоединение кристалла к носителю осуществлено с помощью припоя, залитого в полость выводов (JP, А, 57-57303).
Указанному полупроводниковому прибору присущи низкие электрические параметры в случае использования в СВЧ-диапазоне, что связано с наличием больших по площади контактных площадок, например 100 х 100 мкм, и, соответственно, больших кристаллов, например больше 1 х 1 мм. Тогда, как наиболее распространенными на СВЧ-диапазоне являются кристаллы с размерами 0,5 х 0,5 мм (или 1 х 1 - 0,08 х 0,08 мм) с размерами контактных площадок, например 0,03 х 0,03 - 0,015 х 0,015 мм, что связано с желанием иметь минимальные паразитные емкости.
Кроме того, изготовление выступа на металлическом основании размером, близким к размеру контактной площадки, и его точная установка в отверстии платы вызывает определенные трудности, в особенности при маленьких кристаллах.
В основу настоящего изобретения была положена задача создания гибридной интегральной схемы СВЧ-диапазона, конструктивное выполнение которой обеспечивало бы улучшение электрических и теплорассеивающих характеристик, расширение частотного диапазона работы схемы и снижение трудоемкости изготовления.
Это достигается тем, что в гибридной интегральной схеме СВЧ-диапазона, содержащей диэлектрическую плату с топологическим рисунком металлизации на лицевой стороне платы, экранной заземляющей металлизацией на обратной стороне и отверстием, металлические основание, скрепленное с экранной заземляющей металлизацией платы и имеющее выступ, расположенный в отверстии платы, кристалл бескорпусного полупроводникового прибора, установленный контактными площадками к лицевой поверхности платы, часть которых электрически соединена с топологическим рисунком металлизации, а другая часть, подлежащая заземлению, электрически соединена с выступом металлического основания, согласно настоящему изобретению, отверстие в плате имеет сужение на высоте 1-300 мкм от лицевой поверхности платы, выступ металлического основания расположен в широкой части отверстия, контактные площадки кристалла, подлежащие заземлению, электрически соединены с металлическим выступом основания через сужение отверстия, которое заполнено электро- и теплопроводящим материалом, причем размер широкой части отверстия равен от 0,2 х 0,2 мм до размера кристалла, а расстояние между боковыми стенками выступа и боковыми стенками широкой части отверстия равно 0,001- 1,0 мм.
Отверстие в плате может быть металлизировано.
Целесообразно, чтобы расстояние между боковыми стенками выступа и боковыми стенками отверстия было заполнено электро- и теплопроводящим материалом.
Наличие сужения отверстия к лицевой поверхности платы позволяет выполнить выход заземляющего контакта на поверхности платы соизмеримым с размерами контактных площадок, подлежащих заземлению, то есть с малыми паразитными параметрами и малой площадью, а значит позволяет улучшить электрические и массогабаритные характеристики.
Наличие широкой части отверстия и расположение в нем выступа металлического электро- и теплопроводящего основания обеспечивает улучшение качеств заземления и приближает теплопроводящее основание к наиболее сильно нагреваемой части кристалла, а именно к его лицевой поверхности в области, например, затвора, в случае полевого транзистора или p-n переходов в случае биполярного транзистора, а значит улучшает теплорассеивающие характеристики схемы.
Соединение контактных площадок кристалла с выступом основания через сужение отверстия, заполненного электро- и теплопроводящим материалом, обеспечивает хороший электрический и тепловой контакт, а значит улучшает электрические и теплорассеивающие характеристики схемы.
Высота сужения снизу определяется минимально возможной толщиной платы, а сверху - паразитной индуктивностью соединения. Ограничение расстояния между боковыми стенками выступа и боковыми стенками отверстия позволяет снизить требования по точности изготовления и совмещения отверстия и выступа и, тем самым, повысить технологичность схемы.
Наличие металлизации отверстия улучшает электрический и тепловой контакт и облегчает заполнение сужения отверстия электро- и теплопроводящим материалом.
Далее изобретение поясняется описанием конкретного примера его выполнения и прилагаемым чертежом, на котором изображена патентуемая гибридная интегральная схема СВЧ-диапазона (разрез).
Гибридная интегральная схема СВЧ-диапазона, согласно изобретению, содержит диэлектричеcкую плату 1, например поликоровую, толщиной 0,5 мм, имеющую топологический рисунок 2 металлизации на лицевой стороне платы 1 и экранную заземляющую металлизацию 3 на обратной стороне. Состав металлизации, например Ti(100 Ом/мм2)-Pd(0,2 мкм)-Au(3 мкм). Плата 1 имеет отверстие 4.
Металлическое основание 5 скреплено с экранной заземляющей металлизацией 3, например при помощи припоя (Au-Si) эвтектического состава. Основание 5 имеет выступ 6 размеров, например 0,5 х 0,5 х 0,4 мм, расположенный в отверстии 4 платы 1 с размером широкой части отверстия 4, например, 0,8 х 0,8 х 0,4 мм и узкой (сужения) 0,15 х 0,4 х 0,1 мм.
Кристалл 7 бескорпусного полупроводникового прибора, например транзистор ЗП603Б-5 размером 0,5 х 0,45 х 0,3 мм, установлен контактными площадками 8 размером 60 х 60 мкм к лицевой поверхности платы 1, причем часть площадок 8 соединена с топологическим рисунком 2 металлизации, а часть площадок 8, подлежащих заземлению, соединена с выступом 6. Отверстие 4 в плате 1 имеет сужение 9 у лицевой поверхности платы 1. Выступ 6 металлического основания 5 расположен в широкой части 10 отверстия 4. Контактные площадки 8 кристалла 7, подлежащие заземлению, соединены с металлическим выступом 6 основания 5 через сужение 9 отверстия 4, заполненное электро- и теплопроводящим материалом 11, например припоем (Au-Si). Высота (длина) сужения 9 отверстия 4 выбрана равной 0,1 мм, а расстояние между боковыми стенками выступа 6 и боковыми стенками широкой части 10 отверстия 4 выбрано равным 0,15 мм.
Отверстие 4 в плате 1 металлизировано (позиция 12), состав металлизации, например Pd-Ni (0,2 мкм) - Cu (3 мкм) - Ni (0,6 мкм) - Au (2 мкм).
Схема, согласно изобретению, работает следующим образом.
Сигнал подается на вход кристалла 7 полупроводникового прибора, проходит соответствующее преобразование и преобразованный сигнал снимается с выхода схемы. При этом обеспечивается качественное заземление с малыми паразитными параметрами и достаточное теплорассеивание через металлизацию отверстия, электро- и теплопроводящий материал в отверстии, выступ основания и основание.
Патентуемая гибридная интегральная схема СВЧ-диапазона позволяет улучшить электрические параметры схемы за счет создания соединений контактных площадок кристалла, подлежащих заземлению, с выступом основания с малыми паразитными параметрами при обеспечении улучшения теплорассеивания от наиболее сильно нагревающейся части кристалла, улучшает технологичность схемы за счет снижения требований к точности выполнения отверстия, выступа и их совмещения при сборке.
При описании рассматриваемого варианта осуществления изобретения для ясности используется конкретная узкая терминология. Однако изобретение не ограничивается принятыми терминами, и необходимо иметь в виду, что каждый такой термин охватывает все эквивалентные термины, работающие аналогично и используемые для решения тех же задач.
Хотя настоящее изобретение описано в связи с предпочтительным видом реализации, понятно, что могут иметь место изменения и варианты без отклонения от идеи и объема изобретения, что компетентные в данной области лица легко поймут.
Эти изменения и варианты считаются не выходящими за рамки сущности и объема изобретения и прилагаемых пунктов формулы изобретения.
Claims (3)
1. Гибридная интегральная схема СВЧ-диапазона, содержащая диэлектрическую плату с топологическим рисунком металлизации на лицевой стороне платы, экранной заземляющей металлизацией на обратной стороне и отверстием, металлическое основание, скрепленное с экранной заземляющей металлизацией платы и имеющее выступ, расположенный в отверстии платы, кристалл бескорпусного полупроводникового прибора, установленный контактными площадками к лицевой поверхности платы, часть которых электрически соединена с топологическим рисунком металлизации, а другая часть, подлежащая заземлению, электрически соединена с выступом металлического основания, отличающаяся тем, что отверстие в плате имеет сужение на высоте 1 - 300 мкм от лицевой поверхности платы, выступ металлического основания расположен в широкой части отверстия, контактные площадки кристалла, подлежащие заземлению, электрически соединены с металлическим выступом основания через сужение отверстия, которое заполнено электро- и теплопроводящим материалом, причем размер широкой части отверстия равен от 0,2 х 0,2 мм до размера кристалла, а расстояние между боковыми стенками выступа и боковыми стенками широкой части отверстия равно 0,001 - 1,0 мм.
2. Гибридная интегральная схема СВЧ-диапазона по п.1, отличающаяся тем, что отверстие в плате металлизировано.
3. Гибридная интегральная схема СВЧ-диапазона по п.1 или 2, отличающаяся тем, что расстояние между боковыми стенками выступа и боковыми стенками отверстия заполнено электро- и теплопроводящим материалом.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/RU1996/000278 WO1998013876A1 (fr) | 1996-09-26 | 1996-09-26 | Circuit integre hybride et a frequences micro-ondes |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2148873C1 true RU2148873C1 (ru) | 2000-05-10 |
RU98111688A RU98111688A (ru) | 2000-06-10 |
Family
ID=20130041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU98111688/28A RU2148873C1 (ru) | 1996-09-26 | 1996-09-26 | Гибридная интегральная схема свч-диапазона |
Country Status (6)
Country | Link |
---|---|
US (1) | US6002147A (ru) |
JP (1) | JP3347145B2 (ru) |
KR (1) | KR100412056B1 (ru) |
RU (1) | RU2148873C1 (ru) |
SE (1) | SE522106C2 (ru) |
WO (1) | WO1998013876A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2750860C1 (ru) * | 2020-09-21 | 2021-07-05 | Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") | Гибридная интегральная схема свч-диапазона |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW451535B (en) | 1998-09-04 | 2001-08-21 | Sony Corp | Semiconductor device and package, and fabrication method thereof |
JP2001291822A (ja) * | 2000-02-04 | 2001-10-19 | Seiko Epson Corp | 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器 |
EP1346411A2 (en) | 2000-12-01 | 2003-09-24 | Broadcom Corporation | Thermally and electrically enhanced ball grid array packaging |
US6906414B2 (en) | 2000-12-22 | 2005-06-14 | Broadcom Corporation | Ball grid array package with patterned stiffener layer |
US20020079572A1 (en) * | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
US7132744B2 (en) | 2000-12-22 | 2006-11-07 | Broadcom Corporation | Enhanced die-up ball grid array packages and method for making the same |
US7161239B2 (en) | 2000-12-22 | 2007-01-09 | Broadcom Corporation | Ball grid array package enhanced with a thermal and electrical connector |
US6853070B2 (en) | 2001-02-15 | 2005-02-08 | Broadcom Corporation | Die-down ball grid array package with die-attached heat spreader and method for making the same |
US7259448B2 (en) | 2001-05-07 | 2007-08-21 | Broadcom Corporation | Die-up ball grid array package with a heat spreader and method for making the same |
JP4468609B2 (ja) * | 2001-05-21 | 2010-05-26 | 株式会社ルネサステクノロジ | 半導体装置 |
TW529109B (en) * | 2001-09-11 | 2003-04-21 | Apack Comm Inc | Flip chip type monolithic microwave integrated circuit package |
US20030062610A1 (en) * | 2001-09-28 | 2003-04-03 | Kovacs Alan L. | Multilayer thin film hydrogen getter |
US6879039B2 (en) * | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
US7550845B2 (en) | 2002-02-01 | 2009-06-23 | Broadcom Corporation | Ball grid array package with separated stiffener layer |
US6825108B2 (en) | 2002-02-01 | 2004-11-30 | Broadcom Corporation | Ball grid array package fabrication with IC die support structures |
US7245500B2 (en) | 2002-02-01 | 2007-07-17 | Broadcom Corporation | Ball grid array package with stepped stiffener layer |
US6861750B2 (en) | 2002-02-01 | 2005-03-01 | Broadcom Corporation | Ball grid array package with multiple interposers |
US6876553B2 (en) | 2002-03-21 | 2005-04-05 | Broadcom Corporation | Enhanced die-up ball grid array package with two substrates |
US7196415B2 (en) | 2002-03-22 | 2007-03-27 | Broadcom Corporation | Low voltage drop and high thermal performance ball grid array package |
JP3539952B2 (ja) * | 2002-06-13 | 2004-07-07 | 沖電気工業株式会社 | レベル識別回路 |
KR100547709B1 (ko) * | 2003-07-07 | 2006-01-31 | 삼성전자주식회사 | 자기 치유 파장분할다중방식 수동형 광 가입자망 |
US7411281B2 (en) | 2004-06-21 | 2008-08-12 | Broadcom Corporation | Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same |
US7432586B2 (en) | 2004-06-21 | 2008-10-07 | Broadcom Corporation | Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages |
US7482686B2 (en) | 2004-06-21 | 2009-01-27 | Braodcom Corporation | Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same |
US7786591B2 (en) | 2004-09-29 | 2010-08-31 | Broadcom Corporation | Die down ball grid array package |
JP2006114732A (ja) * | 2004-10-15 | 2006-04-27 | Renesas Technology Corp | 半導体装置及びその製造方法、並びに半導体モジュール |
JP2006202832A (ja) * | 2005-01-18 | 2006-08-03 | Nec Corp | 高周波モジュール実装構造 |
US8183680B2 (en) | 2006-05-16 | 2012-05-22 | Broadcom Corporation | No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement |
JP5275859B2 (ja) * | 2009-03-17 | 2013-08-28 | 古河電気工業株式会社 | 電子基板 |
RU2498455C1 (ru) * | 2012-08-01 | 2013-11-10 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП "НПП "Исток") | Мощная гибридная интегральная схема свч-диапазона |
US10269678B1 (en) * | 2017-12-05 | 2019-04-23 | Nxp Usa, Inc. | Microelectronic components having integrated heat dissipation posts, systems including the same, and methods for the fabrication thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3986196A (en) * | 1975-06-30 | 1976-10-12 | Varian Associates | Through-substrate source contact for microwave FET |
FR2425175A1 (fr) * | 1978-05-03 | 1979-11-30 | Thomson Csf | Composant hybride d'amplification en tres haute frequence et amplificateur comportant un tel composant |
GB2111312A (en) * | 1981-11-04 | 1983-06-29 | Philips Electronic Associated | Substrates for electrical circuits |
GB2129223A (en) * | 1982-10-09 | 1984-05-10 | Welwyn Electronics Ltd | Printed circuit boards |
US5248853A (en) * | 1991-11-14 | 1993-09-28 | Nippondenso Co., Ltd. | Semiconductor element-mounting printed board |
RU2076473C1 (ru) * | 1994-07-25 | 1997-03-27 | Государственное научно-производственное предприятие "Исток" | Свч интегральная схема |
JPH0897375A (ja) * | 1994-07-26 | 1996-04-12 | Toshiba Corp | マイクロ波集積回路装置及びその製造方法 |
-
1996
- 1996-09-26 US US09/077,402 patent/US6002147A/en not_active Expired - Lifetime
- 1996-09-26 JP JP51554198A patent/JP3347145B2/ja not_active Expired - Fee Related
- 1996-09-26 KR KR1019980703937A patent/KR100412056B1/ko not_active IP Right Cessation
- 1996-09-26 WO PCT/RU1996/000278 patent/WO1998013876A1/ru active IP Right Grant
- 1996-09-26 RU RU98111688/28A patent/RU2148873C1/ru not_active IP Right Cessation
-
1998
- 1998-05-20 SE SE9801794A patent/SE522106C2/sv not_active IP Right Cessation
Non-Patent Citations (1)
Title |
---|
Иовдальский В.А. и др. Улучшение тепловых характеристик ГИС. - Электронная техника. Сер.1, вып.1 (467), 1996, с.34 - 39. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2750860C1 (ru) * | 2020-09-21 | 2021-07-05 | Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") | Гибридная интегральная схема свч-диапазона |
Also Published As
Publication number | Publication date |
---|---|
SE9801794D0 (sv) | 1998-05-20 |
US6002147A (en) | 1999-12-14 |
JP3347145B2 (ja) | 2002-11-20 |
SE522106C2 (sv) | 2004-01-13 |
KR19990071661A (ko) | 1999-09-27 |
WO1998013876A1 (fr) | 1998-04-02 |
KR100412056B1 (ko) | 2004-03-30 |
SE9801794L (sv) | 1998-05-20 |
JP2000509904A (ja) | 2000-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2148873C1 (ru) | Гибридная интегральная схема свч-диапазона | |
KR100279196B1 (ko) | 폴리머 스터드 그리드 어레이 | |
US6156980A (en) | Flip chip on circuit board with enhanced heat dissipation and method therefor | |
US5398160A (en) | Compact power module with a heat spreader | |
US6972479B2 (en) | Package with stacked substrates | |
EP0449435B1 (en) | Construction for cooling of a RF power transistor | |
US20210358820A1 (en) | Power semiconductor module and a method for producing a power semiconductor module | |
CN102280420B (zh) | 半导体模块以及半导体装置 | |
US7961470B2 (en) | Power amplifier | |
RU2138098C1 (ru) | Мощная гибридная интегральная схема свч диапазона | |
KR20040073543A (ko) | 외부회로에 사용하기 위한 와이어 본드레스 전자소자 및이의 제조방법 | |
US5406120A (en) | Hermetically sealed semiconductor ceramic package | |
KR100430325B1 (ko) | 폴리머스터드그리드어레이 | |
RU2298255C1 (ru) | Мощная гибридная интегральная схема свч-диапазона | |
US6057599A (en) | Hybrid high-power microwave-frequency integrated circuit | |
KR20000071430A (ko) | 땜납 및 이에 상응하는 장착 공정으로 지지체 상에 장착된전력용 소자 | |
RU2227345C2 (ru) | Гибридная интегральная схема свч-диапазона | |
JP2002118215A (ja) | 半導体装置 | |
JP2000183488A (ja) | ハイブリッドモジュール | |
JP3048707B2 (ja) | 混成集積回路 | |
RU2302056C1 (ru) | Гибридная интегральная схема свч-диапазона | |
JP3096536B2 (ja) | 混成集積回路 | |
RU2161347C2 (ru) | Мощная гибридная интегральная схема | |
JP2867737B2 (ja) | 混成集積回路 | |
RU2183367C2 (ru) | Гибридная интегральная схема свч диапазона |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20040927 |