KR100271836B1 - 금속성 전자 부품 패키지 장치 - Google Patents

금속성 전자 부품 패키지 장치 Download PDF

Info

Publication number
KR100271836B1
KR100271836B1 KR1019960050001A KR19960050001A KR100271836B1 KR 100271836 B1 KR100271836 B1 KR 100271836B1 KR 1019960050001 A KR1019960050001 A KR 1019960050001A KR 19960050001 A KR19960050001 A KR 19960050001A KR 100271836 B1 KR100271836 B1 KR 100271836B1
Authority
KR
South Korea
Prior art keywords
metal base
adhesive
semiconductor chip
electronic component
packaging device
Prior art date
Application number
KR1019960050001A
Other languages
English (en)
Other versions
KR970024043A (ko
Inventor
오사무 나카야마
Original Assignee
엔에치케이 스프링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8079435A external-priority patent/JPH09186266A/ja
Priority claimed from JP8238612A external-priority patent/JPH1064928A/ja
Application filed by 엔에치케이 스프링 컴퍼니 리미티드 filed Critical 엔에치케이 스프링 컴퍼니 리미티드
Publication of KR970024043A publication Critical patent/KR970024043A/ko
Application granted granted Critical
Publication of KR100271836B1 publication Critical patent/KR100271836B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

간단한 구조를 갖고, 방열성이 높으며, 반도체 칩에 열응력에 의한 영향이 생기지 않는 반도체 패키지 등의 금속성 전자 부품 패키지 장치를 제공한다.
탄성이 있는 고열 전도성 수지 접착제를 이용하는 것으로, 반도체 칩과 열팽창율이 크게 상이한 Al 등의 금속 베이스 상에도 직접 반도체 칩을 탑재할 수 있게 되고, 금속 베이스까지의 열저항이 작게 되며, 방열성이 향상됨과 동시에 열팽창율의 차로부터 생기는 열응력에 의해 반도체 칩으로의 악영향을 회피할 수 있으므로, 그 신뢰성이 향상된다. 게다가 구조가 간단하므로, 제조 비용이 저렴화된다. 또한, 반도체 칩이 그 접착면에 접지용 전극을 마련하고 있는 경우에는, 도전성(=고열 전도성)의 접착제를 사용함으로써 직접 접지할 수 있어, 배선의 간소화, 소형화 및 노이즈의 감소를 도모할 수 있다. 또, 금속 베이스에 수지 기판의 스루홀등에 전기적 접속이 가능한 돌기를 소성 변형에 의해 마련함으로써 수지 기판의 배선 패턴의 간소화, 소형화 및 노이즈의 감소를 보다 더 효과적으로 도모할 수 있다.

Description

금속성 전자 부품 패키지 장치
본 발명은 광범위한 집적도를 갖는 반도체 등의 전자 부품을 위한 패키지 장치에 관한 것으로, 특히 금속 베이스를 이용한 패키지 장치에 관한 것이다.
종래 IC 등의 반도체 칩의 패키지로서는 세라믹 핀 그리드 어레이(이하 C-PGA로 기재됨)와 플라스틱 핀 그리드 어레이(이하, P· PGA)가 주류를 이루고 있었지만, C· PGA 는 고가이고, P· PGA는 신뢰성, 열방사성에 문제가 있으므로, 금속베이스의 금속 핀 그리드 어레이 및 금속 볼 그리드 어레이(이하, M· PGA, M· BGA로 기재됨)가 주목되고 있다. 이 M· PGA 및 M· BGA는 패키지와 캡을 금속(Fe 혹은 Al 계)으로 구성한 것이므로, C· PGA와 동등한 신뢰성을 가지며, 또한 C· PGA보다도 방열성이 높으며, 게다가 재료를 적절히 선택하면 P· PGA 정도의 가격을 실현할 수 있다. 이 M· PGA 및 M· BGA는, 예를 들면 반도체 칩을 금속 베이스의 중앙에 수용하고, 그 주위에 배선 패턴이 마련된 기판을 배치하며, 반도체 칩의 패드와 기판의 패드를 본딩 와어어에 의해 접속하도록 되어 있다.
그러나, 최근의 반도체 칩의 소형화에 따라, C· PGA 및 P· PGA와 동일한 기판의 배선 패턴의 고밀도화가 진행되고 있으며, 패턴 길이가 증가하고, 패턴 폭 및 간격이 협소하게 되고 있다. 이 때문에, 고주파 특성의 저하(전송 신호의 지연), 노이즈에 의한 오동작 등의 발생이 문제가 된다. 또한. CPU 등의 반도체 칩의 고속화도 이들 문제를 한층 심각하게 하고 있다. 또한, 예를 들면 상기 M· PGA 등에서, 기판의 배선 패턴의 고밀도화에 따른 패키지와 반도체 칩의 위치지정의 고정밀도화가 중요한 과제로 되어 있다.
그리고, 반도체 칩과 금속 배선과의 사이에, Si에 대해 비교적 열팽창율이 비슷한 알루미나 Al2O3(7.3 (μ/℃)) 등의 세라믹이나 Mo(5.0 (μ/℃)) 등을 양자간에 완충층으로서 개재시키는 것이 고려되고 있으나, 부품 수가 증가하고 구조도 복잡하게 되므로, 제조 비용이 증가하고, 방열성도 열화하는 문제가 있다.
또한, 방열성이 좋고, 반도체 칩과 열팽창율이 비슷한 CuW(6.0 (μ/℃))나 AlN(4.9 (μ/℃)) 등을 베이스로 하는 것도 고려되고 있으나, 예를 들면 Al과 비교해서 그 재료 비용이 현저히 증가되어((CuW : 120 배, AlN : 260 배)) 그다지 현실적이지 않다. 물론, 반도체 패키지에 한정되지 않고 반도체 칩을 기판에 탑재해서 구성되는 반도체 장치이면 동일한 문제가 있다.
표 1에 반도체와 각 베이스용 및 배선 기판용 재료의 물성 비교표를 표시한다. 이 표에서 비용비는 Al을 1로 한다.
한편, 상기 M· PGA 및 M· BGA 에서, 현재 반도체 칩과 금속 베이스는 땜납 접합 또는 에폭시계 접착제에 의한 접착에 의해 고착되도록 되어 있으나, 히트 싱크로서 Al 등의 방열성이 높은 염가의 금속을 금속 베이스로서 이용한 패키지의 경우, 열팽창율이 반도체 칩(실리콘 Si = 3.5(μ/℃))과 금속 베이스(알루미늄 Al = 23(μ/℃))와 크게 상이하므로, 반도체 칩에 열왜곡이 생겨 동작불량을 일으키거나, 경우에 따라서는 크랙(cracks) 등을 발생시켜, 그 신뢰성에 문제가 있었다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 감안하여 이루어진 것으로, 그 제 1 목적은 반도체 장치의 고주파 특성 및 노이즈에 의한 영향을 개선하고, 배선 패턴 점유 공간의 축소화를 가능하게 한 것이다. 또한, 본 발명의 제 2 목적은 금속 반도체 패키지에서 금속 패키지와 반도체 칩과의 위치지정을 용이하고 확실하게 수행하도록 하는데 있다. 또한, 본 발명의 제 3 목적은 간단한 구조를 가지고, 방열성을 높게 하여, 반도체 칩의 열응력에 의한 영향이 생기지 않는 반도체 장치를 제공하는데 있다.
본 발명의 제 1 목적을 감안하여, 본 발명자는 최근의 LSI 등의 반도체 칩의 경우, 예를 들면 그 20% 이상이 접지용의 배선이고, 금속 베이스가 도전성인 것을 고안하게 되었다.
전술한 본 발명의 목적은 금속 또는 합금으로 이루어진 금속 베이스와, 접착제층을 거쳐서 상기 금속 베이스에 고착된 전자 부품 칩과, 상기 전자 부품 칩에 인접하게 상기 금속 베이스에 고착된 배선 기판과, 상기 전자 부품 칩 상에 마련된 패드와 상기 배선 기판에 마련된 패드를 접속하는 본딩 와이어와, 상기 금속 베이스와 상기 전자 부품 칩의 사이에 개재되게 마련된 상기 접착제층이 상기 금속 베이스에 의한 열왜곡에 의해 상기 전자 부품 칩에 악영향을 미치지 않도록 탄성 및 고열전도성을 갖는 것을 특징으로 하는 금속성 전자 부품 패키지 장치를 제공함으로써 달성된다.
접착제층이 전자 부품 칩에 대해 과대한 왜곡이 증가하지 않도록 금속 베이스의 열팽창을 흡수해주기 때문에 금속 베이스를, 알루미늄 또는 알루미늄 합금등의 염가이면서 고열 전도율이지만, 높은 열팽창 계수를 갖는 재료로 구성하는 것이 가능하다. 이를 위해서는, 접착제의 (1) 영율(Young's modulus)이 1000 kgf/cm2이하, (2) 신장율이 30% 이상, (3) 접착력이 10 kgf/cm2이상, (4) 열전도율이 1.0 W/m·k 이상으로 되는 것이 바람직하다. 이것은 접착제를, 금속 충진물(filler)이 충진된 실리콘 수지계 접착제로 구성함으로써 달성된다. 특히 금속 충진물은 은 충진물로 된 것이 좋으나, 다른 전도성 재료를 사용하는 것도 가능하다.
반도체 장치에서는 많은 본딩 와이어가 접지용으로 이용된다. 거기에서 상기 접착제가 전도성을 갖고, 접지용의 도전로를 제공하는 것이 고려된다. 본 발명의 바람직한 실시예에 따르면, 상기 금속 베이스에 돌기가 마련되고, 상기 기판에, 해당 기판을 상기 금속 베이스 상에 탑재할 때에 상기 돌기를 수용해야 하는 스루홀이 형성되어 있다. 상기 돌기와 상기 스루홀을 정합시킴으로써 상기 기판을, 상기 금속 베이스 상에 위치시키는 목적, 및 상기 기판의 패드를 상기 금속 베이스에 접속시키는 도전로를 제공하기 위한 목적 어느 것에나 제공할 수 있다. 제조 공정을 간략화하기 위해서는, 상기 돌기를, 상기 금속 베이스를 소성 변형시키는 것에 의해 이것과 일체로 마련할 수 있다. 이에 따라, 수지 기판의 배선 패턴의 간소화, 소형화 및 노이즈의 저감을 한층 더 효과적으로 도모할 수 있다.
본 발명은 반도체 칩이 열 및 응력에 약한 것에 감안하여 발명된 것으로, 특히 광범위한 반도체 칩에 적합하게 적용된다.
제1도는 본 발명이 적용된 제 1 실시예에서의 금속 볼 그리드 어레이의 평면도.
제2도는 제1도의 II-II 선을 따라 절단하여 그 부분을 확대해서 본 단면도.
제3도는 제1도의 금속 베이스만의 평면도.
제4도는 본 발명이 적용된 제 2 실시예에서 금속 볼 그리드 어레이의 측단면도.
제5도는 본 발명이 적용된 제 3 실시예를 도시하는 금속 베이스 기판의 측단면도.
제6도는 본 발명에 따른 반도체 장치의 반도체 칩의 열왜곡의 계측 결과를 도시하는 그래프.
제7도는 본 발명에 따른 반도체 장치의 반도체 칩의 열왜곡의 계측 결과를 도시하는 그래프.
* 도면의 주요부분에 대한 부호의 설명
A, B : 반도체 패키지 C : 금속 기판
1 : 금속 베이스 1a : 내면
1b : 핀 2 : 다층 수지 기판
2a : 개구 2b : 스루홀
2c : 노출면 3 : IC 칩
4 : 도전성 실리콘 수지 5 : 봉지 수지
6 : 금속 캡 7 : 도전성 페이스트
8 : 랜드 9 : 땜납 홀
10, 11 : 본딩 와이어 21 : 전원층
22 : 제1 배선층 23 : 층간 분리용 접지층
24 : 제 2 배선층 22a, 24a : 단부
22b, 24b : 패드 32 : 단층 배선 기판
41 : 금속 기판 42 : 절연층
42a : 배선 패턴 42b : 개구
43 : 칩 부품 44 : 수지 접착층
이하, 본 발명의 바람직한 실시예에서 첨부 도면을 참조하여 상세히 설명한다.
제1도는 본 발명이 적용된 제 1 실시예에 있어서의 M· BGA의 반도체 패키지의 평면도이고, 제2도는 그 II-II로 절단하여 그 부분을 확대해서 본 단면도이다. 이 M· BGA는 대략 정방형의 평판 형상으로 이루어지고, 그 가장자리가 안쪽으로 굴곡하는 알루미늄제의 금속 베이스(1)와, 중심부에 직사각형의 개구(2a)를 갖는 다층 수지 기판(2)과, 개구(2a)를 거쳐서 광속 베이스(1)의 중앙부에 도전성 실리콘 수지(4)를 가지고 다이 본딩에 의해 접착된 반도체 칩으로서의 IC 칩(3)과, 이들 다층 수지 기판(2) 및 IC 칩(3)을 봉지하는 봉지 수지(5)와, 금속 캡 층(6)을 갖고 있다. 여기에서 , IC 칩(3)은 도전성 실리콘 수지(4)를 통해 금속 베이스(1)에 접착되고, 도전성 실리콘 수지(4)가 양자의 열팽창율의 차를 흡수하게 되므로, IC 칩(3)은 열응력으로 보호되고 있다.
수지 접착층(4)은 탄성이 있고 고열 전도성의 수지 접착제 또는 막(film)으로 이루어지고, 금속 베이스(7)와 IC 칩(3)과의 열팽창율의 차는 이 수지 접착층(4)에 의해 흡수되므로, 열응력이 발생할 우려는 없는 것이다. 이 수지 접착층(4)의 접착제 또는 막은 경화 후에, 1. 영율 : 1000(kgf/cm2) 이하, 2. 연장율 : 30(%) 이상, 3. 접착력 : 10(kgf/cm2) 이상, 4. 열전도율 : 1.0(W/m·k) 이상인 것이 바람직하다.
영율이 1000(kgf/cm2)을 초과하든가 또는 신장율이 30(%) 미만이면, 반도체 칩과 금속 베이스의 열팽창율의 차에 의한 열응력을 완화하는 것이 어렵게 되어, 열왜곡에 의한 동작 불량 등이 발생할 가능성이 있다. 또한, 접착력이 10(kgf/cm2)미만이면, 반복 냉열 충격에 노출되어 반도체 칩의 박리가 생길 수 있다. 또한, 열 전도율이 1.0(W/m·k) 미만이면, 방열성이 열화하여, 소자의 동작에 지장이 생길 수 있다.
구체적으로, 예를 들면 경화후 탄성 중합체 상태로 되는 은 충진물의 실리콘계 접착제를 사용해서, 두께 20∼50 ㎛로 도포한다. 이 접착제의 특성값은 영율 100(kgf/cm2)이고 연장율 : 50(%)이며, 접착력 : 35(kgf/cm2)이고, 열전도율 : 1.3(W/m· K)이다. 또한, 상기 1∼4의 특성이 얻어지는 경우, 접착제에 혼입되는 충진물은, Ag 이외라도 좋고, 또한 충진물이 없어도 좋다. 접착제의 두께도 집착력과 방열성에서 5㎛∼500㎛의 범위에 있으면 문제가 생기지 않는다.
다층 수지 기판(2)에는, 다수의 스루홀(2b)이 마련되어 있다. 또한, 금속 베이스(1)의 내면(1a)의 적절한 장소에는 제3도에 도시한 바와 같이 복수의 핀(1b)이 금속 베이스(1)의 소성 가공에 의해 마련된다(예를 들면 d=φ 0.3mm, l=0.3mm 정도에서 16 본위). 이 핀(1b)은 소정의 스루홀(2b)에 끼워 넣어지고, 금속 베이스(1)에 대하여 다층 수지 기판(2)을 위치시키고 있다. 또한, 핀(1b)이 끼워 넣어져 있는 스루홀(2b)에는, 도전성 페이스트(7)가 충진되어, 다층 수지 기판(2)의 노출면(2c)측에 의해 랜드(8) 및 땜납홀(9)에 접착되어 있다.
다층 수지 기판(2)의 내부에는 금속 베이스(1)측으로부터 전원(Vcc)층(21)과, 제 1 배선층(22)과, 층간 분리용의 접지층(23)과, 제 2 배선층(24)이 기술된 순서에 따라 마련되어 있다. 제 1 배선층(22) 및 제 2 배선층(24)의 개구(2a)에 노출되는 부분에는 단부(22a, 24a)가 마련되고, IC 칩(3)의 대응하는 패드와 본딩 와이어(10)에 의해 접속되는 패드(22b, 24b)가 배열되어 있다. 또한, 기판(2)의 각 스루홀(2b)은 필요에 따라 스루홀 도금에 의해 각 층(21∼24)에 접속되어 있다.
여기에서, 제 1 배선(22)의 단부(22a)와 IC 칩(3)의 테두리의 사이에는 단부(23a)와 거의 동일한 폭(1mm 정도)의 극간이 있고, 금속 베이스(1)의 내면(1a)이 노출되어 있다. IC 칩(3)의 접지용 패드가 그 바로 아래의 내면(1a)에 본딩 와이어(11)에 의해 접속되어 있다. 따라서, IC 칩의 접지선은 금속 베이스(1) 핀(1b), 스루홀(2b)(도전성 페이스트(7)), 랜드(8) 및 땜납홀(9)을 거쳐서 마더 보드등에 땜납 리플로우 후 외부에 접속되게 된다. 또한, 통상적으로 핀(1b)이 끼워지는 스루홀(2b)은 층간 분리용의 접지층(23)에도 접속된다.
제4도는 본 발명이 적용된 제 2 실시예에 있어서의 ,M· BGA 의 반도체 패키지 B의 측단면도이고, 제2도와 동일한 부분에서는 동일한 참조 부호를 붙여서 그 상세한 설명을 생략한다. 본 실시예는 다층 배선 기판(2)에 대신해 글래스 에폭시 수지로 이루어진 단층 배선 기판(32)을 사용하고 있다. 이러한 기판은 배선수가 비교적 적은 소자에 적합하며, 또한 스루홀 등의 복잡한 구조를 필요로 하지 않으므로 그 비용이 저렴하다. 그 이외의 금속 베이스(1), 반도체 칩(3), 수지 접착층(4)의 구조는 제 1 실시예와 동일하다.
또한, 상기 각 예에서는, BGA를 채용했으나, 땜납홀을 대신하여 핀을 마련함으로써, PGA에도 동일하게 적용할 수 있음은 물론이다. 또한, 상기 예에서는 본딩 와이어를 거쳐서 IC 칩을 접지했으나, IC 칩의 금속 베이스와의 대향면이 접지용의 패드로 되어 있으면, 별도 접지용으로 와이어 본딩하는 일 없이 간단히 IC 칩을 은 충진물 등의 도전성 충진물이 혼입된 소위 도전성 실리콘 수지를 갖는 금속 베이스에 접착하기만 해도 되고, 또한 와이어 본딩용의 공간에 여유가 마련될 수 있다. 더욱이, 접지 접속용의 핀은 금속 기판의 쇄기 돌출, 연조 등의 프레스 성형이나 에칭 등의 방법으로 형성해도 좋다.
제5도는 본 발명이 적용된 제 3 실시예를 도시하는 금속 베이스 기판(C)의 측단면도이다. 이 금속 베이스 기판은 금속 베이스(21) 상에 수지 막으로 이루어진 절연층(42)이 마련되고, 그 위에 동박(銅蒸)으로 이루어진 배선 패턴(42a)이 형성되어 있다. 또한, 절연층(42)의 적합한 장소에는 개구(42b)가 형성되고, 반도체 소자 또는 일반적인 전기 부품으로 이루어진 칩 부품(43)이 상기 동일한 영율, 신장을 집착력 및 열전도율을 갖는 수지 접착층(44)을 통해 다이본딩 와이어에 의해 접착되어 있다. 그 작용· 효과는 상기 각 실시예와 동일하다.
상기 제 1 실시예에서 도시한 수지를 사용하여 금속 베이스에 반도체 칩을 접착한 경우와, 땜납 접합한 경우와, 에폭시계 접착제로서, 영율, 신장율, 접착력 및 열 전도율이 제 1 실시예에 나타낸 범위로 되어 있지 않은 것을 사용해서 접착한 경우와 단단하게 고착한 경우의 반도체 칩의 열왜곡의 계측 결과를 제6도 및 제7도에 도시하고 있다. 또한, 금속 베이스가 아니라, 세라믹 베이스를 사용한 경우의 결과도 병기한다.
시험품에는 40×40×1.0mm의 Al로 이루어진 금속 베이스(세라믹 베이스도 동일한 크기)의 중앙부에 12mm×12mm의 반도체 칩을 탑재하고, 칩 표면에 온도 보상형 왜곡 게이지를 접착한 모의 패키지를 사용했다. 오븐내에 시험품을 설치하고 상온(25℃) 으로부터 120℃ 까지 5℃ 씩 세분하여 열왜곡을 계측했다.
제6도에 도시된 바와 같이, 반도체 칩과 비교적 열팽창율이 비슷한 세라믹 베이스에 반도체 칩을 땜납 접합한 것과 비교하여 열적 응력이 억제되는 것을 알 수 있다. 또한 제7도에 도시된 바와 같이, 에폭시계 접착제와 비교하여 상기 접착제를 사용함으로써, Al의 열팽창율을 충분히 완화시켜 반도체 칩에 거의 영향을 미치지 않음을 알 수 있다. 표 2는 제7도에 있어서의 접착제(A, B, C 및 D)의 특성을 도시한다.
또한, 반복 냉열 충격을 가한 경우나 고온 고열에 노출된 경우의 접착 강도의 저하도 마찬가지로 조사하였지만, 에폭시계 접착제가 열적 응력이나 흡습에 의해 열화(반도체 칩의 박리 및 접착제부에 크랙이 발생함)한 것에 대해서, 상기 본 발명에 기초하여, 탄성을 갖는 고열 전도성 접착제를 사용한 경우에 불량은 발생하지 않았다.
상기한 설명에 의해 명확해지는 바와 같이, 본 발명에 의한 패키지 장치에 의하면, 탄성이 있는 고열 전도성 수지 접착제를 사용하여 금속 베이스에 반도체 칩을 접착함으로써, 반도체 칩과 열팽창율이 크게 상이한 Al 등의 금속 베이스 상에도 직접 반도체 칩을 탑재할 수 있게 되고, 금속 베이스까지의 열저항이 작아져서, 방열성이 향상됨과 동시에 열팽창율의 차로 생기는 열응력에 의한 반도체 칩으로의 악영향을 회피할 수 있으므로, 그 신뢰성이 향상된다. 또한, 구조가 간소해지기 때문에 제조 비용이 저렴화된다. 또한, 반도체 칩이 그 접착면에 접지용 전극을 마련하고 있는 경우에는, 도전성(=고열 전도성)의 접착제를 사용함으로써, 직접 접지할 수 있어, 배선의 간소화, 소형화 및 노이즈의 감소를 도모할 수 있다.
특히, 반도체 칩 등의 전자 부품 칩에 마련된 접지용 접점을 금속 베이스에 직접 또는 본딩 와이어로 접속함으로써, 반도체 칩으로부터의 접지를 가까운 위치에, 또한 넓은 면적으로 확보할 수 있고, 또한 배선 패턴 중의 접지용의 배선을 생략할 수 있으므로, 고주파 특성이 좋게 되고, 오동작의 한 요인인 노이즈의 감소를 도모할 수 있음과 동시에, 배선 패턴의 점유 공간 축소화도 도모할 수 있다. 또, 금속 베이스에 반도체 칩을 위치시키는 핀을, 금속 베이스를 소성 변형시킴으로써 이것과 일체적으로 마련하면, 금속 패키지와 반도체 칩과의 위치지정을 용이하고 확실하게 실행할 수 있게 된다. 이 위치지정 핀을 스루홀에 끼워 넣어 이를 거쳐 외부에 접지선을 도출함으로써 구조가 한층 간소해진다.

Claims (12)

  1. 금속 또는 합금으로 이루어진 금속 베이스와, 접착제층을 거쳐서 상기 금속 베이스에 고착된 전자 부품 칩과, 상기 전자 부품 칩에 인접하게 상기 금속 베이스에 고착된 배선 기판과, 상기 전자 부품 칩 상에 마련된 패드와 상기 배선 기판에 마련된 패드를 접속하는 본딩 와이어를 포함하며, 상기 금속 베이스와 상기 전자 부품 칩의 사이에 개재되게 마련되는 상기 접착제층은, 충분한 방열성이 얻어질 정도의 열전도성과, 상기 금속 베이스의 열왜곡이 상기 전자 부품 칩에 악영향을 끼치지 않는 열응력 흡수성을 갖는 정도의 탄성을 갖는 것을 특징으로 하는 금속성 전자 부품 패키지 장치.
  2. 제1항에 있어서, 상기 금속 베이스는 알루미늄으로 이루어진 것을 특징으로 하는 금속성 전자 부품 패키지 장치.
  3. 제1항 또는 제2항에 있어서, 상기 접착제의 영율(Young's modulus)이 1000 kgf/cm2이하이고, 신장율이 30% 이상이며, 접착력이 10 kgf/cm2이상으로 되어 있는 것을 특징으로 하는 금속성 전자 부품 패키지 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 접착제의 열 전도율이 1.0 W/m·k 이상으로 되어 있는 것을 특징으로 하는 금속성 전자 부품 패키지 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 접착제가 금속 충진물이 충진된 실리콘 수지계 접착제로 이루어진 것을 특징으로 하는 금속성 전자 부품 패키지 장치.
  6. 제5항에 있어서, 상기 금속 충진물은 은 충진물로 이루어진 것을 특징으로 하는 금속성 전자 부품 패키지 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 접착제는 도전성이고, 접지용의 도전로를 제공하는 것을 특징으로 하는 금속성 전자 부품 패키지 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 금속 베이스에 돌기가 마련되고, 상기 기판에, 해당 기판을 상기 금속베이스 상에 탑재할 때 상기 돌기를 수용해야 하는 스루홀(a through hole)이 형성되어 있는 것을 특징으로 하는 금속성 전자 부품 패키지 장치.
  9. 제8항에 있어서, 상기 돌기는 상기 금속 베이스 상에 상기 기판을 위치지정하는데 적합하게 되어 있는 것을 특징으로 하는 금속성 전자 부품 패키지 장치.
  10. 제8항 또는 제9항에 있어서, 상기 돌기는 상기 기판의 패드를 상기 금속 베이스에 접속하는 도전로를 제공하는 것을 특징으로 하는 금속성 전자 부품 패키지 장치.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 돌기는 상기 금속 베이스를 소성 변형시킴으로써 이것과 일체적으로 마련되어 있는 것을 특징으로 하는 금속성 전자 부품 패키지 장치.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 전자 부품 칩이 반도체 칩으로 이루어진 것을 특징으로 하는 금속성 전자 부품 패키지 장치.
KR1019960050001A 1995-10-31 1996-10-30 금속성 전자 부품 패키지 장치 KR100271836B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP95-306720 1995-10-31
JP30672095 1995-10-31
JP96-79435 1996-03-06
JP8079435A JPH09186266A (ja) 1995-10-31 1996-03-06 半導体パッケージ
JP96-238612 1996-08-21
JP8238612A JPH1064928A (ja) 1996-08-21 1996-08-21 メタルベースを用いた半導体装置

Publications (2)

Publication Number Publication Date
KR970024043A KR970024043A (ko) 1997-05-30
KR100271836B1 true KR100271836B1 (ko) 2000-11-15

Family

ID=27303020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960050001A KR100271836B1 (ko) 1995-10-31 1996-10-30 금속성 전자 부품 패키지 장치

Country Status (3)

Country Link
US (1) US5877553A (ko)
KR (1) KR100271836B1 (ko)
TW (1) TW363262B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249053B1 (en) * 1998-02-16 2001-06-19 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6495394B1 (en) 1999-02-16 2002-12-17 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US7020958B1 (en) * 1998-09-15 2006-04-04 Intel Corporation Methods forming an integrated circuit package with a split cavity wall
US6153829A (en) * 1998-09-15 2000-11-28 Intel Corporation Split cavity wall plating for an integrated circuit package
US6897123B2 (en) * 2001-03-05 2005-05-24 Agityne Corporation Bonding of parts with dissimilar thermal expansion coefficients
US6696763B2 (en) * 2001-04-02 2004-02-24 Via Technologies, Inc. Solder ball allocation on a chip and method of the same
JP2003139593A (ja) * 2001-11-07 2003-05-14 Hitachi Ltd 車載電子機器および熱式流量計
TWM351450U (en) * 2008-07-24 2009-02-21 Yi-Min Lin Integrated circuit having porous ceramic heat dissipation plate
CN109155288B (zh) * 2016-05-20 2022-02-08 京瓷株式会社 电子元件安装用基板和电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023398A (en) * 1988-10-05 1991-06-11 Olin Corporation Aluminum alloy semiconductor packages
JPH06204355A (ja) * 1993-01-06 1994-07-22 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及び半導体装置
US5552637A (en) * 1993-06-14 1996-09-03 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314270A (en) * 1977-12-02 1982-02-02 Mitsubishi Denki Kabushiki Kaisha Hybrid thick film integrated circuit heat dissipating and grounding assembly
US4381469A (en) * 1979-07-20 1983-04-26 Murata Manufacturing Company, Ltd. Temperature stable piezoelectric device
JPS58223678A (ja) * 1982-06-16 1983-12-26 株式会社日立製作所 金属化層を有するＳｉＣ焼結体とその製法
US4577056A (en) * 1984-04-09 1986-03-18 Olin Corporation Hermetically sealed metal package
US5317194A (en) * 1989-10-17 1994-05-31 Kabushiki Kaisha Toshiba Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink
JP2938634B2 (ja) * 1991-10-08 1999-08-23 キヤノン株式会社 太陽電池モジュール
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023398A (en) * 1988-10-05 1991-06-11 Olin Corporation Aluminum alloy semiconductor packages
JPH06204355A (ja) * 1993-01-06 1994-07-22 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及び半導体装置
US5552637A (en) * 1993-06-14 1996-09-03 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US5877553A (en) 1999-03-02
KR970024043A (ko) 1997-05-30
TW363262B (en) 1999-07-01

Similar Documents

Publication Publication Date Title
EP0701278B1 (en) Semiconductor device and method for manufacturing same
US6423576B1 (en) Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6218731B1 (en) Tiny ball grid array package
US5258648A (en) Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
JP2570498B2 (ja) 集積回路チップ・キャリア
US7872869B2 (en) Electronic chip module
US20080170372A1 (en) Electronic control apparatus and method of manufacturing the same
KR19990071661A (ko) 마이크로웨이브 하이브리드 집적회로
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
JPH0774282A (ja) 半導体装置
JP2591499B2 (ja) 半導体装置
KR100271836B1 (ko) 금속성 전자 부품 패키지 장치
KR101096330B1 (ko) 반도체 장치용 패키지
US7564128B2 (en) Fully testable surface mount die package configured for two-sided cooling
KR20040063784A (ko) 반도체장치
KR100434201B1 (ko) 반도체 패키지 및 그 제조 방법
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
JP3862632B2 (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
US5973398A (en) Semiconductor device and fabrication method employing a palladium-plated heat spreader substrate
EP0646963A1 (en) Multi-chip module and manufacturing method thereof
JPH1064928A (ja) メタルベースを用いた半導体装置
JPH06252339A (ja) 集積回路装置
JP2592869Y2 (ja) 混成ｉｃ装置
JPH06196614A (ja) リードフレーム
JPH1065053A (ja) メタルベースを用いた半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee