KR100279196B1 - 폴리머 스터드 그리드 어레이 - Google Patents

폴리머 스터드 그리드 어레이 Download PDF

Info

Publication number
KR100279196B1
KR100279196B1 KR1019970701961A KR19970701961A KR100279196B1 KR 100279196 B1 KR100279196 B1 KR 100279196B1 KR 1019970701961 A KR1019970701961 A KR 1019970701961A KR 19970701961 A KR19970701961 A KR 19970701961A KR 100279196 B1 KR100279196 B1 KR 100279196B1
Authority
KR
South Korea
Prior art keywords
polymer
grid array
chip
substrate
bumps
Prior art date
Application number
KR1019970701961A
Other languages
English (en)
Other versions
KR970706605A (ko
Inventor
마르셀 헤르만
요스트 빌레
요체프 반 푸임브뢰크
장 로겐
에릭 바이네
리타 반 호프
Original Assignee
에르. 반 오버슈트래텐
인터유니베르지테르 마이크로-엘렉트로니카 센트룸 파우체트베
베. 하이늘레 ; 드 스메드트 요트
지멘스 엔.파우.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에르. 반 오버슈트래텐, 인터유니베르지테르 마이크로-엘렉트로니카 센트룸 파우체트베, 베. 하이늘레 ; 드 스메드트 요트, 지멘스 엔.파우. filed Critical 에르. 반 오버슈트래텐
Publication of KR970706605A publication Critical patent/KR970706605A/ko
Application granted granted Critical
Publication of KR100279196B1 publication Critical patent/KR100279196B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3493—Moulded interconnect devices, i.e. moulded articles provided with integrated circuit traces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Hybrid Cells (AREA)
  • Road Signs Or Road Markings (AREA)
  • Measurement Of Radiation (AREA)
  • Prostheses (AREA)
  • Insulators (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

새로운 구조적 형상은
- 전기 절연 폴리머로 이루어진 사출 성형된 3차원 기판(S),
- 기판(S)의 하부면에 평탄하게 배치되고 사출 성형시 함께 형성되는 폴리머 범프(PS),
- 폴리머 범프(PS) 위에 납땜 가능한 표면으로 형성되는 외부 접속부(AA),
- 외부 접속부(AA)를 내부 접속부(IA1;IA2;IA3)와 연결시키는, 적어도 기판(S)의 하부면에 형성된 도전 경로(LZ), 및
- 내부 접속부(IA1;IA2;IA3)에 도전 접속된 접속부(CA1;CA2;CA3)를 갖는, 기판(S) 위에 배치된 적어도 하나의 칩(C1)을 포함한다.
단일 칩, 소수 칩 또는 다중 칩 모듈에 적합한 새로운 구조적 형상은 볼 그리드 어레이의 장점과 MID 기술(MID = Moulded Interconnection Devices)의 장점을 동시에 가지고 있다. 폴리머 범프의 제조 및 금속화는 MID 기술에서 절대적으로 요구되는 방법 단계의 틀내에서 최소의 부가 비용으로 이루어질 수 있다.

Description

폴리머 스터드 그리드 어레이
집적 회로는 점점 더 많은 수의 접속부를 가지며, 점점 더 소형화된다. 소형화가 증가됨에 따라 예상되는 납땜 페이스트의 도포 및 장착의 어려움은 새로운 하우징 형상에 의해 제거되어야 한다. 이 경우, 특히 볼 그리드 어레이 패키지의 단일 칩, 소수 칩 또는 다중 칩 모듈이 두드러진다(DE-Z productronic 5, 1994, 페이지 54, 55). 상기 모듈은 칩이 예컨대 콘택팅 와이어를 통해 또는 플립 칩 본딩에 의해 콘택되는 기판을 기본으로 한다. 기판의 하부면에는 볼 그리드 어레이가 배치된다. 상기 볼 그리드 어레이는 종종 솔더 그리드 어레이, 랜드 그리드 어레이 또는 솔더 범프 어레이라고도 불린다. 볼 그리드 어레이는 기판의 하부면에 평탄하게 배치된 납땜 범프를 포함한다. 납땜 범프는 프린트 기판 또는 소자 상에서 표면 설치를 가능하게 한다. 납땜 범프의 평면 배치에 의해 예컨대 1.27 ㎜의 거친 래스터 내에 많은 수의 접속부가 구현될 수 있다.
소위 MID 기술(MID = Moulded Interconnection Devices)에서는 종래의 프린트 회로 대신에 집적된 도전 경로를 가진 사출 성형품이 사용된다. 3차원 기판의 사출 성형에 적합한 고가의 열가소성 수지는 상기 기술의 기초이다. 이러한 열가소성 수지는 종래의 프린트 회로용 기판 재료에 비해 보다 양호한 기계적, 열적, 화학적, 전기적 그리고 환경적 특성을 갖는다. MID 기술의 특별한 방향, 소위 SIL 기술(SIL = Spritzgiessteile mit integrierten Leiterzuegen)에서는 사출 성형품에 제공된 금속화층이 그밖의 마스킹 기술을 사용하지 않고 특수한 레이저 구조화 방법에 의해 구조화된다. 구조화된 금속화층을 가진 3차원 사출 성형품에는 다수의 기계적 및 전기적 기능이 통합될 수 있다. 하우징 지지체는 동시에 가이드 및 스냅 연결을 수행하는 한편, 금속화층은 와이어링 및 연결 기능과 더불어 전자 차폐부로서 사용되고 양호한 열 방출을 위해 제공된다. 집적 도전 경로를 가진 3차원 사출 성형품의 제조를 위한 그밖의 세부 사항은 예컨대, 독일 특허 공개 제 37 32 249호 또는 유럽 특허 공개 제 0 361 192호에 제시된다.
미국 특허 5 081 520호에는 기판 상에 IC 칩을 고정시키기 위한 방법이 공지되어 있는데, 여기서는 기판이 IC 칩의 고정을 위한 집적 범프를 가진 사출 성형품으로 제조된다. 범프를 금속화 시킨 후에 연결층이 제공됨으로써, IC 칩이 기판 상에 고정될 수 있다. 이 경우, 칩 접속면은 범프의 관련 금속화층에 도전 접속된다.
본 발명은 폴리머 스터드 그리드 어레이에 관한 것이다.
본 발명의 실시예는 도면을 참조하여 하기에 자세히 설명된다.
도 1은 와이어 본딩 기술로 콘택된 하나의 칩을 갖춘 폴리머 스터드 그리드 어레이의 단면도이고,
도 2는 제 1실시예에 따라 플립 칩 기술로 콘택된 하나의 칩을 갖춘 폴리머 스터드 그리드 어레이의 단면도이고,
도 3은 제 2실시예에 따라 플립 칩 기술로 콘택된 하나의 칩을 갖춘 폴리머 스터드 그리드 어레이의 단면도이고,
도 4는 외부 접속부, 도전 경로 및 내부 접속부를 위에서 바라본, 도 1에 따라 도시된 폴리머 스터드 그리드 어레이의 기판의 단면도이며,
도 5는 도 4에 도시된 외부 접속부, 도전 경로 및 내부 접속부를 확대시킨 단면도이다.
본 발명의 목적은 MID 기술의 장점을 가지며 볼 그리드 어레이에서와 같이, 외부 접속부의 평면 배치를 가능하게 하는 단일 칩, 소수 칩 또는 다중 칩 모듈용 구조적 형상을 제공하는 것이다.
본 발명에 따른 구조적 형상은 볼 그리드 어레이(BGA)와 관련하여 폴리머 스터드 그리드 어레이(PSGA)로 불리며, 이 경우 "폴리머 스터드"는 기판을 사출 성형할 때 함께 형성되는 폴리머 범프를 의미한다. 기판을 사출 성형할 때 폴리머 범프를 간단하고 저렴하게 제조할 수 있으며, 또한 MID 기술 또는 SIL 기술에서 통상적인 도전 경로를 제조하는 것과 동시에 최소의 비용으로 폴리머 범프 위의 외부 접속부를 제조할 수 있다. SIL 기술에서 바람직한 레이저 정밀 구조화에 의해, 외부 접속부가 다수의 접속부를 갖는 폴리머 범프 위에 매우 미세한 래스터로 구현된다. 두드러진 점은, 폴리머 범프의 온도 팽창이 기판의 온도 팽창에 상응하고 모듈을 수용하는 프린트 기판에 상응한다는 것이다. 기계적 응력이 생기면, 폴리머 범프의 탄성적 특성에 의해 적어도 부분적인 보상이 가능하게 된다. 폴리머 범프 위에 형성된 외부 접속부의 형상 안정성에 의해, 납땜 범프에 의해 형성된 외부 접속부를 갖는 볼 그리드 어레이에 비해 수선 및 교체시에 안전이 현저하게 향상될 수 있다.
본 발명의 바람직한 실시예는 종속항에서 제시된다.
청구항 2의 실시예에 따라 사출 성형된 기판의 웰에 칩이 본딩됨으로써, 얻어지는 단일 칩, 소수 칩 또는 다중 칩 모듈의 두께가 매우 얇게 구현될 수 있다. 상기 방식의 본딩에 의해 칩이 최상으로 보호될 수 있고, 간단하게 화학적으로 캡슐 봉함될 수 있다.
청구항 3에 따른 개선예는 공지된 와이어 본딩 기술에서 칩의 본딩을 가능하게 한다. 청구항 4에 따라, 콘택팅 와이어의 설치는 내부 접속부를 웰의 계단 위에 배치함으로써 용이하게 될 수 있다.
청구항 5에 따라, 칩을 본딩하기 위해 또한 플립 칩 기술이 바람직하게 사용될 수 있다.
청구항 6에 따라, 플립 칩 기술에서는 칩 접속부를 관련 내부 접속부와 직접 접속시키기 위해 칩의 접속부가 용융 가능한 범프로서 형성될 수 있다.
청구항 7에 따라, 플립 칩 본딩에서 내부 접속부는 또한 기판의 사출 성형시 함께 형성되는 납땜 가능한 표면을 갖는 폴리머 범프로 형성될 수 있다. 그럼으로써, 한편으로는 용융 가능한 범프가 없는 보통의 칩이 사용될 수 있으며, 다른 한편으로는 MID 기술에서 폴리머 범프를 추가 비용 없이 제조 및 금속화 할 수 있다. 폴리머 범프는 부가적으로, 상기 범프에 의해 기판과 칩 사이의 상이한 탄성 특성이 탄성적으로 보상될 수 있는 장점을 갖는다.
도 1은 와이어 본딩 기술로 콘택된 칩(C1)을 갖는 폴리머 스터드 그리드 어레이의 일부분을 도시한 단면도이다. 도시된 어레이의 베이스는, "폴리머 스터드" 또는 폴리머 범프(PS) 및 웰(M1)을 포함하는 하나의 기판(S)이며, 이 경우 웰(M1)은 ST로 표시된 계단을 포함한다. 폴리머 범프(PS), 웰(M1) 및 계단(ST)을 포함하는 기판(S)은 사출 성형에 의해 제조되며, 기판 재료로서는 폴리에테르이미드, 폴리에테르술폰 또는 액체 크리스탈 폴리머와 같은 고온에 안정된 열가소성 수지가 적합하다.
도 1에 도시된 기판(S)은 MID 기술에 상응하게 전표면이 금속화되고, 그 다음에 레이저 구조화 방법에 따라 처리되며, 상기 레이저 구조화의 결과로서 폴리머 범프(PS) 위의 외부 접속부(AA), 계단(ST) 위의 내부 접속부(IA1) 및 그 사이에 있는 도전 경로(LZ)가 얻어진다. 외부 접속부(AA)의 피크 영역에는 납땜층(LS)이 제공되고, 상기 납땜층(LS)은 예컨대 주석-납 합금에 의해 형성된다. 납땜층(LS) 대신에, 예컨대 층이 니켈과 금으로 이루어진 납땜 가능한 표면이 또한 제공될 수 있다. 계단(ST) 위에 배치된 내부 접속부(IA1)는 콘택팅 와이어(KD)를 통해 웰(M1)의 바닥에 페이스 업 상태로 고정된 칩(C1)의 접속부(CA1)와 접속된다.
도 1에 도시된 폴리머 스터드 그리드 어레이는 도시되지 않은 프린트 기판 또는 소자 위에 아래쪽으로 폴리머 범프(PS) 위에 형성된 외부 접속부(AA)와 콘택된다. 도 1에 도시된 위치와 반대로, 폴리머 범프(PS)를 갖는 면은 기판(S)의 하부면이다.
도 2는 제 1실시예에 따라 플립 칩 기술로 콘택된 하나의 칩(C2)을 갖춘 폴리머 스터드 그리드 어레이의 일부분을 도시한 단면도이다. 도 1과 달리, 도 2에서 IA2로 표시된 내부 접속부는 M2로 표시된 웰의 바닥에 배치된다. 페이스 다운 상태로 웰(M2)에 배치된 칩(C2)은 용융 가능한 범프의 형태, 즉 관련 내부 접속부(IA2) 위에 배치되고 상기 접속부와 납땜 결합되는 형태를 갖는다.
도 3은 제 2실시예에 따라 플립 칩 기술로 콘택된 하나의 칩을 갖춘 폴리머 스터드 그리드 어레이의 일부분을 도시한 단면도이다. 도 1 및 도 2와 달리, 도 3에서 IA3으로 표시된 내부 접속부는 기판(S)을 사출 성형할 때 부가적으로 웰(M3)의 바닥 영역에 함께 형성된, 납땜 가능한 표면을 포함하는 폴리머 범프(PH)로 형성된다. 내부 접속부(IA3)용 폴리머 범프(PH)는 외부 접속부(AA)용 폴리머 범프의 부피의 대략 1/3이다. 페이스 다운 상태로 웰(M3)에 배치된 칩(C3)은 그것의 칩 접속부(CA3)와 함께 폴리머 범프(PH)의 관련 내부 접속부(IA3) 위에 배치되고, 상기 내부 접속부와 납땜 결합된다. 도면에 도시되지 않은 땜납은 예컨대 피크 영역에서 내부 접속부(IA3) 위에 제공된 납땜층의 형태로, 즉 외부 접속부(AA)에서와 동일한 방식으로 준비될 수 있다.
도 4 및 도 5는 도 1에 도시된 폴리머 스터드 그리드 어레이의 세부 사항을 보여주는데, 도면에 도시된 기판(S)은 웰(M1)에 칩(C)을 고정시키기 전의 형태이다. 도면을 통해, 폴리머 범프(PS) 위에 형성된 외부 접속부(AA)는 미세한 래스터로 연속으로 배치될 수 있음을 알 수 있다. MID 기술에서 통상적인 레이저 정밀 구조화에 의해 도전 경로(LZ) 및 계단(ST) 위에 배치된 내부 접속부(IA1)가 연속적으로 밀집 배치될 수 있다.
도 1 내지 5를 참조하여 상술된 실시예는, 폴리머 범프 위에 형성된 외부 접속부를 갖는 폴리머 스터드 그리드 어레이의 기본 원리를 설명해 준다. 폴리머 범프의 형상은 도면에 도시된 형태와 다른 형상, 예컨대 원뿔대 형상일 수 있다. 단 하나의 칩만 도시되었지만, 새로운 구조적 형상은 단일 칩, 소수 칩 또는 다중 칩 모듈에 적용될 수 있다. 칩은 예컨대 웰을 주조 함으로써 또는 덮개를 설치함으로써 캡슐 봉함된다. 사출 성형된 기판의 상부면 및 측면에는 금속화층이 전자 차폐부로서 또는 양호한 열 방출을 위해 제공된다. 그러나, 기판에 스루 플레이팅(throughplating)이 제공될 수도 있고, 상부면에 제 2와이어층이 배치될 수도 있다. 상기 제 2와이어층 위에는, 상응하는 절연체층을 제공한 후에 다층 와이어링 방식에 따라 다른 도체 평면이 형성될 수도 있다. 스루 플레이팅이 제공된 기판에서는, 폴리머 범프 및 칩(들)이 기판의 상이한 면에도 배치될 수 있다. 폴리머 범프 및 칩을 기판의 반대 측면에 상기 방식으로 배치하는 것은, 특히 다수의 관련 외부 접속부를 필요로 하는 크기가 큰 칩에서 요구된다.

Claims (7)

  1. - 전기 절연 폴리머로 이루어진 사출 성형된 3차원 기판(S),
    - 기판(S)의 하부면에 평탄하게 배치되고 사출 성형시 함께 형성되는 폴리머 범프(PS),
    - 폴리머 범프(PS) 위에 납땜 가능한 표면으로 형성된 외부 접속부(AA),
    - 외부 접속부(AA)를 내부 접속부(IA1;IA2;IA3)와 연결시키는, 적어도 기판(S)의 하부면에 형성된 도전 경로(LZ), 및
    - 내부 접속부(IA1;IA2;IA3)에 도전 접속된 접속부(CA1;CA2;CA3)를 갖는 기판(S) 위에 배치된 적어도 하나의 칩(C1)을 포함하고,
    - 상기 폴리머 범프(PS)가 기판(S)의 하부면에 평탄하게 그리드 어레이로 배치된 폴리머 스터드를 형성하도록 구성된 폴리머 스터드 그리드 어레이.
  2. 제 1항에 있어서, 상기 칩(C1;C2;C3)은 기판(S)의 웰(M1;M2;M3)에 배치되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  3. 제 2항에 있어서, 상기 칩(C1)은 페이스 업 상태로 웰(M1)에 배치되고, 상기 칩(C1)의 접속부(CA1)가 콘택팅 와이어(KD)를 통해 관련 내부 접속부(IA1)에 도전 접속되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  4. 제 3항에 있어서, 상기 내부 접속부(IA1)는 웰(M1)의 계단(ST) 위에 배치되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  5. 제 2항에 있어서, 상기 칩(C2;C3)은 페이스 다운 상태로 웰(M1)에 배치되고, 상기 칩(C2;C3)의 접속부(CA2;CA2)는 플립 칩 본딩에 의해 웰(M2;M3)의 바닥에 배치된 내부 접속부(IA2;IA3)에 도전 접속되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  6. 제 5항에 있어서, 상기 칩(C2)의 접속부(CA2)는 용융 가능한 범프로서 형성되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
  7. 제 5항에 있어서, 상기 내부 접속부(IA3)는 기판(S)의 사출 성형시 부가로 형성되는, 납땜 가능한 표면을 포함하는 폴리머 범프(PH)로 형성되는 것을 특징으로 하는 폴리머 스터드 그리드 어레이.
KR1019970701961A 1994-09-23 1995-09-22 폴리머 스터드 그리드 어레이 KR100279196B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DEP4434086.9 1994-09-23
DE4434086 1994-09-23
PCT/EP1995/003763 WO1996009646A1 (de) 1994-09-23 1995-09-22 Polymer stud grid array

Publications (2)

Publication Number Publication Date
KR970706605A KR970706605A (ko) 1997-11-03
KR100279196B1 true KR100279196B1 (ko) 2001-02-01

Family

ID=6529054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970701961A KR100279196B1 (ko) 1994-09-23 1995-09-22 폴리머 스터드 그리드 어레이

Country Status (10)

Country Link
US (1) US5929516A (ko)
EP (2) EP0782765B1 (ko)
JP (2) JP3112949B2 (ko)
KR (1) KR100279196B1 (ko)
AT (1) ATE194249T1 (ko)
DE (1) DE59508519D1 (ko)
DK (1) DK0782765T3 (ko)
ES (1) ES2148564T3 (ko)
PT (1) PT782765E (ko)
WO (1) WO1996009646A1 (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US6249048B1 (en) * 1997-03-21 2001-06-19 Siemens N.V. Polymer stud grid array
KR100421301B1 (ko) * 1995-10-16 2004-09-18 인터유니베르지테르 마이크로-엘렉트로니카 센트룸 파우체트베 마이크로파회로시스템을위한폴리머스터드그리드어레이
JP3037440B2 (ja) * 1995-10-16 2000-04-24 シーメンス エヌ フェー ポリマースタッド−グリッドアレイ
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
JPH10135613A (ja) * 1996-10-28 1998-05-22 Ngk Spark Plug Co Ltd 配線基板
JP2934202B2 (ja) * 1997-03-06 1999-08-16 山一電機株式会社 配線基板における導電バンプの形成方法
US6040618A (en) * 1997-03-06 2000-03-21 Micron Technology, Inc. Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
CN1173614C (zh) * 1997-03-11 2004-10-27 比利时西门子公司 用于在电绝缘的底座上形成金属的线路图的方法
TW411741B (en) * 1997-08-22 2000-11-11 Siemens Ag Method to produce a conductive transverse-connection between two wiring-areas on a substrate
EP0906902B1 (en) 1997-10-01 2002-08-28 Nippon Shokubai Co., Ltd. A method for the production of an alkylamino (meth)acrylate and apparatus therefor.
JP3097653B2 (ja) 1998-04-17 2000-10-10 日本電気株式会社 半導体装置用パッケージおよびその製造方法
WO1999063589A1 (de) * 1998-06-02 1999-12-09 Siemens S.A. Pad grid array und verfahren zur herstellung eines derartigen pad grid arrays
TW420853B (en) * 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
FR2781309B1 (fr) * 1998-07-15 2001-10-26 Rue Cartes Et Systemes De Procede d'assemblage d'un microcircuit sur un support plastique
WO2000055665A2 (en) 1999-03-16 2000-09-21 Framatome Connectors International Modular optoelectronic connector
WO2000072378A1 (de) * 1999-05-20 2000-11-30 Siemens Aktiengesellschaft Substrat mit mindestens zwei metallisierten polymerhöckern für die lötverbindung mit einer verdrahtung
ATE257103T1 (de) 1999-11-22 2004-01-15 Hirschmann Austria Gmbh Zünder
DE10025774A1 (de) * 2000-05-26 2001-12-06 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit Oberflächenmetallisierung
DE10037292A1 (de) * 2000-07-31 2002-02-21 Siemens Ag Verfahren zur Herstellung von Anschlußsubstraten für Halbleiterkomponenten
DE10048489C1 (de) * 2000-09-29 2002-08-08 Siemens Ag Polymer Stud Grid Array und Verfahren zur Herstellung eines derartigen Polymer Stud Grid Arrays
DE10059178C2 (de) * 2000-11-29 2002-11-07 Siemens Production & Logistics Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
DE10059176C2 (de) * 2000-11-29 2002-10-24 Siemens Ag Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
DE10062386A1 (de) * 2000-12-14 2002-07-04 Siemens Production & Logistics Zwischenträger für ein Halbleitermodul sowie Anordnung eines mit einem solchen Zwischenträger gebildeten Moduls auf einem Schaltungsträger
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
JP4604387B2 (ja) * 2001-04-24 2011-01-05 パナソニック電工株式会社 Ｉｃ実装用基板
DE10120256C1 (de) * 2001-04-25 2002-11-28 Siemens Production & Logistics Anschlußgehäuse für ein elektronisches Bauelement
US6686580B1 (en) 2001-07-16 2004-02-03 Amkor Technology, Inc. Image sensor package with reflector
US6717126B1 (en) 2001-07-16 2004-04-06 Amkor Technology, Inc. Method of fabricating and using an image sensor package with reflector
DE10143520A1 (de) * 2001-09-05 2003-04-03 Siemens Dematic Ag Lösung und Verfahren zum Bearbeiten der Oberfläche von Kunststoffen, insbesondere von LCP-Substraten zur Verbesserung der Haftung von Metallisierungen und Verwendung einer derartigen Lösung
DE10145348C1 (de) * 2001-09-14 2003-03-27 Siemens Dematic Ag Zwischenträger für elektronische Bauelemente und Verfahren zur Lötkontaktierung eines derartigen Zwischenträgers
US6486549B1 (en) 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
US6638082B2 (en) 2001-11-20 2003-10-28 Fci Americas Technology, Inc. Pin-grid-array electrical connector
US6666693B2 (en) 2001-11-20 2003-12-23 Fci Americas Technology, Inc. Surface-mounted right-angle electrical connector
DE10201643A1 (de) * 2002-01-17 2003-05-08 Siemens Dematic Ag Anschlußträger für ein elektronisches Bauelement und unter Verwendung eines derartigen Anschlußträgers gebildetes Bauelement-Modul
DE10202145A1 (de) * 2002-01-21 2003-05-08 Siemens Dematic Ag Verfahren zur Herstellung von Anschlußsubstraten für elektronische Bauelemente
GB2387714A (en) * 2002-04-19 2003-10-22 Denselight Semiconductors Pte Mount for a semiconductor device
DE10217698B4 (de) * 2002-04-20 2008-04-24 Festo Ag & Co. Elektrische Schaltanordnung mit einem spritzgegossenen Schaltungsträger
DE10217700A1 (de) * 2002-04-20 2003-11-06 Festo Ag & Co Spritzgegossener Schaltungsträger und damit ausgestattete elektrische Schaltungsanordnung
DE10223203B4 (de) * 2002-05-24 2004-04-01 Siemens Dematic Ag Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE10225431A1 (de) * 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
DE10227305A1 (de) * 2002-06-19 2003-09-04 Siemens Dematic Ag Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung
DE50209164D1 (de) 2002-07-18 2007-02-15 Festo Ag & Co Spritzgegossener Leiterträger und Verfahren zu seiner Herstellung
DE10308095B3 (de) * 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
US20050031840A1 (en) * 2003-08-05 2005-02-10 Xerox Corporation RF connector
US7052763B2 (en) * 2003-08-05 2006-05-30 Xerox Corporation Multi-element connector
DE10355921B4 (de) * 2003-11-29 2005-12-22 Festo Ag & Co. Elektrische Schaltungsanordnung mit einem elektronischen Chip in einer Aufnahmevorrichtung des Schaltungsträgers
DE102004026596A1 (de) * 2004-06-01 2006-03-02 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiteranordnung
DE102004035284B4 (de) * 2004-07-21 2008-10-02 Festo Ag & Co. Kg Positionssensoranordnung mit mehreren in einer Reihe angeordneten, magnetfeldsensitiven Sensoren, insbesondere Hall-Sensoren
US20070109756A1 (en) * 2005-02-10 2007-05-17 Stats Chippac Ltd. Stacked integrated circuits package system
DE102005046008B4 (de) * 2005-09-26 2007-05-24 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
US8974869B2 (en) * 2010-01-26 2015-03-10 Robert Hamilton Method for improving plating on non-conductive substrates
DE102011109006A1 (de) * 2011-07-29 2013-01-31 Epcos Ag Gehäuse für einen Halbleiterchip und Halbleiterchip mit einem Gehäuse
DE102014206601A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206608A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102015005205A1 (de) * 2015-04-23 2016-10-27 Multiple Dimensions Ag Trägerkörper zur Aufnahme elektronischer Schaltungen
CN114743935A (zh) * 2022-04-11 2022-07-12 中国工程物理研究院电子工程研究所 一种改善大功率器件封装互连层缺陷的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271507A (en) * 1965-11-02 1966-09-06 Alloys Unltd Inc Flat package for semiconductors
WO1989010005A1 (en) * 1988-04-12 1989-10-19 Bolger Justin C Pre-formed chip carrier cavity package
US5081325A (en) * 1990-10-12 1992-01-14 Lyondell Petrochemical Company Purification of unsaturated hydrocarbon streams containing styrenics
EP0558325A1 (en) * 1992-02-28 1993-09-01 Hughes Aircraft Company Raised feature on substrate for flip chip interconnection

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3483308A (en) * 1968-10-24 1969-12-09 Texas Instruments Inc Modular packages for semiconductor devices
JPS5923548A (ja) * 1982-07-30 1984-02-07 Fujitsu Ltd 半導体装置
US4843188A (en) * 1986-03-25 1989-06-27 Western Digital Corporation Integrated circuit chip mounting and packaging assembly
CA1293544C (en) * 1987-07-01 1991-12-24 Timothy P. Patterson Plated plastic castellated interconnect for electrical components
DE3732249A1 (de) * 1987-09-24 1989-04-13 Siemens Ag Verfahren zur herstellung von dreidimensionalen leiterplatten
US4943346A (en) * 1988-09-29 1990-07-24 Siemens Aktiengesellschaft Method for manufacturing printed circuit boards
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5104480A (en) * 1990-10-12 1992-04-14 General Electric Company Direct patterning of metals over a thermally inefficient surface using a laser
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5650662A (en) * 1993-08-17 1997-07-22 Edwards; Steven F. Direct bonded heat spreader

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271507A (en) * 1965-11-02 1966-09-06 Alloys Unltd Inc Flat package for semiconductors
WO1989010005A1 (en) * 1988-04-12 1989-10-19 Bolger Justin C Pre-formed chip carrier cavity package
US5081325A (en) * 1990-10-12 1992-01-14 Lyondell Petrochemical Company Purification of unsaturated hydrocarbon streams containing styrenics
EP0558325A1 (en) * 1992-02-28 1993-09-01 Hughes Aircraft Company Raised feature on substrate for flip chip interconnection

Also Published As

Publication number Publication date
ATE194249T1 (de) 2000-07-15
ES2148564T3 (es) 2000-10-16
EP0782765A1 (de) 1997-07-09
DK0782765T3 (da) 2000-11-06
JP3112949B2 (ja) 2000-11-27
EP0782765B1 (de) 2000-06-28
EP0971405A3 (de) 2000-05-10
PT782765E (pt) 2000-12-29
DE59508519D1 (en) 2000-08-03
EP0971405A2 (de) 2000-01-12
JP2000228460A (ja) 2000-08-15
US5929516A (en) 1999-07-27
WO1996009646A1 (de) 1996-03-28
JPH09511873A (ja) 1997-11-25
KR970706605A (ko) 1997-11-03
JP3330114B2 (ja) 2002-09-30

Similar Documents

Publication Publication Date Title
KR100279196B1 (ko) 폴리머 스터드 그리드 어레이
US6130478A (en) Polymer stud grid array for microwave circuit arrangements
KR19990071661A (ko) 마이크로웨이브 하이브리드 집적회로
US7109573B2 (en) Thermally enhanced component substrate
US6485999B1 (en) Wiring arrangements having electrically conductive cross connections and method for producing same
US6122172A (en) Polymer stud grid array
JP2004515078A (ja) 半導体モジュールの製造方法並びにこの方法に従って製造されるモジュール
KR20040014425A (ko) 반도체 모듈 및 상기 반도체 모듈의 제조 방법
US20030042591A1 (en) Electronic component with at least two stacked semiconductor chips, and fabrication method
US6249048B1 (en) Polymer stud grid array
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
US20020063331A1 (en) Film carrier semiconductor device
US6518088B1 (en) Polymer stud grid array
KR100426044B1 (ko) 배선 납땜 접속부용 폴리머 스터드를 적어도 두 개 이상갖는 기판
JP3314165B2 (ja) 基板上の２つの配線層の間の導電性の横接続部を製作する方法
JP3466354B2 (ja) 半導体装置
US6953992B2 (en) Electronic component with at least one semiconductor chip and method for its manufacture
JP2002124597A (ja) プラスチックで取り囲まれた構成素子を製作する方法及びプラスチックで取り囲まれた構成素子
KR100369501B1 (ko) 반도체패키지
JP2000353770A (ja) 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法
KR19990061323A (ko) 반도체 패키지
JPS6365656A (ja) 混成集積回路
KR20100065787A (ko) 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의제조방법
KR19990012706A (ko) 반도체 패키지와 그 제조방법
JPH0210751A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040920

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee