JP2000183488A - ハイブリッドモジュール - Google Patents

ハイブリッドモジュール

Info

Publication number
JP2000183488A
JP2000183488A JP10352680A JP35268098A JP2000183488A JP 2000183488 A JP2000183488 A JP 2000183488A JP 10352680 A JP10352680 A JP 10352680A JP 35268098 A JP35268098 A JP 35268098A JP 2000183488 A JP2000183488 A JP 2000183488A
Authority
JP
Japan
Prior art keywords
circuit board
hybrid module
circuit
metal wall
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10352680A
Other languages
English (en)
Other versions
JP3715120B2 (ja
Inventor
Hideyuki Maruyama
英之 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP35268098A priority Critical patent/JP3715120B2/ja
Publication of JP2000183488A publication Critical patent/JP2000183488A/ja
Application granted granted Critical
Publication of JP3715120B2 publication Critical patent/JP3715120B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 放熱性が良好であるとともに高周波回路に適
したハイブリッドモジュールを提供する。 【解決手段】 回路基板１１に凹部１７を形成し、該凹
部１７に回路部品１３を実装し、回路基板１１の凹部１
７が形成された主面１６を親回路基板に対向させて実装
されるハイブリッドモジュール１０において、凹部１７
の底面にはグランド電極１５ａを形成し、凹部１７の壁
面にはグランド電極１５ａと接続する金属膜２１を形成
し、凹部１７の底面にはグランド電極１５ａと接続する
金属壁２２を形成した。これにより、回路部品１３に発
生する熱が金属膜２１及び金属壁２２を介して効率的に
親回路基板に放熱される。また、凹部１７内のシールド
効果が向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路パターンが形
成された回路基板に、積層コンデンサや積層インダクタ
等のチップ部品や、半導体部品等の回路部品を実装して
電子回路を形成するハイブリッドモジュールに関するも
のである。
【０００２】
【従来の技術】従来、この種のハイブリッドモジュール
としては、図１５に示すようなものが知られている。図
１５は、従来のハイブリッドモジュールを示す側面断面
図である。このハイブリッドモジュール２００は、回路
基板２０１上にチップ状電子部品２０２及び発熱性を有
する半導体素子等の回路部品２０３を実装したものであ
る。
【０００３】この回路基板２０１は、熱伝導率が良好な
窒化アルミニウム系のセラミック基板や、ガラスエポキ
シ系のプリント基板などである。チップ状電子部品２０
２は、回路基板２０１上に形成された回路パターン２０
６に半田付けされている。回路部品２０３は、半田バン
プ２０３ａを介して回路パターン２０６上に接合されて
いる。ここで、チップ状電子部品２０２は、例えば積層
コンデンサ等の受動部品である。また、回路部品２０３
は、例えばＦＥＴ等の能動部品である。
【０００４】回路基板２０１の側面には、親回路基板Ｓ
と接続するための端子電極２０１ａが形成されている。
この端子電極２０１ａは、親回路基板Ｓに形成された回
路パターンＳｐに半田付けされている。また、回路基板
２０１の親回路基板Ｓと対向する主面２０１ｂは、親回
路基板Ｓに形成された導体膜Ｓｆを介して接合されてい
る。この導体膜Ｓｆは、ハイブリッドモジュール２００
の熱を親回路基板Ｓに効率的に伝導するためのものであ
り、熱伝導性の良好な部材からなる。
【０００５】このような構成により、このハイブリッド
モジュール２００では、回路基板２０１に実装された回
路部品２０３から発生する熱が、回路基板２０１及び導
体膜Ｓｆを介して親回路基板Ｓ或いはグランドなどの広
いエリアを有する導体膜へと伝導され、放熱される。
【０００６】
【発明が解決しようとする課題】しかしながら、このハ
イブリッドモジュール２００では、回路部品２０３に発
生する熱は回路部品２０３の半田バンプ２０３ａを介し
て回路基板２０１に伝導され、さらに、回路基板２０１
及び導体膜Ｓｆを介して親回路基板に伝導されるため、
熱伝導が低いという問題があった。また、熱伝導率を高
めるために用いられる窒化アルミニウム系セラミック
は、一般的なアルミナ系の基板材料に比べて高価であ
り、経済性に欠けるという問題があった。また、プリン
ト基板を用いる場合には、より熱伝導率を高める工夫が
必要であった。さらに、全ての部品を回路基板２０１の
片面上に実装するので、高密度化が困難であるという問
題もあった。
【０００７】このような問題を解決するために、図１６
に示すようなハイブリッドモジュールが提案されてい
る。図１６は従来の他のハイブリッドモジュールを示す
側面断面図である。
【０００８】このハイブリッドモジュール２１０では、
回路基板２０１の裏面側に凹部２１１を形成するととも
に、この凹部２１１に回路部品２０３を実装したもので
ある。具体的には、この凹部２１１は、底面に回路パタ
ーン２０６が露出するよう回路基板２０１の裏面に形成
される。回路部品２０３は、半田バンプ２０３ａを介し
て凹部２１１の回路パターン２０６に実装されている。
回路部品２０３の表面側には放熱板２１２が接着されて
いる。凹部２１１には回路部品２０３を封止する封止用
樹脂２１３が充填されている。
【０００９】このような構成により、回路部品２０３に
発生する熱は、放熱板２１２に伝導され、この放熱板２
１２を介して親回路基板に放熱されるので、放熱効率を
向上させることができる。また、回路基板２０１の両面
に部品を配置できるので高密度化が実現できる。
【００１０】しかしながら、このハイブリッドモジュー
ル２１０では、回路部品２０３の一面側は回路基板２０
１に実装されるとともに、他面側は放熱板２１２に接着
している。このため、ハイブリッドモジュール２１０の
実装時の熱や回路部品２０３から発生する熱により各部
材の歪み差が生じると、この歪み差による応力を逃がし
たり吸収したりできず各界面（接着面）において剥離が
生じるおそれがある。これによりハイブリッドモジュー
ル２１０の信頼性、特に機械的な衝撃に対する信頼性が
低下するという問題があった。また、このハイブリッド
モジュール２１０では、端子電極２０１ａを介して親回
路基板に接地するので、高周波域での接地性が十分でな
い場合があった。すなわち、親回路基板との接続経路が
長くなるのでインダクタンスが無視できなくなるもので
ある。
【００１１】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、放熱性が良好である
とともに高周波回路に適したハイブリッドモジュールを
提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明では、凹部が形成された回路基板
と、該回路基板の凹部内に実装された発熱性を有する回
路部品とを備え、回路基板の前記凹部が形成された側を
親回路基板に対向させて実装されるハイブリッドモジュ
ールにおいて、前記凹部の底面には金属壁が形成され、
前記凹部には前記回路部品を封止する樹脂が充填されて
いることを特徴とするものを提案する。
【００１３】本発明によれば、凹部に金属壁が形成され
ているので、凹部に実装された回路部品に発生する熱が
樹脂を介して金属壁に伝導する。したがって、熱伝導性
の良好な金属壁により、回路部品の放熱効率が向上す
る。また、金属壁のシールド効果により、高周波回路に
適したものとなる。
【００１４】また、請求項２の発明では、請求項１記載
のハイブリッドモジュールにおいて、前記凹部の底面に
は前記金属壁と接合するグランドパターンが形成されて
いることを特徴とするものを提案する。
【００１５】本発明によれば、凹部底面に金属壁と接合
するグランドパターンが形成されているので、回路部品
に発生する熱がこのグランドパターンを介して金属壁に
伝導する。したがって、放熱性がさらに向上する。ま
た、凹部内におけるシールド効果が向上するので、さら
に高周波回路に適したものとなる。
【００１６】さらに、請求項３の発明では、請求項２記
載のハイブリッドモジュールにおいて、前記回路部品
は、前記グランドパターンと接合していることを特徴と
するものを提案する。
【００１７】本発明によれば、回路部品に発生する熱が
効率的にグランドパターンに伝導するので放熱効率が向
上したものとなる。
【００１８】さらに、請求項４の発明では、請求項１〜
３何れか１項記載のハイブリッドモジュールにおいて、
前記凹部の壁面には金属膜が形成されていることを特徴
とするものを提案する。
【００１９】本発明によれば、この金属膜を介して回路
部品に発生する熱を放熱することができるので、さらに
放熱効率が向上したものとなる。また、この金属膜によ
り凹部内におけるシールド効果が向上するので、さらに
高周波回路に適したものとなる。
【００２０】さらに、請求項５の発明では、請求項４記
載のハイブリッドモジュールにおいて、前記金属壁の少
なくとも一端が前記金属膜と接合していることを特徴と
するものを提案する。
【００２１】本発明によれば、前記金属壁及び金属膜に
よるシールド効果が向上するので、さらに高周波回路に
適したものとなる。
【００２２】さらに、請求項６の発明では、請求項１〜
５何れか１項記載のハイブリッドモジュールにおいて、
前記回路部品は、前記凹部の底面において前記金属壁に
囲まれていることを特徴とするものを提案する。
【００２３】本発明によれば、回路部品が金属壁に囲ま
れているので、回路部品のシールド性が向上する。これ
により、さらに高周波回路に適したものとなる。
【００２４】さらに、請求項７の発明では、請求項１〜
６何れか１項記載のハイブリッドモジュールにおいて、
前記回路部品を複数備え、凹部に実装された回路部品の
間には前記金属壁が形成されていることを特徴とするも
のを提案する。
【００２５】本発明によれば、各回路部品間のシールド
効果により相互干渉を軽減することができるので、ハイ
ブリッドモジュールの回路特性を向上させることができ
る。
【００２６】さらに、請求項８の発明では、請求項１〜
７何れか１項記載のハイブリッドモジュールにおいて、
前記金属壁は、親回路基板と対向する面が前記回路基板
の親回路基板と対向する面と同一面上に配置されるよう
形成されていることを特徴とするものを提案する。
【００２７】本発明によれば、このハイブリッドモジュ
ールを親回路基板に実装した際に金属壁が親回路基板に
当接するので、回路部品に発生する熱を金属壁を介して
親回路基板に放熱することができる。また、金属壁を親
回路基板のグランドパターンに接続すれば、金属壁によ
るシールド効果が向上するので、さらに高周波回路に適
したものとなる。
【００２８】
【発明の実施の形態】（第１の実施の形態）本発明の第
１の実施の形態にかかるハイブリッドモジュールについ
て図１〜図６を参照して説明する。図１は第１の実施形
態にかかるハイブリッドモジュールを主面側から見た外
観斜視図、図２は樹脂を取り除いた第１の実施形態にか
かるハイブリッドモジュールの主面側の平面図、図３は
回路部品の実装構造を説明する図２についての拡大図、
図４は図２のＡ−Ａ’線についての断面図、図５は図２
のＢ−Ｂ’線についての断面図、図６は第１の実施の形
態にかかるハイブリッドモジュールの親回路基板への実
装を説明する断面図である。
【００２９】このハイブリッドモジュール１０は、親回
路基板（図示省略）に実装されて使用されるものであ
る。このハイブリッドモジュール１０は、回路パターン
が形成された回路基板１１と、回路基板１１に実装され
た複数のチップ状電子部品１２と、回路基板１１に実装
された発熱性を有する半導体素子等の回路部品１３とを
主たる構成要素とする。
【００３０】回路基板１１は、複数の絶縁体層１４と電
極層１５により形成された矩形の多層プリント基板であ
る。多層プリント基板としては、例えば、絶縁体層１４
がエポキシ系の材料からなり、電極層１５がＣｕからな
るものである。
【００３１】回路基板１１の底面、すなわち、親回路基
板への実装時に親回路基板と対向する主面１６には、回
路部品１３を実装するための凹部１７が形成されてい
る。この凹部１７は、少なくとも回路部品１３が収容で
きる大きさとなっている。
【００３２】前記回路基板１１の電極層１５は、回路部
品１３に発生する熱を放熱するとともにグランドパター
ンとして機能するグランド電極１５ａと、回路部品１３
やチップ状電子部品１２と導通接続して電気回路を形成
するための回路電極１５ｂとからなる。ここで、グラン
ド電極１５ａは、熱伝導率を考慮して回路電極１５ｂよ
りも層厚を大きく設定してある。
【００３３】グランド電極１５ａは、回路基板１１の内
部に埋設されており、回路基板１１の一側面から該側面
に対向する側面に亘って横長矩形に形成されている。ま
た、グランド電極１５ａは、前記凹部１７の底面に露出
している。さらに、グランド電極１５ａには、凹部１７
の底面において開口する接続口１８が形成されている。
この接続口１８の内側には、回路部品１３と接続するた
めの接続端子１９が形成されている。
【００３４】回路電極１５ｂは、回路基板１１の上面及
び内部において所定パターンに形成されており、必要に
応じて電極間をビアホール２０により接続されている。
また、回路電極１５ｂは、ビアホール２０を介して前記
接続端子１９と接続されている。
【００３５】回路基板１１の凹部１７の全壁面には、金
属膜２１が形成されている。この金属膜２１は、凹部１
７の底面から回路基板１１の主面１６に亘って形成され
ている。また、この金属膜２１は、凹部１７の底面にお
いて前記グランド電極１５ａに導通接続している。この
金属膜２１の材質としては、熱伝導率及び導電率が良好
な金属が望ましい。具体的には、例えば、Ｃｕ，Ｎｉ，
Ａｌ，Ａｇ，Ａｕ等である。本実施の形態では、Ｃｕを
主成分とするものを用いた。この金属膜２１の形成は、
導電性ペーストを壁面に塗布して形成される。このよう
な金属膜２１により、グランド電極１５ａに伝導する熱
が金属膜２１にも伝導する。また、凹部１７の内面のほ
とんどがグランド電極１５ａ及び金属膜２１に覆われる
ので、該凹部１７内が電気的にシールドされる。
【００３６】回路基板１１の凹部１７底面には、金属壁
２２が形成されている。この金属壁２２は、前記グラン
ド電極１５ａと導通接続している。また、この金属壁２
２は凹部１７のほぼ中央付近に形成されている。さら
に、この金属壁２２は、その上面、すなわち、親回路基
板に対向する面が、回路基板１１の主面１６と同一面上
となるような高さに形成されている。この金属壁２２の
材質としては、熱伝導率及び導電率が良好な金属が望ま
しい。例えば、Ｃｕ，Ｎｉ，Ａｌ，Ａｇ，Ａｕ等であ
る。本実施の形態では、Ｃｕを主成分とするものを用い
た。この金属壁２２の形成は、例えば、金属片を導電性
樹脂により接着して形成したり、メッキ処理により形成
する。このような金属壁２２により、グランド電極１５
ａに伝導する熱が金属壁２２にも伝導する。また、金属
壁２２により凹部１７内のシールド効果を向上させるこ
とができる。
【００３７】回路部品１３は、回路基板１１の凹部１７
に露出するグランド電極１５ａに接着されている。回路
部品１３は、上面側に複数の端子電極２３を備えてお
り、背面側をグランド電極１５ａに接着されている。回
路部品１３とグランド電極１５ａとの接着は、例えば導
電性樹脂接着法や高温半田接着法などが用いられる。こ
の回路部品１３は、例えばＧａＡｓＭＥＳ型ＦＥＴ、Ｇ
ａＡｓＰＨＥＭＴ型ＦＥＴ、ＩｎＰ系ＦＥＴ等の発熱性
を有するチップである。回路部品１３の端子電極２３
は、グランド電極１５ａの接続口１８の内側に形成され
ている接続電極１９及びグランド電極１５ａと、Ａｕ線
やＡｌ線等の導電部材２４を用いて電気的に接続してい
る。この接続は、ワイヤボンディング法が用いられる。
【００３８】また、回路基板１１の凹部１７には、回路
部品１３を封止するための絶縁性樹脂２５が充填されて
いる。この絶縁性樹脂２５としては、例えばエポキシ系
やアクリル系のものが用いられる。
【００３９】回路基板１１の側面には、前記グランド電
極１５ａ又は回路電極１５ｂと接続する外部電極２６が
形成されている。この外部電極２６のうち前記グランド
電極１５ａと接続するものは、放熱効率及び接地性を考
慮して回路基板１１の側面に幅広に形成されている。ま
た、回路基板１１の上面側の回路電極１５ｂには、チッ
プ状電子部品１２が半田付けされている。さらに、回路
基板１１の上面側には、金属製のケース２７が被装され
ている。
【００４０】このようなハイブリッドモジュール１０
は、図６に示すように、凹部１７が形成された主面１６
を親回路基板３０に対向させて実装される。親回路基板
３０には、回路パターン３１が形成されている。ハイブ
リッドモジュール１０は、外部電極２６、金属膜２１及
び金属壁２２を回路パターン３１に半田付けして実装さ
れる。ここで、グランド電極１５ａと接続する外部電極
２６、金属膜２１及び金属壁２２は、回路パターン３１
のグランドに接続される。
【００４１】このようなハイブリッドモジュール１０に
よれば、回路基板１１は多層構造のプリント基板により
形成され、また、回路部品１３は回路基板１１の主面１
６に形成した凹部１７に実装されるので、実装密度が向
上する。
【００４２】また、回路部品１３は回路基板１１の凹部
１７に露出する電極層１５のグランド電極１５ａに接着
されているので、回路部品１３に発生した熱はグランド
電極１５ａに伝導する。さらに、該グランド電極１５ａ
は凹部１７に形成された金属壁２２及び金属膜２１と接
続しているので、回路部品１３からの熱は該金属壁２２
及び金属膜２１を介して親回路基板３０に放熱される。
また、回路部品１３から絶縁性樹脂２５に伝導した熱
が、金属膜２１及び金属壁２２を介して親回路基板３０
に放熱される。さらに、グランド電極１５ａに伝導した
熱は、外部電極２６を介しても親回路基板３０に放熱さ
れる。したがって、回路部品１３の放熱効率が優れたハ
イブリッドモジュールとなる。特に、金属壁２２が回路
部品１３の近傍に形成されているので、放熱効率が良好
である。
【００４３】さらに、凹部１７の底面にはグランド電極
１５ｂが形成されており、壁面には金属膜２１が形成さ
れ、さらに底面には金属壁２２が形成されているので、
回路部品１３が外部から受ける電気的影響が軽減され
る。すなわち、シールド効果に優れたものとなる。特
に、金属膜２１及び金属壁２２を親回路基板３０のグラ
ンドに接続するとシールド効果がさらに向上する。ま
た、外部電極２６を介して接地するのと比較して、経路
が短距離となるので電気的特性が改善される。具体的に
はグランドまでのインダクタンス値を軽減できる。した
がって、このハイブリッドモジュール１０は、高周波回
路に適したものとなる。
【００４４】なお、本実施の形態では、金属壁２２は凹
部１７の底面に立設するように形成し、金属壁２２と金
属膜２１とは直接接合していないが、金属壁と金属膜２
１と導電接続するように形成していもよい。このような
ハイブリッドモジュールについて図７〜図９を参照して
説明する。図７〜図９は樹脂を取り除いた第１の実施形
態にかかる他のハイブリッドモジュールの主面側の平面
図である。
【００４５】例えば、図７に示すハイブリッドモジュー
ル４０では、凹部１７の底面に、凹部１７の壁面に形成
された金属膜２１と導通接続するように金属壁４１が形
成されている。この金属壁４１は、一端部が金属膜２１
と接続している。また、この金属壁４１の材質や形成方
法については、前記金属壁２２と同様である。また、回
路基板１１や回路部品１３等の他の構成については、前
述したハイブリッドモジュール１０と同様である。
【００４６】また、例えば、図８に示すハイブリッドモ
ジュール５０では、凹部１７の底面に、凹部１７の壁面
に形成された金属膜２１と導通接続するように金属壁５
１が形成されている。この金属壁５１は、両端部が金属
膜２１と接続している。また、この金属壁５１の材質や
形成方法については、前記金属壁２２と同様である。ま
た、回路基板１１や回路部品１３等の他の構成について
は、前述したハイブリッドモジュール１０と同様であ
る。
【００４７】さらに、例えば、図９に示すハイブリッド
モジュール６０では、凹部１７の底面に、凹部１７の壁
面に形成された金属膜２１と導通接続するように金属壁
６１が形成されている。この金属壁６１は、十文字状に
形成されており、各端部が金属膜２１と接続している。
また、この金属壁６１の材質や形成方法については、前
記金属壁２２と同様である。また、回路基板１１や回路
部品１３等の他の構成については、前述したハイブリッ
ドモジュール１０と同様である。
【００４８】このようなハイブリッドモジュール４０，
５０，６０では、金属壁４１，５１，６１と金属膜２１
が接続しているので、凹部１７内のシールド効果がさら
に向上したものとなる。また、金属壁４１，５１，６１
と金属膜２１の間で熱伝導が行われるので、回路部品１
３の放熱効率も向上したものとなる。つまり、放熱性が
良好であるとともに高周波回路に適したハイブリッドモ
ジュールとなる。
【００４９】また、本実施の形態では、金属壁２２を凹
部１７の底面に一つ形成したが、複数形成してもよい。
このようなハイブリッドモジュールについて図１０を参
照して説明する。図１０は樹脂を取り除いた第１の実施
形態にかかる他のハイブリッドモジュールの主面側の平
面図である。
【００５０】図１０に示すハイブリッドモジュール７０
は、凹部１７の底面に２つの金属壁７１が形成されてい
る。回路部品１３は、金属壁７１の間に実装されてい
る。この金属壁７１の材質や形成方法については、前記
金属壁２２と同様である。また、回路基板１１や回路部
品１３等の他の構成については、前述したハイブリッド
モジュール１０と同様である。
【００５１】このようなハイブリッドモジュール７０で
は、金属壁７１が複数設けられているので、回路部品１
３の放熱性がさらに向上したものとなる。また、凹部１
７内のシールド効果がさらに向上したものとなる。つま
り、放熱性が良好であるとともに高周波回路に適したハ
イブリッドモジュールとなる。
【００５２】さらに、本実施の形態では、金属壁２２を
回路部品１３の側方に形成したが、凹部１７の底面にお
いて回路部品１３を囲むように形成してもよい。このよ
うなハイブリッドモジュールについて図１１を参照して
説明する。図１１は樹脂を取り除いた第１の実施形態に
かかる他のハイブリッドモジュールの主面側の平面図で
ある。
【００５３】図１１に示すハイブリッドモジュール８０
は、金属壁８１が回路部品１３を囲むように形成されて
いる。すなわち、４片の金属壁８１ａ〜８１ｄが回路部
品１３の四方を囲むように形成されている。回路部品１
３は金属壁８１によって囲まれた閉じた平面内に実装さ
れている。この金属壁８１の材質や形成方法について
は、前記金属壁２２と同様である。また、回路基板１１
や回路部品１３等の他の構成については、前述したハイ
ブリッドモジュール１０と同様である。
【００５４】このようなハイブリッドモジュール８０で
は、回路部品１３の周囲に金属壁８１が形成されている
ので、放熱性がさらに向上したものとなる。また、凹部
１７内のシールド効果がさらに向上したものとなる。つ
まり、放熱性が良好であるとともに高周波回路に適した
ハイブリッドモジュールとなる。
【００５５】（第２の実施の形態）次に本発明の第２の
実施形態にかかるハイブリッドモジュールについて図１
２を参照して説明する。図１２は樹脂を取り除いた第２
の実施形態にかかるハイブリッドモジュールの主面側の
平面図である。なお、図において第１の実施の形態と都
道いつの部材については同一の符号を付した。
【００５６】このハイブリッドモジュール９０が、第１
の実施の形態にかかるハイブリッドモジュール１０と相
違する点は、回路部品を複数設けた点にある。すなわ
ち、図１２に示すように、回路基板１１の凹部１７に
は、２つの回路部品９１及び９２が実装されている。回
路部品９１及び９２は、両部品間に金属壁２２が配置さ
れるように実装されている。各回路部品９１，９２とし
ては、第１の実施の形態と同様の半導体素子が用いられ
る。また、各回路部品９１，９２の実装方法についても
第１の実施の形態と同様である。さらに、回路基板１１
や回路部品１３等の他の構成についても、前述したハイ
ブリッドモジュール１０と同様である。
【００５７】このようなハイブリッドモジュール９０で
は、各回路部品９１，９２間に金属壁２２が配置されて
いるので、両部品間の電気的な相互干渉を防止すること
ができる。したがって、各回路部品９１，９２の動作モ
ードや動作周波数が異なる場合に適している。例えば、
高周波増幅回路等に有効である。つまり、放熱性が良好
であるとともに高周波回路に適したハイブリッドモジュ
ールとなる。
【００５８】なお、本実施の形態では、金属壁２２は凹
部１７の底面に立設するように形成し、金属壁２２と金
属膜２１とは直接接合していないが、図７〜図９を参照
して前述したように、金属壁と金属膜２１と導電接続す
るように形成していもよい。この場合には、各回路部品
９１，９２の間に金属壁を形成すれば、さらに、両部品
間の電気的な相互干渉を防止することができる。また、
回路部品は２個以上実装するようにしてもよい。
【００５９】（第３の実施の形態）次に本発明の第３の
実施形態にかかるハイブリッドモジュールについて図１
３を参照して説明する。図１３は樹脂を取り除いた第３
の実施形態にかかるハイブリッドモジュールの主面側の
平面図である。なお、図において第１の実施の形態と都
道いつの部材については同一の符号を付した。
【００６０】このハイブリッドモジュール１００が、第
１の実施の形態にかかるハイブリッドモジュール１０と
相違する点は、凹部１７の壁面には金属膜を形成してい
ない点にある。回路基板１１や回路部品１３等の他の構
成についても、前述したハイブリッドモジュール１０と
同様である。
【００６１】このようなハイブリッドモジュール１００
によれば、第１の実施の形態と比較すると、金属膜によ
る放熱性の向上及びシールド効果の向上は図れない。し
かしながら、金属壁２２により回路部品１３の放熱性が
向上したものとなる。また、金属２２による凹部１７内
のシールド効果が向上したものとなる。つまり、放熱性
が良好であるとともに高周波回路に適したハイブリッド
モジュールとなる。
【００６２】（第４の実施の形態）次に本発明の第４の
実施形態にかかるハイブリッドモジュールについて図１
４を参照して説明する。図１４は第４の実施形態にかか
るハイブリッドモジュールの断面図である。なお、図に
おいて第１の実施の形態と同一の部材については同一の
符号を付した。
【００６３】このハイブリッドモジュール１１０が、第
１の実施の形態にかかるハイブリッドモジュール１０と
相違する点は、凹部１７に形成した金属壁１１１にあ
る。すなわち、金属壁１１１は、回路基板１１の主面１
６にまで達しない高さに形成されている。したがって、
ハイブリッドモジュール１１０を親回路基板に実装する
際には、金属壁１１１が直接親回路基板に当接すること
がない。回路基板１１や回路部品１３等の他の構成につ
いても、前述したハイブリッドモジュール１０と同様で
ある。
【００６４】このようなハイブリッドモジュール１１０
によれば、第１の実施の形態と比較すると、金属壁１１
１による放熱性及びシールド効果は低下したものとな
る。しかしながら、金属壁１１１を形成していない場合
と比較すると、金属壁１１１が絶縁性樹脂２５よりも熱
伝導率が高いことから、回路部品１３の放熱効率が向上
したものとなる。また、金属壁１１１を形成していない
場合と比較すると、金属壁１１１により凹部１７内のシ
ールド効果も発揮される。つまり、放熱性が良好である
とともに高周波回路に適したハイブリッドモジュールと
なる。
【００６５】
【発明の効果】以上詳述したように、請求項１の発明に
よれば、回路基板の凹部に金属壁が形成されているの
で、凹部に実装された回路部品に発生する熱が、凹部に
充填された樹脂を介して金属壁に伝導する。したがっ
て、熱伝導性の良好な金属壁により、回路部品の放熱効
率が向上する。また、金属壁のシールド効果により、高
周波回路に適したものとなる。
【００６６】また、請求項２の発明によれば、回路基板
の凹部底面に金属壁と接合するグランドパターンが形成
されているので、回路部品に発生する熱がこのグランド
パターンを介して前記金属壁に伝導する。したがって、
放熱性がさらに向上する。また、凹部内におけるシール
ド効果が向上するので、さらに高周波回路に適したもの
となる。
【００６７】さらに、請求項３の発明によれば、前記回
路部品が凹部底面のグランドパターンと接合している、
回路部品に発生する熱が効率的にグランドパターンに伝
導する。したがって、さらに放熱効率が向上したものと
なる。
【００６８】さらに、請求項４の発明によれば、回路基
板の凹部壁面に金属膜が形成されているので、この金属
膜を介して回路部品に発生する熱を放熱することができ
る。したがって、さらに放熱効率が向上したものとな
る。また、この金属膜により凹部内におけるシールド効
果が向上するので、さらに高周波回路に適したものとな
る。
【００６９】さらに、請求項５の発明によれば、前記金
属壁の少なくとも一端が前記金属膜と接合しているの
で、金属壁及び金属膜によるシールド効果が向上する。
したがって、さらに高周波回路に適したものとなる。
【００７０】さらに、請求項６の発明によれば、回路部
品が金属壁に囲まれているので、回路部品のシールド性
が向上する。これにより、さらに高周波回路に適したも
のとなる。
【００７１】さらに、請求項７の発明によれば、複数の
回路部品の間に前記金属壁が形成されているので、各回
路部品間のシールド効果により相互干渉を軽減すること
ができる。したがって、ハイブリッドモジュールにおけ
る回路の特性を向上させることができる。
【００７２】さらに、請求項８の発明によれば、このハ
イブリッドモジュールを親回路基板に実装した際に金属
壁が親回路基板に当接するので、回路部品に発生する熱
を金属壁を介して親回路基板に放熱することができる。
また、金属壁を親回路基板のグランドパターンに接続す
れば、金属壁によるシールド効果が向上するので、さら
に高周波回路に適したものとなる。
【図面の簡単な説明】
【図１】第１の実施形態にかかるハイブリッドモジュー
ルを主面側から見た外観斜視図
【図２】樹脂を取り除いた第１の実施形態にかかるハイ
ブリッドモジュールの主面側の平面図
【図３】回路部品の実装構造を説明する図２についての
拡大図
【図４】図２のＡ−Ａ’線についての断面図
【図５】図２のＢ−Ｂ’線についての断面図
【図６】第１の実施の形態にかかるハイブリッドモジュ
ールの親回路基板への実装を説明する断面図
【図７】樹脂を取り除いた第１の実施形態にかかる他の
ハイブリッドモジュールの主面側の平面図
【図８】樹脂を取り除いた第１の実施形態にかかる他の
ハイブリッドモジュールの主面側の平面図
【図９】樹脂を取り除いた第１の実施形態にかかる他の
ハイブリッドモジュールの主面側の平面図
【図１０】樹脂を取り除いた第１の実施形態にかかる他
のハイブリッドモジュールの主面側の平面図
【図１１】樹脂を取り除いた第１の実施形態にかかる他
のハイブリッドモジュールの主面側の平面図
【図１２】樹脂を取り除いた第２の実施形態にかかるハ
イブリッドモジュールの主面側の平面図
【図１３】樹脂を取り除いた第３の実施形態にかかる他
のハイブリッドモジュールの主面側の平面図
【図１４】第４の実施形態にかかるハイブリッドモジュ
ールの断面図
【図１５】従来のハイブリッドモジュールを示す側面断
面図
【図１６】従来の他のハイブリッドモジュールを示す側
面断面図
【符号の説明】
１０，４０，５０，６０，７０，８０，９０，１００，
１１０…ハイブリッドモジュール、１１…回路基板、１
２…チップ状電子部品、１３，９１，９２…回路部品、
１４…絶縁体層、１５…電極層、１５ａ…グランド電
極、１５ｂ…回路電極、１６…主面、１７…凹部、２１
…金属膜、２２，４１，５１，６１，７１，８１，１１
１…金属壁、２５…絶縁性樹脂、３０…親回路基板
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E336 AA04 AA08 AA11 AA14 AA16 BB03 BB15 BC26 BC31 BC32 BC34 BC36 CC32 CC36 CC43 CC53 CC58 EE01 EE08 GG03 GG11 5E338 AA03 AA15 BB03 BB05 BB19 BB25 BB63 BB65 CC04 CC06 CC08 CD02 CD32 EE02 EE11 EE23 EE24

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 凹部が形成された回路基板と、該回路基
    板の凹部内に実装された発熱性を有する回路部品とを備
    え、回路基板の前記凹部が形成された側を親回路基板に
    対向させて実装されるハイブリッドモジュールにおい
    て、 前記凹部の底面には金属壁が形成され、 前記凹部には前記回路部品を封止する樹脂が充填されて
    いることを特徴とするハイブリッドモジュール。
  2. 【請求項２】 前記凹部の底面には前記金属壁と接合す
    るグランドパターンが形成されていることを特徴とする
    請求項１記載のハイブリッドモジュール。
  3. 【請求項３】 前記回路部品は、前記グランドパターン
    と接合していることを特徴とする請求項２記載のハイブ
    リッドモジュール。
  4. 【請求項４】 前記凹部の壁面には金属膜が形成されて
    いることを特徴とする請求項１〜３何れか１項記載のハ
    イブリッドモジュール。
  5. 【請求項５】 前記金属壁の少なくとも一端が前記金属
    膜と接合していることを特徴とする請求項４記載のハイ
    ブリッドモジュール。
  6. 【請求項６】 前記回路部品は、前記凹部の底面におい
    て前記金属壁に囲まれていることを特徴とする請求項１
    〜５何れか１項記載のハイブリッドモジュール。
  7. 【請求項７】 前記回路部品を複数備え、 凹部に実装された回路部品の間には前記金属壁が形成さ
    れていることを特徴とする請求項１〜６何れか１項記載
    のハイブリッドモジュール。
  8. 【請求項８】 前記金属壁は、親回路基板と対向する面
    が前記回路基板の親回路基板と対向する面と同一面上に
    配置されるよう形成されていることを特徴とする請求項
    １〜７何れか１項記載のハイブリッドモジュール。
JP35268098A 1998-12-11 1998-12-11 ハイブリッドモジュール Expired - Fee Related JP3715120B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35268098A JP3715120B2 (ja) 1998-12-11 1998-12-11 ハイブリッドモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35268098A JP3715120B2 (ja) 1998-12-11 1998-12-11 ハイブリッドモジュール

Publications (2)

Publication Number Publication Date
JP2000183488A true JP2000183488A (ja) 2000-06-30
JP3715120B2 JP3715120B2 (ja) 2005-11-09

Family

ID=18425712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35268098A Expired - Fee Related JP3715120B2 (ja) 1998-12-11 1998-12-11 ハイブリッドモジュール

Country Status (1)

Country Link
JP (1) JP3715120B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289747A (ja) * 2001-03-26 2002-10-04 Ngk Spark Plug Co Ltd セラミック基板、複合基板、及びセラミック基板の製造方法
JP2002329803A (ja) * 2001-04-27 2002-11-15 Mitsubishi Electric Corp 電子回路モジュールおよびその製造方法
KR100447554B1 (ko) * 2000-05-16 2004-09-08 히다찌 에이아이시 가부시키가이샤 공동을 구비한 인쇄 배선 보드
JP2006351952A (ja) * 2005-06-17 2006-12-28 Nec Electronics Corp 半導体装置
KR100839067B1 (ko) 2005-09-08 2008-06-19 샤프 가부시키가이샤 전자 회로 모듈과 그 제조 방법
US11374598B2 (en) 2019-10-31 2022-06-28 Murata Manufacturing Co., Ltd. Radio frequency module and communication device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447554B1 (ko) * 2000-05-16 2004-09-08 히다찌 에이아이시 가부시키가이샤 공동을 구비한 인쇄 배선 보드
JP2002289747A (ja) * 2001-03-26 2002-10-04 Ngk Spark Plug Co Ltd セラミック基板、複合基板、及びセラミック基板の製造方法
JP4503871B2 (ja) * 2001-03-26 2010-07-14 日本特殊陶業株式会社 セラミック基板の製造方法
JP2002329803A (ja) * 2001-04-27 2002-11-15 Mitsubishi Electric Corp 電子回路モジュールおよびその製造方法
JP2006351952A (ja) * 2005-06-17 2006-12-28 Nec Electronics Corp 半導体装置
KR100839067B1 (ko) 2005-09-08 2008-06-19 샤프 가부시키가이샤 전자 회로 모듈과 그 제조 방법
US11374598B2 (en) 2019-10-31 2022-06-28 Murata Manufacturing Co., Ltd. Radio frequency module and communication device

Also Published As

Publication number Publication date
JP3715120B2 (ja) 2005-11-09

Similar Documents

Publication Publication Date Title
US6335669B1 (en) RF circuit module
US6455925B1 (en) Power transistor package with integrated flange for surface mount heat removal
US6933612B2 (en) Semiconductor device with improved heatsink structure
JP3500335B2 (ja) 高周波回路装置
JP2000183488A (ja) ハイブリッドモジュール
JP2616698B2 (ja) 複合高周波回路モジュール
JP2003179181A (ja) 樹脂製配線基板
JPH0752759B2 (ja) パツケ−ジ
KR20040063784A (ko) 반도체장치
KR100618759B1 (ko) 하이브리드 모듈
JP3410041B2 (ja) ハイブリッドモジュール
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
JP2000133765A (ja) 高周波集積回路装置
JP2809316B2 (ja) 電子部品搭載用基板
JP3510813B2 (ja) ハイブリッドモジュール
JP2000138340A (ja) ハイブリッドモジュール
JP3065288B2 (ja) 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法
JPH11251497A (ja) 電子回路モジュール
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JP2001210737A (ja) 半導体チップパッケージおよびその製造方法
JP2000195996A (ja) 電子回路モジュール
JP4388284B2 (ja) 高周波回路用パッケージ及びその実装構造
JP2649251B2 (ja) 電子部品搭載用基板
JP2001044341A (ja) 高周波モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050824

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130902

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees